DE2939300C3

DE2939300C3 - Nichtflüchtiger Speicher

Info

Publication number: DE2939300C3
Application number: DE2939300A
Authority: DE
Inventors: Roger Green Neshanic Station N.J. Stewart
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1978-10-04
Filing date: 1979-09-28
Publication date: 1988-05-26
Also published as: DE2939300B2; JPS5552274A; FR2438318B1; IT1123266B; IT7925898A0; FR2438318A1; SE436667B; JPS5829199A; JPS627714B2; SE7907382L; US4185319A; GB2033656B; GB2033656A; DE2939300A1

Description

Die Erfindung betrifft einen nichttlüchtigen Speicher gemäß dem Oberbegriff des Patentanspruchs 1.

Bauelemente dieser Art können dadurch programmiert werden, daß auf ihren Floating-Gates eine Ladung durch Anlegen einer Spannung mit einem vorgegebenen Stromstärkeniveau zwischen den Source- und Drain-Zonen gespeichert wird. In typischen Fällen werden zum Programmieren bekannter P-Kanal-Floating-Gate-Bauelemente Signale mit einer Amplitude von etwa 35 Volt bei einer Stromstärke von etwa 5 Milliampere gebraucht. In integrierten Schaltkreisen werden solche Signale als Hochleistungswerte angesehen. So hohe Leistungswerte sind nicht nur schwierig zu erzeugen und zu dekodieren, sondern es wird auch so viel Verlustleistung erzeugt, daß ein kontinuierliches Programmieren nicht möglich und der Benutzer gezwungen ist, komplizierte Impuls- und Schleifen-Proerammierer zu entwickeln.

In derDE-OS 24 45 079 wird eine Floating-Gate-Speicherzelle beschrieben, in der allerdings die Kanal- und Source-Zonen nicht in sich geschlossen sind und daher im wesentlichen parallel zur Drain-Zcne verlaufen. In der Druckschrift wird zwar angegeben, das Gate könne mit besonders niedrigen Spannungen zwischen Drain- und Source-Zone mit heißen Ladungen programmiert werden; es handelt sich hierbei jedoch immer nota um so große Spannungen, daß beim Programmieren einer

&iacgr;&ogr; Speicherzelle auf demselben Halbleiterchip eng angeordnete weitere Speicherzellen in unerwünschter Weise gestört werden können. Daher wird, obwohl in der eingangs genannten Speicherzelle Kanal-Engstellen duioh die ringförmige Zonen-Struktur auch gegeben sein können, von der bekannten Art der möglichen Gate-Source-Spannungs-Reduzierung im vorliegenden Zusammenhang kein Gebrauch gemacht.

Bei einer aus der GB-PS 14 25 986 bekannten Floating-Gate-Speicherzelle mit Feldeffekttransistor wird ebenso «vie bei der vorliegenden Speicherzelle für jede Einzelzelle eine geschlossene Geometrie vorgesehen, d. h. die Drain-Zone wird ringförmig von der Kanal-Zone und diese ringförmig von der Source-Zone umgeben. Hierdurch wird der Wirkungsgrad der Ladungs- bzw. Elektronensammlung auf dem Floating-Gate beim Programmieren relati. hoch, und die außenliegende Source-Zone wirkt beim Programmieren - besonders bei kompakter Anordnung vieler Zellen auf einem Halbleiterchip - als Schirm gegen den Abfluß heißer Elektronen zu Nachbarzellen. Die Source- und Drain-Zonen dieser bekannten Speicherzelle werden über eine feste Verdrahtung kurzgeschlossen, so daß sie nur mit einer gemeinsamen Spannung zu beaufschlagen sind.

Es wurde festgestellt, daß die zum Ansteuern bzw. Programmieren des F'oating-Gates zur Verfügung stehende Teilspannung nicht nur von der Größe der an die Source-Zone angelegten Propramn-.'crspannung abhängt, sondern auch davon, mit weichen Kapazitäten die einzelnen Elemente des Bauelements miteinander gekoppelt sind. In den Bauelementen nach der GB-PS 14 25 986 wird beim Aufladen der Floating-Gates eine kapazitive Spannungsteilerschaltung wirksam, deren Teilungspunkt das Potential des Floating-Gates

■»5 bestimmt und die - aufgrund der Zusammenschaltung von Source- und Drain-Zone - gebildet wird von der Kapazität zwischen Steuergate und Floating-Gate einerseits und der Summenkapazität der parallel geschalteten Kapazitäten zwischen Floating-Gate und Source-Zone sowie zwischen Floating-Gate und Drain /one andererseits. Das bedeutet, daß das Potenatial des Floating-Gates, das zum Programmieren einen möglichst großen Teil der Source-Spannung einnehmen soll, vor allem durch die genannte Summenkapazität bestimmt wird, die möglichst klein sein muß. Die im Bekannten vorgesehene Ungleichheit der Kapazitäten zwischen Floating-Gatt' und Drain-Zone sowie zwischen Floating-Gate und Source-Zone kann also an sich bei dem bekannten Bauelement nichts zur Erhöhung

so der am Floating-Gate anliegenden Teilspannung beitragen.

Der Erfindung liegt die Aufgabe zugrunde, einen nichtflüchtigen Speicher der genannten Art zu schaffen, dessen Bauelemente mit wesentlich niedrigerer Spannung und Stromstärke als bisherige Bauelemente voll zu programmieren sind, wobei die beim Aufladen des Floating-Gates wirksame kapazitive Spannungsteilerschaltung im Sinne einer möglichst hohen Teil-

spannung am Floating-Gate ausgebildet werden soll, so daß das Bauelement mit entsprechend großer Packungsdichte auf einem Halbleiterchip unterzubringen ist. Die erfindungsgemäße Lösung wird im Kennzeichen des Anspruchs 1 angegeben. Eine Verbesserung und Ausgestaltung der Erfindung wird in dem Unteranspruch beschrieben.

Durch den erfindungsgemäßen Aufbau des Bauelements und der beim Aufladen des Floating-Gates wirksamen kapazitiven Spannungsteilerschaltung, deren Teilungspunkt das Potential des Floating-Gates bestimmt, wird erreicht, daß das Potential des Floating-Gates durch Vergrößerung der Teilkapazität zwischen Floating-Gate und Source-Zone einerseits und Verkleinerung der Teilkapazität, zwischen Floating-Gate und Drain-Zone andererseits zu erhöhen ist

Der erfindungsgemäße, nichtflüchtige Speicher des Floating-Gate-Baulement-Typs kann ohne weiteres in Form einer &Lgr;&tgr;-v-Matrix so hergestellt werden, daß jedes an einer Schnittstelle einer gegebenen Reihe und Spalte liegende Einzelelement zum Programmieren, Umprogrammieren oder Lesen leicht zugänglich ist. Das Bauelement ist daher als Speicherelement in einem nichtflüchtigen Speicher geeignet.

Anhand der schematischen Darstellung von Ausführungsbeispielen werden weitere Einzelheiten der Erfindung erläutert. Es zeigt

F i g. 1 eine Draufsicht auf einen Teil einer erfindungsgemäßen, integrierten Schaltkreisanordnung, F i g. 2 einen Querschnitt längs der Linie 2-2 in F i g. 1, F i g. 3 einen Querschnitt längs der Linie 3-3 in F i g. 1

Fig.4 eine Ersatzschaltung einer Einzelzelle der Anordnung gemäß F i g. 1 und

F i g. 5 eine Ersatzschaltung eines Floating-Gate-Bauelements.

in F &igr; g. i ist ein Teii eines eine Anordnung von Speicherzellen 10 aufweisenden integrierten Schaltkreises 8 dargestellt. Zu jeder Zelle gehören — wie sich aus Fig.4 ergibt — ein als Speicherelement dienender FIoating-Gate-Transistor Ps und ein Impuls- bzw. Wortleitungs-Schalttransistor Pw. Der Schalttransistor Pw wird entweder zum Isolieren eines bestimmten Speichertransistors fs gegenüber einer Spannungsquelle Voooder zum engen Ankuppeln des Speichertransistors Pi an die Spannungsqueüo Voo verwendet und könnte auch durch ein geeignetes in einer Richturg leitendes Bauelement (z. B. eine Diode) oder eine andere Schaltanordnung ersetzt werden. Da die Speicherzellen einander ähnlich sind werden Form und Herstellung im einzelnen nur für eine Zelle beschrieben. In den folgenden Ausführungen wird die Erfindung zwar unter Anwendung der Silizium-auf-Saphir-Technologie (SOS) beschrieben, die erfindungsgemäßen Bauelemente und Anordnungen können jedoch auch aus massivem Silizium oder mit Hilfe anderer Techniken als beschrieben hergestellt werden.

Die Zelle 10 kann wie in den Fig. 1, 2 und 3 dargestellt, ausgebildet werden. In Fig. 1 wird eine Drainzone 22 eines Speicherelements Ps dargestellt, die an ihrem Oberfläehenumfang von einem Gate 2Sa umgeben ist. Um das Gate 25 a herum erstreckt sich eine Sourcezone 26. Das rahmenartige Gate 25 &agr; ist isoliert von einer darunterliegenden zwischen den Zonen 22 und 26 gemäß Fig. 2 und 3 gebildeten Kanalzone 24 und besitzt eine geschlossene Geometrie. Das bedeutet, daß das Gate irgendeine in sich geschlossene Form mit einer zentralen Ößnung aufweist. Rechteckige Formen - wie dargestellt - können ebenso wie jede beliebige topologisch geschlossene Form angewendet werden. Dio rechteckige Form wird jedoch wegen ihrer Eigenschaft, in integrierten Schaltkreisen mit relativ hoher Packungsdichte untergebracht werden zu können, bevorzugt

An der Oberfläche erstreckt sich längs des Umfang«· der Sourcezone 26 um diese herum eine aus polykristallinem Silizium bestehende rahmenartige Schicht 28, die als Feldschirm wirkt Die Schicht 28 ist

&iacgr;&ogr; ein gemeinsames Bauelement benachbarter Zellen einer Spalte und bildet einen auch als Wortleitung bezeichneten, sich über die Länge einer Spalte erstreckenden Leiter. Die Struktur 28 wirkt dabei als Feldschirm zwischen benachbarten Zellen einer Spalte und gleichzeitig als Gate-Elektrode der Wort-Transistoren P_w längs einer Reihe. Zu den Source- und Drainzonen der Wort-Transistoren P_w gehören eine mit einer Spannung (.+ Vdd Volt) zu beaufschlagende Zone 42 bzw. eine Zone 2&.

Aus F i g. 2 ergibt sich, daß die L jlle 10 auf einem aus Saphir bestehenden und eine Haupifläche 14 besitzenden Substrat 12 hergestellt wird. Wie in der SOS-Technik bekannt, wird auf dem Substrat 12 eine Siliziumschicht 16 epitaxial aufgewachsen. Diese epitaxiale Siliz.umschicht 16 weist anfangs einen vorgegebenen Leitungstyp (im Ausführungsbeispiel N-Leitung) auf und besitzt eine Oberfläche 18. In die epitaxiale Siliziumschicht 16 eindiffundierte P⁺-Zor>er. bilden die Source- und Drainzonen des Speicher- oiier Floating-Gate-Transistors (Ps) und des Worttransistors (Fw)- Die P⁺ -Zone 22 stellt die Drainzone von Ps(Speichertransistor) dar. Um die Zone 22 erstreckt sich eine die Kanalzone des Speichertransistors P_x bildende N-Zone 24, die unterhalb der Floating-Gate-Elektrode 25 a angeordnet und gegenüber dieser isoliert wird. Angrenzend an die Zone 24 folgt eine P*-Zonc 26, die als Sourcezone des Speichertransistors P_x und als Drainzone des Worttransistors P_w dient. Die Zone 26 umgibt die Zo/;e 24. An die Zone 26 grenzt eine N-leitende Zone 27 an, die als Schutzband (oder als Isolierung) zwischen aneinander grenzenden Bauelementen längs einer Spalte (2-2-Richtung) dient. Außerdem fungiert die N-Zone 27 als Kanalzone des Worttransistors P_n längs der Reihen-Richtung (3-3). Oberhalb und isoliert von der N-Zone 27 liegt die leitende Feldschirm-Schicht 28, welche - insoweit es den Speichertransistor P₅ und die Zelle 10 angeht - dieselbe rahmenartige Konfiguration wie die N-Zone 27 besitzt. Zwischen der Zone 27 einer Spalte und der entsprechenden Zone 27' einer benachbarten Spalte befindet -.ich eine diffundierte, längs der Spalte verlaufende Zone 42. An diese als Sourcezone der längs zweier aneinander grenzender Spalten gebildeten Worttra.ijistoren P_w fungierende Zone 42 wird eine Spannung von + K₀₀ Volt angelegt.

Die Source- und Drainzonen werden in der epitaxialen Siliziumschicht 16 gebildet, auf der eine .m folgenden als Gate-Oxid-Schicht 36 bezeichnete Siliziumdioxid-Sclacht bis zu einer Dicke von etwa 100 nm (F i g. 2 und 3) thermisch aufgewachsen wird. Auf der Oxidschicht 36 wird dann eine Polysiliziumschicht niedergeschlagen oder aufgewachsen unrli anschließend so maskiert sowie geätzt, daß sowohl die Floating-Gate-Elektroden 25a der Speichertransistoren Ps als auch die die Wortlinien-Soaltenleiter darstellenden Zonen 28 entstehen. Die Polysilizium-Zonen 25a und 28 werden hochdotiert, um sie leitend zu machen. Die Dicke der Polysili/.iumschicht Hegt in der Größenordnung von etwa 500 nm. Aus F i g. 3 kann entnommen werden, daß

die Wqrtleitung 28 als Gate-Elektrode eines P-Kanal-Bauelements P_w (Worttransistor) mit Source- und Drainzonen 42 bzw. 2£i und mit Kanalzone 27 fungiert. Der konzentrische Aufbau der Floating-Gate- bzw. Speichertransistoren 'Ergibt sich auch aus den Fig.2 und'3.

Nach dem Bilden von Floating-Gate 25 &agr; und Gate 28 wird auf diesen zunächst eine zweite Schicht 11 aus isolierendem Feldoxid bis zu einer Dicke von etwa 100 nm thermisch aufgewachsen. Die Gates 23a und 28 werden daher vollständig von dem thermisch aufgewachsenen Oxid umgeben und bedeckt. Da es sich bei dem ersten thermischen Oxid um ein solches relativ guter Qualität handelt, wird die Geschwindigkeit, mit der Ladung von dem Floating-Gate 25a abfließen kann, relativ niedrig. Die Schichtdicke des Feldoxids kann anschließend mit einem eine weniger gute Qualität als das thermische Oxid aufweisenden Oxid um weitere etwa 300 nm aufgewachsen werden. Die Bedeutung der Tatsache, daß zwei Oxidtypen zum Herstellen des Feldoxids benutzt werden, wird weiter unten erläutert.

Beim Herstellen werden nun in die Feldoxidschicht 37 Kontaktöffnungen 54 eingeätzt, in die Metallkontakte eingebracht (aufgewachsen oder niedergeschlagen) werden, urn die Drainzonen 22 zu kontaktieren. Zum Vervollständigen der Anordnung werden durch zum Beispiel Niederschlagen einer Metallschicht, z. B. Aluminium, Maskieren und Ätsen metallische Bitleitungen (BLu BL2) ^un<i wenigstens eine metallische Sättigungssteuerleitung (65 in F i g. 2) gebildet.

Jede der sich über die Länge einer Reihe erstreckenden Bitleitungen BLu BLi kontaktiert über die Kontaktlöcher 54 die Drainzonen 22, 22' aller Speichertransistoren /'sdieser dieser Reihe.

Die Sättigungssteuerleitung bzw. das Sättigungssteucrgstc 65 ist gemeinsames Baute:! aller Zellen der Anordnung 8, es können aber auch individuelle Steuergate-Streifen jeweils für eine Reihe oder zwei benachbarte Reihen hergestellt werden.

Es werden ferner Schaltanschlüsse zu den verschiedenen V/ort- (28, 28') und Bitleitungen (BL_U BL₂ usw.) hergestellt, um die Potentiale dieser Leitungen zum getrennten Eingeben von Informationen bzw. Lesen des Inhalts des Speichers eines ausgewählten Wortes schalten zu können. Die Bit- und Wortleiter werden daher dekodiert

Das auf dem Feldoxid gebildete metallische Sättigungssteuer-Gate 65 überlappt das Floating-Gate und kann als Bootstrap-Kondensator fungieren. Da das Sättigungssteuer-Cate durch ein dickes Oxid (normalerweise 400 nm) gegenüber dem Rest des Schaltkreises isoliert ist, können an das Steuergate sehr hohe Spannungen angelegt werden, ohne einen Schaden (d. h. einen Bruch des Oxids oder anderer Komponenten) am Floating-Gate-Baueleraient zu verursachen.

Bei Betrieb der Speicheranordnung kann die Sättigungssteuerung als passive Elektrode, auf die große Spannungsschwankuragen, zum Beispiel 0 bis 200 VbIt, zu geben sind, betrieben werden. Normalerweise wird die an das Sättigungs-Steuergate angelegte Spannung Vcs während der vollen Dauer des Betriebs, z.B. Schreibe.!, Löschen und Lesen, auf festem Wert gehalten. Seine Spannung könnte dekodiert und geschaltet werden wie die Bit- und Wortleitungen. Das würde jedoch für eine hohe Spannungen geeignete Beschaltung erfordern-

Erfindungsgemäße Anordnungen sind mit relativ niedrigen Spannungen (z.B. 10Volt) und extrem geringen Strömen (z. B. 1 Mikroampere) zu programmieren. Die zum Programmieren einer erfindungsgemäßen Speicheranordnung erforderliche Leistung (1 &khgr; 10-⁶ Ampere &khgr; 10 Volt = 1Ox 10-⁶ Watt) ist um viele Größenordnungen kleiner als die zum Programmieren bisheriger Floating-Gate-Anordnungen erforderliche Leistung (z. B. 5000x 10~⁶ Ampere &khgr; 35 Volt = 175 00Ox 10-⁶ Watt). Als Vorteil zu der wesentlich verminderten Energieaufnahme kommt hinzu, daß die erfindungsgemäßen Bauelemente wegen der Programmierbarkeit bei viel kleinerer Spannung (z. B. 10 Volt anstelle von 35 Volt) ohne die Gefahr von Durchbrüchen viel kleiner und dichter als bisherige Anordnungen dieser Art herzustellen sind. Ferner ermöglicht die wesentlich geringere Stromaufnahme der erfindungsgemäßen Bauelemente eine Entlastung der Beschaltung zur Energieversorgung, so daß Spannungsabfälle und -spitzen längs der süoniiuiirci'iden Leitungen üüu Schaltelemente vermindert sind. Schließlich lassen sich die erfindungsgemäßen Vorrichtungen bei erheblich unterhalb der normalen Source/Drain-Durchbruchsspannung (z. B. 33 Volt bei 1 Mikroampere) der Bauelemente liegenden Spannungen programmieren und bei relativ niedrigen Sättigungs-Steuerspannungen löschen.

Die beträchtlichen erfindungsgemäß zu erzielenden Vorteile i>s,nd vermutlich auf eines oder mehrere der folgenden Merkmale (einzeln oder in Kombination) zurückzuführen:

a) die rahmenartige Struktur der Floating-Gate-Elemente;

b) die geometrische Asymmetrie von Source- und Drainzone des Floating-Gate-Elements;

c) die Möglichkeit, große Spannungen an das Sättigungs-Steuergate anzulegen:

d) Struktur und Eigenschaften des epitaxial auf einem isolierenden, z. B. aus Saphir bestehenden, Substrat aufgewachsenen Siliziumfilms 16; und

e) die unterschiedlichen zum Herstellen der Feldoxid-Schicht verwendeten Oxide.

Zum Programmieren eines Floating-Gate-Bauteils Ps (Speicher-Transistor) muß eine elektrische Ladung auf das zugehörige Floating-Gate 25a gegeben werden. Das wird durch Einschalten des Transistors Pw erreicht, da der Source/Drain-Pfad dieses Transistors in Reihe mit demjenigen des Transistors Zugeschaltet ist Wenn auch .an die Wortleitung bzw. das Gate 28 in der Schaltung

so gemäß Fig.4 eine gegenüber Vbo(die Spannung vdd soll dabei z. B. 15 Volt betragen) negative Spannung angelegt wird, erfolgt ein Einschalten des Transistors Piv, so daß die Spannung Vdd über den leitend gewordenden Pfad durch den Transistor /Van der Zone 26, also der Sourcezone, des Transistors Ps anliegt Zum Programmieren des Elements Ps wird daher das zugeordnete Bauelement Pw zunächst durch Anlegen eines geeigneten Impulses an die Wortleitung eingeschaltet, so daß Vdd Volt an die als Sourcezone des Speichertransistors Ps fungierende Zone 26 angelegt werden. Die mit einer Bitleitung (z. B. BLj) verbundene Drainzone 22 des Transistors Ps wird auf einem gemeinsamen Potential, z. B. auf Erdpotential, gehalten. Auf das Sättigungs-Steuergate 65 wird ein positives Potential von zum Beispiel 50 Volt geschaltet

Zum Schreiben der gewünschten Information in das Bauelement Ps müssen die am Steuergate 65 anliegenden 50 Volt, die an der Sourcezone 26 anliegenden

15VoIt und <li;e Erdung der Drainzone 22 für eine Zeitdauer von z. B. 10 Millisekunden aufrechterhalten werden. Wenn diese Bedingungen erfüllt werden, entsteht eine große Verarmungszone bzw. -schicht unterhalb der nahe der Oberfläche des Leitungskanals zwischen Source- und Drainzonen von Ps gebildeten Iiiffjrsionsschicht. Angeregte. Elektronen der Verarmungsschicht durchdringen die Gateoxidschicht 36 und werden auf dem Floating-Gate 25a eingefangen.

Diese Injektion angeregter Ladungsti äger durch die Gateoxidschicht 36 tritt auf, wenn die Elektronen eine ausreichende Energie zum Überspringen des Bandabstandes an der Grenzfläche zwischen Siliziumsubstrat und Siliziumdioxid-Gate-Schicht 36 besitzen.

Durch die raihmenartige Struktur des Floating-Gates 25a wird erreicht, daß die Elektronen mit größerem Wirkungsgrad als bisher gesammelt werden, da die gesamte Elekircner. emittierende Zone von dem Floaling-Gate 215a umgeben ist. Die konzentrische Form des Gates 25a und 28 bewirkt sowohl für den Feldschirm 28 als auch für das Speichergate 25a in Anordnungen mit hoher Packungsdichte die Funknon eines Sperrschirms gegenüber dem Fluß angeregter Elektronen zwischen einem gerade programmierten Elemente und benachbarten Speicherzellen.

Das Floatin.g-Gate 25a besitzt eine innere Umfangsgrenzlinie zur Zone 22 hin und gegenüber der Zone 26 eine äußere Uinfangsgrenzlinie. Die Länge des Umfangs der inneren Grenzlinie und damit der entsprechende K> itaktbereich zwischen Floating-Gate und Drainzone ist offensichtlich kleiner als die Länge der äußeren Grenzlinie bzw. des entsprechenden Kontaktbereichs zwischen Floating-Gate und Sourcezone.

Die Kapazität (C\) zwischen Floating-Gate und Sourcezone ist daher größer als die Kapazität (C₂) zwischen Floating-Gate und Drainzone. Dieses Ergebnis ist besonders vorteilhaft, da es hierdurch möglich ist, einen wesentlich größeren Teil der an die Source-Elektrode angelegten Spannung an das Floating-Gate anzukoppeln.

- Gemäß Fig. 5 kann das Floating-Gate-Bauelement Pj als P-Kanal-Transistor Ps mit einem zwischen seine Sourcezone und sein Floating-Gate Gf geschalteten Kondensator Ci und einem zwischen das Floating-Gate Gf und die Drainzone geschalteten Kondensator C₂ verkörpert sein. In Fig.5 wird außerdem ein zwischen das Floating-Gate G_F und das Sättigungs-Steuergate G_s geschalteter Kondensator C₃ dargestellt, der die Kapazität zwischen dem Steuergate und dem Floating-Gate repräsentieren soll. Als Beispiel sei ferner vorausgesetzt, daß C₁ = 2 C₂ und = 6 C₃ sein soll und daß der Transistor P_s zum erstenmal programmiert werde. Unter der Bedingung von 15 Volt an die Sourcezone angelegter Spannung — bei Erdung von Drainzone und _:G_S - wird dann G_F infolge der kapazitiven Teilung zwischen Ci, C₂ und C₃ mit 9 Volt angesteuert. Die positive Spannung von 9 Volt auf dem Gate zieht die angeregten Elektronen mittels Injektion durch das Gateoxid hindurch. Der diesbezügliche Einfangwirkungsgrad wird außerdem, wie oben angegeben, durch die rahmenartige Form des Floating-Gates vergrößert, da das Gate die die Elektronen emittierende Zone umschließt. Die Elektronen werden so lange vom Gate angezogen, bis dessen Potential auf einen Wert von zum Seispiei 0 Volt abfällt Wenn diese Situation erreicht ist, wird ein abstoßendes Feld aufgebaut, durch das eine anschließende Entladung des Floating-Gates, d.h. ein Anziehen von Elektronen, verhindert wird.

Wenn Q und C₂ einander gleich und gleich (9/2) C₃ wären und wenn dieselbe Schreibspannungsverteilung fVi=15 Volt, &Kgr;&agr;.?= Vp=O Volt) vorgesehen wäre, wie oben angegeben, würde Cf nur bis zu +6,75 Voll getrieben werden. Das hätte natürlich nur ein Beladen der Gates bis zu einem niedrigeren Potential zur Folge. Die Asymmetrie zwischen Ci und C₂ (mit C_t > C₂) wird durch den konzentrischen Ring bzw. die rahmenartige Form mit der Drainzone im Zentrum und der sich mit Abstand um die Drainzone herum erstreckenden Sourcezone gesteigert. Durch die erfindungsgemäße Ausbildung wird daher sichergestellt, daß Ci stets größer als C₂ ist.

Durch die Existenz des Sättigungs-Steuergates Gs wird ferner ermöglicht, Cf auf ein höheres Potential zu bringen als bei Abwesenheit von Gs- Das Nettoergebnis von zum Beispiel 50 Volt an Cs angelegter Spannung besteht darin, daß Vcr — infolge der Tsüerwirkung zwischen Ci, C₂ und C₃ — von 9 Volt auf 14 Volt angehoben wird. Das hat zwei Wirkungen:

a) es vergrößert die an Gf anliegende Spannung Vcf noch weiter und bewirkt, daß Gf mehr Elektronen anzieht und schließlich negativer geladen ist, wenn die an die Sourcezone und das Sättigungs-Steuergate angelegten Spannungen auf 0 Volt abfallen; und

b) das Anlegen einer höheren Spannung, z. B. 14 Volt, an Cf vermindert die Spannung, z. B. 15 Volt, zwischen Gate "und Source von Ps, wobei die Leitfähigkeit des Leitungspfades von Ps und damit der Leistungsverlust von Ps stark vermindert werden. Durch Anlegen einer ausreichend hohen Spannung an das Sättigungs-Steuergate ist es tatsächlich möglich, das Floating-Gate-Bauelement ohne wesentliche Leitung (d. h. 1 Mikroampere oder weniger) im Source/Drain-Pfad des Bauelements voll zu programmieren. Hierdurch ergibt sich eine beträchtliche Verminderung des Leistungsverlustes sowie des Energieverbrauchs. Die Sättigungs-Steuerelektrode kann daher in doppelter Weise benutzt werden, nämlich zum Vergrößern des effektiven Schwellenwertes des Transistors Ps und außerdem zum gleichzeitigen Vermindem der Leitfähigkeit dieses Transistors während des Programmierens.

Wenn das Floating-Gate-Bauelement nach dem ,Beaufschlagen mit den Schreib-Spannungen stationäre

Zustände erreicht hat. kann angenommen werden, daß Gf auf 0 Volt ist. Die anschließende Rückkehr der Source-Spannung auf 0 Volt — am Ende eines Schreibzyklus — erscheint als ein negativer Schritt von 15VoIt Amplitude, durch den die Spannung Vcf — durch die Wirkung der Kapazitäts-Teilung zwischen Q, C₂ und Cj — um 9 Volt vermindert wird, so daß Grdann auf dem Potential -9 Volt liegt.

Ähnliches gilt für den Fall einer Sättigungs-Steuer-Spannung von 50 Volt; wenn nämlich diese Spannung von 50 Volt auf 0 Volt herabgesetzt wird, vermindert sich die Spannung VcfUiti weitere 5 Volt auf —14 Volt Der Transistor Ps hat dann eine effektive Schwellenspannung von —14 Volt und ist in einen besser leitenden, einem Gate/Source-Potential von —14 Volt entsprechenden Zustand geschaltet worden. Hierdurch wird, weil größere Ströme fließen können, ein schnellerer Zugang zu dem Speicher erreicht und es werden eingespeicherte Daten besser festgehalten, weil

eine längere Zeit zum Abbau einer auf dem Floaling-Gate gespeicherten Ladung erforderlich ist.

In dem epitaxial aufgewachsenen Siliziumfilm 16 nehmen die Kristallqualität, die Elektronenbeweglichkeit, die Minoritä'sträger-Lebensdauer und damit die mittlere freie Weglänge zwischen Kollisionen von der Grundfläche 14 <.ur oberen Fläche 18 des Epitaxialfilms 16 zu. Bei SOS-Bauelementen wird angenommen, daß die zum Beladen des Floating-Gates führenden Lawinen in der Verarmungszone in der Nähe der Oberfläche 18 der epitaxialen Siliziumschicht 16 stattfinden, während im Gegensatz dazu in in massivem Silizium hergestellten Bauelementen die jeweilige Lawine an anderen Punkten zwischen den diffundierten Zonen auftreten kann.

In einem epitaxial auf Saphir aufgewachsenen Film, z. B. in der Siliziumschicht 16, befinden sich viele als Knrn bezeichnete kristalline Bereiche, welche ähnlich sind, aber nicht exakt aufeinander ausgerichtet sind. Zwei verschiedene Körner definieren zwischen sich eine Korngrenze. Es wird angenommen, daß die Größe der Körner im Film vergleichbar mit derjenigen der Verarmungszone in der Nähe der Drainzone ist. Hierdurch wird das Auftreten örtlich begrenzter Lawinen längs von Korngrenzen bei Spannungen ermöglicht, welche niedriger sind als die zum Anregen von über die ganze Verarmungszone reichenden großflächigen bzw. großvolumigen Lawinen erforderlichen Spannungen. Der resultierende örtlich begrenzte Durchbruch und die Erzeugung angeregter Elektronen sind in den wie vorbeschrieben strukturierten Bauelementen so wirkungsvoll, daß das Programmieren bei Lawinenströmen erfolgt, die niedriger sind als (bisher) normalerweise gemessene Leckströme des Bauelements. Hierdurch wird zumindest zum Teil erklärlich, warum zum Programmieren erfindungsgemäßer, in SOS-Bauweise hergestellter Bauelemente eine niedrigere Spannung erforderlich ist.

Die auf dem Floating-Gate Cf gespeicherte Elektronenladung kann elektrisch durch Anlegen einer hohen positiven Spannung (z. B. 20 bis 200 Volt) an das Sättigungs-Steuergate und durch z. B. Erden der Source- und Drainzone von Psentfernt werden.

Es wird angenommen, daß das Bilden eines z. B. 370 nm dicken Oxids von relativ höherer Leitfähigkeit (schlechterer Qualität) auf einem dünnen thermisch gewachsenen Oxid (von z. B. 30 nm Dicke) mit relativ niedriger Leitfähigkeit (guter Qualität), welches seinerseits auf dem Floating-Gate liegt, einen wesentlichen Faktor zum Verbessern der Löschfähigkeit des Bauelements auf elektrische Weise darstellt. Das elektrische Löschen des erfindungsgemäßen, im Bereich des Feldoxids ein ungleichmäßiges Dielektrikum aufweisenden Floating-Gate-Bauelements ist bei viel kleineren Spannungen möglich als das für Strukturen mit ähnlicher Größe und homogenem Feldoxid zu erwarten wäre. Infolge der Inhomogenität des Feldoxids im Falle des erfindungsgemäßen Bauelements werden die elektrischen Felder in dem Dielektrikum so umverteilt, daß die Feldstärke in der am nächsten an dem Floating-Gate liegenden Zone des Oxids vergrößert wird. Dieser Effekt führt in Verbindung mit der durch die Oberflächenrauhigkeit des Polysilizium-Floating-Gates verursachten entsprechend örtlichen Feldstärkep.vergrößerung zu einem sogenannten Fowler-Nordheim-Tunneln bei niedrigeren Spannungen, vi-~j das bei homogenem Feldoxid zu erwarten gewesen wäre.

Ein ausgewähltes Bauelement eines Wortes (oder alle Bauelemente einer Reihe) wird bzw. werden durch Einschalten des zugehörigen Pw und Abfühlen des durch Ps- zur auf die Drainzone von Ps geschalteten Bit-Leitung fließenden Stroms gelesen. Das Lesen des Bauelements erfolgt durch Anlegen einer relativ niedrigen Spannung (5 Volt) zwischen seiner Source- und Drainzone. Bei dem vorgenannten Beispiel mit G =2 C? = 6 Ct einer nichtprogrammierten Speicherzelle wird an deren Gate eine Spannung von

&iacgr;&ogr; +3VoIt liegen und daher zwischen Sourcezone und Drainzone eine Potential-Differenz von 2 Volt bestehen. Wenn die Schwellenspannung gleich 2 Volt oder höher ist, leitet das Bauelement außer Leckstrom keinen Strom, Das programmierte Bauelement wird jedoch eine Spannungsdifferenz von 16 Volt zwischen Sourcezone und Drainzone besitzen, wodurch sichergestellt ist, daß hohe Ströme von der Drainzone iri einen die Stromdifferenz zwischen den beiden Zuständen messendervRichtungsverstärker fließen.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Nichtflüchtiger Speicher mit einer eine Drain-Zone (22) und ehie Source-Zone (26) mit zwischenliegender Kanal-Zone (24) aufweisenden Speicherzelle (10) und mit einem oberhalb der Kanalzone (24) liegenden, sich über deren gesamte Länge erstreckenden, von dieser isolierten, leitenden Floating-Gate (25 a) sowie einem zumindest oberhalb eines Teils des Floating-Gates (25 a) isoliert von diesem liegenden, leitenden Steuer-Gate (65), wobei die Kanal-Zone (24) die Drain-Zone (22) umgibt sowie in sich geschlossen ist, die Source-Zone (26) sich im wesentlichen ringförmig um die Kanal-Zone (24) herum erstreckt sowie in sich geschlossen ist, wobei das Floating-Gate (25 a) auf der ganzen Länge über der Kanal-Zone (24) über dieser liegt sowie in sich geschlossen ist, wobei eine zwischen dem Floating-Gate (25 a) und der Source-Zone (26) gebildete, erste Kapazität (Cl) größer ist als eine zwischen dem Floating-Gate (25 a) und der Drain-Zone (22) gebildete zweite Kapazität (Cl), wobei eine dritte Kapazität (C3) zwischen dem Steuer-Gate (65) und dem F!oating-Gate (25 a) gebildet ist und wobei das Floating-Gate (25 ä) während einer Steueroperation über einen aus den genannten Kapazitäten bestehenden kapazitiven Spannungsteiler auf ein gemäß den an den Source- und Drain-Zon &eegr; und dem Steuer-Gate anliegenden Potentialen bestimmtes Pp^ntial zu laden ist, dadurch gekennzeichnet, daß während der Steueroperation eine Potentialquai 4 (VDD) parallel zu den Source- und Drain-Zonen u6,22) geschaltet ist und das Floating-Gate (25 a) durch die größere, erste Kapazität (Cl) des kapazitiven Spannungsteilers in die Lage versetzt wird, ein um einen durch das von der Potentialquelle (VDD) gelieferte Potentialniveau und durch das an das Steuer-Gate (65) angelegte Potentialniveau bestimmten Betrag näher am Potential der Source-Zone (261 als am Potential der Drain-Zone (22) liegendes Potential anzunehmen.

2 Speicher nach Anspruch 1, dadurch gekennzeichnet, daß das an das Steuergate (65) angelegte Potentialniveau einen anderen Wert als das Potentialniveau der Source-Zone (26) hat.