[go: up one dir, main page]

DE4447254C2 - Verfahren zur Herstellung eines Metalloxid-Halbleiterfeldeffekttransistors - Google Patents

Verfahren zur Herstellung eines Metalloxid-Halbleiterfeldeffekttransistors

Info

Publication number
DE4447254C2
DE4447254C2 DE4447254A DE4447254A DE4447254C2 DE 4447254 C2 DE4447254 C2 DE 4447254C2 DE 4447254 A DE4447254 A DE 4447254A DE 4447254 A DE4447254 A DE 4447254A DE 4447254 C2 DE4447254 C2 DE 4447254C2
Authority
DE
Germany
Prior art keywords
film
gate electrode
forming
silicon substrate
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4447254A
Other languages
English (en)
Other versions
DE4447254A1 (de
Inventor
Sang Hoon Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019930031879A external-priority patent/KR0170891B1/ko
Priority claimed from KR1019930031889A external-priority patent/KR0166487B1/ko
Priority claimed from KR1019930031863A external-priority patent/KR0126651B1/ko
Priority claimed from KR1019930031827A external-priority patent/KR970006268B1/ko
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4447254A1 publication Critical patent/DE4447254A1/de
Application granted granted Critical
Publication of DE4447254C2 publication Critical patent/DE4447254C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/258—Source or drain electrodes for field-effect devices characterised by the relative positions of the source or drain electrodes with respect to the gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung eines Metalloxid-Halbleiter-Feldeffekttransistors (MOSFET), das geeignet ist, die Dimensionierung einer Gate-Elektrode des MOSFET zu reduzieren oder zu verkleinern.
MOSFET-Transistoren werden üblicherweise in einer Halbleiter­ schaltung verwendet. Ein derartiger MOSFET umfasst eine Gate- Elektrode, die auf einem aktiven Bereich eines Halbleiter­ substrats ausgebildet und von dem Halbleitersubstrat isoliert ist, und einen Source-bereich und einen Drain-bereich, die jeweils auf gegen­ überliegenden Enden des Halbleitersubstrats ausgebildet sind und eine Verbindungs- oder Grenzschichtstruktur haben. Leiter stehen jeweils derart in Kontakt mit der Source-bereich und dem Drain-bereich, dass der MOSFET an andere Elemente angeschlossen ist, wodurch eine Schaltung ausgebildet wird.
Bei einer hochintegrierten Halbleiterschaltung überlappen mehrschichtige Leiter das Halbleitersubstrat, wodurch die Dimensionierung der Halbleiterschaltung erhöht oder vergrößert wird. Eine derartige Vergrößerung der Dimensionierung resultiert in einem unerwünschten Rest oder Überstand, der nach der Musterausbildung auf der oberen Schicht erzeugt wird, die über die Mehrschichtstruktur niedergeschlagen ist, oder in der Ausbildung eines ungenauen Musters.
Ein Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche ist aus der EP 0 321 347 B1 bekannt, in welcher gelehrt wird, eine thermische Oxidation eines Substrats am Boden eines Lochs durchzuführen und eine so gebildete Siliziumoxidschicht anschließend mittels selektivem Ätzen abzutragen, wodurch ein Loch mit geneigten Rändern erzeugt wird. Eine erste isolierende Schicht wird hier jedoch in einem anderen Prozessschritt als das Grabenoxid gebildet und macht das Verfahren damit aufwendig und kompliziert.
Ein herkömmliches Verfahren zur Herstellung eines MOSFET, der die übliche Struktur hat, wird in Verbindung mit Fig. 1 nach­ folgend erläutert.
Gemäß dem in Fig. 1 gezeigten Verfahren wird zunächst auf ei­ nem P-Typ Siliziumsubstrat 1 eine Maske derart ausgebildet, dass ein vorbestimmter Feldbereich des Siliziumsubstrats 1 durch die Maske freigelegt wird. Unter Verwendung der Maske werden P+-Typ Ionen in das Siliziumsubstrat 1 implantiert, wodurch Kanalstopper- oder Sperrbereiche 2 ausgebildet werden. Daraufhin wird ein Feldoxidfilm 3 auf dem Siliziumsubstrat 1 ausgebildet. Auf einem Abschnitt des Siliziumsubstrats 1, der einem aktiven Bereich entspricht, werden ein Gate-Oxidfilm 4 und eine Gate-Elektrode 5, die aus einem Polysiliziumfilm besteht, daraufhin ausgebildet. Darauffolgend werden N--Typ Ionen in das Siliziumsubstrat 1 implantiert. Nach der Implantierung der N--Typ Ionen werden Isolierfilmabstandhalter 6 auf Seitenwänden der Gate-Elektrode 5 jeweils ausgebildet. N+-Typ Ionen werden daraufhin in das Siliziumsubstrat 1 implantiert, wodurch ein Source-bereich 7A und ein Drain-bereich 7B ausgebildet werden. Über der gesamten freiliegenden Oberfläche der resultierenden Struktur wird ein Zwischenschicht­ isolierfilm 8 ausgebildet. Der Zwischenschichtisolierfilm 8 wird daraufhin einer Ätzung derart unterworfen, dass Kontakt­ löcher 9 ausgebildet werden, durch welche den Source-bereich 7A und den Drain-bereich 7B jeweils freigelegt werden. Schließlich wird eine Metallverdrahtung 10, die in Kontakt mit dem Source-bereich 1A und dem Drain-bereich 7B steht, auf der resultierenden Struktur ausgebildet.
Gemäß dem herkömmlichen Verfahren tritt jedoch eine Vergröße­ rung der Dimensionierung auf, weil die Gate-Elektrode von der oberen Oberfläche der Siliziumstruktur vorsteht. Das herkömmliche Verfahren hat deshalb ein Problem, dass ein zusätzlicher Einebnungsprozessschritt nach dem Ausbilden der oberen Schicht erforderlich ist. Das herkömmliche Verfahren hat auch das Problem, dass auf der Oberfläche des Substrats ein Spike- oder Spitzen- oder Spitzenausbildungsphänomen auftritt, weil die Metallverdrahtung sich in direktem Kontakt mit dem Source-bereich und dem Drain-bereich befindet.
Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zur Herstellung eines Metalloxid-Halbleiter- Feldeffekttransistors zu schaffen, das in der Lage ist, eine Verkleinerung der Dimensionierung zu ermöglichen und einfach realisierbar ist.
Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den vom An­ spruch 1 abhängigen Unteransprüchen angegeben.
Demnach sieht die Erfindung insbesondere die Ausbildung eines Grabens auf einem Siliziumsubstrat und die Ausbildung einer Gate-Elektrode im Graben vor.
Gemäß der vorliegenden Erfindung schafft die Erfindung ein Verfahren zur Herstellung eines Metalloxid-Halbleiter-Feld­ effekttransistors mit den Schritten: Ausbilden eines Elementisoliermaskenmusters in einem aktiven Bereich auf einem Siliziumsubstrat, an den sich ein Feldbereich anschließt, derart, dass der aktive Bereich einen freiliegenden Abschnitt für eine Gate-Elektrode aufweist; Ausbilden eines Feldoxidfilms auf dem Feldbereich und gleichzeitig auf dem freiliegenden Abschnitt für die Gate-Elektrode unter Verwendung eines thermischen Oxidationsprozesses; Entfernen des Elementisoliermaskenmusters; Implantieren von Verunreinigungsionen eines Leitungstyps, der sich von demjenigen des Siliziumsubstrats unterscheidet, mit hoher Konzentration in den Bereich des entfernten Elementisoliermaskenmusters zum Ausbilden eines Source-bereich und eines Drain-bereich selektives Ätzen des Feldoxidfilms auf dem Abschnitt für die Gate-Elektrode unter Ausbilden eines Grabens im Siliziumsubstrat; und Ausbilden eines Gate- Oxidfilms und der Gate-Elektrode auf einem Bodenabschnitt des Grabens.
Nachfolgend wird die Erfindung anhand der Zeichnungen bei­ spielhaft näher erläutert; Es zeigen
Fig. 1 eine Querschnittsansicht zur Verdeutlichung eines her­ kömmlichen Verfahrens zur Herstellung eines MOSFET-Transistors mit üblicher Struktur,
Fig. 2A bis 2D Querschnittsansichten, die jeweils ein Verfah­ ren zur Herstellung eines MOSFET-Transistors gemäß einer er­ sten Ausführungsform der vorliegenden Erfindung verdeutlichen,
Fig. 3A bis 3E Querschnittsansichten, die jeweils ein Verfah­ ren zur Herstellung eines MOSFET-Transistors gemäß einer zweiten Ausführungsform der vorliegenden Erfindung verdeutli­ chen,
Fig. 4A und 4B Querschnittsansichten, die jeweils ein Verfah­ ren zur Herstellung eines MOSFET-Transistors gemäß einer dritten Ausführungsform der vorliegenden Erfindung verdeutli­ chen, und
Fig. 5 eine Querschnittsansicht eines Verfahrens zur Herstel­ lung eines MOSFET-Transistors gemäß einer vierten Ausfüh­ rungsform der vorliegenden Erfindung.
Fig. 1 wurde einleitend zum Stand der Technik erläutert.
Die Erfindung wird nunmehr zunächst anhand der Fig. 2A bis 2D erläutert, die Querschnittsansichten zeigen, die ein Verfahren zur Herstellung eines MOSFET-Transistors gemäß einer ersten Ausführungsform der vorliegenden Erfindung ver­ deutlichen.
Gemäß dieser Ausführungsform werden ein Oxidfilm 11 und ein Nitridfilm 12 aufeinanderfolgend über einen P-Typ Silizium­ substrat 1 ausgebildet, wie in Fig. 2A gezeigt. Der Oxidfilm 11 und der Nitridfilm 12 werden einem lokalen Siliziumoxida­ tions-(LOCOS)prozeß derart unterworfen, dass Bereiche der Filme 11 und 12 geätzt werden, die an einem Feldbereich B an­ geordnet sind, wodurch ein Muster für eine Elementisoliermaske ausgebildet wird. Zu diesem Zeitpunkt werden Abschnitte des Oxidfilms 11 und des Nitridfilms 12, die an einem Abschnitt eines aktiven Bereichs A angeordnet sind, wo eine Gate- Elektrode auszubilden ist, geätzt, wodurch ein Muster für die Gate-Elektrode ausgebildet wird. In diesem Zustand wird die Implantierung von P+-Typ Ionen durchgeführt. Durch die Ionenimplantierung werden Kanalsperr- oder Stopperbereiche 2 in dem Siliziumsubstrat 1 ausgebildet.
Der LOCOS-Prozeß kann durchgeführt werden, nachdem der Oxid­ film 11, ein (nicht gezeigter) Polysiliziumfilm und der Ni­ tridfilm 12 über dem Siliziumsubstrat 1 aufeinanderfolgend ausgebildet worden sind.
Ein Feldoxidfilm 3 wird auf freiliegenden Bereiche des Siliziumsubstrats 1 unter Verwendung eines thermischen Oxida­ tionsprozesses, wie in Fig. 2B gezeigt, ausgebildet. Gleich­ zeitig wird außerdem ein temporärer Feldoxidfilm 14 auf einem Abschnitt des aktiven Bereichs A ausgebildet, wo die Gate- Elektrode ausgebildet werden soll. Daraufhin werden die Muster des Nitridfilms 12 und des Oxidfilms 11 entfernt. N+-Typ Ionen werden daraufhin in den freiliegenden Bereichen des Siliziumsubstrats 1 implantiert, wodurch ein Source-bereich 16A und ein Drain-bereich 16B ausgebildet werden.
Ein Photoresistfilmmuster 18 wird daraufhin über der resul­ tierenden Struktur derart ausgebildet, dass es nicht über dem temporären Feldoxidfilm 14 angeordnet ist. Daraufhin wird der freiliegende temporäre Feld­ oxidfilm 14 unter Verwendung eines isotropen Ätzprozesses entfernt, wodurch ein Graben 19 ausgebildet wird, wie in Fig. 2C gezeigt.
Das Photoresistfilmmuster 18 wird daraufhin entfernt, wie in Fig. 2D gezeigt. In dem Graben 19 werden daraufhin ein Gate-Oxidfilm 20 und eine Gate-Elektrode 22 ausgebildet, die aus ei­ nem dotierten Gate-Polysiliziumfilm bestehen. Darauffolgend werden N--Typ Ionen in den freiliegenden Bereichen des Siliziumsubstrats 1 implantiert, wodurch N--Bereiche 23 jeweils an gegenüberliegenden unteren Enden der Gate-Elektrode 22 ausgebildet werden.
Gemäß der vorstehend erläuterten ersten Ausführungsform der vorliegenden Erfindung wird eine Verminderung oder Verkleine­ rung der Dimensionierung durch Ausbilden der Gate-Elektrode 22 in dem Graben 19 erreicht.
Die Fig. 3A bis 3E zeigen Querschnittsansichten, die ein Verfahren zur Herstellung eines MOSFET-Transistors gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ver­ deutlichen. In den Fig. 3A bis 3E sind Elemente, die denjeni­ gen in den Fig. 2A bis 2D entsprechen, mit denselben Bezugs­ ziffern bezeichnet.
Gemäß dieser Ausführungsform werden ein Oxidfilm 11 und ein Nitridfilm 12 aufeinanderfolgend über einem P-Typ Silizium­ substrat 1 ausgebildet, wie in Fig. 3A gezeigt. Der Oxidfilm 11 und der Nitridfilm 12 werden einem LOCOS-Prozeß derart un­ terworfen, dass Abschnitte des Films 11 und 12, die an einem Feldbereich B angeordnet sind, geätzt werden, wodurch ein Mu­ ster für eine Elementisoliermaske ausgebildet wird. Zu diesem Zeitpunkt werden Abschnitte des Oxidfilms 11 und des Nitrid­ films 12, die an einem Abschnitt eines aktiven Bereichs A an­ geordnet sind, wo eine Gate-Elektrode ausgebildet werden soll, geätzt, wodurch ein Muster für die Gate-Elektrode ausgebildet wird. Unter dieser Bedingung wird eine Implantie­ rung von P+-Typ Ionen durchgeführt. Durch die Ionenimplantie­ rung werden Kanalsperr- bzw. Stopperbereiche 2 in dem Silizi­ umsubstrat 1 ausgebildet.
Der LOCOS-Prozeß kann durchgeführt werden, nachdem der Oxid­ film 11, ein (nicht gezeigter) Polysiliziumfilm und der Ni­ tridfilm 12 über dem Siliziumsubstrat 1 aufeinanderfolgend ausgebildet worden sind.
Ein Feldoxidfilm 3 wird auf den freiliegenden Abschnitten des Siliziumsubstrats 1 unter Verwendung eines thermischen Oxida­ tionsprozesses ausgebildet, wie in Fig. 3B gezeigt. Gleich­ zeitig wird ein temporärer Feldoxidfilm 14 ebenfalls auf dem Abschnitt des aktiven Bereichs A ausgebildet, wo die Gate- Elektrode ausgebildet werden soll. Daraufhin werden die Muster des Nitridfilms 12 und des Oxidfilms 11 entfernt. Ein erstes Photoresistfilmmuster 15 wird daraufhin auf dem Feldoxidfilm 3 und dem temporären Feldoxidfilm 14 ausgebildet. Nach der Ausbildung des ersten Photoresistfilmmusters 15 werden N+-Typ Ionen in freiliegenden Abschnitten des Siliziumsubstrats 1 implantiert, wodurch ein Source-bereich 16A und ein Drain-bereich 16B ausgebildet werden.
Daraufhin wird das erste Photoresistfilmmuster 15 entfernt, wie in Fig. 3C gezeigt. Über der gesamten freiliegenden Ober­ fläche der resultierenden Struktur wird ein zweiter Polysiliziumfilm 17 mit einer vorbestimmten Dicke aufgetragen. Über dem zweiten Polysiliziumfilm 17 wird daraufhin ein zweites Photoresistfilmmuster 18 ausgebildet. Das zweite Photoresistfilmmuster 18 ist nicht über dem temporären Feldoxidfilm 14 angeordnet. Der zweite Polysiliziumfilm 17 wird daraufhin einem anisotropen Ätzen derart unterworfen, dass sein freiliegender Abschnitt entfernt wird. Daraufhin wird der temporäre Feldoxidfilm 14, der nach dem teilweisen Entfernen des zweiten Polysiliziumfilms 17 freiliegt, unter Verwendung eines isotropen Ätzprozesses entfernt, wodurch ein Kanal 19 ausgebildet wird.
Daraufhin wird das zweite Photoresistfilmmuster 18 entfernt, wie in Fig. 3D gezeigt. In dem Graben 19 werden daraufhin ein Gate- Oxidfilm 20 und eine Gate-Elektrode 22 ausgebildet, die aus einem dotierten Gate-Polysiliziumfilm bestehen. Dar­ auffolgend werden N--Typ Ionen in freiliegenden Abschnitten des Siliziumsubstrats 1 implantiert, wodurch N--Bereiche 23 je­ weils an gegenüberliegenden unteren Enden der Gate-Elektrode 22 ausgebildet werden.
Über der gesamten freiliegenden Oberfläche der resultierenden Struktur wird daraufhin ein Niedertemperatur-Oxidfilm nieder­ geschlagen, wie in Fig. 3E gezeigt. Der Niedertemperatur- Oxidfilm wird geätzt, wodurch Niedertemperatur- Filmabstandhalter 24 jeweils an Seitenwänden der Gate-Elek­ trode 22 ausgebildet werden. Daraufhin wird ein Silizidfilm 25 selektiv auf dem zweiten Polysiliziumfilm 17 und der Gate- Elektrode 22 ausgebildet. Über der gesamten freiliegenden Oberfläche der resultierenden Struktur wird ein Zwischen­ schichtisolierfilm 26 niedergeschlagen. Schließlich wird auf dem Zwischenschichtisolierfilm 26 eine Metallverdrahtung 27 ausgebildet. Die Metallverdrahtung 27 steht in Kontakt mit dem Silizidfilm 25, der elektrisch an den Source-bereich 16A und den Drain-bereich 16B angeschlossen ist. Der Silizidfilm 25 kann durch selektives Niederschlagen eines Übergangsmetalls und darauffolgendes thermisches Behandeln des Übergangsmetallfilms ausgebildet werden.
Gemäß der vorstehend erläuterten zweiten Ausführungsform der vorliegenden Erfindung wird eine Verminderung oder Verkleine­ rung der Dimensionierung durch Ausbilden der Gate-Elektrode 22 in dem Graben 19 erreicht. Das Auftreten des Spitzenausbil­ dungsphänomens wird ebenfalls durch Anschließen der Metall­ verdrahtung 27 an den Silizidfilm 25 vermieden.
Die Fig. 4A und 4B zeigen Querschnittsansichten, die ein Verfahren zur Herstellung eines MOSFET-Transistors gemäß einer dritten Ausführungsform der vorliegenden Erfindung ver­ anschaulichen. In den Fig. 4A und 4B sind Elemente, die den­ jenigen in den Fig. 3A bis 3E entsprechen durch dieselben Be­ zugsziffern bezeichnet.
Gemäß dieser Ausführungsform werden dieselben Schritte wie diejenigen ausgeführt, die in den Fig. 3A bis 3C gezeigt sind. Nach Beendigung des Schritts von Fig. 3C wird das zweite Photoresistfilmmuster 18 entfernt und ein Graben 19 ausgebildet wird, wie in Fig. 4A gezeigt. Darauffolgend wird eine Gate-Elektrode 22, die aus einem Gate-Oxidfilm 20 und einem dotierten Polysiliziumfilm besteht, in dem Graben 19 ausgebildet. Über der gesamten freiliegenden Oberfläche der resultierenden Struktur wird daraufhin ein Phosphorsilikat­ glas-(PSG)film 31 aufgetragen. Der PSG-Film 31 wird daraufhin einer thermischen Behandlung bei einer hohen Temperatur un­ terworfen. Daraufhin werden N--Typ Ionen in freiliegenden Ab­ schnitten des Siliziumsubstrats 1 implantiert, wodurch N--Be­ reiche 32 jeweils an gegenüberliegenden Enden der Gate-Elek­ trode 22 ausgebildet werden.
Der PSG-Film 31 wird daraufhin geätzt, wodurch Isolierabstandhalter 33 jeweils an Seitenwänden der Gate- Elektrode 22 ausgebildet werden, wie in Fig. 4B gezeigt. Dar­ aufhin wird ein Silizidfilm 34 selektiv auf dem zweiten Polysiliziumfilm 17 und der Gate-Elektrode 22 ausgebildet. Über die gesamte freiliegende Oberfläche der resultierenden Struktur wird ein Zwischenschichtisolierfilm 35 niedergeschlagen. Schließlich wird auf dem Zwischenschichtisolierfilm 26 eine Metallverdrahtung 36 ausgebildet. Die Metallverdrahtung 36 steht in Kontakt mit dem Silizidfilm 34, der elektrisch an den Source-bereich 16A und den Drain-bereich 16B angeschlossen ist. Der Silizidfilm 34 kann durch selektives Niederschlagen eines Übergangsmetalls und darauffolgendes thermisches Behandeln des Übergangsmetallfilms ausgebildet werden.
Fig. 5 zeigt eine Querschnittsansicht zur Verdeutlichung eines Verfahrens zur Herstellung eines MOSFET-Transistors gemäß einer vierten Ausführungsform der vorliegenden Erfindung. In Fig. 5 sind Elemente, die jeweils denjenigen in den Fig. 4A und 4B entsprechen, mit denselben Bezugsziffern bezeichnet.
Gemäß dieser Ausführungsform werden dieselben Schritte durch­ geführt, wie diejenigen, die in den Fig. 3A bis 3D gezeigt sind. Nach Beendigung des Schritts von Fig. 3D werden ein (nicht gezeigter) Übergangsmetallfilm und ein Oxidfilm 37 über der resultierenden Struktur niedergeschlagen. Die resul­ tierende Struktur wird daraufhin einer thermischen Behandlung bei einer hohen Temperatur unterworfen. Daraufhin wird ein Silizidfilm 34 selektiv auf dem zweiten Polysiliziumfilm 17 und der Gate-Elektrode 22 ausgebildet. Der verbleibende Über­ gangsfilm wird daraufhin oxidiert, wodurch ein Übergangsme­ talloxidfilm 38 ausgebildet wird. Über der gesamten freilie­ genden Oberfläche der resultierenden Struktur wird ein Zwi­ schenschichtisolierfilm 35 niedergeschlagen. Schließlich wird eine Metallverdrahtung 36 auf dem Zwischenschichtisolierfilm 26 ausgebildet. Die Metallverdrahtung 36 steht in Kontakt mit dem Silizidfilm 34, der elektrisch an den Source-bereich 16A und den Drain-bereich 16B angeschlossen ist.
Wie aus der vorstehenden Beschreibung hervorgeht, ist es mög­ lich, die Dimensionierung der Gate-Elektrode eines MOSFET- Transistors zu vermindern oder zu verkleinern, der auf dem Siliziumsubstrat durch den temporären Feldoxidfilm gemäß der vorliegenden Erfindung ausgebildet ist. Das Auftreten des Spitzenausbildungsphänomens wird durch die Ausbildung des zweiten Polysiliziumfilms und des Silizidfilms auf der Source-bereich und dem Drain-bereich und durch Inkontaktbringen der Metallverdrahtung mit dem Silizidfilm ebenfalls vermieden. Da der zweite Polysiliziumfilm und der Silizidfilm sich mit dem Feldoxidfilm überlappen, wird ein vergrößerter Kontaktrand der Metallver­ drahtung erhalten.
Obwohl die bevorzugten Ausführungsformen der Erfindung bei­ spielhaft vorstehend erläutert worden sind, erschließen sich dem Fachmann verschiedene Modifikationen, Zusätze und Er­ setzungen, die möglich sind, ohne vom Geist und Umfang der in den beiliegenden Ansprüchen offenbarten Erfindung abzuweichen.

Claims (10)

1. Verfahren zum Herstellen eines Metalloxid-Halbleiter- Feldeffekttransistors mit den Schritten:
  • - Ausbilden eines Elementisoliermaskenmusters (11, 12) in einem aktiven Bereich (A) auf einem Siliziumsubstrat (1), an den sich ein Feldbereich (B) anschließt, derart, daß der aktive Bereich (A) einen freiliegenden Abschnitt für eine Gate- Elektrode (22) aufweist;
  • - Ausbilden eines Feldoxidfilms (3, 14) auf dem Feldbereich (B) und gleichzeitig auf dem freiliegenden Abschnitt für die Gate-Elektrode (22) unter Verwendung eines thermischen Oxidationsprozesses;
  • - Entfernen des Elementisoliermaskenmusters (11, 12);
  • - Implantieren von Verunreinigungsionen eines Leitungstyps (N+), der sich von demjenigen des Siliziumsubstrats (1) unterscheidet, mit hoher Konzentration in den Bereich des entfernten Elementisoliermaskenmusters (11, 12) zum Ausbilden eines Source-bereich- und eines Drain-Bereichs (16A; 16B); und
  • - selektives Ätzen des Feldoxidfilms (14) auf dem Abschnitt für die Gate-Elektrode (22) unter Ausbilden eines Grabens (19) im Siliziumsubstrat (1); und
  • - Ausbilden eines Gateoxidfilms (20) und der Gateelektrode (22) auf einem Bodenabschnitt des Grabens (19).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Elementisoliermaskenmuster (11, 12) eine Schichtstruktur, einschließlich einem Oxidfilm (11) und einem Nitridfilm (12) aufweist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Isoliermaskenmuster (11, 12) eine Schichtstruktur ein­ schließlich einem Oxidfilm (11), einem Polysiliziumfilm und einem Nitridfilm (12) aufweist.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem selektiven Ätzschritt folgender Schritt vorgesehen ist:
Niederschlagen eines Polysiliziumfilms (17) über der gesamten freiliegenden Oberfläche der resultierenden Struktur, die nach der Entfernung des Elementisolier­ maskenmusters (11, 12) erhalten wird, und darauf Ausbilden eines Photoresistfilmmusters (18) derart, dass das Photoresist­ filmmuster (18) nicht über dem Feldoxidfilm (14) angeordnet ist,
wobei beim nachfolgenden selektiven Ätzen sowohl der frei­ liegende Bereich des Polysiliziumfilms (17) wie auch der des Feldoxidfilms (14) unter Ausbildung des Grabens (19) in dem Siliziumsubstrat (1) ausgebildet wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach dem Ausbilden des Gate-Oxidfilms (20) und der Gate- Elektrode (22) auf einem Bodenabschnitt des Grabens (19), folgende Schritte vorgesehen sind:
Implantieren von Verunreinigungsionen des Leitungstyps, der sich von demjenigen des Siliziumsubstrats (1) unterschei­ det, in geringer Konzentration in freiliegenden Abschnitten des Siliziumsubstrats (1), wodurch geringfügig dotierte Be­ reiche (23) jeweils an gegenüberliegenden Enden der Gate- Elektrode (22) ausgebildet werden, und
Ausbilden von Isolierfilmabstandhaltern (24) jeweils an Seitenwänden der Gate-Elektrode (22), und daraufhin selek­ tives Ausbilden eines Silizidfilms (25) auf der Gate- Elektrode (22) und dem Polysiliziumfilm (17), so dass die Gate-Elektrode (22) eine kleine Dimensionierung aufweist und der Silizidfilm (25) auf dem Source-bereich (16A) und dem Drain-bereich (16B) niedergeschlagen ist.
6. Verfahren nach Anspruch 5, gekennzeichnet durch den wei­ teren Schritt: Implantieren von Verunreinigungsionen desselben Leitungs­ typs wie derjenige des Siliziumsubstrats (1) in hoher Kon­ zentration in einem freiliegenden Abschnitt des Silizium­ substrats (1) unmittelbar nach der Ausbildung des Element­ isoliermaskenmusters (11, 12), wodurch Kanalsperrbereiche (2) ausgebildet werden.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Schritt des Ausbildens des Silizidfilms (25) die Schritte aufweist: Niederschlagen eines Übergangsmetallfilms über der gesamten freiliegenden Oberfläche der resultierenden Struktur, die nach der Ausbildung des Elementisoliermaskenmusters (11, 12) erhalten wird, thermisches Behandeln der resultierenden Struktur, die nach dem Niederschlagen des Übergangsmetall­ films erhalten wird, wodurch ein Silizidfilm (25) auf der Gate-Elektrode (22) und dem Polysiliziumfilm (17) ausge­ bildet wird, und daraufhin Entfernen des verbliebenen Übergangsmetallfilms.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass nach dem Ausbilden des Gate-Oxidfilms (20) und der Gate- Elektrode (22) auf einem Bodenabschnitt des Grabens (19), folgende Schritte vorgesehen sind:
Ausbilden eines Phosphorsilikatglasfilms (31) über der gesamten freiliegenden Oberfläche der resultierenden Struktur, die nach der Ausbildung der Gate-Elektrode (22) erhalten wird, thermisches Behandeln der resultierenden Struktur, die nach der Ausbildung des Phosphorsilikat­ glasfilms (31) erhalten wird bei hoher Temperatur, und daraufhin Implantieren von Verunreinigungsionen in niedriger Konzentration in freiliegenden Abschnitten des Siliziumsubstrats (1), wodurch geringfügig dotierte Bereiche (32) jeweils an gegenüberliegenden Enden der Gate- Elektrode (22) ausgebildet werden,
vollständiges Ätzen des Phosphorsilikatglasfilms (31), wo­ durch Phosphorsilikatglasfilm-Abstandhalter (33) jeweils an Seitenwänden der Gate-Elektrode (22) erhalten werden, und selektives Ausbilden eines Silizidfilms (34) auf der Gate- Elektrode (22) und dem Polysiliziumfilm (17) derart, dass die Gate-Elektrode (22) eine kleine Dimensionierung hat und der Silizidfilm auf dem Source-bereich (16A) und dem Drain-bereich (16B) niedergeschlagen wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Schritt des Ausbildens des Silizidfilms (34) die Schritte umfasst: Niederschlagen eines Übergangsmetallfilms über der gesamten freiliegenden Oberfläche der resultierenden Struktur, die nach der Ausbildung der Phosphorsilikat­ glasfilm-Abstandhalter (33) erhalten wird, Wärmebehandeln der resultierenden Struktur, die nach dem Niederschlagen des Übergangsmetallfilms erhalten wird, wodurch ein Silizidfilm (34) auf der Gate-Elektrode (22) und dem Polysiliziumfilm (17) ausgebildet wird, und daraufhin Entfernen des verbliebenen Übergangsmetallfilms.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass der Schritt des Ausbildens des Silizidfilms (34) die Schritte umfasst:
Niederschlagen eines Übergangsmetallfilms und eines Oxidfilms (37) über der gesamten freiliegenden Oberfläche der resultierenden Struktur, die nach der Ausbildung der Phosphorsilikatglasfilm-Abstandhalter (33) erhalten wird, Wärmebehandeln der resultierenden Struktur, die nach dem Niederschlagen des Oxidfilms (37) erhalten wird, wodurch ein Silizidfilm (34) auf der Gate-Elektrode (22) und dem Polysiliziumfilm (17) ausgebildet wird, und daraufhin Oxidieren des Übergangsmetallfilms, der auf den Phosphor­ silikatglasfilm-Abstandshaltern (33) angeordnet ist, wodurch ein Übergangsmetalloxidfilm (38) ausgebildet wird.
DE4447254A 1993-12-31 1994-12-30 Verfahren zur Herstellung eines Metalloxid-Halbleiterfeldeffekttransistors Expired - Fee Related DE4447254C2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1019930031879A KR0170891B1 (ko) 1993-12-31 1993-12-31 반도체 모스펫 제조방법
KR1019930031889A KR0166487B1 (ko) 1993-12-31 1993-12-31 반도체 모스펫 제조방법
KR1019930031863A KR0126651B1 (ko) 1993-12-31 1993-12-31 반도체 모스펫(mosfet) 제조방법
KR1019930031827A KR970006268B1 (ko) 1993-12-31 1993-12-31 반도체 모스펫(mosfet) 제조방법

Publications (2)

Publication Number Publication Date
DE4447254A1 DE4447254A1 (de) 1995-07-06
DE4447254C2 true DE4447254C2 (de) 2003-04-17

Family

ID=27483027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4447254A Expired - Fee Related DE4447254C2 (de) 1993-12-31 1994-12-30 Verfahren zur Herstellung eines Metalloxid-Halbleiterfeldeffekttransistors

Country Status (3)

Country Link
US (1) US5620911A (de)
JP (1) JP2624948B2 (de)
DE (1) DE4447254C2 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970060491A (ko) * 1996-01-26 1997-08-12 김주용 반도체 소자의 제조방법
KR100487633B1 (ko) * 1997-11-28 2005-07-07 주식회사 하이닉스반도체 반도체소자의 제조방법
JP3189817B2 (ja) 1998-12-18 2001-07-16 日本電気株式会社 半導体装置の製造方法
KR100459872B1 (ko) * 2003-05-07 2004-12-03 삼성전자주식회사 트렌치 게이트를 갖는 매몰 채널형 트랜지스터 및 그제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0321347A1 (de) * 1987-12-18 1989-06-21 Commissariat A L'energie Atomique Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche
DE4212829A1 (de) * 1991-05-15 1992-11-19 Gold Star Electronics Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3095564B2 (ja) * 1992-05-29 2000-10-03 株式会社東芝 半導体装置及び半導体装置の製造方法
US4271421A (en) * 1977-01-26 1981-06-02 Texas Instruments Incorporated High density N-channel silicon gate read only memory
US4685196A (en) * 1985-07-29 1987-08-11 Industrial Technology Research Institute Method for making planar FET having gate, source and drain in the same plane
JPS62296472A (ja) * 1986-06-16 1987-12-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
US5198378A (en) * 1988-10-31 1993-03-30 Texas Instruments Incorporated Process of fabricating elevated source/drain transistor
US5248893A (en) * 1990-02-26 1993-09-28 Advanced Micro Devices, Inc. Insulated gate field effect device with a smoothly curved depletion boundary in the vicinity of the channel-free zone
US5108937A (en) * 1991-02-01 1992-04-28 Taiwan Semiconductor Manufacturing Company Method of making a recessed gate MOSFET device structure
US5342796A (en) * 1991-05-28 1994-08-30 Sharp Kabushiki Kaisha Method for controlling gate size for semiconduction process
US5169796A (en) * 1991-09-19 1992-12-08 Teledyne Industries, Inc. Process for fabricating self-aligned metal gate field effect transistors
JPH06112309A (ja) * 1992-09-28 1994-04-22 Fujitsu Ltd 半導体装置の製造方法
US5448094A (en) * 1994-08-23 1995-09-05 United Microelectronics Corp. Concave channel MOS transistor and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0321347A1 (de) * 1987-12-18 1989-06-21 Commissariat A L'energie Atomique Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche
DE3884924T2 (de) * 1987-12-18 1994-05-05 Commissariat Energie Atomique Verfahren zur Herstellung eines MIS-Transistors mit an den Endpunkten erhöhter dielektrischer Gate/Substrat-Grenzfläche.
DE4212829A1 (de) * 1991-05-15 1992-11-19 Gold Star Electronics Verfahren zur herstellung von metall-oxid-halbleiter-feldeffekttransistoren

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Trans. on Electron Devices, Vol. ED-30, No. 6, June 1983, 681-686 *
SCHADE: Mikroelektroniktechnologie, Verlag Technik Berlin 1991 *

Also Published As

Publication number Publication date
US5620911A (en) 1997-04-15
JP2624948B2 (ja) 1997-06-25
DE4447254A1 (de) 1995-07-06
JPH07211908A (ja) 1995-08-11

Similar Documents

Publication Publication Date Title
DE4224793C2 (de) Dünnfilmfeldeffektelement und Herstellungsverfahren dafür
DE69617849T2 (de) Halbleiter-Kondensator und Verfahren zu seiner Herstellung
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE2933849C2 (de)
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4332074C2 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE69527104T2 (de) Struktur von Kontakt zwischen Leiterschichten in einer halbleiterintegrierte Schaltungsanordnung und Verfahren zur Herstellung des Kontakts
DE10165053B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit hoher Durchbruchsspannung
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE4116690A1 (de) Elementisolationsaufbau einer halbleitereinrichtung und verfahren zur herstellung derselben
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE19837395A1 (de) Verfahren zur Herstellung einer Halbleiter-Isolationsschicht und eines diese Halbleiter-Isolationsschicht enthaltenden Halbleiterbauelements
DE19501557A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19703971A1 (de) Feldeffekttransistor und Verfahren zu seiner Herstellung
DE4113962C2 (de) Halbleitereinrichtung mit selbstausgerichteter Kontaktstruktur für Feldeffekttransistoren und Herstellungsverfahren für diese
EP0453644A2 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69030433T2 (de) Herstellungsmethode für Halbleiterspeicher
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
DE19727264B4 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE69413861T2 (de) Herstellungsverfahren von Kontakten zu Source- und Drainbereichen

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701