[go: up one dir, main page]

DE4212829C2 - Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren - Google Patents

Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren

Info

Publication number
DE4212829C2
DE4212829C2 DE4212829A DE4212829A DE4212829C2 DE 4212829 C2 DE4212829 C2 DE 4212829C2 DE 4212829 A DE4212829 A DE 4212829A DE 4212829 A DE4212829 A DE 4212829A DE 4212829 C2 DE4212829 C2 DE 4212829C2
Authority
DE
Germany
Prior art keywords
drain
gate electrode
substrate
doping
low concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4212829A
Other languages
English (en)
Other versions
DE4212829A1 (de
Inventor
Hyung Soon Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4212829A1 publication Critical patent/DE4212829A1/de
Application granted granted Critical
Publication of DE4212829C2 publication Critical patent/DE4212829C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/608—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having non-planar bodies, e.g. having recessed gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/025—Manufacture or treatment forming recessed gates, e.g. by using local oxidation
    • H10D64/027—Manufacture or treatment forming recessed gates, e.g. by using local oxidation by etching at gate locations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von Metall-Oxid- Halbleiter-Feldeffekttransistoren und insbesondere ein Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren mit schwach dotierter Drain (LDD)-Struktur, die einen tiefliegenden Gate- Typ aufweisen.
In Fig. 2A und 2B wird eine allgemeine Konstruktion der MOS- Feldeffekt-Transistoren (MOSFET) gezeigt.
Gemäß Fig. 2A weist ein MOSFET ein Substrat 1 mit einer vorgege­ benen Leitung, eine Gate-Oxidschicht 2, mit der das Substrat 1 be­ schichtet ist, sowie ein Gate 3 auf, mit dem die Gate-Oxidschicht 2 beschichtet ist. Der MOSFET weist ebenfalls einen Drain-Bereich 4 bzw. einen Source-Bereich 5 auf, die unterhalb der einander gegen­ überliegenden Kantenteile des Gate 2 gebildet werden.
Die Funktion des MOSFET mit der oben genannten Konstruktion wird nachstehend anhand der Fig. 2A und 2B beschrieben.
Wird eine Treibspannung an das Gate 3 angelegt, so kommt es über der Gate-Oxidschicht 2 zu einer Aufladung zwischen den Löchern des Gate 3 und den Elektronen des Siliciumsubstrats 1, wodurch zwi­ schen dem Drain-Bereich 4 und dem Source-Bereich 5 ein Kanal mit einer vorgegebenen Dicke gebildet wird. Die Elektronen fließen von dem Source-Bereich 5 zum Drain-Bereich 4. Zu diesem Zeitpunkt wird an dem Kantenteil des Gate 3, an dem sich das Gate 3 und der Drain- Bereich 4 berühren, ein Peak eines elektrischen Felds gebildet.
Das bedeutet, daß die Ladungsträgerkonzentration in dem Bereich, in dem sich das Gate 3 und der Drain-Bereich 4 berühren, scharf ab­ nimmt, während sie in dem Drain-Bereich 4, der entsprechend Fig. 2B vom n-Typ hoher Konzentration ist, wieder aufgebaut wird. Als Folge können die Gate-Oxidschicht 2, deren Aufgabe die elektrische Isolierung des Gate 3 ist, und der Drain-Bereich 4 durch heiße Elektronen beschädigt werden, die am Kantenteil des Gate 3 erzeugt wurden. Die heißen Elektronen werden dann via Gate-Oxidschicht 2 in dem Gate 3 eingefangen. Die eingefangenen Elektronen rekombinieren mit den Löchern des Gate 3. Dieses Phänomen wird als "Hot-Carrier- Effekt" bezeichnet. Aufgrund dieses Hot-Carrier-Effekts benötigt der Transistor eine Gate-Vorspannung, die größer ist als eine vorbe­ stimmte Spannung, um ihn zu treiben.
Zur Reduzierung des Hot-Carrier-Effekts wurden zahlreiche Methoden vorgeschlagen. In Fig. 2C und Fig. 2D werden diese Methoden an einem Beispiel erläutert.
Die in Fig. 2C als Beispiel dargestellte MOSFET-Konstruktion weist einen n-Drain-Bereich 6 niedriger Konzentration auf, der zwischen dem Gate 3 und dem n-Drain-Bereich 4 hoher Konzentration gebildet wird und so ausgeführt ist, daß der Strom am Kantenteil des Gate 3 abgebaut wird.
Mit abnehmender Ladungsträgerkonzentration nimmt der Verarmungsbereich in dem Kanal zu und bewirkt dadurch eine Verlängerung der Gesamtlänge d des Kanals. Die oben genannte Konstruktion nutzt den Einfluß der verlängerten Gesamtlänge des Kanals.
Dementsprechend wird in diesem Fall die elektrische Feldstärke E verringert und der Hot-Carrier-Effekt gemäß der folgenden Formel herabgesetzt:
E = V/d (1)
Hierbei sollte jedoch die Länge des n-Drain-Bereichs 6 niedriger Konzentration ausreichend lang sein. Dieses ist darauf zurückzufüh­ ren, daß die elektrische Feldstärke E nur dann klein wird, wenn die Drain-Vorspannungseinflüsse auf diesen Bereich via n-Drain-Bereich 4 hoher Konzentration so groß wie möglich sind.
Wenn daher die elektrische Feldstärke E abnimmt, reicht der Verarmungsbereich in dem Kanal von dem n-Drain-Bereich 6 niedri­ ger Konzentration bis zu einem Source-Bereich 7 niedriger Konzentration und ist damit verlängert, wodurch der Hot-Carrier- Effekt herabgesetzt wird.
Ferner sollte der n-Drain-Bereich 6 niedriger Konzentration mit dem Gate 3 überlappt sein. Sofern das Gate entsprechend der Darstellung in Fig. 2C und 2D nicht den Drain-Bereich 6 überlappt, kommt es zu einer abrupten Abnahme der Trägerkonzentration im Bereich D des n-Drain-Bereichs 6 niedriger Konzentration, der damit außerhalb der Spannungssteuerung des Gate 3 gelangt. Als Folge wächst die Stärke des elektrischen Feldes im Bereich D des n-Drain-Bereichs 6 niedriger Konzentration. Das bedeutet, daß die Dotierungs­ konzentration des Transistors entsprechend der in Fig. 2D dargestellten gepunkteten Linie allmählich in der Reihenfolge von p-Substrat 1, n-Drain 6 niedriger Konzentration und n-Drain 4 hoher Konzentration zunimmt. Wenn eine vorbestimmte Spannung an das Gate 3 angelegt wird, so wird die Ladungsträgerkonzentration des p- Substrats 1 auf einem vorgegebenen Niveau gehalten und nimmt all­ mählich im Drain 6 niedriger Konzentration entsprechend der in Fig. 2D dargestellten durchgezogenen Linie zu. An der Stelle, an der die Spannungssteuerung des Gate 3 endet, nimmt die Ladungsträgerkonzentration abrupt ab und wird am n-Drain 4 hoher Konzentration wieder aufgebaut. Als Folge nimmt in dem Bereich, in dem die Ladungsträgerkonzentration abnimmt, die Stärke des elektri­ schen Feldes zu und bewirkt dadurch den Hot-Carrier-Effekt.
Fig. 3A bis Fig. 3C veranschaulichen ein Verfahren zur Herstellung eines MOSFET mit einem Gate, welches den n-Drain und Source- Bereich niedriger Konzentration vollständig überlappt. Dieses Verfahren wurde in den IEEE Electron Device Letters Vol. 11, No. 5. S. 221-223 of­ fenbart, die im Mai 1990 veröffentlicht wurden.
Entsprechend Fig. 3A ist auf einem Siliciumsubstrat 11 eine erste dünne Oxidschicht 12 aufgewachsen. Auf der ersten Oxidschicht 12 wird wiederum eine erste dünne Polysiliciumschicht 13 und eine dünne Oxidschicht 14 gebildet. Auf der Oxidschicht 14 wird eine zweite Polysiliciumschicht 15 gebildet, deren Schichtdicke größer ist als die der ersten Polysiliciumschicht 13.
Danach wird die zweite Polysiliciumschicht 15 einem photolithogra­ phischen Prozeß unterworfen und entsprechend Fig. 3B ein Gate festgelegt. Sodann wird die zweite Polysiliciumschicht 15 geätzt, um den unnötigen Teil von ihr zu entfernen. Darauf werden in das Substrat 11 Ionen vom n-Typ niedriger Konzentration implantiert, und zwar über die erste Polysiliciumschicht 13 und die erste Oxidschicht 12, so daß ein n-Drain niedriger Konzentration 16 und ein n-Source niedriger Konzentration 19 gebildet werden. Die zweite Oxidschicht 14 wird sodann einem nassen Ätzprozeß unterworfen, in dem eine neutralisierte verdünnte HF-Lösung zur Entfernung verwendet wird.
Danach wird die gesamte freigelegte Oberfläche entsprechend Fig. 3C mit einer dritten Polysiliciumschicht 15a beschichtet. Sodann wer­ den wiederum wie die erste, die zweite und die dritte Polysiliciumschicht 13, 15 und 15a und die erste Oxidschicht 12 zurückgeätzt und bilden dadurch das von einer Seitenwand umgebene Gate.
Danach werden in das Substrat 11 Ionen vom n-Typ hoher Konzentration implantiert und bilden damit ein n-Source hoher Konzentration 20 und ein n-Drain hoher Konzentration 18.
Andererseits wird der Teil des Siliciumsubstrats 11 zwischen dem n-Drain niedriger Konzentration 16 und dem n-Source niedriger Konzentration 19 einer Ionen-Implantation unterworfen, um dadurch einen Stop für den "Punchthrough"-Effekt zu erhalten.
In der oben genannten Konstruktion hat jedoch der Kanal, der zwi­ schen dem n-Drain niedriger Konzentration 16 und dem n-Source niedriger Konzentration 19 gebildet wird, eine Länge im Submikrometerbereich oder im tiefen Submikrometerbereich, so daß die Herabsetzung des Hot-Carrier-Effekts beschränkt ist. Die Konstruktion hat allerdings den Nachteil einer erhöhten Kapazität der Grenzschicht zwischen dem Gate und dem Source sowie zwischen dem Gate und dem Drain. Darüber hinaus kann der Effekt der Dotierungskompensation, der durch die Injektion von Ionen des n-Typs niedriger Konzentration verursacht wird, durch die Injektion von Ionen in den Kanal nicht vermindert werden.
Aus der IEDM-90, S. 793-797 ist ein Verfahren zum Herstellen eines MOS-Feldeffekttransistors bekannt, bei dem eine Vertiefung in einer p-dotierten n-Epitaxieschicht auf einem Substrat erzeugt wird und danach ein tiefliegendes Gate mit n⁺-Source-Drain-Gebieten auf einem darunterliegenden p-Bereich seitlich des Gates ausgebildet wird.
IBM Techn. Discl. Bull., Vol. 32, Nr. 5A Oktober 1989, S. 354-355 betrifft eine Speicher-Zelle mit tiefliegendem Gate, das mit zwei Isolationsschichten an ein p-Substrat angrenzt.
Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors be­ reitzustellen, bei dem die n-Bereiche niedriger Trägerkonzentration mit einem tiefliegenden Gate-Typ überlappt sind und dadurch die Herabsetzung der Kapazität des erzeugten Transistors sowie die Reduktion der Gesamtgröße des erzeugten Halbleiter-Chips und die Verringerung des Effekts der Dotierungskompensation ermöglicht werden.
Diese Aufgabe wird mit den Merkmalen der Patentansprüche gelöst.
Die Erfindung wird anhand der nachfolgenden Beschreibung der Ausführungsform unter Bezugnahme auf die Zeichnungen näher erläutert. Es zeigen:
Fig. 1A bis 1E schematische Schnittansichten, in denen ein Verfahren zur Herstellung eines erfindungsgemäßen LDD-MOSFET mit einem tiefliegenden Gate dar­ gestellt ist,
Fig. 2A eine schematische Schnittansicht, in der die Konstruktion eines MOSFET allgemein dargestellt ist,
Fig. 2B eine graphische Darstellung des Potentialverlaufs der Konstruktion von Fig. 2A,
Fig. 2C eine schematische Schnittansicht, in der die Konstruktion eines konventionellen LDD-MOSFET mit einem Gate und einer n- Schicht niedriger Konzentration dargestellt ist, die von dem Gate teilweise überlappt wird,
Fig. 2D eine graphische Darstellung des Potentialverlaufs der Konstruktion von Fig. 2C, und
Fig. 3A bis 3C schematische Schnittansichten, in denen ein Verfahren zur Herstellung eines konventionellen LDD-MOSFET mit einem Gate darge­ stellt ist, das eine n-Schicht niedriger Konzentration vollständig überlappt.
Fig. 1A bis 1E zeigen ein erfindungsgemäßes Verfahren zur Herstellung von MOSFET′s. In dem Verfahren wird ein Siliciumsubstrat 21 zunächst mit einer Nitridschicht 22 beschichtet. Das Material der Nitridschicht 22 kann beispielsweise Si3N4 sein. Die Nitridschicht 22 wird sodann einem photolithographischen Prozeß unterworfen, um den Teil davon zu ätzen, der sich an der Stelle eines zu bildenden Gate-Bereichs befindet. Danach werden Ionen vom p-Typ in das Substrat 21 implantiert, wobei die Nitridschicht 22 als eine Maske verwendet wird. Sodann wird das Siliciumsubstrat 21 auf eine vorbestimmte Dicke geätzt, um eine Vertiefung zu bilden. Die Nitridschicht 22 kann durch eine Oxidschicht ersetzt werden, die eine höhere Ätzselektivität gegenüber dem Siliciumsubstrat 21 aufweist.
Danach wird gemäß Fig. 1B eine Gate-Oxidschicht 23 auf der ge­ samten freigelegten Oberfläche des Siliciumsubstrats 21 und der Nitridschicht 22 aufgewachsen. Zu diesem Zeitpunkt wird an der Nitridschicht 22 keine Oxidation ausgelöst, so daß keine Gate- Oxidschicht auf der Nitridschicht 22 aufwächst. Die Gate- Oxidschicht 23 wird mit einer dicken Polysiliciumschicht 24 be­ schichtet, um die Vertiefung des Siliciumsubstrats 21 auszufüllen. Sodann wird die Polysiliciumschicht 24 so tief zurückgeätzt, daß die Nitridschicht 22 freigelegt ist.
Danach wird die Nitridschicht entfernt und der freigelegten Teil der Polysiliciumschicht 24 des Gate oxidiert, um eine Oxidschicht 25 zu bilden, die eine vorbestimmte Dicke aufweist, so daß die verblei­ bende Gate-Oxidschicht 23 gemäß Fig. 1C eine gute Qualität auf­ weist. Danach erfolgt eine Ionen-Implantation einer Dotierung vom n-Typ niedriger Konzentration in das Siliciumsubstrat 21, um ein n-Source 26a niedriger Konzentration und ein n-Drain 26b niedriger Konzentration zu bilden.
Das n-Source und n-Drain niedriger Konzentration 26a bzw. 26b können durch Ionen-Implantation einer Dotierung vom n-Typ niedriger Konzentration in das Siliciumsubstrats 21 gebildet werden, bevor das Siliciumsubstrat 21 mit der Nitridschicht 22 beschichtet wird, wonach der nicht erforderliche Teil des mit Ionen implantierten Abschnitts des Siliciumsubstrats nach der Ausbildung der Vertiefung auf dem Siliciumsubstrat 21 entfernt wird.
Danach wird die gesamte freigelegten Oberfläche des n-Source 26a und n-Drain 26b niedriger Konzentration und der Polysiliciumschicht 24 des Gate mit einer Oxidschicht beschichtet. Die Oxidschicht wird sodann einer isotropen Ätzung unterworfen. Entsprechend der isotro­ pen Ätzung der Oxidschicht wird eine Oxid-Seitenwand 27 gebildet, welche die Polysiliciumschicht 24 des Gate gemäß Fig. 1D umgibt, und zwar aufgrund der Tatsache, daß die Polysiliciumschicht 24 eine hohe Oxidationsgeschwindigkeit aufweist.
Auf dem n-Source 26a und dem n-Drain 26b niedriger Konzentration wird eine Epitaxieschicht vom n-Typ hoher Konzentration aufgewach­ sen, um ein n-Drain 28a und n-Source 28b hoher Konzentration zu bilden. Andererseits können diese Epitaxieschichten des Drain 28a und Source 28b vom n-Typ hoher Konzentration durch In-situ- Dotierung eines n-Typs hoher Konzentration nach dem epitaktischen Wachstum gebildet werden oder durch Ionen-Implantation der n- Dotierung hoher Konzentration nach dem epitaktischen Wachstum.
Entsprechend dem erfindungsgemäßen Verfahren werden die folgenden Effekte erzielt:
Erstens, kann die Kapazität des Transistors vermindert werden, indem sämtliche Bereiche vom n-Typ niedriger Konzentration mit dem Gate vollständig überlappt werden können, d. h. weil lediglich das n- Source 26a und p-Drain 26b niedriger Konzentration mit der dünnen Gate-Oxidschicht beschichtet werden; während die mit Ionen vom n- Typ hoher Konzentration dotierten Bereiche von einer dicken Oxid- Seitenwand umgeben und damit vom Gate isoliert sind;
zweitens, kann die Gesamtgröße des erzeugten Halbleiter-Chips ver­ ringert werden, indem der Gate-Bereich unterhalb des n-Source und n-Drain niedriger Konzentration gebildet wird und die Seitenwand, die das Gate umgibt, eine Oxidschicht ist, wodurch sich die horizontale Ausdehnung verringert, durch die die Größe des Halbleiter-Chips be­ stimmt wird; und
drittens, kann der Effekt der Dotierungskompensation vermindert werden, indem der mit p-Ionen dotierte Kanal des mit der Vertiefung versehenen Siliciumsubstrats von dem mit n-Ionen dotierten Bereich niedriger Konzentration isoliert ist.

Claims (7)

1. Verfahren zur Herstellung eines Metall-Oxid-Halbleiter- Feldeffekttransistors mit den folgenden Schritten:
  • a) Beschichten eines Substrats (21) vom ersten Leitungstyp mit einer ersten Isolationsschicht (22), Ätzen eines vorgegebenen Teils der ersten Isolationsschicht (22) und nachfolgendes Ätzen des Substrats (21) vom ersten Leitungstyp auf eine vorbestimmte Dicke, um auf dem Substrat (21) eine Vertiefung zu bilden;
  • b) Aufwachsen einer zweiten Isolationsschicht (23) auf der gesamten freigelegten Oberfläche der ersten Isolationsschicht (22) und dem mit der Vertiefung versehenen Substrat (21), wonach eine Gate-Elektrode (24) auf der Vertiefung gebildet wird, die die aufgewachsene zweite Isolationsschicht (23) aufweist;
  • c) Entfernung der restlichen ersten Isolationsschicht (22), Bildung einer dritten Isolationsschicht (25) auf der freigelegten Oberfläche des Substrats (21) und der Gate-Elektrode (24) und sodann von Drain- und Source- Bereichen (26a, 26b) niedriger Konzentration eines zweiten Leitungstyps; seitlich der Gateelektrode (24), so daß der Kanalbereich der Gateelektrode (24) unterhalb der Drain- und Source-Bereiche (26a, 26b) niedriger Konzentration liegt;
  • d) Bildung einer Seitenwand (27), die die Gate-Elektrode (24) umgibt, sowie
  • e) Bildung von Drain- bzw. Source-Bereichen (28a, 28b) hoher Konzentration des zweiten Leitungstyps auf den Drain- bzw. Source-Bereichen (26a, 26b) niedriger Konzentration, die sich einander auf den der Gate-Elektrode (24) gegenüberliegenden Seiten entsprechen.
2. Verfahren nach Anspruch 1, bei welchem der Schritt (a) einen Dotierungsschritt mit einer Dotierung vom gleichen Typ wie dem des Substrats (21) auf dem Teil des Substrats aufweist, der dem Kanal ent­ spricht, indem die verbleibende erste Isolationsschicht (22) als eine Maske verwendet wird, nachdem die Vertiefung auf dem Substrat gebildet wurde.
3. Verfahren nach Anspruch 1 oder 2, bei welchem der Schritt zur Bildung der Gate-Elektrode (25) auf der Vertiefung in dem Schritt (b) Schritte zur Bildung einer Polysiliciumschicht auf dem mit der Vertiefung versehenen Substrat (21) aufweist, um die Vertiefung auszu­ füllen, und danach die Polysiliciumschicht zurückgeätzt wird.
4. Verfahren nach Anspruch 1, 2 oder 3, bei welchem der Schritt (d) Schritte zur Abscheidung einer Oxidschicht auf der freigelegten Oberfläche der Drain- und Source-Bereiche (26a, 26b) niedriger Konzentration und der Gate-Elektrode (24) aufweist, und danach die Oxidschicht isotrop geätzt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei welchem der Schritt (e) das Dotieren einer Dotierung vom zweiten Leitungstyp auf den jeweiligen Drain- und Source-Bereichen (26a, 26b) niedriger Konzentration aufweist, die auf den gegenüberliegenden Seiten der Gate-Elektrode (24) liegen, und danach die zweiten Ionen-dotierten Bereiche epitaktisch aufgewachsen werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei welchem der Schritt der Bildung der Drain- und Source-Bereiche (26a, 26b) niedriger Konzentration in dem Schritt (c) das Dotieren der Dotierung niedri­ ger Konzentration des zweiten Leitungstyps in dem Substrat (21) auf­ weist, bevor das Substrat mit einer ersten Isolationsschicht be­ schichtet wird, und das Entfernen der nicht erforderlichen Teile der gebildeten Bereiche niedriger Konzentration nach der Ausführung des Schrittes zur Bildung der Gate-Elektrode (24) in Schritt (b).
7. Verfahren nach einem der Ansprüche 1 bis 6, bei welchem der Schritt (e) die Bildung einer Epitaxieschicht auf den jeweiligen Drain- und Source-Bereichen (26a, 26b) niedriger Konzentration aufweist, die auf den gegenüberliegenden Seiten der Gate-Elektrode (24) angeordnet sind, ohne daß irgendeine Dotierung in den Bereichen enthalten ist, und danach das Dotieren mit der Dotierung hoher Konzentration des zweiten Leitungstyps in den Bereichen erfolgt, um die Drain- und Source-Bereiche (28a, 28b) des zweiten Leitungstyps hoher Konzentration zu bilden.
DE4212829A 1991-05-15 1992-04-16 Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren Expired - Fee Related DE4212829C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910007881A KR940002400B1 (ko) 1991-05-15 1991-05-15 리세스 게이트를 갖는 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
DE4212829A1 DE4212829A1 (de) 1992-11-19
DE4212829C2 true DE4212829C2 (de) 1996-12-19

Family

ID=19314487

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4212829A Expired - Fee Related DE4212829C2 (de) 1991-05-15 1992-04-16 Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren

Country Status (4)

Country Link
US (1) US5270257A (de)
JP (1) JP2826924B2 (de)
KR (1) KR940002400B1 (de)
DE (1) DE4212829C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19630609C2 (de) * 1996-02-05 2000-12-21 Lg Semicon Co Ltd Verfahren zum Herstellen eines Transistors
US8338887B2 (en) 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
KR950013790B1 (ko) * 1992-12-02 1995-11-16 현대전자산업주식회사 트렌치 구조를 이용한 불균일 도우핑 채널을 갖는 모스 트랜지스터(mosfet) 및 그 제조 방법
GB9306895D0 (en) * 1993-04-01 1993-05-26 Philips Electronics Uk Ltd A method of manufacturing a semiconductor device comprising an insulated gate field effect device
KR970009054B1 (ko) * 1993-12-29 1997-06-03 현대전자산업 주식회사 평면구조 모스 트랜지스터 및 그 제조방법
US5620911A (en) * 1993-12-31 1997-04-15 Hyundai Electronics Industries Co., Ltd. Method for fabricating a metal field effect transistor having a recessed gate
US5552329A (en) * 1994-01-05 1996-09-03 Lg Semicon Co., Ltd. Method of making metal oxide semiconductor transistors
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5627091A (en) * 1994-06-01 1997-05-06 United Microelectronics Corporation Mask ROM process for making a ROM with a trench shaped channel
US5472894A (en) * 1994-08-23 1995-12-05 United Microelectronics Corp. Method of fabricating lightly doped drain transistor device
US5576227A (en) * 1994-11-02 1996-11-19 United Microelectronics Corp. Process for fabricating a recessed gate MOS device
US5547903A (en) * 1994-11-23 1996-08-20 United Microelectronics Corporation Method of elimination of junction punchthrough leakage via buried sidewall isolation
US5583065A (en) * 1994-11-23 1996-12-10 Sony Corporation Method of making a MOS semiconductor device
TW304301B (de) * 1994-12-01 1997-05-01 At & T Corp
US5798291A (en) * 1995-03-20 1998-08-25 Lg Semicon Co., Ltd. Method of making a semiconductor device with recessed source and drain
US5736435A (en) * 1995-07-03 1998-04-07 Motorola, Inc. Process for fabricating a fully self-aligned soi mosfet
US5821147A (en) * 1995-12-11 1998-10-13 Lucent Technologies, Inc. Integrated circuit fabrication
US6127233A (en) * 1997-12-05 2000-10-03 Texas Instruments Incorporated Lateral MOSFET having a barrier between the source/drain regions and the channel region
US6008089A (en) * 1997-12-24 1999-12-28 United Semiconductor Corp. Method of fabricating a split gate flash memory device
EP1060518A1 (de) * 1998-02-20 2000-12-20 Infineon Technologies AG Graben-gate-mos-transistor, dessen verwendung in einer eeprom-anordnung und verfahren zu dessen herstellung
US6097061A (en) * 1998-03-30 2000-08-01 Advanced Micro Devices, Inc. Trenched gate metal oxide semiconductor device and method
GB9808234D0 (en) * 1998-04-17 1998-06-17 Koninkl Philips Electronics Nv Mnufacture of trench-gate semiconductor devices
GB9808237D0 (en) * 1998-04-17 1998-06-17 Koninkl Philips Electronics Nv Mnufacture of field-effect semiconductor devices
US5937297A (en) * 1998-06-01 1999-08-10 Chartered Semiconductor Manufacturing, Ltd. Method for making sub-quarter-micron MOSFET
US6278165B1 (en) * 1998-06-29 2001-08-21 Kabushiki Kaisha Toshiba MIS transistor having a large driving current and method for producing the same
GB9815021D0 (en) * 1998-07-11 1998-09-09 Koninkl Philips Electronics Nv Semiconductor power device manufacture
US6204128B1 (en) * 1998-10-26 2001-03-20 Matsushita Electronics Corporation Method for fabricating semiconductor device
US6180465B1 (en) * 1998-11-20 2001-01-30 Advanced Micro Devices Method of making high performance MOSFET with channel scaling mask feature
US6921939B2 (en) * 2000-07-20 2005-07-26 Fairchild Semiconductor Corporation Power MOSFET and method for forming same using a self-aligned body implant
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR100374552B1 (ko) * 2000-08-16 2003-03-04 주식회사 하이닉스반도체 엘리베이티드 소스/드레인을 갖는 반도체 소자 제조방법
US7132712B2 (en) 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6534351B2 (en) 2001-03-19 2003-03-18 International Business Machines Corporation Gate-controlled, graded-extension device for deep sub-micron ultra-high-performance devices
US7061066B2 (en) 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
US6661044B2 (en) * 2001-10-22 2003-12-09 Winbond Electronics Corp. Method of manufacturing MOSEFT and structure thereof
KR100521369B1 (ko) * 2002-12-18 2005-10-12 삼성전자주식회사 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
KR20120127677A (ko) 2005-04-06 2012-11-22 페어차일드 세미컨덕터 코포레이션 트랜치-게이트 전계효과 트랜지스터 및 그 형성 방법
JP2006339476A (ja) * 2005-06-03 2006-12-14 Elpida Memory Inc 半導体装置及びその製造方法
KR100668856B1 (ko) 2005-06-30 2007-01-16 주식회사 하이닉스반도체 반도체 소자의 제조방법
EP1786031A1 (de) * 2005-11-10 2007-05-16 STMicroelectronics S.r.l. Vertikaler-Gate MOS Transistor für Hochspannungsanwendung mit Gateoxidschicht variabler Dicke
CN100524661C (zh) * 2006-02-16 2009-08-05 南亚科技股份有限公司 具有沟槽式栅极的半导体装置及其制造方法
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
TWI302355B (en) * 2006-04-20 2008-10-21 Promos Technologies Inc Method of fabricating a recess channel array transistor
KR100714900B1 (ko) * 2006-06-09 2007-05-04 삼성전자주식회사 매몰 게이트 전극을 갖는 반도체 소자 및 그 제조방법
JP5738094B2 (ja) * 2010-09-14 2015-06-17 セイコーインスツル株式会社 半導体装置の製造方法
US20120235228A1 (en) * 2011-03-16 2012-09-20 Nanya Technology Corp. Transistor structure and method for preparing the same
US8525262B2 (en) * 2011-04-07 2013-09-03 Nanya Technology Corp. Transistor with buried fins
US8723261B2 (en) * 2011-04-07 2014-05-13 Nanya Technology Corp. Recessed gate transistor with cylindrical fins
US9490241B2 (en) * 2011-07-08 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a first inverter and a second inverter
TW201423869A (zh) * 2012-12-13 2014-06-16 Anpec Electronics Corp 溝渠式電晶體的製作方法
FR3038774B1 (fr) 2015-07-08 2018-03-02 Stmicroelectronics (Rousset) Sas Procede de realisation d'un transistor haute tension a encombrement reduit, et circuit integre correspondant

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6047464A (ja) * 1983-08-26 1985-03-14 Toshiba Corp 絶縁ゲ−ト型トランジスタ
JPS6142958A (ja) * 1984-08-06 1986-03-01 Toshiba Corp 半導体装置の製造方法
JPS61263277A (ja) * 1985-05-17 1986-11-21 Fujitsu Ltd 半導体装置の製造方法
FR2625044B1 (fr) * 1987-12-18 1990-08-31 Commissariat Energie Atomique Transistor mos a extremite d'interface dielectrique de grille/substrat relevee et procede de fabrication de ce transistor
JPH02156674A (ja) * 1988-12-09 1990-06-15 Seiko Epson Corp 半導体装置
US5012306A (en) * 1989-09-22 1991-04-30 Board Of Regents, The University Of Texas System Hot-carrier suppressed sub-micron MISFET device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19630609C2 (de) * 1996-02-05 2000-12-21 Lg Semicon Co Ltd Verfahren zum Herstellen eines Transistors
US8338887B2 (en) 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
DE102006062838B4 (de) * 2005-07-06 2015-06-18 Infineon Technologies Ag Transistorbauelement mit einer vergrabenen Gateelektrode und Verfahren zum Herstellen eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE4212829A1 (de) 1992-11-19
US5270257A (en) 1993-12-14
JPH05109758A (ja) 1993-04-30
JP2826924B2 (ja) 1998-11-18
KR940002400B1 (ko) 1994-03-24

Similar Documents

Publication Publication Date Title
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE69121535T2 (de) Feldeffekttransistor mit inverser T-förmiger Silizid-Torelektrode
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE3932621C2 (de) Feldgesteuerte Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69609313T2 (de) Halbleiterfeldeffektanordnung mit einer sige schicht
DE112004002017B4 (de) Verfahren zum epitaktischen Abscheiden von Source/Drain von MOSFETs
DE112004002310B4 (de) Trench-Metalloxid-Halbleiter-Feldeffekttransistor mit geschlossenen Zellen und Verfahren zum Herstellen
DE68928326T2 (de) Eingeschlossener transistor mit eingegrabenem kanal
DE102009010174B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE69524276T2 (de) Resurf-laterale-DMOS-Bauelemente mit erweitertem Drain
DE10234392B4 (de) Halbleiterbauelement mit Gate-Elektrodenstruktur und Herstellungsverfahren hierfür
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE102012205662B4 (de) MOS-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE102010016000A1 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
EP1138085B1 (de) Feldeffektgesteuerter transistor und verfahren zu dessen herstellung
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10131237B4 (de) Feldeffekttrasistor und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8128 New person/name/address of the agent

Representative=s name: TAUCHNER, P., DIPL.-CHEM. DR.RER.NAT. HEUNEMANN, D

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8327 Change in the person/name/address of the patent owner

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8339 Ceased/non-payment of the annual fee