DE4211270A1 - Wechselrichter - Google Patents

Description

Die vorliegende Erfindung betrifft einen Wechselrichter zur Umformung einer Gleichspannung in eine Wechselspan­ nung.

Um in einem herkömmlichen Wechselrichter, der aus zwei mit einer Hauptleistungsquelle (Gleichspannungsquelle) in Reihe geschalteten Leistungsschaltelementen aufgebaut ist, an die Gate- oder Basis-Treiberschaltung des jewei­ ligen Schaltelementes ein Signal von einer Steuerbefehls­ einrichtung zu übertragen, wird üblicherweise ein Verfah­ ren verwendet, in dem eine Isoliereinrichtung wie etwa ein Photoelement oder ein Impulswandler dazwischenge­ schaltet ist. Der Grund hierfür besteht in der Notwendig­ keit einer Pegelverschiebung, um die schwebende Spannung eines Referenzpotentials des Signals zu beherrschen, das an die das Schaltelement der positiven Seite treibende Schaltung geliefert werden soll, wobei sich das Referenz­ potential zwischen 0 Volt und dem Spannungswert der Hauptleistungsquelle ändert. Darüber hinaus ist die Steu­ erbefehlseinrichtung aus Gründen einer hohen Zuverlässig­ keit von der Treiberschaltung isoliert.

In "Denshi Gÿutsu (Electronic Technologies)", November 1986, ist auf Seite 76 in Fig. 9(d) eine ein Photoelement verwendende Treiberschaltung gezeigt, die in dem erwähn­ ten Verfahren zur Übertragung eines Signals an die Trei­ berschaltung über eine Isolatoreinrichtung Anwendung fin­ det. Wenn in dieser Schaltung die Spannung der Treiber­ leistungsquelle niedriger als ein vorgegebener Wert ist, wird von der den Photokoppler treibenden Leistungsquelle nur eine niedrige Spannung erzeugt. Folglich wird der Koppler nicht auf Durchlaß geschaltet, so daß das Schalt­ element der Ausgangsstufe im Sperrzustand bleibt. Indem für die Schaltelemente sowohl der positiven als auch der negativen Seite eine Treiberschaltung vorgesehen ist, ist es möglich zu verhindern, daß während einer anfänglichen Rüstzeit, in der den Schaltelementen die für ihren Be­ trieb erforderliche Leistung zugeführt wird, die Elemente gleichzeitig so betätigt werden, daß sie den Durchlaßzu­ stand annehmen, so daß ein Kurzschluß vermieden werden kann.

Vor einiger Zeit ist eine integrierte Leistungsschaltung (Leistungs-IC) entwickelt worden, in der die Schaltele­ mente und deren Treiberschaltungen durch integrierte Schaltungen verwirklicht sind. Oftmals umfaßt die Aus­ gangsstufe solcher Schaltungen Wechselrichter. Ein Bei­ spiel für einen Wechselrichter mit IC-Struktur ist aus "MOTOR-CON, September 1987, Proceedings", Seiten 412 bis 416 bekannt. In Fig. 8 der vorliegenden Anmeldung ist ein Blockschaltbild des funktionalen Aufbaus eines solchen Wechselrichters gezeigt. Im allgemeinen ist die oben er­ wähnte Isoliereinrichtung bei einem Wechselrichter mit IC-Struktur nicht für die Schaltungsintegration geeignet, so daß sie nicht in der integrierten Schaltung enthalten ist. Das bedeutet, daß die Signalübertragung an die Trei­ berschaltung mittels einer nicht integrierten Schaltungs­ technik erzielt wird. Um dennoch zu verhindern, daß die Schaltelemente auf der positiven bzw. auf der negativen Seite gleichzeitig in den Durchlaßzustand versetzt wer­ den, wird in dem Beispiel von Fig. 8 ein Freigabeanschluß verwendet. Dadurch können die Schaltelemente auf der po­ sitiven bzw. auf der negativen Seite nur dann in den Durchlaßzustand versetzt werden, wenn das Eingangssignal am Freigabeanschluß hohen Pegel besitzt.

Manchmal kann jedoch in Logikschaltungen, die diejenigen umfassen, die als Eingang das Freigabesignal empfangen, ein nicht betriebsfähiger Zustand auftreten, wenn die zu­ gehörige Leistungsquellenspannung unterhalb des vorgege­ benen Wertes liegt. Dies kann möglicherweise zu einem fehlerhaften Betrieb führen, in dem sowohl das Schaltele­ ment des oberen Zweiges als auch das Schaltelement des unteren Zweiges gleichzeitig im Durchlaßzustand sind. Ein solcher undefinierter logischer Zustand aufgrund einer niedrigen Spannung der Leistungsversorgung kann z. B. auf­ treten, wenn die Leistungsversorgung der Logikschaltung (d. h. die Steuerleistungsversorgung) eingeschaltet wird oder wenn die Steuerleistungsversorgung plötzlich abge­ schaltet wird oder dergleichen. Daher sind Gegenmaßnahmen notwendig, um diesen fehlerhaften Betrieb zu verhindern.

Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Wechselrichter zu schaffen, in dem die Schaltele­ mente der positiven bzw. der negativen Seite nicht gleichzeitig in den Durchlaßzustand versetzt werden kön­ nen, um so beispielsweise bei Beginn der Versorgung des Wechselrichters mit Leistung einen fehlerhaften Rüstbe­ trieb der Schaltelemente durch einen undefinierten Funk­ tionszustand der Logikschaltungen zu verhindern.

Diese Aufgabe wird erfindungsgemäß gelöst durch einen Wechselrichter, der folgende Einrichtungen umfaßt: Eine erste Gleichspannungsquelle, ein erstes Schaltelement und ein zweites Schaltelement, die mit der ersten Gleichspan­ nungsquelle in Reihe geschaltet sind, eine zweite Gleich­ spannungsquelle, eine dritte Gleichspannungsquelle, die eine Ausgangsspannung erzeugt, die niedriger als die von der zweiten Gleichspannungsquelle erzeugte Ausgangsspan­ nung ist, einen Signalgeneratorabschnitt zur Erzeugung eines ersten Steuersignals und eines zweiten Steuersi­ gnals auf der Grundlage der Ausgangsspannung von der dritten Gleichspannungsquelle, einen ersten Signalpegel- Wandlerabschnitt zur Umwandlung des Spannungspegels des ersten Steuersignals auf der Grundlage der Ausgangsspan­ nung der zweiten Gleichspannungsquelle und zur Erzeugung eines ersten Ausgangssignals, einen zweiten Signalpegel- Wandlerabschnitt zur Umwandlung des Spannungspegels des zweiten Steuersignals auf der Grundlage der Ausgangsspan­ nung der zweiten Gleichspannungsquelle und zur Erzeugung eines zweiten Ausgangssignals, einen ersten Treiberab­ schnitt, der auf das erste Ausgangssignal anspricht, um auf der Grundlage der Ausgangsspannung der zweiten Gleichspannungsquelle das erste Schaltelement mit einem ersten Treibersignal zu versorgen und damit das erste Schaltelement in den Durchlaß- oder Sperrzustand zu ver­ setzen, und einen zweiten Treiberabschnitt, der auf das zweite Ausgangssignal anspricht, um auf der Grundlage der Ausgangsspannung der zweiten Gleichspannungsquelle das zweite Schaltelement mit einem zweiten Treibersignal zu versorgen und damit das zweite Schaltelement in den Durchlaß- oder Sperrzustand zu versetzen. Der erste und/oder der zweite Signalpegel-Wandlerabschnitt umfassen einen Unterbrecherabschnitt, der darauf anspricht, daß wenigstens eine der von der zweiten bzw. von der dritten Gleichspannungsquelle gelieferten Ausgangsspannungen niedriger als ein vorgegebener Spannungspegel ist, um in diesem Fall unabhängig vom ersten und vom zweiten Steuer­ signal das erste oder das zweite Schaltelement in den Sperrzustand zu versetzen.

In dem obenbeschriebenen Wechselrichter kann wie im her­ kömmlichen Wechselrichter im Generatorabschnitt usw. wäh­ rend des anfänglichen Rüstbetriebs der ersten oder der zweiten Gleichspannungsquelle möglicherweise durch eine plötzliche Unterbrechung desselben oder ähnliches ein un­ definierter logischer Zustand auftreten. In dem erfin­ dungsgemäßen Wechselrichter werden jedoch das erste oder das zweite Schaltelement unabhängig vom ersten und vom zweiten Steuersignal in den Sperrzustand versetzt, so daß verhindert wird, daß das erste und das zweite Schaltele­ ment gleichzeitig im Durchlaßzustand sind.

Der Unterbrecherabschnitt kann eine Einheit oder einen Abschnitt enthalten, der darauf anspricht, daß eine Span­ nungsdifferenz zwischen der von der zweiten und von der dritten Gleichspannungsquelle gelieferten Ausgangsspan­ nungen gleich oder kleiner als ein erster vorgegebener Wert ist, um in diesem Fall das erste oder das zweite Schaltelement unabhängig vom ersten und vom zweiten Steu­ ersignal in den Sperrzustand zu versetzen.

Der erste und/oder der zweite Signalpegel-Wandlerab­ schnitt kann eine Einheit oder einen Abschnitt enthalten, der darauf anspricht, daß eine Spannungsdifferenz zwi­ schen den von der zweiten und von der dritten Gleichspan­ nungsquelle gelieferten Ausgangsspannungen gleich oder größer als ein zweiter vorgegebener Wert ist, um in die­ sem Fall das erste oder das zweite Schaltelement unabhän­ gig vom ersten und vom zweiten Steuersignal in den Sperr­ zustand zu versetzen.

Hierdurch wird die folgende vorteilhafte Wirkung erzielt: Wenn die Spannungsdifferenz zwischen den von der zweiten bzw. von der dritten Gleichspannungsquelle gelieferten Ausgangsspannungen gleich oder größer als der zweite vor­ gegebene Wert ist, werden das erste oder das zweite Schaltelement unabhängig vom ersten und vom zweiten Steu­ ersignal in den Sperrzustand versetzt. Dadurch können die folgenden Nachteile herkömmlicher Wechselrichter gelöst werden: Wenn beispielsweise die Ausgangsspannung von der zweiten Gleichspannungsquelle größer als ein erlaubter oberer Grenzwert ist, hält der Wechselrichter die Erzeu­ gung eines Ausgangs an; dadurch kann eine Abnahme der Zu­ verlässigkeit des ersten oder des zweiten Schaltelementes und der Anstieg eines Kurzschlußstroms bei Entstehung ei­ nes Kurzschlusses in der Last des Wechselrichters vermie­ den werden, die andernfalls die Folge wären, wenn die Ausgangsspannung der zweiten Gleichspannungsquelle über den erlaubten oberen Grenzwert ansteigt und das erste oder das zweite Treibersignal, die an das erste bzw. an das zweite Schaltelement geliefert werden, einen erlaub­ ten oberen Grenzwert hierfür übersteigen.

Der Unterbrecherabschnitt enthält erfindungsgemäß einen MOSFET mit einem p-Kanal und einen MOSFET mit einem n-Ka­ nal, die beide mit der zweiten Gleichspannungsquelle in Reihe geschaltet sind. Die Spannungsdifferenz zwischen den Ausgangsspannungen der zweiten bzw. der dritten Gleichspannungsquelle wird zwischen das Gate und die Source des p-Kanal-MOSFET angelegt, während das erste oder das zweite Steuersignal zwischen das Gate und die Source des n-Kanal-MOSFET angelegt wird. Hierbei kann zwischen Drain und Source des n-Kanal-MOSFET ein Wider­ stand parallel geschaltet werden; darüber hinaus kann zwischen Drain und Source des n-Kanal-MOSFET ein weiterer MOSFET parallel geschaltet werden.

Weitere Aufgaben, Merkmale und Vorteile der Erfindung sind in den Unteransprüchen, die sich auf besondere Aus­ führungsformen der vorliegenden Erfindung beziehen, ange­ geben.

Die Erfindung wird im folgenden anhand bevorzugter Aus­ führungsformen mit Bezug auf die Zeichnungen näher erläu­ tert; es zeigen:

Fig. 1 ein elektrisches Schaltbild zur Erläuterung eines Wechselrichters gemäß einer Ausfüh­ rungsform der vorliegenden Erfindung;

Fig. 2A ein elektrisches Schaltbild zur Erläuterung eines wesentlichen Teils des Wechselrichters von Fig. 1;

Fig. 2B, C Graphen zur Erläuterung von Operationen der Signalpegel-Wandlerschaltung von Fig. 2A;

Fig. 3A ein elektrisches Schaltbild zur Erläuterung einer Signalpegel-Wandlerschaltung gemäß ei­ ner weiteren Ausführungsform der Erfindung;

Fig. 3B, C Graphen zur Erläuterung der Operationen der Signalpegel-Wandlerschaltung von Fig. 3A;

Fig. 4A ein elektrisches Schaltbild, das im wesentli­ chen demjenigen von Fig. 2A entspricht;

Fig. 4B, C Graphen zur Erläuterung anderer Operationen der Signalpegel-Wandlerschaltung von Fig. 2A;

Fig. 5 ein elektrisches Schaltbild zur Erläuterung eines Wechselrichters gemäß einer weiteren Ausführung der vorliegenden Erfindung;

Fig. 6A-H Graphen zur Erläuterung der Operationen des Wechselrichters von Fig. 5;

Fig. 7A-H Graphen zur Erläuterung anderer Operationen des Wechselrichters von Fig. 5; und

Fig. 8 ein Schaltbild eines herkömmlichen Wechsel­ richters.

In Fig. 1 ist das elektrische Schaltbild eines Wechsel­ richters gemäß einer Ausführungsform der vorliegenden Er­ findung gezeigt. In diesem Schaltbild ist ein Wechsel­ richter, der Schaltelemente Q_T und Q_B umfaßt, so beschaf­ fen, daß er eine von einer Hauptleistungsquelle 13 gelie­ ferte Gleichspannung E in eine Wechselspannung umwandelt. Die Schaltelemente Q_T bzw. Q_B werden von Treiberschaltun­ gen 10 und 8 so gesteuert, daß sie entweder in den Durch­ laßzustand oder in den Sperrzustand versetzt werden. In diesem Aufbau wird der Spannungspegel des Ausgangssignals von einer Signalpegel-Wandlerschaltung 1-2 mittels einer Pegelverschiebungsschaltung 9 so geändert, daß es an die Treiberschaltung 10 der positiven Seite übertragen werden kann. An die Schaltelemente Q_T bzw. Q_B werden durch Trei­ berleistungsquellen 12 und 14 entsprechende Spannungen angelegt. Das heißt, daß zwischen Gate und Emitter des entsprechenden Schaltelementes die zugehörige Spannung angelegt wird, um das Element in den Durchlaßzustand zu versetzen.

Eine Steuerschaltung (Steuersignal-Generatorschaltung) 7 wird von einer Steuerleistungsquelle 11 mit Leistung ver­ sorgt, um ein als Steuersignal dienendes Logiksignal zu erzeugen, das die Schaltelemente Q_T und Q_B gemäß einem von einer externen Einrichtung gelieferten Eingangssignal S_in in den Durchlaß- oder Sperrzustand versetzt. Die von der Steuerleistungsquelle 11 erzeugte Spannung ist nied­ riger als die von der Treiberleistungsquelle 12 erzeugte Spannung.

Die obigen Bauelemente werden in einem üblicherweise in Gebrauch befindlichen Wechselrichter verwendet. In der vorliegenden Ausführungsform wird das von der Steuer­ schaltung 7 erzeugte Logiksignal, das zum Schalten der Schaltelemente Q_T und Q_B dient, über Signalpegel-Wandler­ schaltungen 1-1 und 1-2 an die Treiberschaltung 8 und die Pegelverschiebungsschaltung 9 geliefert; in Fig. 1 sind die Signalpegel-Wandlerschaltungen 1-1 und 1-2 von durch unterbrochene Linien eingerahmt. Jede der Signalpegel- Wandlerschaltungen umfaßt einen p-Kanal-MOSFET 3 und einen n-Kanal-MOSFET 2, die mit der Treiberleistungs­ quelle 12 in Reihe geschaltet sind, einen CMOS-Logik-In­ verter (der einen p-Kanal-MOSFET 4 und einen n-Kanal- MOSFET 5 umfaßt), der ebenfalls mit der Treiberleistungs­ quelle 12 in Reihe geschaltet ist und von einem gemeinsa­ men Drainanschluß der MOSFETs 2 und 3 eine Spannung emp­ fängt, und einen Widerstand 6, der zwischen dem Drain und der Source des MOSFET 2 parallel geschaltet ist. Das Gate des MOSFET 3 ist mit dem positiven Anschluß der Steuer­ leistungsquelle 11 verbunden, so daß die Spannungsdiffe­ renz zwischen der Spannung V_CC der Treiberleistungsquelle 12 und der Spannung V_DD der Steuerleistungsquelle 11 zwi­ schen das Gate und die Source des MOSFET 3 angelegt wird. Außerdem wird ein Logiksignal mit einer Spannungsampli­ tude V_DD, das von der Steuerschaltung 7 erzeugt wird, zwischen das Gate und die Source des MOSFET 2 angelegt.

Wenn zwischen das Gate und die Source des MOSFET 3 die Spannungsdifferenz (V_CC-V_DD) angelegt wird und wenn ein Logiksignal mit hohem Pegel (mit der Spannungsamplitude V_DD), das von der Steuerschaltung 7 erzeugt wird, zwi­ schen das Gate und die Source des MOSFET 2 angelegt wird, wird in den Signalpegel-Wandlerschaltungen 1-1 und 1-2 das Potential des Drainanschlusses im gemeinsamen Punkt der MOSFETs 3 und 2 auf niedrigen Pegel (0 V) gesetzt, so daß der CMOS-Logik-Inverter ein Signal mit hohem Pegel (V_CC) ausgibt. Wenn andererseits zwischen das Gate und die Source des MOSFET 2 ein Logiksignal mit niedrigem Pe­ gel (0 V) angelegt wird, gibt der CMOS-Logik-Inverter ein Signal mit niedrigem Pegel (0 V) aus.

Wenn die Treiberleistungsquelle 12 bzw. die Steuerlei­ stungsquelle 11 Spannungen in vorgegebenen Bereichen er­ zeugen, wird entsprechend den Operationen der Signalpe­ gel-Wandlerschaltungen 1-1 und 1-2 die Spannungsamplitude des von der Steuerschaltung 7 ausgegebenen Signals ver­ stärkt und an die Treiberschaltung 8 und/oder die Pegel­ verschiebungsschaltung 9 geliefert. Hierbei werden die den Durchlaßzuständen der Schaltelemente Q_B bzw. Q_T ent­ sprechenden logischen Ausgangswerte der Signalpegel-Wand­ lerschaltungen 1-1 bzw. 1-2 geeignet bestimmt, um die Aufgabe der vorliegenden Erfindung, d. h. die Verhinderung der gleichzeitigen Betätigung dieser Schaltelemente Q_B und Q_T aufgrund eines durch eine zu niedrige Spannung der Treiberleistungsquelle 12 und/oder der Steuerleistungs­ quelle 11 erzeugten undefinierten logischen Zustandes, zu erreichen. In der vorliegenden Ausführungsform werden die ausgegebenen Logikwerte einer jeden der Signalpegel-Wand­ lerschaltungen 1-1 und 1-2 so festgelegt, daß das Schalt­ element Q_B in den Durchlaßzustand versetzt wird, wenn der Ausgang der Signalpegel-Wandlerschaltung 1-1 hohen Pegel besitzt, und das Schaltelement Q_T in den Durchlaßzustand versetzt wird, wenn der Ausgang der Signalpegel-Wandler­ schaltung 1-2 niedrigen Pegel besitzt. Genauer sind die Treiberschaltungen 8 und 10 und die Pegelverschiebungs­ schaltung 9 so aufgebaut, daß eines der Schaltelemente Q_B und Q_T gemäß der positiven Logik des Ausgangs der zugehö­ rigen Signalpegel-Wandlerschaltung in den Durchlaßzustand und das jeweils andere Schaltelement gemäß der negativen Logik des Ausgangs der entsprechenden Signalpegel-Wand­ lerschaltung in den Durchlaßzustand versetzt wird.

Nun wird mit Bezug auf die Fig. 2A bis 2C das Funktions­ prinzip der Signalpegel-Wandlerschaltungen 1-1 und 1-2 beschrieben. In Fig. 2A ist zur Erleichterung der Erläu­ terung nur ein Teil des Schaltungsaufbaus von Fig. 1 ge­ zeigt. In Fig. 2A ist der Aufbau der Signalpegel-Wandler­ schaltung 1 im wesentlichen mit demjenigen der Schaltun­ gen 1-1 oder 1-2 von Fig. 1 identisch. Bei diesem Schal­ tungsaufbau wird angenommen, daß die Spannung zwischen dem Gate und der Source des p-Kanal-MOSFET 3 durch V_GP, die von der Steuerschaltung 7 gelieferte und zwischen das Gate und die Source des n-Kanal-MOSFET 2 angelegte Span­ nung mit V_S und die vom CMOS-Logik-Inverter erzeugte Aus­ gangsspannung durch V_AUS gegeben ist. Der Unterschied zwischen dem Aufbau von Fig. 2A und demjenigen von Fig. 1 besteht darin, daß für die Steuerleistungsquelle V_DD eine Referenzspannungsschaltung 11 vorgesehen ist. In Fig. 1 ist die Steuerleistungsquelle 11 von der Treiberlei­ stungsquelle 12 getrennt, während in Fig. 2A die Refe­ renzspannungsschaltung 11 von der Treiberleistungsquelle 12 mit Leistung versorgt wird, um eine Steuerspannung V_DD zu erzeugen, die geringer als die Treiberspannung V_CC ist, wobei die Steuerspannung V_DD unabhängig von Schwan­ kungen der Spannung V_CC ist, solange die Bedingung V_CC< V_DD erfüllt ist.

In Fig. 2B sind die Beziehung zwischen V_CC und V_DD und zwischen V_CC und der Differenz V_GP (= V_CC-V_DD) gezeigt. Wie durch den Graph gezeigt, weist der Wert von V_DD eine Verschiebung auf, so daß V_DD den Wert 0 V in einem Be­ reich besitzt, in dem V_CC einen kleinen Wert annimmt. In einem Bereich oberhalb des Verschiebungswertes nimmt V_DD gegenüber V_CC exponentiel zu, bis ein gesättigter Zustand mit konstanter Spannung erreicht ist. Während des Zeitin­ tervalls der exponentiellen Zunahme von V_DD ist die Quel­ lenspannung für die Logik der Steuerschaltung 7 noch nicht vollständig aufgebaut. Das bedeutet, daß sich das System während dieses Zeitintervalls in einem undefinier­ ten logischen Zustand befindet. Um in dieser Ausführungs­ form zu bestimmen, ob die Spannungen V_DD bzw. V_CC aufge­ baut worden sind, wird die Spannungsdifferenz V_GP be­ trachtet. Diese Differenz ergibt die in Fig. 2B gestri­ chelt gezeichnete Kennlinie. Während eines Zeitinter­ valls, in dem weder V_DD noch V_CC endgültig aufgebaut wor­ den sind, besitzt V_GP einen Wert, der die Gate-Schwellen­ spannung V_thp des MOSFET 3, die durch eine waagrechte Strichpunktlinie dargestellt ist, nicht übersteigt.

In Fig. 2C ist die Beziehung zwischen V_CC und der Aus­ gangsspannung V_AUS des CMOS-Inverters gezeigt. In dieser Figur wird angenommen, daß das Logiksignal V_S, das von der Steuerschaltung 7 an das Gate des MOSFET 2 angelegt wird, niedrigen Pegel, d. h. 0 V besitzt. Dadurch wird der MOSFET 2 in den Sperrzustand versetzt; darüber hinaus wird auch der MOSFET 3 in einem Bereich V_GP<V_thp in den Sperrzustand versetzt. Da der Wert des mit dem MOSFET 2 in Reihe geschalteten Widerstandes 6 geringer als derje­ nige des MOSFET 3 im Sperrzustand ist, wird in dieser Si­ tuation die Gatespannung eines jeden CMOS-Inverters (MOSFETs 4 und 5) auf niedrigen Pegel gesetzt. Daraus er­ gibt sich, wie in Fig. 2C gezeigt ist, eine Ausgangsspan­ nung V_AUS, die in einem Bereich, in dem V_CC größer als die Gateschwellenspannung V_thp des MOSFET 4 ist, hohen Pegel besitzt. In Fig. 2C ist die Spannung V_AUS in einem Bereich, der durch V_CC<V_thp und durch V_GP<V_thp defi­ niert ist, im wesentlichen gleich V_CC. Das bedeutet, daß V_AUS unabhängig vom Signal V_S von der Steuerschaltung 7 hohen Pegel annimmt.

Der Wert von V_thp wird folgendermaßen bestimmt: Wenn V_DD bei einer Zunahme von V_CC ebenfalls ansteigt und gleich oder größer als der Spannungswert wird, der notwendig ist, um die Logikfunktion der Steuerschaltung 7 aufzu­ bauen, ist die Bedingung V_GP<V_thp erfüllt. Dadurch wird der MOSFET 3 auf Durchlaß geschaltet. Da dessen Wider­ stand in diesem Zustand geringer als derjenige des Wider­ standes 6 ist, werden die Gatespannung des CMOS-Inverters auf hohen Pegel und die Spannung V_AUS auf niedrigen Pegel gesetzt, wie dies durch die Steuerschaltung 7 befohlen wird.

Wie oben beschrieben, wird in dieser Ausführungsform im Bereich V_GP<V_thp, in dem die Leistungsquellen 11 und 12 noch nicht ihren endgültigen Wert angenommen haben, die von den Signalpegel-Wandlerschaltungen 1-1 und 1-2 er­ zeugte Ausgangsspannung V_AUS unabhängig von dem von der Steuerschaltung 7 ausgegebenen Signal V_S auf hohen Pegel gehalten. In diesem Zeitintervall wird der Transistor Q_B, der entsprechend der positiven Logik des Inverters betä­ tigt wird, in den Durchlaßzustand versetzt, während der Transistor Q_T, der entsprechend der negativen Logik betä­ tigt wird, im Sperrzustand bleibt. Dadurch wird folglich verhindert, daß die beiden Transistoren gleichzeitig in den Durchlaßzustand geschaltet werden.

In den Fig. 3A bis 3C sind eine weitere Ausführungsform der Signalpegel-Wandlerschaltungen 1-1 und 1-2 und deren Funktionsprinzip gezeigt. In dem in Fig. 3A gezeigten Aufbau sind der p-Kanal-MOSFET 3, der n-Kanal-MOSFET 2 und der CMOS-Inverter (Transistoren 4 und 5) auf gleiche Weise wie in der Ausführungsform von Fig. 2A miteinander verschaltet. Darüber hinaus ist wie in Fig. 2A die Span­ nung zwischen dem Gate und der Source des MOSFET 3 durch V_GP, die von der Steuerschaltung 7 gelieferte und zwi­ schen das Gate und die Source des MOSFET 2 angelegte Spannung durch V_S und die vom CMOS-Inverter erzeugte Aus­ gangsspannung durch V_AUS gegeben. Der Aufbau von Fig. 3A unterscheidet sich von demjenigen von Fig. 2A dadurch, daß anstelle des zwischen dem Drain und der Source des MOSFET 2 parallel geschalteten Widerstandes 6 ein n-Ka­ nal-MOSFET 15 angeordnet ist. Der Gateanschluß des MOSFET 15 ist mit dem Ausgangsanschluß des CMOS-Inverters ver­ bunden.

Die in Fig. 3B gezeigten Beziehungen zwischen V_CC, V_DD und V_GP sind die gleichen wie in Fig. 2B, so daß eine nochmalige Beschreibung derselben weggelassen wird.

Die Beziehung zwischen der Ausgangsspannung V_AUS des CMOS-Inverters und V_cc, die in Fig. 3C gezeigt ist, un­ terscheidet sich von derjenigen von Fig. 2C. Es wird wie in Fig. 2C ebenfalls angenommen, daß das von der Steuer­ schaltung 7 an das Gate des MOSFET 2 angelegte Logiksi­ gnal V_S niedrigen Pegel besitzt.

Da in dem Graphen von Fig. 3C das Logiksignal V_S niedri­ gen Pegel besitzt, befindet sich der MOSFET 2 im Sperrzu­ stand; darüber hinaus befindet sich der MOSFET 3 in dem in Fig. 3B gezeigten Bereich V_GP<V_thp ebenfalls im Sperrzustand. Wenn in dieser Situation der MOSFET 15 ge­ sperrt ist, ist die Gatespannung des CMOS-Inverters (Transistoren 4 und 5) weder auf den hohen noch auf den niedrigen Pegel festgelegt, so daß die Ausgangsspannung V_AUS einen undefinierten Zustand zwischen 0 V und V_CC an­ nimmt. Da jedoch die Spannung V_CC der Treiberleistungs­ quelle ansteigt, nimmt die Ausgangsspannung V_AUS zu, der­ art, daß dann, wenn V_AUS die Gateschwellenspannung V_thn′ des MOSFET 15 übersteigt, der MOSFET 15 auf Durchlaß ge­ schaltet wird. Dies hat zur Folge, daß der Gateanschluß des CMOS-Inverters auf ein Potential mit niedrigem Pegel gesetzt wird, so daß der undefinierte Zustand der Aus­ gangsspannung V_AUS auf hohen Pegel gesetzt wird. Der Zu­ stand hohen Pegels von V_AUS wird wie im Fall von Fig. 2C so lange gehalten, bis die Spannungen der Treiberlei­ stungsquelle 12 und der Referenzspannungsschaltung 11 entsprechend der Bedingung V_GP<V_thp aufgebaut sind.

Zur Vereinfachung der Darstellung wird angenommen, daß die Spannung V_CC durch die MOSFETs 4 und 5 gleich geteilt wird, wenn sich die Ausgangsspannung V_AUS im undefinier­ ten Zustand zwischen 0 V und V_CC befindet, so daß als Ausgangsspannung V_AUS der Wert V_CC/2 erzeugt wird. Unter dieser Annahme wird in der vorliegenden Ausführungsform für die Ausgangsspannung V_AUS eine Kennlinie erhalten, wie sie in Fig. 3C gezeigt ist. Das heißt, daß V_AUS wäh­ rend des Zeitintervalls, das durch V_CC<2 V_thn′ und V_GP< V_thp definiert ist, unabhängig vom Logiksignal V_S auf ho­ hem Pegel gehalten wird. Dieses Zeitintervall unterschei­ det sich von demjenigen von Fig. 2C.

Wie oben bleibt die Ausgangsspannung V_AUS der Signalpe­ gel-Wandlerschaltung in dem Bereich, der durch V_CC< 2 V_thn′ und durch V_GP<V_thp definiert ist und in dem die Leistungsquellenspannungen nicht vollständig aufgebaut sind, unabhängig vom Logiksignal V_S von der Steuerschal­ tung 7 auf hohem Pegel. Während dieses Zeitintervalls ist der gemäß der positiven Logik des Inverters von Fig. 1 zu betätigende Transistor Q_B auf Durchlaß geschaltet, wäh­ rend der gemäß der negativen Logik zu betätigende Transi­ stor Q_T im Sperrzustand ist. Dadurch wird folglich ver­ hindert, daß beide Transistoren gleichzeitig in den Durchlaßzustand versetzt werden.

In dem Aufbau von Fig. 2A wird nach dem Durchschalten des MOSFET 3 der durch ihn fließende Strom an den Widerstand 6 geliefert. Um den Leistungsverbrauch dieser Schaltungs­ anordnung gering zu halten, ist für den Widerstand 6 ein sehr hoher Widerstandswert erforderlich. In dem in Fig. 3 gezeigten Aufbau ist anstelle des Widerstandes 6 der MOSFET 15 vorgesehen, dessen Herstellung somit leicht in den IC-Fertigungsprozeß aufgenommen werden kann.

Bisher ist beschrieben worden, wie durch die Signalpegel- Wandlerschaltungen die gleichzeitige Betätigung der Schaltelemente Q_B bzw. Q_T des oberen und des unteren Zweiges des Wechselrichters aufgrund eines durch eine niedrige Spannung der Treiberleistungsquelle 12 und der Steuerleistungsquelle 11 verursachten undefinierten logi­ schen Zustandes der Steuerschaltung 7 verhindert werden kann. Nun werden weitere Operationen der Signalpegel- Wandlerschaltungen 1-1 und 1-2 der vorliegenden Ausfüh­ rungsform beschrieben.

In den Fig. 4B und 4C ist das Funktionsprinzip der Si­ gnalpegel-Wandlerschaltungen 1-1 und 1-2 gezeigt, gemäß dem entweder das Schaltelement Q_T oder Q_B des oberen bzw. des unteren Zweiges gesperrt wird, wenn die Spannung der Treiberleistungsquelle 12 gleich oder größer als ein er­ laubter Grenzwert wird.

Der Schaltungsaufbau von Fig. 4A ist identisch mit demje­ nigen von Fig. 2A. Er wird an dieser Stelle nochmals ge­ zeigt, um die Beschreibung in Verbindung mit den Fig. 4B und 4C zu erleichtern. In Fig. 4B sind ähnlich wie in Fig. 2B die Beziehungen sowohl zwischen der Treiberlei­ stungsquellenspannung V_CC und der Ausgangsspannung V_DD der Referenzspannungsschaltung als auch zwischen der Spannung V_CC, die zwischen das Gate und die Source des p- Kanal-MOSFET angelegt wird, und der Spannungsdifferenz V_GP gezeigt. In den Graphen von Fig. 4B und 4C bezeichnen V_CC′ und V_b eine geschätzte Ausgangsspannung und eine er­ laubte Grenzspannung der Treiberleistungsquelle 12. Vor der Erläuterung der Funktion der Ausführungsform wird zunächst die Spannung V_b der Treiberleistungsquelle 12 beschrieben.

Je höher im allgemeinen in einem Element vom spannungsbe­ tätigten Typ wie etwa ein Leistungs-MOSFET oder ein IGBT die an den Gateanschluß desselben angelegte Treiberspan­ nung ist, desto niedriger ist der Durchlaßwiderstand des Elementes, wodurch der Verlust im System vorteilhaft ge­ senkt wird. Darüber hinaus besitzt jedes dieser Elemente einen durch die Gatespannung bestimmten Sättigungsstrom, so daß der durch das Element fließende Strom begrenzt wird. Folglich kann bei Auftreten eines Defekts wie etwa ein in einer Last entstehender Kurzschluß eine dem Ele­ ment eigene Wirkung zur Begrenzung des das Element durch­ fließenden Stroms erzeugt werden. Wenn jedoch die Gate­ spannung übermäßig hoch ist, nimmt auch der Sättigungs­ strom einen sehr großen Wert an, was zu der Gefahr eines übermäßig hohen Stroms führt, wenn in der Last ein Kurz­ schluß auftritt. Außerdem ist die Durchbruchspannung zwi­ schen dem Gate und der Source eines jeden dieser Elemente (zwischen dem Gate und dem Emitter im Falle des IGBT) ge­ ringer als zwischen dem Drain und der Source (dem Kollek­ tor und dem Emitter im Falle des IGBT). Das bedeutet, daß eine übermäßig hohe Gatespannung die Zuverlässigkeit des Elementes absenkt. Daher werden die oberen Grenz-Ga­ tespannungen in Abhängigkeit von den oben erwähnten Fak­ toren bestimmt, wobei der niedrigste dieser Werte als er­ laubte Grenzspannung verwendet wird.

In dem in Fig. 4B gezeigten Graphen nimmt die Ausgangs­ spannung V_DD der Referenzspannungsschaltung 11 auf die gleiche Weise wie in Fig. 2B gegenüber V_CC während der Rüstzeit V_CC, während der V_CC einen ausreichend hohen Wert annimmt, exponentiell zu. Wenn V_CC einen ausreichend hohen Wert besitzt, wird die Ausgangsspannung V_DD auf einen konstanten Wert festgesetzt. Danach wird der Wert von V_DD gehalten, selbst wenn V_CC weiter erhöht wird. Der Graph in Fig. 4B zeigt den Zustand, in dem V_DD auf einem festen Wert bleibt. Selbst wenn in einem alternativen Fall die Spannung V_DD von der von der Referenzspannungs­ quelle 11 gelieferten Spannung verschieden ist, wenn also V_DD beispielsweise von einer unabhängigen Spannungsquelle geliefert wird, wie in Fig. 1 gezeigt ist, wird im we­ sentlichen dieselbe Kennlinie erhalten.

Wie durch die unterbrochene Linie in Fig. 4B gezeigt, nimmt die Spannungsdifferenz V_GP zwischen V_CC und V_DD zu, wenn V_CC ansteigt. Es wird angenommen, daß R_p den Durch­ laßwiderstand des MOSFET 3 darstellt, wenn V_GP zwischen das Gate und die Source angelegt wird, daß R_n den Durch­ laßwiderstand des MOSFET 2 darstellt, wenn eine Spannung mit hohem logischen Pegel (V_S=V_DD) von der Steuerschal­ tung 7 angelegt wird und daß R₆ den Widerstandswert des Widerstandes 6 darstellt. Da, wie bereits in Verbindung mit Fig. 2C beschrieben worden ist, die Ausgangsspannung V_AUS von den Signalpegel-Wandlerschaltungen 1-1 und 1-2 auf hohen Pegel gesetzt wird, wenn an diese Schaltungen von der Steuerschaltung 7 ein Signal mit hohem logischen Pegel angelegt wird, nimmt R_p einen Wert an, der höher als der Parallel-Widerstandswert von R_n und R₆ ist. Je­ doch nimmt bei einer Zunahme von V_GP der Wert R_p ab, der­ art, daß R_p geringer als der Parallel-Widerstandswert von R_n und R₆ wird. Nun wird angenommen, daß der Wert von V_GP in diesem Zeitpunkt durch V₀ gegeben ist. In der vorlie­ genden Ausführungsform werden die MOSFETs 2 und 3 so ge­ wählt, daß der Wert von V_CC, der erzeugt wird, wenn V_GP den Wert V₀ annimmt, größer als die geschätzte Spannung V_CC′ und kleiner als der erlaubte Grenzwert V_b ist.

Bei dieser Dimensionierung führen die Signalpegel-Wand­ lerschaltungen 1-1 und 1-2 Operationen aus, wie sie in Fig. 4C gezeigt sind. Dieser Graph zeigt einen Zustand, in dem eine Spannung mit hohem logischen Pegel von der Steuerschaltung 7 an den Gateanschluß des MOSFET 2 ange­ legt wird. Obwohl die Ausgangsspannung V_AUS intern auf hohen Pegel gesetzt wird (V_AUS = V_CC), bleibt V_AUS unab­ hängig vom logischen Pegel der von der Steuerschaltung 7 gelieferten Spannung im Bereich V_GP<V₀ auf niedrigem Pegel.

Wie oben werden in den Signalpegel-Wandlerschaltungen 1-1 und 1-2 gemäß dieser Ausführungsform vor dem Zeitpunkt, in dem V_CC die erlaubte Grenzspannung V_b erreicht, die Ausgänge der Signalpegel-Wandlerschaltungen 1-1 bzw. 1-2, die den Schaltelementen Q_B bzw. Q_T der positiven bzw. der negativen Seite zugeordnet sind, auf niedrigen Pegel ge­ setzt, um eines der Elemente, d. h. das in der positiven Logik arbeitende Element in den Sperrzustand zu verset­ zen, wodurch der Ausgang des Wechselrichters unterbrochen wird.

In Fig. 5 ist das Schaltbild eines Anwendungsbeispiels gezeigt, in dem die vorliegende Erfindung auf einen Drei­ phasen-Wechselrichter angewendet wird. In diesem Schalt­ bild bilden eine Treiberschaltung 8 für die negative Seite, eine Pegelverschiebungsschaltung 9 und eine Trei­ berschaltung 10 für die positive Seite eine Treiberschal­ tung 16-1 für die erste der drei Phasen. Außerdem sind Treiberschaltungen 16-2 und 16-3 vorgesehen, die einen ähnlichen Aufbau wie die Treiberschaltung 16-1 besitzen und die für die zweite und für die dritte Phase vorgese­ hen sind. Eine Steuerleistungsquelle V_DD 11 ist zur Lei­ stungsversorgung einer Steuerschaltung 7 vorgesehen und erzeugt eine Ausgangsspannung V_DD, die geringer als die von der Treiberleistungsquelle 12 gelieferte Spannung Vcc ist. Ein von der Steuerschaltung 7 erzeugtes Signal zum Treiben eines U-Phasen-Schaltelementes Q_BU der negativen Seite wird von einer Signalpegel-Wandlerschaltung 1-1, die im wesentlichen denselben Aufbau wie die Wandler­ schaltung der Fig. 2A oder 3A besitzt, verarbeitet. Das heißt, daß das Signal vom Pegelwandler 1-1 in ein Logik­ signal umgewandelt wird, dessen Spannungsamplitude im we­ sentlichen mit derjenigen der Treiberleistungsquelle 12 identisch ist und das an die Treiberschaltung 8 der nega­ tiven Seite geliefert wird. Auf ähnliche Weise wird ein Signal, das zum Treiben des U-Phasen-Schaltelementes Q_TU der positiven Seite erzeugt wird, von einer Signalpegel- Wandlerschaltung 1-2 verarbeitet. Das heißt, daß das Si­ gnal vom Pegelwandler 1-2 in ein Logiksignal umgewandelt wird, dessen Spannungsamplitude im wesentlichen mit der­ jenigen der Treiberleistungsquelle 12 identisch ist und das an die Pegelverschiebungsschaltung 9 geliefert wird. In diesem Aufbau wird die Treiberschaltung 8 der negati­ ven Seite entsprechend der positiven Logik betätigt, um das Element Q_BW auf Durchlaß zu schalten, wenn von der Signalpegel-Wandlerschaltung 1-1 ein Signal mit hohem Pe­ gel geliefert wird; andererseits wird die Treiberschal­ tung 9 der positiven Seite entsprechend der negativen Lo­ gik betätigt, um das Element Q_TU auf Durchlaß zu schal­ ten, wenn von der Signalpegel-Wandlerschaltung 1-2 ein Signal mit niedrigem Pegel empfangen wird. Auf die glei­ che Weise liefern die Signalpegel-Wandlerschaltungen 1-3 und 1-5 jeweils Treibersignale an die Elemente Q_BV und Q_BW entsprechend der positiven Logik; andererseits lie­ fern die Signalpegel-Wandlerschaltungen 1-4 und 1-6 je­ weils Treibersignale an die Elemente Q_TV und Q_TW entspre­ chend der negativen Logik.

Ein Kondensator 18 ist als Leistungsquelle vorgesehen, die von den Treiberschaltungen 10 der positiven Seite ge­ meinsam genutzt wird. Zum Aufladen des Kondensators 18 wird eine Leistungsselbstversorgungsschaltung 17 der po­ sitiven Seite verwendet. Außerdem empfängt die Steuer­ schaltung 7 an einem Eingang ein Befehlssignal von einem Mikrocomputer 19. In Fig. 5 ist ein Strom I gezeigt, der vom U-Phasen-Ausgangsanschluß über eine Last 20 an den V- Phasen-Ausgangsanschluß fließt.

Nun wird mit Bezug auf die Fig. 6A bis 6H die Operation beschrieben, die von dem in Fig. 5 gezeigten Wechselrich­ ter bei einer niedrigen Treiberspannung ausgeführt wird. Obwohl die Spannung V_CC der Treiberleistungsquelle intern auf einem festen Wert gehalten wird, wird in den Fig. 6A bis 6H für diese Operation angenommen, daß die Spannung an einem Zwischenpunkt abgesenkt und anschließend auf den ursprünglichen Wert zurückgestellt wird. Im Gegensatz hierzu bleibt die Spannung der Steuerleistungsquelle V_DD auf einem konstanten Pegel, selbst wenn die Treiberspan­ nung V_CC abgesenkt wird. Dies hat zur Folge, daß die Gatespannung V_GP des MOSFET 3 in der Signalpegel-Wandler­ schaltung 1 von Fig. 2A (wobei V_GP im wesentlichen gleich der Spannungsdifferenz zwischen V_CC und V_DD ist) entspre­ chend der Abnahme der Spannung V_CC abgesenkt wird. In diesem Graphen ist die Spannung V_GP während des Zeitin­ tervalls zwischen t₁ und t₂ gleich oder kleiner als die Gateschwellenspannung V_thp des MOSFET 3.

Wenn in den Graphen von Fig. 6 die Signale vom Mikrocom­ puter 19 an die Steuerschaltung 7 als Element-Treiberbe­ fehle zum Schalten der Elemente Q_TU und Q_BV in den Durch­ laßzustand geliefert werden, behalten die Signalpegel- Wandlerschaltungen 1-1 bis 1-6 während eines Zeitinter­ valls, das durch V_GP<V_thp definiert ist, unabhängig von den Eingangssignalen den Zustand hohen Pegels bei. Daher wird der Ausgang der Schaltung 1-4, die gemäß der negati­ ven Logik betätigt wird, auf hohen Pegel geändert, so daß das Element Q_TU in den Sperrzustand versetzt wird. Außer­ dem fließt während dieses Zeitintervalls kein Laststrom I. Hierbei wird die Last des Systems beispielsweise von einem einen Ventilator oder dergleichen antreibenden Mo­ tor gebildet. Der Wechselrichter kann jedoch als Bestand­ teil des Motors in denselben eingebaut sein, so daß etwa bei Verwendung des Wechselrichters in einer Klimaanlage oder dergleichen die Gesamtgröße des Systems minimiert werden kann.

Wenn, wie oben beschrieben wurde, im Wechselrichter von Fig. 5 die von der Treiberleistungsquelle gelieferte Spannung abgesenkt wird, bleibt eines der Ausgangsele­ mente des oberen und des unteren Zweigs, die den einzel­ nen Phasen zugeordnet sind, unabhängig von den Eingangs­ signalen im Sperrzustand, so daß zur Sicherheit der Last­ strom unterbrochen ist.

In den Fig. 7A bis 7H sind Graphen gezeigt, die der Er­ läuterung der Operationen des Wechselrichters von Fig. 5 dienen, wenn die Spannung V_DD der Steuerleistungsquelle abgesenkt wird und die Spannungen der Treiberleistungs­ quellen jeweils feste Werte beibehalten. In diesem Fall nimmt die Gatespannung V_GP des MOSFET 3 bei einer Abnahme der Spannung V_DD zu. In den Graphen der Fig. 7A bis 7H ist während des Zeitintervalls zwischen t₃ und t₄ die Spannung V_GP gleich oder größer als die in Fig. 4B ge­ zeigte Spannung V₀. Dies hat zur Folge, daß die Signalpe­ gel-Wandlerschaltungen 1-1 bis 1-6 selbst in dem Zustand, in dem vom Mikrocomputer 19 an die Steuerschaltung 7 als Element-Treiberbefehle dienende Signale geliefert werden, um die Elemente Q_TU und Q_BV auf Durchlaß zu schalten, während des Zeitintervalls, das durch V_GP<V₀ definiert ist, unabhängig von den Eingangssignalen den Zustand ho­ hen Pegels beibehalten, wie bereits in Verbindung mit den Fig. 4A bis 4C beschrieben worden ist. Daher wird der Ausgang der Signalpegel-Wandlerschaltung 1-1, die gemäß der positiven Logik betätigt wird, auf niedrigen Pegel geändert, so daß das Element Q_BV in den Sperrzustand ver­ setzt wird und der Laststrom I unterbrochen wird.

Wie oben beschrieben, bleibt in dem erfindungsgemäßen Wechselrichter in dem Fall, in dem die Spannung der Trei­ berleistungsquelle oder der Steuerleistungsquelle abge­ senkt wird oder in dem die Spannungsdifferenz zwischen der Treiberleistungsquelle und der Steuerleistungsquelle gleich oder kleiner als ein erlaubter Grenzwert ist, ent­ weder das Schaltelement des oberen Zweiges oder dasjenige des unteren Zweiges selbst dann im Sperrzustand, wenn in der logischen Operation ein undefinierter Zustand auf­ tritt, so daß erfindungsgemäß verhindert werden kann, daß diese Elemente gleichzeitig so betätigt werden, daß sie auf Durchlaß schalten. Dies führt zu einer vorteilhaften Erhöhung der Sicherheit des Wechselrichters.

Obwohl besondere Ausführungsformen der vorliegenden Er­ findung gezeigt und beschrieben worden sind, ist es für den Fachmann offensichtlich, daß verschiedene Änderungen und Abwandlungen möglich sind, ohne vom Geist und vom Um­ fang der vorliegenden Erfindung abzuweichen.

Claims (6)

1. Wechselrichter, mit einer ersten Gleichspannungsquelle (13); und einem ersten Schaltelement (Q_T) und einem zweiten Schaltelement (Q_B), die mit der ersten Gleichspannungs­ quelle (13) in Reihe geschaltet sind, gekennzeichnet durch
eine zweite Gleichspannungsquelle (12);
eine dritte Gleichspannungsquelle (11), die eine Ausgangsspannung (V_DD) erzeugt, die niedriger als die von der zweiten Gleichspannungsquelle (12) erzeugte Ausgangs­ spannung (V_CC) ist;
eine Signalgeneratoreinrichtung (7) zur Erzeugung eines ersten Steuersignals und eines zweiten Steuersi­ gnals auf der Grundlage der Ausgangsspannung (V_DD) der dritten Gleichspannungsquelle (11);
eine erste Signalpegel-Wandlereinrichtung (1-2) zum Umwandeln des Spannungspegels des ersten Steuersi­ gnals auf der Grundlage der Ausgangsspannung (V_CC) von der zweiten Gleichspannungsquelle (12) und zum Erzeugen eines ersten Ausgangssignals;
eine zweite Signalpegel-Wandlereinrichtung (1-1) zur Umwandlung des Spannungspegels des zweiten Steuersi­ gnals auf der Grundlage der Ausgangsspannung (V_CC) der zweiten Gleichspannungsquelle (12) und zur Erzeugung ei­ nes zweiten Ausgangssignals;
eine erste Treibereinrichtung (9, 10), die auf das erste Ausgangssignal anspricht, um das erste Schalt­ element (Q_T) auf der Grundlage der Ausgangsspannung (V_CC) der zweiten Gleichspannungsquelle (12) mit einem ersten Treibersignal zu versorgen und dadurch das erste Schalte­ lement (Q_T) in den Durchlaßzustand oder in den Sperrzu­ stand zu versetzen; und
eine zweite Treibereinrichtung (8), die auf das zweite Ausgangssignal anspricht, um das zweite Schaltele­ ment (Q_B) auf der Grundlage der Ausgangsspannung (V_CC) von der zweiten Gleichspannungsquelle (12) mit einem zweiten Treibersignal zu versorgen und dadurch das zweite Schaltelement (Q_B) in den Durchlaßzustand oder den Sperr­ zustand zu versetzen,
wobei die erste und/oder die zweite Signalpegel- Wandlereinrichtung (1-2, 1-1) eine Unterbrechereinrich­ tung (2, 3, 6, 15) umfaßt, die darauf anspricht, daß we­ nigstens eine der Ausgangsspannungen (V_CC, V_DD) von der zweiten und von der dritten Gleichspannungsquelle (11, 12) niedriger als ein vorgegebener Spannungspegel ist, und die in diesem Fall das erste oder das zweite Schalt­ element (Q_T, Q_B) unabhängig vom ersten und vom zweiten Steuersignal in den Sperrzustand versetzt.

2. Wechselrichter gemäß Anspruch 1, dadurch gekenn­ zeichnet, daß die Unterbrechereinrichtung Einrichtungen (2, 3, 6, 15) umfaßt, die darauf ansprechen, daß die Spannungsdifferenz zwischen den Ausgangsspannungen (V_CC, V_DD) der zweiten und der dritten Gleichspannungsquelle (12, 11) gleich oder kleiner als ein erster vorgegebener Wert ist, und die in diesem Fall das erste oder das zweite Schaltelement (Q_T, Q_B) unabhängig vom ersten und vom zweiten Steuersignal in den Sperrzustand versetzen.

3. Wechselrichter gemäß Anspruch 1, dadurch gekenn­ zeichnet, daß entweder die erste oder die zweite Signal­ pegel-Wandlereinrichtung (1-2, 1-1) eine Unterbrecherein­ richtung (2, 3, 6, 15) umfaßt, die darauf anspricht, daß die Spannungsdifferenz zwischen den Ausgangsspannungen (V_CC, V_DD) von der zweiten und von der dritten Gleich­ spannungsquelle (12, 11) gleich oder größer als ein zwei­ ter vorgegebener Wert ist, und die in diesem Fall das er­ ste oder das zweite Schaltelement (Q_T, Q_B) unabhängig vom ersten und vom zweiten Steuersignal in den Sperrzustand versetzt.

4. Wechselrichter gemäß Anspruch 1, dadurch gekenn­ zeichnet, daß
die Unterbrechereinrichtung einen p-Kanal-MOSFET (3) und einen n-Kanal-MOSFET (2) umfaßt, die mit der zweiten Gleichspannungsquelle (12) in Reihe geschaltet sind;
zwischen die Gateelektrode und die Sourceelek­ trode des p-Kanal-MOSFET (3) die Spannungsdifferenz zwi­ schen den Ausgangsspannungen (V_CC, V_DD) der zweiten und der dritten Gleichspannungsquelle (12, 11) angelegt wird; und
das erste oder das zweite Steuersignal zwischen die Gateelektrode und die Sourceelektrode des n-Kanal- MOSFET (2) angelegt wird.

5. Wechselrichter gemäß Anspruch 4, dadurch gekenn­ zeichnet, daß die Unterbrechereinrichtung einen Wider­ stand (6) umfaßt, der zwischen der Drainelektrode und der Sourceelektrode des n-Kanal-MOSFET (2) parallel geschal­ tet ist.

6. Wechselrichter gemäß Anspruch 4, dadurch gekenn­ zeichnet, daß die Unterbrechereinrichtung einen MOSFET (15) umfaßt, der zwischen die Drainelektrode und die Sourceelektrode des n-Kanal-MOSFET (2) parallel geschal­ tet ist.