[go: up one dir, main page]

DE4041271C2 - Halbleitervorrichtung mit einem ferroelektrischen Kondensator - Google Patents

Halbleitervorrichtung mit einem ferroelektrischen Kondensator

Info

Publication number
DE4041271C2
DE4041271C2 DE4041271A DE4041271A DE4041271C2 DE 4041271 C2 DE4041271 C2 DE 4041271C2 DE 4041271 A DE4041271 A DE 4041271A DE 4041271 A DE4041271 A DE 4041271A DE 4041271 C2 DE4041271 C2 DE 4041271C2
Authority
DE
Germany
Prior art keywords
ferroelectric
layer
electrode
electrodes
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4041271A
Other languages
English (en)
Other versions
DE4041271A1 (de
Inventor
Kazuhide Abe
Hiroshi Toyoda
Koji Yamakawa
Motomasa Imai
Mitsuo Harata
Koji Sakui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2320987A external-priority patent/JPH03293775A/ja
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of DE4041271A1 publication Critical patent/DE4041271A1/de
Application granted granted Critical
Publication of DE4041271C2 publication Critical patent/DE4041271C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes

Landscapes

  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit einem ferroelektrischen Kondensator nach dem Oberbegriff des Patentanspruches 1. Eine derartige Halbleitervorrichtung ist beispielweise aus der US 4 707 897 bekannt.
Bei einem integrierten Halbleiterschaltkreis (IC), z. B. einem dynamischen Schreib-Lese- bzw. Randomspeicher (DRAM), hat sich mit zunehmender Kapazität und zunehmendem Integrationsgrad des Ics ein Verhältnis einer von einem Kondensator in einer Speicherzelle eingenommenen Fläche vergrößert. Aus diesem Grund wird z. B. bei einem 4MBit-DRAM eine Stapelstruktur, bei welcher eine Elektrode, eine dielektrische Schicht und eine andere Elektrode auf einem Substrat als Kondensator in einer Speicherzelle gestapelt bzw. übereinander angeordnet sind, oder eine dreidimensionale Struktur, z. B. eine Grabenstruktur, bei welcher eine Elektrode über eine dünne dielektrische Schicht in einem Graben vergraben ist, angewandt. Da jedoch in Zukunft eine weitere Erhöhung des Integrationsgrads zu erwarten ist, kann davon ausgegangen werden, daß die Struktur einer Speicherzelle noch komplizierter werden wird.
Aus den genannten Gründen sind Untersuchungen bezüglich der Verwendung eines ferroelektrischen Materials einer hohen Dielektrizitätskonstante anstelle eines Oxids oder Nitrids von Silizium, das verbreitet als dielektrischer Film eingesetzt wird, mit dem Ziel der Vereinfachung der Struktur eines Kondensators durchgeführt worden. Da bei­ spielsweise die relative Dielektrizitätskonstante von Blei­ zirkonattitanat (PZT) als typisches ferromagnetisches Ma­ terial 1000 oder mehr beträgt, kann ein ferroelektrischer Kondensator einer Planar-Struktur mit dem ferroelektrischen Material Ladungen in einer vergleichs­ weise kleinen Fläche speichern.
Außerdem sind Untersuchungen mit dem Ziel der Realisierung eines elektrisch löschbaren nichtflüchtigen Schreib-Lese­ speichers (RAMs) unter Verwendung eines ferroelektri­ schen Kondensators angestellt worden. Der nichtflüchtige RAM nutzt die Tatsache, daß das ferroelektrische Material Hysteresecharakteristika zwischen dem elektrischen Feld und der Polarisation aufweist. Insbesondere besitzt der ferro­ elektrische Kondensator in den Fig. 1 und 2 dargestellte Beziehungen zwischen einem elektrischen Feld E und elektri­ scher Polarisation P. Fig. 1 zeigt eine bei einer Curie- Temperatur oder darunter (ferroelektrische Phase) zu beob­ achtende E-P-Kennlinie, während Fig. 2 die bei der Curie- Temperatur oder darüber (paraelektrische Phase) zu beobach­ tende entsprechende Kennlinie zeigt. Ein ferroelektrischer Kondensator mit der Kennlinie gemäß Fig. 1 hält eine remanen­ te Polarisation entsprechend der Rich­ tung einer angelegten Spannung auch dann, wenn die Spannung auf Null zurückgeführt wird. Aus diesem Grund wird ein nichtflüchtiger RAM mit dem ferroelektrischen Kondensator in einem Zustand bei der Curie-Temperatur oder darunter (ferroelektrische Phase), in welchem der Kondensator die remanente Polarisation zeigt, eingesetzt. Der ferromagnetische Kondensator wird zur Speicherung einer digitalen Information durch Zuweisung der Richtung einer im ferroelektrischen Material verbleibenden elektrischen Ladung zu "0" und "1" veranlaßt. Ein flüchtiger DRAM wird in einem Zustand bei der Curie-Temperatur oder darüber (paraelektrische Phase), in welcher gemäß Fig. 2 keine remanente Polarisation auftritt, ein­ gesetzt.
Wie sich ferner aus den Hysteresekennlinien nach den Fig. 1 und 2 ergibt, nimmt beim ferroelektrischen Konden­ sator die Polarisation P mit einer Erhöhung des elektri­ schen Felds auf eine bestimmte Größe nicht mehr weiter zu, d. h. es tritt eine sog. Polarisationssättigungser­ scheinung auf. Auch wenn daher beim ferroelektrischen Kondensator ein Abstand zwischen Elektroden, die zwischen sich eine ferroelektrische Schicht einschließen, verkürzt wird, d. h. auch wenn die Dicke der ferroelektrischen Schicht verringert wird, kann die Wirkung der Speicherung einer großen elektrischen Ladungsmenge, wie dies bei Ver­ wendung einer normalen dielektrischen Schicht erreicht wird, nicht erwartet werden. Da die dielektrische Durch­ schlagsfestigkeit des ferromagnetischen Materials ver­ gleichsweise gering ist, wird im Gegenteil bei Verwendung eines Siliziumoxids oder -nitrids der Zwischenelektroden­ abstand vorzugsweise so vergrößert, daß er größer ist als konstruktionsmäßig vorgesehen. Der Zwischenelektrodenab­ stand des bei einem nichtflüchtigen RAM verwendeten ferro­ elektrischen Kondensators wird daher vorzugsweise in Ab­ hängigkeit von einer Betriebsspannung, einem elektrischen Schwellenwert-Feld oder einem elektrischen Polarisations­ sättigungsfeld des Dielektrikums, einer dielektrischen Durchschlagsfestigkeit u. dgl. bestimmt.
Eine in den Fig. 3A und 3B dargestellte Struktur ist bei einer Halbleiteranordnung mit einem ferroelektrischen Kondensator mit Planar­ struktur bekannt. Gemäß den Fig. 3A und 3B ist ein p- Siliziumsubstrat 301 vorgesehen, und ein Feldoxidfilm 302 zur elektrischen Trennung eines Elementbereichs ist auf der Oberfläche des Substrats 301 geformt. Auf der Oberfläche des Substrats 301 sind n+-Source- und -Drainzonen 303 bzw. 304 ausgebildet, die vom Feldoxidfilm 302 umgeben und damit elektrisch voneinander getrennt bzw. isoliert sind. Auf dem Substrat 301 ist ein Gateoxidfilm 305 mit einem zwischen Source- und Drainzone 303 bzw. 304 geformten Kanalbereich ausgebildet, während auf dem Gateoxidfilm 305 eine aus z. B. polykristallinem Silizium bestehende Gateelektrode 306 geformt ist. Eine aus z. B. SiO2 bestehende erste Isolier­ zwischenschicht 307 ist auf die Gesamtoberfläche des Substrats 301, einschließlich des Feldoxidfilms 302 und der Gateelektrode 306, aufgetragen. In der Isolierzwischen­ schicht 307 sind an Stellen entsprechend Abschnitten von Source- und Drainzone 303 bzw. 304 Kontaktlöcher 308 ge­ formt. Eine nicht dargestellte Sourceelektrode und eine aus polykristallinem Silizium bestehende Drainelektrode 309 sind auf der Isolierzwischenschicht 307 so erzeugt, daß sie mit Source- und Drainzone 303 bzw. 304 über das Kontakt­ loch 308 verbunden sind. Am anderen Ende der Drainelektrode 309 ist eine erste Elektrode 310a einer großen Oberfläche ausgebildet. Auf die Isolierzwischenschicht 307, ein­ schließlich Sourceelektrode und Drainelektrode 309, ist eine aus z. B. SiO2 bestehende zweite Isolierzwischenschicht 311 aufgetragen, in welcher an einer Stelle entsprechend der ersten Elektrode 310a ein Loch 312 geformt ist, in welchem wiederum eine aus z. B. PZT bestehende ferroelektri­ sche Schicht 313 vergraben ist. Eine zweite Elektrode 310b einer großen Oberfläche ist auf der zweiten Isolierzwischenschicht 311, einschließlich der ferroelektri­ schen Schicht 313, geformt, und eine auf der zweiten Isolierzwischenschicht 311 angeordnete Verdrahtung 314 ist mit der zweiten Elektrode 310b verbunden.
Zur Vergrößerung einer im ferroelektrischen Kondensator zu speichernden elektrischen Ladungsmenge muß im allgemeinen eine Elektrodenfläche vergrößert werden, ohne einen Zwi­ schenelektrodenabstand zu verkleinern. Um beispielsweise eine elektrische Ladung Q von 300 fC in einem Kondensator zu speichern, der unter Verwendung eines ferroelektrischen Materials einer zurück­ bleibenden oder remanenten Polarisation PR von 0,3 C/m2 hergestellt wurde, muß die Elektrodenfläche 1,0 µm2 betragen. Da jedoch der in die bisherige Halbleiteranord­ nung nach den Fig. 3A und 3B zu integrierende ferroelektri­ sche Kondensator eine Planarstruktur aufweist, führt eine Vergrößerung der Elektrodenfläche zu einer Vergrößerung der Fläche einer Speicherzelle, wodurch ein Mikromusterungs­ grad begrenzt oder eingeschränkt wird.
Außerdem bildet sich bei der Halbleiteranordnung nach den Fig. 3A und 3B unvermeidbar eine Schicht niedriger Di­ elektrizitätskonstante in einer Grenzfläche zwischen der ferroelektrischen Schicht 313 und der darunter liegenden ersten Isolierzwischenschicht 307, wenn die ferroelektrische Schicht 313 durch Zerstäubungsauftrag o. dgl. erzeugt wird. Aus diesem Grund ist bei einer Halbleiteranordnung mit einem solchen ferroelektrischen Kondensator, wie im Ersatz­ schaltbild von Fig. 4 dargestellt, ein durch die Schicht niedriger Dielektrizitätskonstante hervorgerufener parasitärer Kondensator C' mit einem ferroelektrischen Kondensator C in Reihe angeordnet. Hierdurch werden die ferroelektrischen Gesamteigenschaften verschlechtert.
Darüber hinaus zeigt eine bestimmte Art eines ferroelektri­ schen Materials eine spontane Polarisation gegenüber einer spezifischen Kristallachse. Beispielsweise ist eine ferroelektrische Schicht, bei welcher die Richtung einer spontanen Polarisationsachse eines Kristalls der Ober­ flächenrichtung entspricht, in einem Material wie Bleiniobat ausgebildet. Wenn ein Planar-Kondensator der in den Fig. 3A und 3B dargestellten Art unter Verwendung einer solchen ferroelektrischen Schicht erzeugt wird, lassen sich keine ferroelektrischen Eigenschaften erreichen, weil die Richtung der spontanen Polarisation der ferroelektrischen Schicht 313 nicht der Richtung zwischen den Elektroden 310a und 310b entspricht bzw. mit dieser übereinstimmt.
Bei einer ähnlichen, aus der US 4 707 897 bekannten Halbeitervorrichtung der eingangs genannten Art hat ein ferroelektrischer Kondensator eine untere Elektrode, die auf einem Substrat gebildet ist. Eine Isolierschicht ist auf der unteren Elektrode vorgesehen. Mehrere Gräben sind in Dickenrichtung dieser Isolierschicht gebildet. Eine ferroelektrische Schicht ist so auf der Isolierschicht vorgesehen, daß diese ferroelektrische Schicht teilweise in dem Graben versenkt ist. Eine obere Elektrode liegt derart auf der ferroelektrischen Schicht, daß sie der unteren Elektrode gegenüberliegt. Auf diese Weise besteht ein ferroelektrischer Kondensator aus der unteren Elektrode, der Isolierschicht, dem Graben bzw. mehreren Graben, der ferroelektrischen Schicht und der oberen Elektrode. Bei diesem ferroelektrischen Kondensator liegt eine Gleichspannung zwischen der unteren Elektrode und der oberen Elektrode, so daß ein elektrisches Feld im ferroelektrischen Material zwischen der unteren Elektrode und der oberen Elektrode senkrecht zur Oberfläche des Substrates entsteht.
Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem ferroelektrischen Kondensator zu schaffen, der eine große elektrische Ladungsmenge in einer kleinen Fläche zu speichern vermag und der unter Vermeidung einer Reihenschaltung einer parasitären Kapazität gute ferroelektrische Eigenschaften auch dann aufweist, wenn eine ferroelektrische Schicht verwendet wird, bei welcher die Richtung einer spontanen Polarisationsachse der Oberflächenrichtung entspricht.
Diese Aufgabe wird bei einer Halbleitervorrichtung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die in dessen kennzeichnendem Teil enthaltenen Merkmale gelöst.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine graphische Darstellung einer Beziehung zwischen einem elektrischen Feld und der Polarisation einer ferroelektrischen Phase,
Fig. 2 eine graphische Darstellung einer Beziehung zwischen einem elektrischen Feld und der Polarisation einer paraelektrischen Phase,
Fig. 3A eine Aufsicht auf eine Halbleiteranordnung mit einem herkömmlichen Planarkondensator,
Fig. 3B einen Schnitt längs der Linie B-B in Fig. 3A,
Fig. 4 ein Ersatzschaltbild der Halbleiteranordnung nach Fig. 3A,
Fig. 5 eine im Teilschnitt gehaltene perspektivische Dar­ stellung zur Erläuterung der Operation oder Ar­ beitsweise eines ferroelektrischen Kondensators,
Fig. 6A eine Aufsicht auf ein ferroelektrisches Kondensatorarray gemäß Beispiel 1 der Erfindung,
Fig. 6B eine perspektivische Darstellung, im Schnitt längs der Linie B-B in Fig. 6A gesehen,
Fig. 7 eine graphische Darstellung von Hysteresekenn­ linien zwischen einer Spannung und einer elektri­ schen Ladungsmenge des ferroelektrischen Konden­ sators nach Beispiel 1,
Fig. 8 eine graphische Darstellung der Schaltkennlinien des ferroelektrischen Kon­ densators nach Beispiel 1,
Fig. 9A bis 12B Darstellungen zur Erläuterung der Schritte bei der Herstellung eines ferroelektrischen Kon­ densators gemäß Beispiel 2 der Erfindung,
Fig. 13 eine Schnittansicht eines ferroelektrischen Spei­ chers gemäß Beispiel 3 der Erfindung,
Fig. 14 ein Ersatzschaltbild des ferroelektrischen Spei­ chers nach Fig. 13,
Fig. 15 ein Ersatzschaltbild des ferroelektrischen Spei­ chers nach Fig. 13,
Fig. 16A eine Aufsicht auf einen ferroelektrischen Speicher gemäß Beispiel 4 der Erfindung,
Fig. 16B einen Schnitt längs der Linie B-B in Fig. 16A,
Fig. 17 eine Schnittansicht eines ferroelektrischen Spei­ chers gemäß Beispiel 5 der Erfindung,
Fig. 18A bis 18I Schnittansichten zur Veranschaulichung von Schritten bei der Herstellung eines ferro­ elektrischen Speichers gemäß Beispiel 6,
Fig. 19 eine Aufsicht auf die Anordnung nach Fig. 18I,
Fig. 20A eine Aufsicht auf einen ferroelektrischen Speicher gemäß einer Abwandlung von Beispiel 6 der Erfindung,
Fig. 20B einen Schnitt längs der Linie B-B in Fig. 20A,
Fig. 21A eine Aufsicht auf einen ferroelektrischen Speicher gemäß Beispiel 7 der Erfindung,
Fig. 21B einen Schnitt längs der Linie B-B in Fig. 21A,
Fig. 22 ein Ersatzschaltbild des ferroelektrischen Spei­ chers nach Fig. 21A,
Fig. 23A eine Aufsicht zur Erläuterung der Arbeitsweise des ferroelektrischen Speichers ge­ mäß Beispiel 7,
Fig. 23B einen Schnitt längs der Linie B-B in Fig. 23A,
Fig. 24 ein Ersatzschaltbild des ferroelektrischen Spei­ chers gemäß Fig. 23A,
Fig. 25A eine Aufsicht auf einen ferroelektrischen Speicher gemäß Beispiel 8 der Erfindung,
Fig. 25B einen Schnitt längs der Linie B-B in Fig. 25A,
Fig. 26 ein Ersatzschaltbild des ferroelektrischen Spei­ chers nach Fig. 25A,
Fig. 27A eine Aufsicht auf einen ferroelektrischen Speicher gemäß Beispiel 9 der Erfindung,
Fig. 27B einen Schnitt längs der Linie B-B in Fig. 27A,
Fig. 28A bis 28F Schnittansichten zur Verdeutlichung von Schritten bei der Herstellung eines ferroelektri­ schen Speichers gemäß Beispiel 10 der Erfindung,
Fig. 29 eine Aufsicht auf die Anordnung nach Fig. 28A,
Fig. 30 eine Aufsicht auf die Anordnung nach Fig. 28B,
Fig. 31 eine Aufsicht auf die Anordnung nach Fig. 28C,
Fig. 32 eine Aufsicht auf die Anordnung nach Fig. 28D,
Fig. 33 eine Aufsicht auf die Anordnung nach Fig. 28F,
Fig. 34 einen Schnitt längs der Linie X2-X2 in Fig. 33,
Fig. 35 einen Schnitt längs der Linie Y1-Y1 in Fig. 33 und
Fig. 36 einen Schnitt längs der Linie Y2-Y2 in Fig. 33.
Die Fig. 1 bis 4 sind eingangs bereits erläutert worden.
Ein ferroelektrischer Kondensator um­ faßt eine auf einem Substrat erzeugte ferroelektrische Schicht, mehrere in Richtung der Dicke der ferroelektrischen Schicht mit einem dazwischen befindlichen ferroelektrischen Material geformte Gräben sowie in den Gräben ein­ gegrabenen ersten und zweiten Elektroden, die mit dem da­ zwischen liegenden ferroelektrischen Material einander gegenüberliegen.
Beispiele für das Substrat sind ein Glassubstrat und ein Siliziumsubstrat.
Beispiele für das ferroelektrische Material sind Bleizirkonat­ titanat (PZT), Bleilanthanzirkonattitanat (PLZT), Blei­ titanat, Bariumtitanat, Wismuttitanat, Bleiniobat und Strontiumniobat dieser ferroelektrischen Materialien. Ein ferroelektrisches Material mit einer ausreichend über Raum­ temperatur liegenden Curie-Temperatur, d. h. ein ferro­ elektrisches Material, das bei Raumtemperatur eine ferro­ elektrische Phase zeigt, kann als Aufzeichnungsmedium oder -träger eines nichtflüchtigen ferroelektrischen Speichers verwendet werden. Ein ferroelektrisches Material mit einer unterhalb Raumtemperatur liegenden Curie-Temperatur, d. h. ein ferromagnetisches Material, das bei Raumtemperatur eine paraelektrische Phase zeigt, kann als Kondensator für eine Speicherzelle eines DRAMs verwendet werden.
Der Graben kann eine rechteckige oder quadratische Öffnungs­ form aufweisen. Wahlweise kann ein Graben, in den eine der ersten und zweiten Elektroden eingegraben werden soll, eine rahmenartige oder gitterartige Öffnung aufweisen. In letzterem Fall wird ein Graben einer rechteckigen oder quadratischen Öffnungsform im Inneren der rahmenartigen oder gitterartigen Öffnung geformt, und die restliche bzw. andere der ersten und zweiten Elektroden wird im Graben vergraben bzw. in diesen eingelassen.
Beispiele für das Elektrodenmaterial sind Aluminium, poly­ kristallines Silizium, Wolfram, Platin und Gold.
Die ersten und zweiten Elektroden können in die Gräben unter Zwischenfügung eines Isoliermaterials, außer an einem Kontaktabschnitt gegenüber dem ferroelektri­ schen Material, eingegraben werden. Beispiele für das Isoliermaterial sind Siliziumoxid, Siliziumnitrid, Aluminium­ oxid und Magnesiumoxid.
Ein aus z. B. Siliziumoxid, Siliziumnitrid, Aluminiumoxid oder Magnesiumoxid bestehender Isolierfilm kann zwischen das Substrat und die ferroelektrische Schicht eingefügt sein. Wahlweise kann der Isolierfilm auf der ferroelektri­ schen Schicht erzeugt sein.
Die Halbleitervorrichtung weist insbesondere auf:
ein Substrat,
einen auf dem Substrat erzeugten Isolierfilm,
einen ferroelektrischen Kondensator aus einer auf dem Isolierfilm geformten ferroelektrischen Schicht, einer Anzahl von in Richtung der Dicke der ferroelektrischen Schicht mit einem dazwischen befindlichen ferroelektrischen Material ausgebildeten Gräben sowie ersten und zweiten Elektroden, die in den Gräben mit dem dazwischen befind­ lichen ferroelektrischen Material einander gegenüberliegend vergraben oder versenkt sind, und
einen auf dem Substrat erzeugten und mit einer der ersten und zweiten Elektroden des ferroelektrischen Kondensators verbundenen Transistor.
Beispiele für das Substrat sind ein Glassubstrat und ein Siliziumsubstrat.
Beispiele für das Material des Isolierfilms sind Silizium­ oxid, Siliziumnitrid, Aluminiumoxid und Magnesiumoxid (MgO). Besonders bevorzugt wird ein Isolierfilm aus nur Magnesium­ oxid oder mit einer zweilagigen Struktur, bei welcher Siliziumoxid und Magnesiumoxid in dieser Reihenfolge über­ einander angeordnet sind.
Beispiele für den auf dem Substrat geformten Transistor sind ein MIS-Transistor, bestehend aus auf einem Silizium­ substrat erzeugten Source- und Drainzonen, einem auf dem Substrat, einschließlich eines Kanalbereichs zwischen Source- und Drainzonen, geformten Gateisolierfilm und einer auf dem Isolierfilm erzeugten Gateelektrode, sowie ein Dünnschicht-MIS-Transistor, bestehend aus einem Glas­ substrat, einer auf letzterem geformten Halbleiterschicht, auf der Halbleiterschicht erzeugten Source- und Drainzonen, einem auf dem Substrat, einschließlich eines Kanalbereichs zwischen Source- und Drainzonen, ausgebildeten Gateisolier­ film und einer auf dem Isolierfilm erzeugten Gateelektrode.
Der Transistor ist auf die im folgenden beschriebene Weise mit einer der ersten und zweiten Elektroden des ferroelektri­ schen Kondensators verbunden.
  • 1. Der Bodenabschnitt eines der Gräben, in welchen erste und zweite Elektrode vergraben werden sollen, ist durch den ferroelektrischen Film und den Isolierfilm verlängert und erreicht Source- oder Drain­ zone des auf der Oberfläche des Substrats geformten Transistors, um damit die im einen Graben vergrabene Elektrode mit dieser Zone zu verbinden.
  • 2. Im oder auf dem Isolierfilm auf dem Substrat ist eine Verdrahtungsschicht ausgebildet und über ein im Isolier­ film geformtes Kontaktloch mit Source- oder Drainzone des auf dem Substrat erzeugten Transistors verbunden. Außerdem erstreckt sich der Bodenabschnitt eines der Gräben bis an die Oberfläche der Ver­ drahtungsschicht, um damit die in dem einen Graben ver­ grabene Elektrode mit der Verdrahtungsschicht zu ver­ binden.
In der Struktur oder Anordnung, in welcher eine der ersten und zweiten Elektroden des ferroelektrischen Kondensators mit dem Transistor verbunden ist, ist die andere Elektrode mit einer auf der Oberfläche der ferroelektrischen Schicht des Kondensators angeordneten Verdrahtungsschicht verbunden. Wahlweise ist sie mit der Verdrahtungsschicht verbunden, die in oder auf einem Isolierfilm am Substrat erzeugt ist. Eine solche Verdrahtungsschicht kann unmittelbar auf der ferroelektrischen Schicht oder auf dem Isolierfilm erzeugt sein, der auf der ferroelektrischen Schicht geformt ist und aus z. B. Magnesiumoxid oder Siliziumoxid besteht. Wenn eine der ersten und zweiten Elektroden des ferroelektrischen Kondensators mit der an den Transistor angeschlossenen Ver­ drahtungsschicht verbunden ist, ist die andere Elektrode mit der Verdrahtungsschicht verbunden, die auf der Ober­ fläche der ferroelektrischen Schicht des Kondensators an­ geordnet ist.
Eine Halbleitervorrichtung gemäß einer anderen Ausführungs­ form weist insbesondere auf:
ein Substrat,
einen auf dem Substrat erzeugten Isolierfilm, einen ferro­ elektrischen Kondensator aus einer auf dem Isolierfilm ge­ formten ferroelektrischen Schicht, einer Anzahl von in Richtung der Dicke der ferroelektrischen Schicht mit einem dazwischen befindlichen ferroelektrischen Material ausge­ bildeten Gräben sowie ersten und zweiten Elektroden, die abwechselnd so in den Gräben vergraben oder versenkt sind, daß sie mit dem dazwischen befindlichen ferroelektrischen Material einander gegenüberliegen,
einen auf dem Substrat erzeugten und mit der ersten Elektro­ de des ferroelektrischen Kondensators verbundenen Transistor und
eine auf der ferroelektrischen Schicht des ferroelektrischen Kondensators ausgebildete Verdrahtungsschicht zum gemein­ samen Verbinden der zweiten Elektrode(n) des Kondensators.
Für das abwechselnde Vergraben der ersten und zweiten Elektroden in den Gräben, so daß sie einander mit dem dazwischen befindlichen ferroelektrischen Material gegenüberstehen, können folgende Maßnahmen getroffen werden:
  • 1. Quadratische, säulenartige zweite Elektroden werden an vier Seiten einer quadratischen, säulenartigen ersten Elektrode angeordnet;
  • 2. quadratische, säulenartige zweite Elektroden werden auf drei Seiten einer quadratischen, säulenartigen ersten Elektrode angeordnet; oder
  • 3. quadratische, säulenartige erste und zweite Elektroden werden abwechselnd sowohl in Zeilen- als auch in Spalten­ richtung angeordnet.
Da der ferroelektrische Kondensator eine auf einem Substrat erzeugte oder ausgebildete ferro­ elektrische Schicht, mehrere in Richtung der Dicke der ferroelektrischen Schicht mit einem dazwischen befindlichen ferroelektrischen Material ausgebildete Gräben sowie erste und zweite Elektroden, die in Grabenabschnitten mit dem dazwischen befindlichen ferroelektrischen Material gegenüber­ stehend vergraben sind, aufweist, kann er eine große elektrische Ladungsmenge in einer kleinen Fläche speichern. Es sei beispielsweise angenommen, daß ein Kondensator mit einer ferroelektrischen Schicht einer zurückbleibenden Polarisation von 0,3 C/m2 hergestellt wird, um einen Kondensator zu entwerfen, der eine elektri­ sche Ladung von 300 fC zu speichern vermag. In diesem Fall muß eine Elektrodenfläche dieses Kondensators 1,0 µm2 be­ tragen. Zur Realisierung dieser Elektrodenfläche mittels einer herkömmlichen Planarstruktur, bei welcher eine ferroelektrische Schicht lotrecht zwischen Elektroden eingefügt ist, nimmt der Kondensator deshalb, weil eine Elektrode mit einer Oberfläche von z. B. 1,0 × 1,0 µm ge­ formt werden muß, die gleiche Fläche von 1,0 × 1,0 µm ein. Bei einem in Fig. 5 dargestellten ferroelektrischen Kon­ densator sind jedoch eine 2 µm dicke ferroelektrische Schicht 2 auf einem Substrat 1 erzeugt, zwei Gräben 3a und 3b mit jeweils einer Öffnungsfläche von 0,5 × 0,2 µm und einer Tiefe von 2,0 µm mit einem Zwischen­ raum von 0,1 µm dazwischen geformt und in den Gräben 3a und 3b zur Bildung erster und zweiter Elektroden 4a und 4b ein Metall vergraben oder versenkt. Als Ergebnis erreicht eine effektive Elektrodenoberfläche 1,0 µm2. Da bei An­ wendung einer solchen Struktur eine vom Kondensator ein­ genommene oder belegte Fläche 0,5 × 0,5 µm entspricht, kann die Fläche des Kondensators auf 1/4 derjenigen des Kon­ densators der herkömmlichen Planarstruktur mit gleicher Elektrodenoberfläche verkleinert sein.
Da weiterhin in der auf dem Substrat vorgesehenen ferro­ elektrischen Schicht mehrere Gräben in Richtung der Dicke der ferroelektrischen Schicht mit dazwischen liegendem ferroelektrischen Material ausgebildet und die ersten und zweiten Elektroden so in den Gräben vergraben sind, daß sie einander mit dazwischen befindlichem ferroelektrischen Material gegenüberstehen, ist eine parasitäre Kapazität, die bei der Ablagerung der ferroelektrischen Schicht un­ weigerlich durch eine zwischen dieser und der darunter liegenden Schicht entstehende Schicht einer niedrigen Di­ elektrizitätskonstante hervorgerufen wird, zu einer ferro­ elektrischen Kapazität nicht in Reihe geschaltet, sondern dazu parallel geschaltet. Infolgedessen kann ein ferro­ elektrischer Kondensator mit ausgezeichneten ferroelektri­ schen Eigenschaften erreicht werden.
Weiterhin wird ein elektrisches Feld längs der Oberflächenrichtung einer ferroelektrischen Schicht angelegt. Bei Verwendung einer ferroelektrischen Schicht, in welcher die Richtung einer spontanen Polarisationsachse nur der Oberflächenrichtung entspricht, kann daher ein ferroelektrischer Kondensator guter ferroelektrischer Eigenschaften oder Charakteristika realisiert werden.
Da erste und zweite Elektroden unter Zwischenführung eines Isoliermaterials einer niedrigen Dielektrizitätskonstante in den Gräben vergraben sind, kann eine elektrische Trennung durch das Isolier­ material zwischen den Kondensatoren sowie zwischen dem Kondensator und der Verdrahtungsschicht erzielt werden. Infolgedessen kann ein Kondensatorarray realisiert werden, bei dem ein Fehlbetrieb minimiert ist und das eine kurze, durch Streukapazität hervorgerufene Verzögerungszeit auf­ weist, indem eine große Zahl von Kondensatoren auf einem einzigen Substrat angeordnet und in diesem integriert werden. Da nämlich die Seiten- und Bodenflächen, mit Aus­ nahme der Oberseite und der gegenüberliegenden Seiten, der Elektrode in das Isoliermaterial eingegraben sind, kann ein Bereich auf dem Isoliermaterial als Verdrahtungs­ schichtbereich benutzt werden. In diesem Fall ist eine der ersten und zweiten Elektroden des Kondensators an der Isolierschicht herausgeführt, so daß sie eine Verdrahtungsschicht bildet, die zusammen mit einer ähnli­ chen herausgeführten Elektrode eines anderen Kondensators als Sammelelektrode dient.
Wenn eine den ferroelektrischen Kondensator bildende ferro­ elektrische Schicht eine große Menge an Verunreinigungen oder Fremdatomen eines Alkalimetalls, wie Na oder K, oder eines Schwermetals, wie Fe oder Cu, oder aber Kristall­ gitterdefekte enthält, ändern sich nicht nur die anfäng­ lichen Charakteristika (Dielektrizitätskonstante und E-P- Hysteresecharakteristika), vielmehr können sich auch im Betrieb Fremdatome oder Defekte durch Diffusion oder Drift leicht als mobile Ionen verlagern. Als Ergebnis tritt eine zeitabhängige Verschlechterung der dielektri­ schen und der ferroelektrischen Eigenschaften unter Beeinträchtigung der Zuverlässigkeit des ferroelektrischen Materials auf. Außerdem erzeugen Verunreinigungen oder Fremdatome, die in Form einer festen Lösung an Gitterpositionen oder Gitterzwischenplätzen in einem Kristall des ferroelektrischen Materials vorhanden sind, einen Verunreinigungs- oder Fremdatompegel in einem verbotenen Band des ferroelektri­ schen Materials, und sie dienen als Zentren für Elektronenlochrekombination. Als Ergebnis erhöht sich ein Streu- oder Ableitstrom des ferroelektrischen Kondensators.
Da beim ferroelektrischen Kondensator mit der herkömmlichen Planarstruktur gemäß den Fig. 3A und 3B die ersten und zweiten Elektroden an Ober- und Unterseite der ferroelektri­ schen Schicht angeordnet sind, können sich die Fremdatome oder Kristalldefekte leicht in den Grenzflächen zwischen der ferroelektrischen Schicht und den Elektroden verteilen. Als Ergebnis kann ein durch Glühen bewirktes Gettern die dielektrischen Eigenschaften sowie die ferroelektrischen Eigenschaften des ferroelektrischen Kondensators ver­ schlechtern.
Wenn dagegen beim vorliegenden ferroelektrischen Kondensator der aus Siliziumoxid oder dergleichen bestehende Isolierfilm an der Unterseite oder an Ober- und Unterseite der ferroelektrischen Schicht geformt wird und das Glühen in einer gewünschten Atmosphäre bei einer vorbestimmten Temperatur erfolgt, können Fremdatome oder Kristalldefekte in der ferroelektrischen Schicht in einer Grenzfläche zwi­ schen der ferroelektrischen Schicht und dem Isolierfilm oder im Isolierfilm verteilt werden. Beim ferroelektrischen Kondensator sind mehrere Gräben in Rich­ tung der Dicke der ferroelektrischen Schicht geformt und erste und zweite Elektroden in den Gräben vergraben, wobei ein elektrisches Feld zwischen die ersten und zweiten Elektroden in Oberflächenrichtung der ferro­ elektrischen Schicht angelegt wird. Da infolgedessen die in der Grenzfläche zwischen der ferroelektrischen Schicht und der Isolierschicht verteilten Fremdatome oder Verun­ reinigungen oder Defekte daran gehindert werden, als mobile Ionen in die ferroelektrische Schicht zwischen den Elektroden zu diffundieren oder zu driften, kann ein ferroelektrischer Kondensator guter dielektrischer Eigen­ schaften und ferroelektrischer Eigenschaften realisiert werden.
Die vorliegende Halbleitervorrichtung umfaßt insbesondere ein Substrat, eine auf letzterem erzeugte Isolierschicht, einen ferroelektrischen Kondensator, gebildet durch eine auf dem Isolierfilm erzeugte ferroelektrische Schicht, mehrere unter Zwischenfügung eines ferroelektrischen Materials in Richtung der Dicke der ferroelektrischen Schicht ge­ formte Gräben sowie erste und zweite Elektroden, die mit dazwischen befindlichem ferroelektrischen Material in den Gräben vergraben sind, und einen auf dem Substrat erzeugten und mit einer der ersten und zweiten Elektroden verbundenen Transistor. Aufgrund dieser Ausge­ staltung gewährleistet die vorliegende Halbleitervorrichtung die nachstehend angegebenen ausgezeichneten Eigenschaften.
  • 1. Es kann ein hochintegrierter DRAM oder ferroelektrischer Speicher realisiert werden, bei dem eine große Zahl von ferroelektrischen Kondensatoren auf einem einzigen Substrat angeordnet sind. In diesem DRAM oder ferro­ elektrischen Speicher sind Speicherzellen in einer Matrixform angeordnet. Jede Speicherzelle ist durch einen oder zwei Kondensatoren und einen oder zwei auf einem Siliziumsubstrat erzeugte Transistoren gebildet. Eine erste Elektrode des ferroelektrischen Kondensators ist mit dem Transistor auf dem Substrat verbunden, während seine zweite Elektrode mit einer gemeinsamen oder Sammelverdrahtungsschicht verbunden ist. Bei einer solchen Vorrichtung sind eine Gateelektrode des Transistors mit einer Wortleitung in Y-Richtung und die erste Elektrode des ferroelektrischen Kondensators über einen Transistor mit einer Bitleitung in X-Richtung verbunden, um spezifische Wort- und Bitleitungen anzu­ wählen und damit einen Zugriff zu einer spezifischen Speicherzelle herzustellen.
  • 2. Durch Verbindung der ersten Elektrode des ferroelektri­ schen Kondensators mit Source- oder Drainzone des auf dem Substrat erzeugten Transistors kann auf die Aus­ bildung einer Verdrahtungsschicht auf der Oberfläche der ferroelektrischen Schicht verzichtet werden, und die Länge der Verdrahtungsschicht kann verkürzt sein. Die zweite Elektrode ist von einer Verdrahtungsschicht auf einem oberen Abschnitt der ferroelektrischen Schicht oder im Isolierfilm oder aber zwischen Isolierfilm und ferroelektrischer Schicht herausgeführt. Die mit einer Sammelverdrahtungsschicht verbundenen zweiten Elektroden können in ferroelektrischen Konden­ satoren, die nur in der gleichen Zeile oder Spalte an­ geordnet sind, oder in allen der angeordneten ferro­ elektrischen Kondensatoren geformt sein. Bei der ersteren Verdrahtungsschichtanordnung kann die mit den zweiten Elektroden verbundene gemeinsame Verdrah­ tungsschicht z. B. als Ansteuer- oder Treiberleitung eines ferroelektrischen Speichers benutzt werden. Bei der letzteren Anordnung kann die mit der zweiten Elektrode verbundene gemeinsame Verdrahtungsschicht z. B. als Plattenleitung eines DRAMs benutzt werden. Durch Verwendung dieser Verdrahtungsschichtstrukturen läßt sich mithin ein hochintegrierter DRAM oder ferroelektrischer Speicher realisieren, in welchem ferroelektrische Kondensatoren aufweisende Speicherzellen integriert sind.
  • 3. Wenn auf der Oberseite der ferroelektrischen Schicht eine Verdrahtungsschicht ausgebildet und mit einer der ersten und zweiten Elektroden verbunden, das obere Ende einer Elektrode vom ferroelektrischen Material hoch­ gezogen und die Elektrode selbst zur Bildung einer das ferroelektrische Material überkreuzenden Verdrahtungs­ schicht benutzt wird, oder wenn das obere Ende der Elektrode die ferroelektrische Schicht bedeckend aus­ gebildet wird, tritt eine elektrische Feldkonzentration an einem Abschnitt der Verdrahtungsschicht oder derglei­ chen auf, welcher die Oberfläche der ferroelektrischen Schicht nahe der Elektrode bedeckt, wenn über die Ver­ drahtungsschicht eine Spannung an die ferroelektrische Schicht angelegt wird. In diesem Fall kann die elektri­ sche Feldkonzentration dadurch vermieden werden, daß auf der Oberseite der ferroelektrischen Schicht ein Isolierfilm einer niedrigen Dielektrizitätskonstante angeordnet wird.
Die Halbleitervorrichtung umfaßt insbesondere ein Substrat, einen auf letzterem geform­ ten Isolierfilm, einen ferroelektrische Kondensator, ge­ bildet durch eine auf dem Isolierfilm erzeugte ferro­ elektrische Schicht, eine Anzahl von unter Zwischenfügung eines ferroelektrischen Materials in Richtung der Dicke der ferroelektrischen Schicht geformten Gräben sowie erste und zweite Elektroden, die mit dazwischen befind­ lichem ferroelektrischen Material in den Gräben vergraben sind, einen auf dem Substrat erzeugten und mit der ersten Elektrode des ferroelektrischen Kondensators verbundenen Transistor sowie eine auf der ferroelektrischen Schicht des ferroelektrischen Kondensators ausgebildete Verdrahtungsschicht zum gemeinsamen Verbinden der zweiten Elektrode des Kondensators. Da somit auf diese Weise mindestens zwei zweite Elektroden der ersten Elektrode gegenüberstehend angeordnet sein können, kann der ferroelektrische Kondensator mindestens zwei Kapazitäten gegenüber der ersten Elektrode aufweisen. Außerdem kann dabei ein Übersprechen zwischen den ersten Elektroden durch die dazwischen angeordnete zweite Elektrode unterdrückt werden. Als Ergebnis kann ein ferroelektrischer Speicher mit kompakten ferroelektrischen Kondensatoren, die eine hohe Integrationsdichte und hohe Zuverlässigkeit aufweisen, realisiert werden.
Im folgenden ist die Erfindung anhand von Beispielen näher beschrieben.
Beispiel 1
Die Fig. 6A und 6B veranschaulichen ein ferroelektrisches Kondensatorarray in Aufsicht bzw. in perspektivischer Dar­ stellung im Schnitt längs der Linie B-B in Fig. 6A. Die Anordnung nach den Fig. 6A und 6B weist ein Siliziumsubstrat 11 auf, auf dessen Oberfläche ein Siliziumoxidfilm 12 auf­ getragen ist, der durch z. B. thermische Oxidation zum Aufwachsen gebracht worden ist. Eine z. B. nach dem CVD-Verfahren niedergeschlagene und als Isolierfilm dienen­ de, 500 nm dicke MgO-Pufferschicht 13 ist auf den Silizium­ oxidfilm 12 aufgebracht. Diese Pufferschicht 13 hindert Pb o. dgl. in einer noch zu beschreibenden ferroelektrischen Schicht an einem Diffundieren in das Substrat 11 oder einem Reagieren damit während eines Herstellungsprozesses. Eine 2 µm dicke ferroelektrische Schicht 14 aus Bleizirkonat­ titanat ist durch z. B. Hochfrequenz-Zerstäubung auf die Pufferschicht 13 aufgebracht. Diese ferroelektrische Schicht 14 wird durch Hochfrequenz-Zerstäubung bei 600°C unter Verwendung eines Keramik-Targets mit der Zusammen­ setzung Pb(Zr0,52 Ti0,48)O3 erzeugt.
In der ferroelektrischen Schicht 14 sind mit einem Abstand von etwa 0,5 µm zwei rechteckige, säulenförmige Gräben 15a und 15b einer Länge von 1,0 µm, einer Breite von 0,5 µm und einer Tiefe von 2 µm ausgebildet. In der ferroelektrischen Schicht 14 sind dabei zahlreiche Paare (z. B. 500 Paare) von Gräben 15a und 15b ausgebildet. Die Gräben 15a und 15b werden nach einem lithographischen Ver­ fahren mit Ionenätzung unter Verwendung eines reaktiven Gases auf Chlorbasis erzeugt. In die Gräben 15a und 15b sind erste und zweite Elektroden 16a bzw. 16b aus metalli­ schem Wolfram eingelassen, wobei diese Elektroden 16a und 16b nach einem CVD-Verfahren unter Reduzierung von z. B. Wolframhexafluorid durch gasförmigen Wasserstoff geformt werden. Auf der ferroelektrischen Schicht 14 sind Al-Ver­ drahtungsschichten 17a und 17b geformt. Die Enden der Verdrahtungsschichten 17a und 17b sind mit mehreren Paaren der an der Oberfläche der ferroelektrischen Schicht 14 freiliegenden ersten und zweiten Elektroden 16a und 16b verbunden, während ihre anderen Enden gemeinsam mit einer einzigen Verdrahtungsschicht verbunden bzw. mit dieser zu­ sammengeschaltet sind.
Da beim oben beschriebenen Kondensatorarray eine Vielzahl von Kondensatoren, von denen jeweils erste und zweite Elektroden 16a bzw. 16b in zwei Gräben 15a bzw. 15b unter Zwischenfügung eines zwischen den Gräben 15a und 15b be­ findlichen Abschnitts der ferroelektrischen Schicht 14 eingelassen sind, auf der ferroelektrischen Schicht 14 angeordnet sind, kann eine große elektrische Ladungsmenge in einer kleinen Fläche gespeichert werden.
Bei Anlegung einer Spannung über erste und zweite Elektro­ den 16a und 16b unter Benutzung der gemeinsamen Verdrah­ tungsschichten 17a und 17b im Kondensatorarray mit der beschriebenen Anordnung wurde eine Hysteresecharakteristik zwischen einer Spannung und einer elektrischen Ladungsmenge gemäß Fig. 7 ermittelt. Fig. 7 zeigt, daß ein durch die ersten und zweiten Elektroden 16a und 16b sowie den zwischen den Elektroden 16a und 16b liegenden Abschnitt der ferroelektrischen Schicht 14 ge­ bildeter Kondensator Speichereigenschaften besitzt.
Außerdem wurden Rechteckwellenimpulse zwischen erste und zweite Elektroden 16a bzw. 16b des Kondensators angelegt, um einen über den Kondensator fließenden Einschwingstrom zu beobachten. Dabei wurde eine in Fig. 8 dargestellte Schaltcharakteristik ermittelt. In Fig. 8 bedeuten:
A = Wellenform der angelegten Spannung, B1 = invertierte Stromwellenform und B2 = nicht-invertierte Stromwellenform. Fig. 8 veranschaulicht außerdem, daß jeder Kondensator nach Beispiel 1 Speichereigenschaften besitzt und eine für Polarisationsumkehrung erforderliche Zeit etwa 10 ns beträgt.
Beispiel 2
Beispiel 2 richtet sich auf ein ferro­ elektrisches Kondensatorarray, das im folgenden anhand der Fertigungsschritte gemäß den Fig. 9A bis 12B be­ schrieben werden wird.
Zunächst wird ein Siliziumsubstrat 41 thermisch oxidiert, um auf seiner Oberfläche einen Siliziumoxidfilm 42 aufwachsen zu lassen, worauf nach einem CVD- Verfahren eine 500 nm dicke MgO-Pufferschicht 43 als Isolierfilm auf dem Siliziumoxidfilm 42 niedergeschlagen wird. Danach wird ein Keramik-Target der Zusammensetzung Pb(Zr0,52 Ti0,48)O3 für die Durchführung einer Hochfrequenz- Zerstäubung bei 600°C auf der Pufferschicht 43 benutzt, um eine 2,5 µm dicke, aus Bleizirkonattitanat bestehende ferroelektrische Schicht 44 auf der Pufferschicht 43 ab­ zulagern. Hierauf wird die ferroelektrische Schicht 44 selektiv nach einem lithographischen Verfahren mit Ionen­ ätzung unter Verwendung eines reaktiven Gases auf Chlor­ basis geätzt, um einen rahmenartigen Graben 45 einer Breite von 1 µm und einer Tiefe von 2 µm auszubilden und dabei eine Rechtecksäule 46 gemäß den Fig. 9A und 9B zu formen.
Gemäß den Fig. 10A und 10B wird nach einem Plasma-CVD- Verfahren unter Verwendung von SiH4 und N2O als Lieferanten­ gase ein Plasma-SiO2-Film 47 auf der ferroelektrischen Schicht 44, einschließlich des rahmenartigen Grabens 45, niedergeschlagen.
Anschließend werden Abschnitte des Plasma-SiO2-Films 47 und der Rechtecksäule 46 aus einem ferroelektrischen Material nach einem lithographischen Verfahren mit Ionen­ ätzung unter Verwendung eines reaktiven Gases auf Chlor­ basis selektiv geätzt, um dadurch zahlreiche Paare (z. B. 500 Paare) von Gräben 48a und 48b jeweils einer Breite von 0,5 µm, einer Länge von 1,0 µm und einer Tiefe von 1,8 µm auszubilden (vgl. Fig. 11A und 11B).
Aus metallischem Wolfram bestehende erste und zweite Elektroden 49a und 49b werden nach einem CVD-Verfahren zum Reduzieren von Wolframhexafluorid durch gasförmigen Wasserstoff in jedem Paar der Gräben 48a und 48b ver­ graben. Anschließend wird ein Al-Film auf der Gesamtoberfläche des Plasma-SiO2-Films 47 abgelagert und zur Bildung von Al-Verdrahtungsschichten 50a und 50b gemustert (vgl. Fig. 12A und 12B). Die einen Enden dieser Verdrahtungsschichten 50a und 50b werden mit einer Anzahl von Paaren der ersten und zweiten Elektroden 49a bzw. 49b, die an der Oberfläche des Plasma-SiO2-Films 47 freilie­ gen, verbunden, während ihre anderen Enden mit gemein­ samen Verdrahtungsschichten 51a, 51b verbunden werden.
Da bei dem oben beschriebenen ferroelektrischen Kondensator­ array zahlreiche Kondensatoren, bei denen erste und zweite Elektroden 49a bzw. 49b in den Gräben 48a bzw. 48b ver­ graben sind und zwischen sich einen Ab­ schnitt der zwischen den Gräben 48a und 48b gelegenen ferroelektrischen Schicht 44 einschließen, auf der ferroelektrischen Schicht 44 angeordnet sind, kann eine große elektrische Ladungsmenge in einer kleinen Fläche gespeichert werden.
Wenn bei dem beschriebenen ferroelektrischen Kondensator­ array über die Sammel-Verdrahtungsschich­ ten 51a und 51b eine Spannung über die ersten und zweiten Elektroden 49a bzw. 49b angelegt wird, können die Hysterese­ charakteristika zwischen einer Spannung und einer elektri­ schen Ladung bestimmt werden, wie sie vorstehend anhand von Fig. 7 beschrieben worden sind; damit wird bestätigt, daß jeder Kondensator Speichereigen­ schaften aufweist. Wenn außerdem Rechteckwellenimpulse zwischen die ersten und zweiten Elektroden 49a bzw. 49b des Kondensators angelegt werden, um einen über den Kondensator fließenden Einschwingstrom zu beobachten, läßt sich die vorher anhand von Fig. 8 beschriebene Schaltcharakteristik ermitteln. Damit wird bestätigt, daß jeder Kondensator Speichereigenschaften besitzt und eine für Polarisationsumkehrung nötige Zeit etwa 10 ns beträgt.
Beispiel 3
Fig. 13 zeigt einen Schnitt durch einen ferroelektrischen Speicher mit einer Anzahl von ferroelektrischen Kondensa­ toren gemäß Beispiel 3. Fig. 13 veranschaulicht ein Siliziumsubstrat 21, z. B. des p-Typs; auf der Oberfläche des Substrats 21 ist ein Feldoxidfilm 22 zur elektrischen Trennung eines Elementbereichs ausgebildet. Auf der vom Feldoxidfilm 22 umgebenen Oberfläche des Substrats 21 sind n+-Source- und -Drainzonen 23 bzw. 24 unter elektrischer Isolierung voneinander geformt. Auf dem Substrat 21 mit einem Kanalbereich zwischen Source- und Drainzonen 23 bzw. 24 ist ein Gateoxidfilm 25 ausgebildet, auf welchem eine z. B. aus polykristallinem Silizium be­ stehende Gateelektrode 26 erzeugt ist. Die Source- und Drainzonen 23 bzw. 24, der Gateoxidfilm 25 und die Gate­ elektrode 26 bilden einen MOS-Transistor. Eine erste, z. B. aus SiO2 bestehende isolierende Zwischenschicht 27 ist auf die Gesamtoberfläche des Substrats 21, einschließ­ lich des Feldoxidfilms 22 und der Gateelektrode 26, auf­ getragen. In der isolierenden Zwischenschicht 27 sind an Stellen entsprechend Abschnitten von Source- und Drain­ zonen 23 bzw. 24 Kontaktlöcher 28 geformt. Aus poly­ kristallinem Silizium bestehende Source- und Drainelektroden 29 bzw. 30 sind auf der isolierenden Zwischenschicht 27 ausgebildet und über die Kontaktlöcher 28 mit den Source- und Drainzonen 23 bzw. 24 verbunden.
Eine aus z. B. SiO2 bestehende zweite isolierende Zwischen­ schicht 31 ist auf die isolierende Zwischenschicht 27 so­ wie die Source- und Drainelektroden 29 und 30 aufgetragen. Auf der isolierenden Zwischenschicht 31 befindet sich eine 500 nm dicke MgO-Pufferschicht 32, die z. B. nach einem CVD-Verfahren abgelagert worden ist und als Isolierfilm dient. Auf die Pufferschicht 32 ist eine aus z. B. 2 µm dickem Bleizirkonattitanat bestehende ferroelektrische Schicht 33 aufgebracht. In der ferroelektrischen Schicht 33 sind in einem Abstand von etwa 0,5 µm ein die Oberfläche der Drainelektrode 30 über die Pufferschicht 32 und die zweite isolierende Zwischenschicht 31 erreichender recht­ eckiger Graben 34a und ein die Oberfläche der Puffer­ schicht 32 erreichender rechteckiger Graben 34b ausge­ bildet. Die Gräben 34a, 34b besitzen jeweils eine Länge von 1,0 µm und eine Breite von 0,5 µm. In der ferroelektri­ schen Schicht 33 sind dabei zahlreiche Paare von Gräben 34a und 34b geformt. In den Gräben 34a und 34b sind erste bzw. zweite Elektroden 35a bzw. 35b aus metallischem Wolfram vergraben. Die erste Elektrode 35a ist unmittelbar mit der Drainelektrode 30 unter der ferroelektrischen Schicht 33 verbunden. Auf der ferroelektrischen Schicht 33 ist eine Al- Verdrahtungsschicht 36 ausgebildet, deren eine Enden mit den zweiten Elektroden 35b einer Anzahl von Paaren von an der Oberfläche der ferroelektrischen Schicht 33 in Spaltenrichtung freiliegenden Elektroden verbunden sind. Bei dieser Verdrahtungsschichtanordnung sind die ersten Elektroden 35a jeweils mit der Drainzone 24 der auf dem Substrat 21 erzeugten MIS-Transistoren verbunden, während die zweiten Elektroden 35b jeweils mit den Verdrahtungs­ schichten 36 auf der Oberfläche der ferroelektrischen Schicht 33 verbunden sind. Ein solcher ferroelektrischer Speicher läßt sich durch ein Ersatzschaltbild gemäß Fig. 14 darstellen, in welchem bedeuten: Tr = ein durch die Source- und Drainzonen 23 bzw. 24, den Gateoxidfilm 25 und die Gateelektrode 26 gebildeter MOS-Transistor, C = ein durch die ersten und zweiten Elektroden 35a bzw. 35b und einen Teil der dazwischen eingefügten ferroelektrischen Schicht 33 gebildeter ferroelektrischer Kondensator, B = eine an die Sourceelektrode 29 angeschlossene Bit­ leitung, W = eine an die Gateelektrode 26 des Transistors Tr angeschlossene Wortleitung und D = eine Treiberleitung oder Plattenleitung als Verdrahtungsschicht 36.
Da bei dieser Anordnung zahlreiche Kondensatoren, von denen jeweils die ersten und zweiten Elektroden 35a bzw. 35b in den Gräben 34a bzw. 34b in der ferroelektrischen Schicht 33 unter Einschluß des zwischen den Gräben 34a und 34b befindlichen Abschnitts der ferroelektrischen Schicht 33 vergraben sind, auf der ferroelektrischen Schicht 33 angeordnet sind, kann eine große elektrische Ladungsmenge in einer kleinen Fläche gespeichert werden. Da außerdem die erste Elektrode 35a mit der Drainelektrode 30 verbunden ist, die unter der ferroelektrischen Schicht 33 angeordnet und ihrerseits mit der Drainzone 24 des Siliziumsubstrats 21 verbunden ist, kann auf eine Aus­ bildung einer Verdrahtungsschicht auf der Oberfläche der ferroelektrischen Schicht 33 verzichtet werden, und die Länge der Verdrahtungsschicht kann verkürzt sein. Durch Anwendung dieser Elektroden- und Verdrahtungsschicht­ strukturen eines Kondensators kann somit ein ferroelektri­ scher Speicher realisiert werden, bei dem Speicherzellen mit ferroelektrischen Kondensatoren mit hoher Dichte inte­ griert sind.
Wenn weiterhin auf dem Siliziumsubstrat 21 des beschriebenen ferroelektrischen Speichers eine periphere Schaltung ge­ formt wird, kann Information in einen beliebigen einer Vielzahl von in einem Matrixmuster angeordneten Speicher­ zellen eingeschrieben und daraus ausgelesen und gespei­ chert werden.
In einer Grenzfläche zwischen der ferroelektrischen Schicht 33 und der darunter liegenden Pufferschicht 32 entsteht unvermeidlich eine Schicht einer niedrigen Dielektrizitätskonstante. Bei dieser Anordnung, bei wel­ cher die Schicht einer niedrigen Dielektrizitätskonstante in der Grenzfläche zwischen der ferroelektrischen Schicht 33 und der Pufferschicht 32 entsteht, sind die rechteckigen Gräben 34a und 34b durch die Grenzfläche zwischen der ferroelektrischen Schicht 33 und der Pufferschicht 32 hindurch ausgebildet, wobei die ersten und zweiten Elektroden 35a bzw. 35b in diesen Gräben 34a bzw. 34b vergraben sind, so daß die Elektroden 35a und 35b der Schicht niedriger Dielektrizitätskonstante lotrecht oder nahezu lotrecht gegenüberstehen. Infolgedessen ist, wie im Ersatzschaltbild gemäß Fig. 15 gezeigt, eine durch die Schicht niedriger Dielektrizitätskonstante hervorgerufene parasitäre Kapazität C' zum ferroelektrischen Kondensator C parallelgeschaltet. Da somit eine Reihenverbindung einer parasitären Kapazität, wie beim ferroelektrischen Konden­ sator des herkömmlichen Planartyps gemäß den Fig. 3A und 3B, vermieden werden kann, kann ein ferroelektrischer Kondensa­ tor mit ausgezeichneter ferroelektrischer Charakteristik gewährleistet werden. Die gleiche Wirkung kann auf ähn­ liche Weise bei einem ferroelektrischen Kondensator erzielt werden, bei welchem erste und zweite Elektroden, wie in Beispiel 1 oder 2, an eine Grenzfläche zwischen einer Pufferschicht und einer ferroelektrischen Schicht heran­ reichen.
Beispiel 4
Die Fig. 16A und 16B veranschaulichen in Aufsicht bzw. im Schnitt einen ferroelektrischen Speicher mit einem ferro­ elektrischen Kondensator gemäß Beispiel 4. In den Fig. 16A und 16B ist ein Siliziumsubstrat 61 z. B. des p-Typs dar­ gestellt; auf der Oberfläche des Substrats 61 ist ein Feldoxidfilm 62 zum elektrischen Trennen eines Elementbereichs ausgebildet. Auf der vom Feldoxid­ film 62 umgebenen Oberfläche des Substrats 61 sind n+- Source- und -Drainzonen 63 bzw. 64 unter elektrischer Isolierung bzw. Trennung voneinander erzeugt. Auf dem Substrat 61 einschließlich eines zwischen den Source- und Drainzonen 63 bzw. 64 gebildeten Kanalbereichs, ist ein Gateoxidfilm 65 ausgebildet, auf welchem eine aus z. B. polykristallinem Silizium bestehende Gateelektrode 66 er­ zeugt ist. Die Source- und Drainzonen 63 bzw. 64, der Gateoxidfilm 65 und die Gateelektrode 66 bilden einen MOS- Transistor. Eine aus z. B. SiO2 bestehende isolierende Zwischenschicht 67 ist auf die Gesamtoberfläche des Substrats 61, einschließlich Feldoxidfilm 62 und Gate­ elektrode 66, aufgebracht. Auf die isolierende Zwischen­ schicht 67 ist eine MgO-Pufferschicht 68 als Isolierfilm aufgetragen. Auf der Pufferschicht 68 befindet sich eine z. B. aus Bleizirkonattitanat bestehende ferroelektrische Schicht 69. Von der Oberfläche der ferroelektrischen Schicht 69 bis zur Drainzone 64 des Substrats 61 ist durch die Pufferschicht 68 und die isolierende Zwischenschicht 67 hindurch ein rechteckiger Graben 70a geformt, in welchem eine aus metallischem Wolfram bestehende erste Elektrode 71a vergraben ist. Es ist darauf hinzuweisen, daß durch Ätzbehandlung das obere Ende der ersten Elektrode 71 so geformt worden ist, daß sie unter Bildung eines Überhangs 72 die Oberfläche der ferroelektrischen Schicht 69 überlappt. Auf die ferroelektrische Schicht 69 ist eine aus einem niedrigschmelzenden Glas bestehende Isolierschicht 73 auf­ getragen. Von der Oberfläche der Isolierschicht 73 zur Oberfläche der Pufferschicht 68 ist durch die ferroelektri­ sche Schicht 69 hindurch ein rechteckiger Graben 70b ge­ formt, in welchem eine zweite Elektrode 71b aus metalli­ schem Wolfram vergraben ist. Das obere Ende der zweiten Elektrode 71b ragt über die Isolierschicht 73 hinaus und ist materialeinheitlich mit einer in derselben Richtung wie die Gateelektrode 66 verlaufenden Verdrahtungsschicht 74 durch entsprechende Musterung des metallischen Wolframs als Elektrodenbildungsmaterial verbunden.
Da bei dieser Anordnung auf der ferroelektrischen Schicht 69 eine Anzahl von Kondensatoren vorgesehen sind, bei denen jeweils die ersten und zweiten Elektroden 71a und 71b in in der ferroelektrischen Schicht 69 ausgebildeten Gräben 70a bzw. 70b so vergraben sind, daß sie zwischen sich einen zwischen den Gräben 70a und 70b befindlichen Abschnitt der ferroelektrischen Schicht 69 einschließen, kann eine große elektrische Ladungsmenge in einer kleinen Fläche gespeichert werden. Da außerdem die erste Elektrode 71a unmittelbar mit der Drainzone 64 des auf dem Siliziumsubstrat 61 er­ zeugten MOS-Transistors verbunden ist, kann auf eine Aus­ bildung einer Verdrahtungsschicht auf der Oberfläche der ferroelektrischen Schicht 69 verzichtet werden und die Länge der Verdrahtungsschicht verkürzt sein. Durch Anwendung dieser Elektroden- und Transistorausbildung eines Konden­ sators kann somit ein ferroelektrischer Speicher realisiert werden, bei dem die ferroelektrische Kondensatoren auf­ weisenden Speicherzellen mit hoher Dichte integriert sind.
Wenn weiterhin auf dem Siliziumsubstrat 61 dieses ferro­ elektrischen Speichers eine periphere Schaltung vorgesehen wird, kann Information in eine beliebige einer Anzahl von in Matrixform angeordneten Speicherzellen eingeschrieben und aus ihr ausgelesen und auch gespeichert werden.
Da außerdem der Bodenabschnitt der zweiten Elektrode 71b an der Oberfläche der Pufferschicht 68 endet, kann eine Verdrahtungsschicht in einem Bereich der isolierenden Zwischenschicht 67 unter der Pufferschicht 68 angeordnet sein. Als Ergebnis kann ein ferroelektrischer Speicher mit einer mehrlagigen Verdrahtungsstruktur hoher Integrationsdichte realisiert werden.
Beispiel 5
Fig. 17 ist eine Schnittansicht eines einen ferroelektrischen Kondensator aufweisenden ferroelektrischen Speichers gemäß Beispiel 5. Dabei sind den Teilen von Fig. 16A und 16B ent­ sprechende Teile mit den gleichen Bezugsziffern wie vor­ her bezeichnet und daher nicht mehr im einzelnen erläutert. Beim ferroelektrischen Kondensator gemäß Beispiel 5 ist ein weiterer Isolierfilm 75 aus z. B. MgO auf eine ferro­ elektrische Schicht 69 aufgetragen; weiterhin sind ein rechteckiger Graben 70a von der Oberfläche des Isolierfilms 75 her über eine Pufferschicht 68 und eine isolierende Zwischenschicht 67 bis zu einer Drainzone 64 eines Siliziumsubstrats 61 ausgebildet und eine aus metallischem Wolfram bestehende erste Elektrode 71a im Graben 70a ver­ graben. Das obere Ende der ersten Elektrode 71a ist durch Ätzbearbeitung so ausgebildet worden, daß es die Oberfläche des Isolierfilms 75 mit einem Überhang 72 überlappt.
Wenn bei dieser Anordnung mittels eines Transistors und einer auf dem Siliziumsubstrat 61 ausgebildeten Ver­ drahtungsschicht 74 eine Spannung über die erste Elektrode 71a und eine zweite Elektrode 71b angelegt wird, kann eine elektrische Feldkonzentration zur ferroelektrischen Schicht 69 am Überhang 72 der ersten Elektrode 71a unter­ drückt werden.
Wenn nämlich der die Oberfläche der ferroelektrischen Schicht 69 überlappende Überhang 72 am oberen Ende der ersten Elektrode 71a auf die in Verbindung mit Beispiel 4 beschriebene Weise durch Ätzbehandlung ausgebildet wird, tritt eine elektrische Feldkonzentration zur ferroelektrischen Schicht 69 am Überhang 72 der ersten Elektrode 71a auf, und ein an die ferroelektrische Schicht 69 anzulegendes elektrisches Feld wird ungleichmäßig, wenn über erste und zweite Elektroden 71a bzw. 71b eine Spannung angelegt wird. Die elektrische Feldkonzentration zur ferroelektrischen Schicht 69 setzt die Aushaltespannung des Kondensators herab, während das ungleichmäßige elektri­ sche Feld die Stabilität der Schwellenwertspannung, bei welcher sich die spontane Polarisation des ferroelektrischen Kondensators umkehrt, herabsetzt, wodurch der Einsatz des ferroelektrischen Kondensators als Speicher beeinträchtigt wird. Da jedoch gemäß Beispiel 5 die ferroelektrische Schicht 69 weiterhin mit dem Isolierfilm 75 bedeckt und der Überhang 72 der ersten Elektrode 71a auf dem Isolier­ film 75 angeordnet ist, kann die elektrische Feldkonzentra­ tion zur ferroelektrischen Schicht 69 an der Stelle des Überhangs 72 unterdrückt und damit ein gleichmäßiges elektrisches Feld der ferroelektrischen Schicht 69 aufge­ prägt werden. Infolgedessen kann ein ferroelektrischer Speicher mit einem ferroelektrischen Kondensator mit aus­ gezeichneter Aushaltespannung und ausgezeichneten ferro­ elektrischen Eigenschaften gewährleistet werden. Anhand von Versuchen wurde aufge­ zeigt, daß die Aushaltespannung des ferroelektrischen Kondensators nach Beispiel 5 im Vergleich zum Kondensator gemäß Beispiel 4 um etwa das 1,3- bis 1,6-fache verbessert ist.
Beispiel 6
Beispiel 6 bezieht sich auf einen ferroelektrischen Speicher mit einem ferroelektrischen Kondensator. Dieser Speicher ist nachstehend anhand der in den Fig. 18A bis 18I veranschaulichten Fertigungsschritte erläutert.
Zunächst wird z. B. ein p-Typ-Siliziumsubstrat 61 selektiv oxidiert, um einen Feldoxidfilm 62 zum elektrischen Iso­ lieren oder Trennen eines Elementbereichs auf der Ober­ fläche des Substrats 61 zu bilden. Anschließend wird die vom Feldoxidfilm 62 umschlossene Oberfläche des Substrats 61 thermisch oxidiert zwecks Erzeugung eines dünnen Oxid­ films, worauf ein Fremdatome, wie Arsen, enthaltender polykristalliner Siliziumfilm auf die Gesamtoberfläche aufgebracht wird. Danach werden der polykristalline Siliziumfilm und der Oxidfilm gemustert, um über einen Gateoxidfilm 65 eine Gateelektrode 66 auf dem Substrat 61 auszubilden. Als nächstes werden unter Verwendung des Feld­ oxidfilms 62 und der Gateelektrode 66 als Maske n-Feld- Atome, wie Arsen, durch Ionenimplantation in das Substrat 61 eingebracht, und die implantierten Arsenionen werden akti­ viert, um elektrisch voneinander getrennte bzw. isolierte n+-Source- und -Drainzonen 63 bzw. 64 zu formen. Auf diese Weise wird auf dem Substrat 61 ein durch die Source- und Drainzonen 63 bzw. 64, den Gateoxidfilm 65 und die Gateelektrode 66 gebildeter MOS-Transistor erzeugt. Hierauf wird eine aus z. B. SiO2 bestehende isolierende Zwischen­ schicht 67 auf der Gesamtoberfläche des Substrats 61, einschließlich Feldoxidfilm 62 und Gateelektrode 66, niedergeschlagen; nach einem Hochfrequenz-Magnetronzer­ stäubungsverfahren wird eine MgO-Pufferschicht 68 als Isolierfilm aufgebracht (Fig. 18A).
Daraufhin wird gemäß Fig. 18B nach einem photolithographi­ schen Verfahren auf der Pufferschicht 68 ein Resistmuster 76 gebildet, das eine Öffnung in einem Abschnitt oder Bereich (einem vorgesehenen Erzeugungsbereich für einen Graben zum Versenken einer ersten Elektrode) entsprechend einem Abschnitt der Drainzone 64 aufweist. Unter Verwendung des Resistmusters 76 als Maske wird die Pufferschicht 68 zum Ausbilden einer Öffnung 77 selektiv geätzt. Gemäß Fig. 18C werden das Resistmuster 76 entfernt und eine aus Blei­ zirkonattitanat bestehende ferroelektrische Schicht 69 durch Hochfrequenz-Magnetronzerstäubung auf der Puffer­ schicht 68 niedergeschlagen. Danach wird durch Hochfrequenz- Magnetronzerstäubung ein weiterer Isolierfilm 75 aus MgO niedergeschlagen.
Anschließend wird gemäß Fig. 18D auf dem Isolierfilm 75 ein Resistmuster 78 vorgesehen, das Öffnungen in Abschnitten (vorgesehenen Erzeugungsbereichen der Gräben zum Versenken zweiter Elektroden) entsprechend der Öffnung 75 und einem Teil des Feldoxidfilms 62 aufweist. Gemäß Fig. 18E wird unter Verwendung des Resistmusters 78 als Maske eine Ionenstrahlätzung unter Verwendung eines reaktiven Gases auf Chlorbasis durchgeführt. Da bei diesem Ätzvorgang die Öffnung 77 in der Pufferschicht 68 an einer Stelle unter­ halb des in einer Öffnung des Resistmusters 78 freiliegenden Abschnitts oder Bereichs des Isolierfilms 75 vorgesehen war, erfolgt der Ätzvorgang durch die Isolierschicht 75, die ferroelektrische Schicht 69, die Öffnung der Puffer­ schicht 68 und die isolierende Zwischenschicht 67 hindurch, so daß ein an die Drainzone 64 des Substrats 61 heran­ reichender rechteckiger Graben 70a entsteht. Da außerdem die als Ätzstopper dienende Pufferschicht 68 unter dem Abschnitt des Isolierfilms 75 vorhanden war, der in der mit einem Abschnitt des Feldoxidfilms 62 korrespondierenden Öffnung freiliegt, schreitet das Ätzen nur bis zur Isolier­ schicht 75 und zur ferroelektrischen Schicht 69 fort. Da­ bei entsteht ein rechteckiger Graben 70b, dessen Boden durch die Pufferschicht 68 gebildet ist.
Daraufhin wird gemäß Fig. 18F nach einem CVD-Verfahren zum Reduzieren von gasförmigem Wolframhexafluorid durch gasförmigen Wasserstoff ein metallischer Wolframfilm 79 auf dem Resistmuster 78, einschließlich der Gräben 70a und 70b, abgelagert, ohne daß das Resistmuster 78 ent­ fernt wird. Gemäß Fig. 18G werden nach einem Abhebever­ fahren das Resistmuster 78 und selektiv Abschnitte oder Bereiche des metallischen Wolframfilms 79 auf dem Resistmuster 78 entfernt, so daß Wolfram in den Gräben 70a und 70b zurückbleibt und damit erste und zweite Elektroden 71a bzw. 71b entstehen. Im Anschluß hieran wird gemäß Fig. 18H durch Zerstäubung ein Al-Film 80 auf der Gesamtoberfläche abgelagert. Gemäß den Fig. 18I und 19 wird anschließend der Al-Film 80 unter Verwendung eines nicht dargestellten, nach einem photolithographischen Verfahren hergestellten Resistmusters als Maske gemustert, um eine Al-Verdrahtungsschicht 81 zu erzeugen und einen ferro­ elektrischen Speicher herzustellen, bei dem ein ferro­ elektrischer Kondensator auf dem Siliziumsubstrat 61 er­ zeugt ist. Fig. 19 veranschaulicht die Anordnung nach Fig. 18I in Aufsicht.
Da die Öffnung 77 in der Pufferschicht 68 im voraus ge­ formt worden ist und die Pufferschicht 68 an den Stellen, an denen sie vorhanden ist, als Ätzstopper dient, können entsprechend dem Verfahren nach Beispiel 6 die beiden unter­ schiedlich tiefen Gräben 70a und 70b unter Verwendung eines einzigen Resistmusters als Maske durch Ionenstrahl­ ätzung ausgebildet werden. Da infolgedessen die anschließen­ de Erzeugung von ersten und zweiten Elektroden 71a bzw. 71b mittels eines Vorgangs zum Niederschlagen eines metalli­ schen Wolframfilms und eines Abhebvorgangs durchgeführt werden kann, sind die Herstellungsschritte vereinfacht. Da weiterhin die Dicke des zwischen ersten und zweiten Elektro­ den 71a bzw. 71b eingeschlossenen Abschnitts der ferro­ elektrischen Schicht 69 entsprechend einer konstruktiv vorgesehenen Größe eingestellt werden kann, lassen sich Dickenabweichungen vermeiden. Wenn somit mehrere Paare von ersten und zweiten Elektroden 71a bzw. 71b auf der ferro­ elektrischen Schicht 69 geformt werden, kann ein einen ferro­ elektrischen Kondensator aufweisender ferroelektrischer Speicher ausgezeichneter ferroelektrischer Eigenschaften realisiert werden.
Genauer gesagt: bei den Anordnungen nach Beispiel 4 oder 5 müssen die Gräben 70a und 70b in verschiedenen Schritten ausgebildet und die ersten und zweiten Elektroden 71a bzw. 71b durch Ablagerung von metallischem Wolfram und ent­ sprechende Musterung unabhängig voneinander erzeugt werden, wodurch die Fertigung kompliziert wird. Da außerdem die Gräben 70a und 70b zum Vergraben der ersten und zweiten Elektroden 71a bzw. 71b unabhängig vonein­ ander ausgebildet werden, kann die Dicke des zwischen den Gräben 70a und 70b befindlichen Abschnitts der ferroelektri­ schen Schicht 69 aufgrund von Maskenmißausrichtung zwischen den Gräben von einer Entwurfsgröße abweichen. Wenn ein ferroelektrischer Speicher durch Ausbildung mehrerer Paare erster und zweiter Elektroden 71a bzw. 71b auf der ferro­ elektrischen Schicht hergestellt werden soll, ergeben sich aus diesem Grund Abweichungen bzw. Schwankungen in den ferroelektrischen Eigenschaften zwischen den ferroelektri­ schen Kondensatoren. Nach dem Verfahren gemäß Beispiel 6 kann dagegen ein ferroelektrischer Speicher mit einem ferroelektrischen Kondensator ausgezeichneter ferroelektrischer Eigenschaften mittels einfacher Fertigungsschritte herge­ stellt werden.
Wenn bei der Anordnung nach Beispiel 6 der Isolierfilm 75 auf die Fläche an der Seite des oberen Endes der zweiten Elektrode 71b aufgetragen und die mit der zweiten Elektrode 71b verbundene Al-Verdrahtungsschicht 81 auf dem Isolier­ film 75 ausgebildet wird, kann eine Konzentration eines elektrischen Feldes zur ferroelektrischen Schicht in einem Bereich der Al- Verdrahtungsschicht nahe des Vorsprungs oder Überstands der zweiten Elektrode 71b unterdrückt werden, so daß der ferroelektrischen Schicht 69 ein gleichmäßiges elektrisches Feld aufgeprägt werden kann. Auf diese Weise kann ein ferroelektrischer Speicher mit einem ferroelektrischen Kondensator mit hervorragender Aushaltespannung und aus­ gezeichneten ferroelektrischen Eigenschaften realisiert werden.
Während gemäß Beispiel 6 die Pufferschicht 68 als Ätz­ stopper benutzt wird, ist die Erfindung nicht auf dieses Ausführungsbeispiel beschränkt. Wenn beispielsweise gemäß den Fig. 20A und 20B eine Al-Verdrahtungsschicht 81 auf der Oberseite einer isolierenden Zwischenschicht 67 ausge­ bildet und eine Pufferschicht 68 sowie eine ferroelektrische Schicht 69 darauf abgelagert werden, kann die Al-Verdrahtungsschicht 81 als Ätzstopper dienen. Infolgedessen können Gräben unterschiedlicher Tiefe, d. h. ein an die Drainzone 64 des Siliziumsubstrats 61 heran­ reichender Graben 70a und ein an der Oberfläche der Al- Verdrahtungsschicht 81 endender Graben 70b, in einem einzi­ gen Ionenstrahlätzvorgang unter Verwendung eines nicht dar­ gestellten Resistmusters als Maske ausgebildet werden. Auf diese Weise kann ein ferroelektrischer Speicher mit einem ferroelektrischen Kondensator ausgezeichneter ferroelektri­ scher Eigenschaften, ähnlich dem nach Beispiel 6 erhaltenen, mittels einfacher Fertigungsschritte hergestellt werden.
Wenn darüber hinaus die zweite Elektrode 71b mit der Al- Verdrahtungsschicht 81 verbunden ist, die auf der isolierenden Zwischenschicht 67 unter der ferroelektri­ schen Schicht 69 angeordnet ist, kann auf der Oberfläche der ferroelektrischen Schicht 69 eine weitere Verdrahtungs­ schicht vorgesehen werden. Außerdem kann gemäß den Fig. 20A und 20B noch eine weitere Verdrahtungsschicht 82 auf dem Feldoxidfilm 62 vorgesehen werden.
Beispiel 7
Die Fig. 21A und 21B veranschaulichen in Aufsicht bzw. im Schnitt einen ferroelektrischen Speicher mit einem ferro­ elektrischen Kondensator gemäß Beispiel 7. In den Fig. 21A und 21B ist mit 101 ein Siliziumsubstrat z. B. des p-Typs bezeichnet, auf dessen Oberfläche ein Feldoxidfilm 102 zum elektrischen Trennen von Elementbe­ reichen geformt ist. Auf den Oberflächen mehrerer vom Feldoxidfilm 102 umgebener Bereiche des Substrats 101 werden mehrere elektrisch voneinander getrennte oder iso­ lierte n+-Source- und -Drainzonen 103 bzw. 104 ausgebildet. Auf dem Substrat 101, einschließlich zwischen Source- und Drainzonen 103 bzw. 104 geformter Kanalbereiche, werden Gateoxidfilme 105 erzeugt, während aus z. B. polykristalli­ nem Silizium bestehende Gateelektroden 106 auf den je­ weiligen Gateoxidfilmen 105 erzeugt werden. Die Source- und Drainzonen 103 bzw. 104, der Gateoxidfilm 105 und die Gateelektrode 106 bilden einen MOS-Transistor. Eine z. B. aus SiO2 bestehende erste isolierende Zwischenschicht 107 wird auf die Gesamtoberfläche des Substrats 101, ein­ schließlich Feldoxidfilm 102 und Gateelektroden 106, auf­ gebracht. In der isolierenden Zwischenschicht 107 werden an Stellen, welche Abschnitten von Source- und Drainzonen 103 bzw. 104 entsprechen, mehrere Kontaktlöcher 108 aus­ gebildet. Auf der isolierenden Zwischenschicht 107 werden polykristalline Silizium-Sourcelektroden 109 unter Ver­ bindung mit den Sourcezonen 103 über die Kontaktlöcher 108 geformt.
Eine aus z. B. SiO2 bestehende zweite isolierende Zwischen­ schicht 110 wird auf die isolierende Zwischenschicht 107, einschließlich der Sourceelektroden 109, aufgetragen. Auf die isolierende Zwischenschicht 110 wird z. B. nach einem CVD-Verfahren eine MgO-Pufferschicht 111 als Isolierfilm aufgetragen. Auf der Pufferschicht 111 wird eine aus z. B. Bleizirkonattitanat bestehende ferroelektrische Schicht 112 geformt. Durch zweite und erste isolierende Zwischenschicht 110 bzw. 107 werden von der Oberfläche der ferroelektrischen Schicht 112 bis zu den Oberflächen der Drainzonen 104 auf dem Substrat 101 mehrere rechteckige Gräben 113a ausge­ bildet, in denen jeweils eine aus z. B. metallischem Wolfram bestehende erste Elektrode 114a vergraben wird. Eine aus SiO2 bestehende dritte isolierende Zwischen­ schicht 115 wird auf die ferroelektrische Schicht 112 auf­ getragen. Zwischen den Gräben 113a werden von der Oberfläche der dritten isolierenden Zwischenschicht 115 her bis zur Oberfläche der Pufferschicht 111 mehrere Gräben 113b aus­ gebildet, in denen jeweils eine aus z. B. metallischem Wolfram bestehende zweite Elektrode 114b vergraben wird. Dies bedeutet, daß die ersten und zweiten Elektroden 114a bzw. 114b in der ferroelektrischen Schicht 112 einander abwechselnd angeordnet sind. Außerdem wird auf der dritten isolierenden Zwischenschicht 115 eine Al- Verdrahtungsschicht 116 erzeugt und gemeinsam mit den oberen Enden der zweiten Elektroden 114b verbunden.
Beim ferroelektrischen Speicher gemäß Beispiel 7 sind die ersten und zweiten Elektroden 114a und 114b einander ab­ wechselnd in der ferroelektrischen Schicht 112 so angeord­ net, daß die ersten Elektroden 114a mit den Drainzonen 104 des auf dem Substrat 101 erzeugen MOS-Transistors verbunden und die zweiten Elektroden 114b gemeinsam an die Al- Verdrahtungsschicht 116 angeschlossen sind. Wie im Ersatz­ schaltbild von Fig. 22 gezeigt, sind daher zwei ferro­ elektrische Kondensatoren Cs mit der Drainseite eines Transistors Tr verbunden. In Fig. 22 stehen das Symbol Tr für einen durch die Drainzonen 103 und 104, den Gateoxid­ film 105 und die Gateelektrode 106 gebildeten MOS- Transistor, das Symbol Cs für einen ferroelektrischen Kondensator, der durch einen Teil der ferroelektrischen Schicht 112 gebildet ist, welcher zwischen die mit dazwi­ schen eingefügter erster Elektrode 114a einander benach­ barten zweiten Elektroden 114b eingefügt ist, das Symbol B für eine mit den Sourceelektroden 109 verbundene Bitlei­ tung, das Symbol W für eine mit der Gateelektrode 106 des Transistors Tr verbundene Wortleitung und das Symbol D für eine Treiberleitung oder Plattenleitung als Al- Verdrahtungsschicht 116. Auf diese Weise können zahlreiche ferroelektrische Kondensatoren einer großen Kapazität auf einer kleinen Fläche erzeugt werden, so daß damit ein hochintegrierter ferroelektrischer Speicher realisiert wird.
Da die ersten und zweiten Elektroden 114a und 114b in der ferroelektrischen Schicht 112 einander abwechselnd ange­ ordnet sind, wird ein Übersprechen zwischen den ersten Elektroden 114a durch die zweiten Elektroden 114b unter­ drückt. Wenn dabei eine Oberfläche der zweiten Elektrode größer ist als diejenige der ersten Elektrode, kann das Übersprechen noch wirksamer unterdrückt werden.
Auch wenn bei der beschriebenen Anordnung gemäß Beispiel 7 die Lagen mehrerer zweiter Elektroden 114b, die mit da­ zwischen eingefügten mehreren ersten Elektroden 114a nebeneinander bzw. einander benachbart angeordnet sind, von den entwurfsmäßig vorgesehenen Positionen abweichen, kann eine Kapazitätsabweichung zwischen zwei mit einem Transistor Tr verbundenen Kondensatoren vermieden werden. Diese Wirkung ist nachstehend anhand der Fig. 23A, 23B und 24 beschrieben.
Der ferroelektrische Speicher gemäß den Fig. 23A und 23B ist unter der Annahme veranschaulicht, daß die zusammen­ geschalteten zweiten Elektroden 114b neben den ersten Elektroden 114a aufgrund eines Positionier- oder Ausricht­ fehlers um ΔL in ihrer Anordnungsrichtung abweichen bzw. verschoben sind. Dabei wird für den Fall, daß kein Positionier- oder Ausrichtfehler vorliegt, ein Abstand zwischen den Elektroden 114a und 114b mit L und eine elektrostatische Kapazität zwischen der ersten Elektrode 114a und der benachbarten zweiten Elektrode 114b mit Cso vorausgesetzt. In diesem Fall läßt sich die elektro­ statische Kapazität Cso durch folgende Gleichung aus­ drücken:
Cso = εA/L ... (1)
In dieser Gleichung bedeuten:
ε = Dielektrizitätskonstante und
A = Elektrodenfläche.
Unter der Voraussetzung, daß L um ΔL geringfügig ver­ schoben ist, entwickelt sich die elektrostatische Kapazität Cs um L herum wie folgt:
Cs = Cso + (dCso/dL) . ΔL + 1/2(d2Cs/dL2) . ΔL ... (2)
Wenn quadratische Terme oder Terme höherer Ordnung vernach­ lässigt werden, läßt sich Gleichung (2) umschreiben zu:
Cs ≒ Cso + (dCso/dL) . ΔL
= Cso - εAL/L2
= Cso - ΔCs ... (3)
Eine elektrostatische Kapazität, die dann erhalten wird, wenn der Abstand zwischen den Elektroden aufgrund eines Positionier- oder Ausrichtfehlers um -ΔL abweicht, läßt sich durch folgende Gleichung aus­ drücken:
Cs ≒ Cso + (dCso/dL) . (-ΔL)
= Cso + εAΔL/L2
= Cso + ΔCs ... (4)
Gemäß den Fig. 23A und 23B ist ein Abstand zwischen der ersten Elektrode 114a und der zweiten Elektrode 114b an der einen linken Seite derselben gleich L + ΔL, und eine Kapazität entspricht demzufolge Cso - ΔCs. Ein Abstand zwi­ schen dieser ersten Elektrode 114a und der ihr an der anderen rechten Seite benachbarten zweiten Elektrode 114b beträgt L - ΔL, so daß sich entsprechend eine Kapazität zu Cso + ΔC2 ergibt. Die Kapazität zwischen den beiden zweiten Elektroden 114b, die der ersten Elektrode 114a seitlich benachbart sind, ergibt sich somit als Summe aus Cso - ΔCs und Cso + ΔCs, sofern nicht ΔL außerordentlich groß ist. Als Ergebnis bleibt auch beim Auftreten eines Positionier- oder Ausrichtfehlers diese Kapazität unver­ ändert auf 2Cso, so daß damit eine Kapazitätsabweichung effektiv vermieden wird.
Beispiel 8
Die Fig. 25A und 25B veranschaulichen einen ferroelektrischen Speicher mit einem ferroelektrischen Kondensator gemäß Beispiel 8 in Aufsicht bzw. im Schnitt. Dabei sind den Teilen von Fig. 21A und 21B entsprechende Teile mit den­ selben Bezugsziffern wie vorher bezeichnet und daher nicht mehr im einzelnen erläutert. Dieser ferroelektrische Spei­ cher gemäß Beispiel 8 weist eine Anzahl von ferroelektri­ schen Kondensatoren auf, bei denen zahlreiche Gräben 113a und 113b unterschiedlicher Tiefe zweidimensional in einer ferroelektrischen Schicht 112 ausgebildet sind, in den Gräben 113a und 113b erste bzw. zweite Elektroden 114a bzw. 114b einander in X- und Y-Richtung abwechselnd ver­ graben sind, die ersten Elektroden 114a mit Drainzonen 104 von auf einem Substrat 101 erzeugten MOS- Transistoren verbunden sind und die zweiten Elektroden 114b gemeinsam an eine auf einer dritten isolierenden Zwischen­ schicht 115 angeordnete Al-Verdrahtungsschicht 116 ange­ schlossen sind.
Wie im Ersatzschaltbild von Fig. 26 gezeigt, sind beim ferroelektrischen Speicher gemäß Beispiel 8 vier ferro­ elektrische Kondensatoren Cs mit der Drainseite eines Transistors Tr verbunden bzw. an diese angeschlossen. In Fig. 26 stehen die Bezugssymbole Tr für einen durch Source- und Drainzonen 103 bzw. 104; einen Gateoxidfilm 105 und eine Gateelektrode 106 gebildeten MOS-Transistor, Cs für einen ferroelektrischen Kondensator, der durch einen Teil der ferroelektrischen Schicht 112 gebildet wird, der von vier der ersten Elektroden 114a in X- und Y-Rich­ tung benachbarten zweiten Elektroden 114b umgeben ist, B für eine mit den Sourceelektroden 109 verbundene Bit­ leitung, W für eine an die Gateelektrode 106 des MOS- Transistors Tr angeschlossene Wortleitung und D für eine Treiberleitung oder Plattenleitung als Al-Verdrahtungs­ schicht 116. Gemäß Beispiel 8 können somit mehrere ferro­ elektrische Kondensatoren einer großen Kapazität mittels einer bzw. auf einer kleineren Fläche als derjenigen nach Beispiel 7 geformt werden, so daß damit ein hochintegrier­ ter ferroelektrischer Speicher realisiert wird.
Beispiel 9
Die Fig. 27A und 27B veranschaulichen einen ferroelektrischen Speicher mit einem ferroelektrischen Kondensator gemäß Bei­ spiel 9 in Aufsicht bzw. im Schnitt. Dabei sind wiederum den Teilen von Fig. 21A und 21B entsprechende Teile mit den gleichen Bezugsziffern wie vorher bezeichnet. Dieser ferroelektrische Speicher gemäß Beispiel 9 weist eine An­ zahl von ferroelektrischen Kondensatoren auf, wobei mehrere rechteckige Gräben 113a von der Oberfläche einer ferroelektrischen Schicht 112 aus durch eine Puffer­ schicht 111 sowie zweite und erste isolierende Zwischen­ schichten 110 bzw. 107 hindurch bis zu den Oberflächen von Drainzonen 104 eines Substrats 101 ausgebildet sind, eine aus z. B. metallischem Wolfram bestehende erste Elektrode 114a in jeden Graben 113a eingegraben und mit der Drainzone 104 eines auf dem Siliziumsubstrat 101 er­ zeugten MOS-Transistors verbunden ist, ein gitterförmiger Graben 113 von der Oberfläche einer dritten isolierenden Zwischenschicht 115 aus durch die ferroelektrische Schicht 112 hindurch bis zur Oberfläche der Pufferschicht 111 so ausgebildet ist, daß er die Gräben 113a umgibt bzw. um­ schließt, und eine aus z. B. metallischem Wolfram bestehende zweite Elektrode 114b im gitterartigen Graben 113 ver­ graben und gemeinsam an eine auf der dritten isolierenden Zwischenschicht 115 vorgesehene Al-Verdrah­ tungsschicht 116 angeschlossen ist.
Wie im Ersatzschaltbild von Fig. 26 gezeigt, sind beim ferroelektrischen Speicher gemäß Beispiel 9, ähnlich wie bei demjenigen nach Beispiel 8, vier ferroelektrische Kon­ densatoren Cs mit der Drainseite eines Transistors Tr ver­ bunden. Gemäß Beispiel 9 können somit mehrere oder zahl­ reiche ferroelektrische Kondensatoren jeweils einer großen Oberfläche auf einer kleineren Fläche als derjenigen nach Beispiel 7 erzeugt werden, so daß ein hochintegrierter ferroelektrischer Speicher erhalten wird.
Da außerdem die zweite Elektrode 114b jeweils zwischen benachbarten ersten Elektroden 114a eingefügt ist, kann Übersprechen zwischen benachbarten ersten Elektroden 114a zuverlässig unterdrückt werden.
Beispiel 10
Gemäß Beispiel 10 ist die Erfindung auf die Herstellung, eines ferroelektrischen Speichers mit einem ferroelektrischen Kondensator angewandt. Die Herstellungsschritte sind nach­ stehend anhand der Fig. 28A bis 28F sowie 29 bis 36 im einzelnen beschrieben.
Zunächst wird ein Siliziumsubstrat 201 z. B. des p-Typs selektiv oxidiert, um auf seiner Oberfläche einen Feld­ oxidfilm 202 zum elektrischen Isolieren oder Trennen eines Elementbereichs zu erzeugen. Anschließend wird die vom Feldoxidfilm 202 umgebene Oberfläche des Substrats 201 zur Erzeugung eines dünnen Oxidfilms thermisch oxidiert, und auf die Gesamtoberfläche wird ein Fremdatome, wie Arsen, enthaltender polykristalliner Siliziumfilm aufgetragen bzw. auf ihr abgelagert. Nach dem thermischen Oxidieren des polykristallinen Siliziumfilms zur Erzeugung eines Siliziumoxidfilms auf seiner Oberfläche werden dieser Siliziumoxidfilm, der polykristalline Siliziumfilm und der Oxidfilm gemustert, um auf dem Substrat 201 über einen Gateoxidfilm 203 Gateelektroden 204 und Siliziumoxidfilm­ muster 205 auszubilden. Danach werden n-Typ-Fremdatome, z. B. Arsen, durch Ionenimplantation unter Heranziehung des Feldoxidfilms 202 und der Gateelektrode 204 als Maske in das Substrat 201 eingebracht, und die implantier­ ten Arsenionen werden aktiviert, um elektrisch voneinan­ der isolierte oder getrennte n+-Source- und -Drainzonen 206 bzw. 207 zu erzeugen (vgl. Fig. 28A und 29). Auf diese Weise wird ein durch die Source- und Drainzonen 206 bzw. 207, den Gateoxidfilm 203 und die Gateelektrode 204 gebildeter MOS-Transistor hergestellt.
Danach wird eine aus SiO2 bestehende erste isolierende Zwischenschicht 208 auf der Gesamtoberfläche des Substrats 201, einschließlich des Feldoxidfilms 202 und der Gate­ elektrode 204, nach z. B. einem CVD-Verfahren abgelagert. Hierauf wird ein polykristalliner Siliziumfilm, der n-Typ-Fremdatome, wie Arsen, enthält, nach einem CVD-Ver­ fahren abgelagert und zur Bildung einer Plattenleitung 209 gemustert (vgl. Fig. 28B und Fig. 30). Diese Platten­ leitung 209 wird an Abschnitten oder Bereichen der Source- und Drainzonen 206 bzw. 207 weggelassen und isoliert zwecks gemeinsamer Verbindung mit zwei in Spaltenrichtung ausgerichteten ferroelektrischen Kondensatoren.
Im Anschluß hieran wird eine aus z. B. Borphosphorsilikat­ glas (PBSG) bestehende zweite isolierende Zwischenschicht 210 nach einem CVD-Verfahren auf der ersten isolierenden Zwischenschicht 208, einschließlich der Plattenleitung 209, abgelagert, und eine MgO-Pufferschicht 211 als Isolier­ film wird durch Hochfrequenz-Magnetronzerstäubung nieder­ geschlagen oder abgelagert. Danach wird z. B. Bleizirkonat­ titanat durch Hochfrequenz-Magnetronzerstäubung auf der Pufferschicht 211 abgelagert und gemustert. In diesem Schritt wird eine ferroelektrische Schicht 212 an Ab­ schnitten oder Bereichen der Sourcezonen 206 weggelassen und gemeinsam mit zwei in Spaltenrichtung ausgerichteten ferroelektrischen Kondensatoren verbunden (vgl. Fig. 28C und 31).
Danach wird eine aus z. B. SiO2 bestehende dritte isolieren­ de Zwischenschicht 213 nach einem CVD-Verfahren auf der gesamten Oberfläche niedergeschlagen. Nach der Erzeugung der dritten isolierenden Zwischenschicht 213 erfolgt ein Glühen bei einer Temperatur von 700°C zum Gettern der in der ferroelektrischen Schicht 212 enthaltenen Fremd­ atome zur zweiten oder dritten isolierenden Zwischen­ schicht 210 bzw. 213. Auch wenn nach diesem Gettern nicht­ ferroelektrische Schichten (Schichten niedriger Di­ elektrizitätskonstante) in den Grenzflächen zwischen der ferroelektrischen Schicht 212 sowie den zweiten und dritten isolierenden Zwischenschichten 210 bzw. 213 ent­ stehen, ergeben sich keinerlei Probleme bezüglich der Charakteristika oder Eigenschäften. Im Anschluß hieran wird ein nicht dargestelltes Resistmuster, in welchem erste und zweite vorgesehene Erzeugungsbereiche für Elektro­ den-Graben ausgebildet sind, nach einem photolithographi­ schen Verfahren auf der dritten isolierenden Zwischenschicht 213 erzeugt und als Maske für die Durchführung eines Ionen­ strahlätzens unter Verwendung eines reaktiven Gases auf Chlorbasis benutzt. In diesem Schritt werden gemäß den Fig. 28D und 32 rechteckige Gräben 214a und 214b unter­ schiedlicher Tiefe ausgebildet. Der Graben 214a wird da­ bei bis an die Drainzone 207 heran geformt, und die Gräben 214b sind an drei Seiten des Grabens 214a angeordnet. Auf­ grund eines 07759 00070 552 001000280000000200012000285910764800040 0002004041271 00004 07640Ätzstoppereffekts der Plattenleitung 209 weist jeder Graben 214b die Oberfläche der Plattenleitung 209 als seinen Boden auf.
Fig. 32 ist dabei eine Aufsicht auf die Anordnung nach Fig. 28D, die ihrerseits einen Schnitt längs der Linie X1-X1 in Fig. 32 darstellt.
Anschließend wird nach einem CVD-Verfahren zum Reduzieren von gasförmigem Wolframhexafluorid durch gasförmigen Was­ serstoff ein metallischer Wolframfilm auf dem die Gräben 214a und 214b aufweisenden Resistmuster abgelagert, ohne das nicht dargestellte Resistmuster zu entfernen. Hierauf werden das Resistmuster entfernt und nach einem Abhebverfahren selektiv Abschnitte oder Bereiche des metallischen Wolframfilms auf dem Resistmuster entfernt, so daß gemäß Fig. 28E Wolfram in den Gräben 214a und 214b verbleibt, wodurch die ersten und zweiten Elektroden 215a und 215b geformt werden.
Anschließend wird nach einem CVD-Verfahren eine aus z. B. SiO2 bestehende vierte isolierende Zwischenschicht 216 auf der dritten isolierenden Zwischenschicht 213 abge­ lagert, an welcher die Oberseiten der ersten und zweiten Elektroden 215a bzw. 215b freiliegen; zur Bildung von Kontaktlöchern 217 erfolgt sodann ein selektives Ätzes durch die vierten und dritten isolierenden Zwischenschichten 216 bzw. 213, die Pufferschicht 211 sowie die zweiten und ersten isolierenden Zwischenschichten 210 bzw. 208 ent­ sprechend den Sourcezonen 206. Sodann wird ein Al-Film auf die Gesamtoberfläche aufgebracht und gemustert, um Al-Verdrahtungsschichten 218 zu formen, die über die Kontaktlöcher 217 mit den Sourcezonen 206 verbunden sind. Daraufhin wird auf der Gesamtoberfläche ein nicht darge­ stellter Schutzfilm abgelagert, um einen eine Anzahl von ferroelektrischen Kondensatoren aufweisenden ferroelektri­ schen Speicher gemäß den Fig. 28F und 33 bis 36 zu erzeu­ gen. Dabei ist Fig. 33 eine Aufsicht auf die Anordnung nach Fig. 28F, die ihrerseits ein Schnitt längs der Linie X1-X1 in Fig. 33 ist. Die Fig. 34 bis 36 sind Schnitte längs der Linien X2-X2, Y1-Y1 bzw. Y2-Y2 in Fig. 33.
Beim Verfahren gemäß Beispiel 10 wird die Plattenleitung 209, die an Abschnitten entsprechend den Source- und Drain­ zonen 206 bzw. 207 weggelassen ist und aus z. B. poly­ kristallinem Silizium besteht, auf der ersten isolieren­ den Zwischenschicht 208 geformt und als Ätzstopper zur Ausbildung der Gräben 214a und 214b unterschiedlicher Tiefe, d. h. des an die Drainzone 207 heranreichenden Grabens 214a und des die Plattenleitung 209 als seinen Boden aufweisenden Grabens 214b, in einem einzigen Ionen­ strahlätzvorgang benutzt. Da die anschließende Ausbildung der ersten und zweiten Elektroden 215a bzw. 215b in einem einzigen Vorgang zum Ablagern oder Niederschlagen des metallischen Wolframfilms und einem Abhebverfahren o. dgl. erfolgen kann, ergibt sich eine Vereinfachung der Ferti­ gungsschritte. Da weiterhin die Dicke eines zwischen die ersten und zweiten Elektroden 215a bzw. 215b eingefügten Abschnitts der ferroelektrischen Schicht 212 entsprechend einer entwurfsmäßig vorgegebenen Größe eingestellt werden kann, wird ein ferroelektrischer Speicher mit einer Anzahl von ferroelektrischen Kondensatoren stabiler Kapazität und ausgezeichneter ferroelektrischer Eigenschaften er­ halten.
Bei der Anordnung nach Beispiel 10 können gemäß den Fig. 28F und 33 bis 36 die gemeinsam mit der Plattenleitung 209 verbundenen zweiten Elektroden 215b über die ferroelektrische Schicht 212 an drei Seiten der mit der Drainzone 207 eines Transistors verbundenen ersten Elektrode 215a angeordnet werden. Da hier­ bei drei ferroelektrische Kondensatoren mit der Drainzone des Transistors verbunden sind, wird ein hochintegrierter ferroelektrischer Speicher realisiert.
Da außerdem die zweiten Elektroden 215b gemeinsam an die unter der ferroelektrischen Schicht 212 angeordnete Platten­ leitung 209 angeschlossen bzw. an dieser zusammengeschaltet sind, kann die als Bitleitung benutzte Al-Verdrahtungs­ schicht 218 an der vierten isolierenden Zwischenschicht 216 angeordnet sein, die auf der Oberseite der ferroelektrischen Schicht 212 geformt ist. Infolgedessen werden der Konstruk­ tionsfreiheitsgrad erweitert und ein hochintegrierter ferroelektrischer Speicher realisiert.
Eine ferroelektrische Schicht (z. B. eine Bariumstrontium­ niobatschicht mit einem tetragonalen Wolfram/Bronze- Kristallgefüge) einer spontanen Polarisationsachse in Oberflächenrichtung wird nach den Maßnahmen gemäß den Beispielen 1 bis 10 auf einer Pufferschicht geformt; sodann werden Gräben ausgebildet, in denen erste und zweite Elektroden vergraben werden, um damit einen ferroelektrischen Kondensator zu bilden. Hierbei wurde bestätigt, daß dieser ferroelektrische Kon­ densator eine spezifische Hysteresekurve der ferroelektri­ schen Eigenschaften aufweist.
Wie vorstehend beschrieben, kann ein ferroelektrischer Kondensator einer großen Elektroden­ fläche im Vergleich zu seiner kleinen Oberfläche und mit der Fähigkeit zur Speicherung einer großen elektrischen Ladungsmenge zur Verfügung gestellt werden. Es ist auch darauf hinzuweisen, daß die ferroelektrische Charakteristik kaum durch die zwischen der ferroelektrischen Schicht und der darunter liegenden Schicht angeordnete Schicht niedriger Dielektrizitätskonstante beeinflußt wird, so daß der zur Verfügung gestellte ferroelektrische Kondensator zufriedenstellende elektrische Eigenschaften aufweist. Darüber hinaus kann ein ferro­ elektrischer Kondensator guter ferroelektrischer Eigen­ schaften auch dann zur Verfügung gestellt werden, wenn eine ferroelektrische Schicht benutzt wird, bei welcher die Richtung einer spontanen Polarisationsachse der Ober­ flächenrichtung entspricht bzw. mit dieser korrespondiert. Da weiterhin Kondensatoren sowie ein Kondensator und eine Verdrahtungsschicht durch ein Isolier­ material elektrisch getrennt oder isoliert sind, können die Häufigkeit eines Fehlbetriebs verringert und eine durch Streukapazität bedingte Verzögerungszeit verkürzt werden. Als Ergebnis kann ein hochintegriertes Kondensator­ array realisiert werden.
Da weiterhin eine der ersten und zweiten Elektroden eines ferroelektrischen Kondensators mit einem auf einem Substrat erzeugten Transistor verbunden ist, während die andere Elektrode mit einer externen Verdrah­ tungsschicht verbunden ist, oder die ersten und zweiten Elektroden einander abwechselnd so angeordnet sind, daß eine Elektrode mit einem Transistor verbunden und die andere an eine gemeinsame Verdrahtungsschicht angeschlossen ist, kann eine Halbleitervorrichtung, z. B. ein ferroelektri­ scher Speicher, bei dem zahlreiche ferroelektrische Kondensatoren in hochintegrierter Anordnung vorgesehen sind, realisiert werden.

Claims (14)

1. Halbleitervorrichtung mit einem ferroelektrischen Kondensator, mit:
  • 1. einem Substrat (41) und dem ferroelektrischen Kon­ densator aus
    • 1. einer auf dem Substrat (41) ausgebildeten ferroelektrischen Schicht (44),
    • 2. einer Anzahl von einander gegenüberliegenden Gräben (48a, 48b) und
    • 3. ersten und zweiten Elektroden (49a, 49b), zwischen denen ferroelektrisches Material gelegen ist,
dadurch gekennzeichnet, daß
  • 1. die Gräben (48a, 48b) in Richtung der Dicke der ferroelektrischen Schicht (44) so ausgebildet sind, daß sich das ferroelektrische Material zwi­ schen einander gegenüberliegenden Gräben (48a, 48b) befindet, und
  • 2. die ersten und zweiten Elektroden (49a, 49b) mit dem dazwischen befindlichen ferroelektrischen Material in den Gräben (48a, 48b) versenkt sind (Fig. 12B).
2. Halbleitervorrichtung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die ersten und zweiten Elektroden (49a, 49b) in den Gräben (48a, 48b) mit einem da­ zwischen befindlichen Isoliermaterial (47), außer an einem Kontaktabschnitt gegenüber dem ferroelek­ trischen Material, versenkt sind.
3. Halbleitervorrichtung nach Anspruch 1, dadurch ge­ kennzeichnet, daß die ferroelektrische Schicht (44) aus Bleizirkonattitanat besteht.
4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen das Substrat (41) und die ferroelektrische Schicht (44) ein Isolierfilm (43) eingefügt ist.
5. Halbleitervorrichtung nach Anspruch 4, dadurch ge­ kennzeichnet, daß der Isolierfilm (43) aus Magne­ siumoxid besteht.
6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, mit einem auf dem Substrat (61) erzeugten Isolierfilm (68), auf dem die ferroelektrische Schicht (69) vorgesehen ist, gekennzeichnet durch einen auf einem Substrat (61) erzeugten und mit einer der ersten und zweiten Elektroden (71a, 71b) des ferroelektrischen Kondensators verbundenen Transistor (Fig. 17).
7. Halbleitervorrichtung nach Anspruch 6, dadurch ge­ kennzeichnet, daß das Substrat (61) aus Silizium besteht und der Transistor ein MIS-Transistor ist, der durch auf dem Siliziumsubstrat (61) geformte Source- und Drainzonen (63, 64), einen auf dem Substrat (61), einschließlich eines zwischen Source- und Drainzonen (63, 64) gebildeten Kanal­ bereichs, ausgebildeten Gateisolierfilm (65) und eine auf letzterem ausgebildete Gateelektrode (66) gebildet ist.
8. Halbleitervorrichtung nach Anspruch 6 oder 7, da­ durch gekennzeichnet, daß eine der ersten und zwei­ ten Elektroden (71a, 71b) des ferroelektrischen Kondensators unmittelbar mit einer Sourcezone (63) oder einer Drainzone (64) des MIS-Transistors ver­ bunden ist.
9. Halbleitervorrichtung nach Anspruch 6, dadurch ge­ kennzeichnet, daß die andere der ersten und zweiten Elektroden (71a, 71b) an eine auf der ferroelektri­ schen Schicht (69) geformte Verdrahtungsschicht (81) angeschlossen ist.
10. Halbleitervorrichtung nach Anspruch 9, dadurch ge­ kennzeichnet, daß zwischen die ferroelektrische Schicht (64) und die Verdrahtungsschicht (81) ein Isolierfilm (75) eingefügt ist.
11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, gekennzeichnet durch
einen auf dem Substrat (101) erzeugten und mit der ersten Elektrode (113a) des ferroelektrischen Kondensators verbundenen Transistor und
eine auf der ferroelektrischen Schicht (112) des ferroelektrischen Kondensators ausgebildete Verdrahtungsschicht (116) zum gemeinsamen Verbinden der zweiten Elektrode (113b) des Kondensators (Fig. 21A, 21B).
12. Halbleitervorrichtung nach Anspruch 11, dadurch ge­ kennzeichnet, daß das Substrat (101) aus Silizium besteht und der Transistor ein MIS-Transistor ist, der durch auf dem Siliziumsubstrat (101) geformte Source- und Drainzonen (103, 104), einen auf dem Substrat (101), einschließlich eines zwischen Source- und Drainzonen (103, 104) gebildeten Kanal­ bereichs, ausgebildeten Gateisolierfilm (105) und eine auf letzterem ausgebildete Gateelektrode (106) gebildet ist.
13. Halbleitervorrichtung nach Anspruch 11 oder 12, da­ durch gekennzeichnet, daß die erste Elektrode (114a) des ferroelektrischen Kondensators unmittel­ bar mit Source- und Drainzone (103, 104) des MIS- Transistors verbunden ist.
14. Halbleitervorrichtung nach 11, dadurch gekennzeich­ net, daß ein Isolierfilm (115) zwischen die ferro­ elektrische Schicht (112) und die Verdrahtungs­ schicht (116) eingefügt ist.
DE4041271A 1989-12-25 1990-12-21 Halbleitervorrichtung mit einem ferroelektrischen Kondensator Expired - Fee Related DE4041271C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP33260489 1989-12-25
JP8464790 1990-03-30
JP2320987A JPH03293775A (ja) 1989-12-25 1990-11-27 強誘電体コンデンサ及び半導体装置

Publications (2)

Publication Number Publication Date
DE4041271A1 DE4041271A1 (de) 1991-07-04
DE4041271C2 true DE4041271C2 (de) 1998-10-08

Family

ID=27304618

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4041271A Expired - Fee Related DE4041271C2 (de) 1989-12-25 1990-12-21 Halbleitervorrichtung mit einem ferroelektrischen Kondensator

Country Status (2)

Country Link
US (1) US5155573A (de)
DE (1) DE4041271C2 (de)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4119248A1 (de) * 1990-06-21 1992-01-02 Seiko Instr Inc Integrierter halbleiterschaltkreis
JPH0582801A (ja) * 1991-09-20 1993-04-02 Rohm Co Ltd 半導体集積回路のキヤパシタおよびこれを用いた不揮発性メモリ
US5406196A (en) * 1991-10-02 1995-04-11 Rohm Co., Ltd. Maximum voltage detecting apparatus using ferroelectric substance
JP3207227B2 (ja) * 1991-11-08 2001-09-10 ローム株式会社 不揮発性半導体記憶装置
US5434742A (en) * 1991-12-25 1995-07-18 Hitachi, Ltd. Capacitor for semiconductor integrated circuit and method of manufacturing the same
US5212620A (en) * 1992-03-03 1993-05-18 Radiant Technologies Method for isolating SiO2 layers from PZT, PLZT, and platinum layers
US5329486A (en) * 1992-04-24 1994-07-12 Motorola, Inc. Ferromagnetic memory device
US5313089A (en) * 1992-05-26 1994-05-17 Motorola, Inc. Capacitor and a memory cell formed therefrom
US5339212A (en) * 1992-12-03 1994-08-16 International Business Machines Corporation Sidewall decoupling capacitor
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
JPH07122661A (ja) * 1993-10-27 1995-05-12 Olympus Optical Co Ltd 強誘電体メモリ装置
US5439840A (en) * 1993-08-02 1995-08-08 Motorola, Inc. Method of forming a nonvolatile random access memory capacitor cell having a metal-oxide dielectric
US5499207A (en) * 1993-08-06 1996-03-12 Hitachi, Ltd. Semiconductor memory device having improved isolation between electrodes, and process for fabricating the same
JP3195474B2 (ja) * 1993-09-20 2001-08-06 富士通株式会社 半導体装置
US5525528A (en) * 1994-02-23 1996-06-11 Ramtron International Corporation Ferroelectric capacitor renewal method
US5760432A (en) * 1994-05-20 1998-06-02 Kabushiki Kaisha Toshiba Thin film strained layer ferroelectric capacitors
US5521434A (en) * 1994-10-17 1996-05-28 International Business Machines Corporation Semiconductor chip and electronic module with integrated surface interconnects/components
AU4365096A (en) * 1994-11-15 1996-06-06 Tate Evans Joseph Jr. Integrated circuit capacitors utilizing low curie point ferroelectrics
KR100275782B1 (ko) * 1995-05-10 2000-12-15 박호군 강유전 박막 제조방법
DE19543539C1 (de) * 1995-11-22 1997-04-10 Siemens Ag Verfahren zur Herstellung einer Speicherzellenanordnung
JP3645338B2 (ja) * 1995-12-11 2005-05-11 株式会社東芝 不揮発性半導体記憶装置
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
EP0837504A3 (de) * 1996-08-20 1999-01-07 Ramtron International Corporation Teilweise oder ganz eingekapselte ferroelektrische Anordnung
US6027947A (en) * 1996-08-20 2000-02-22 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US5864932A (en) * 1996-08-20 1999-02-02 Ramtron International Corporation Partially or completely encapsulated top electrode of a ferroelectric capacitor
US5920453A (en) * 1996-08-20 1999-07-06 Ramtron International Corporation Completely encapsulated top electrode of a ferroelectric capacitor
US5998256A (en) * 1996-11-01 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming devices on a substrate, forming device arrays on a substrate, forming conductive lines on a substrate, and forming capacitor arrays on a substrate, and integrated circuitry
US6191441B1 (en) * 1997-10-28 2001-02-20 Fujitsu Limited Ferroelectric memory device and its drive method
US6590250B2 (en) * 1997-11-25 2003-07-08 Micron Technology, Inc. DRAM capacitor array and integrated device array of substantially identically shaped devices
US6344413B1 (en) 1997-12-22 2002-02-05 Motorola Inc. Method for forming a semiconductor device
KR100506513B1 (ko) 1997-12-27 2007-11-02 주식회사 하이닉스반도체 강유전체 캐패시터 형성 방법
DE19830569C1 (de) * 1998-07-08 1999-11-18 Siemens Ag FeRAM-Anordnung
US6249014B1 (en) 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
US6174735B1 (en) 1998-10-23 2001-01-16 Ramtron International Corporation Method of manufacturing ferroelectric memory device useful for preventing hydrogen line degradation
KR20000026967A (ko) 1998-10-24 2000-05-15 김영환 반도체 장치의 커패시터 및 그 형성 방법
FR2786005B1 (fr) * 1998-11-17 2002-04-12 Commissariat Energie Atomique Procede d'ecriture et de lecture d'un support d'informations comprenant un materiau avec une succession de zones presentant respectivement un premier et un deuxieme etats physiques
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US6238933B1 (en) 1999-05-06 2001-05-29 Ramtron International Corporation Polarization method for minimizing the effects of hydrogen damage on ferroelectric thin film capacitors
DE10053966A1 (de) * 2000-10-31 2002-05-23 Infineon Technologies Ag DRAM-Speicherzelle
TW571403B (en) * 2001-06-22 2004-01-11 Matsushita Electric Ind Co Ltd Semiconductor device and the driving method
JP3522248B2 (ja) * 2001-10-15 2004-04-26 ローム株式会社 半導体集積回路装置
KR100442103B1 (ko) * 2001-10-18 2004-07-27 삼성전자주식회사 강유전성 메모리 장치 및 그 형성 방법
JP4010881B2 (ja) * 2002-06-13 2007-11-21 新光電気工業株式会社 半導体モジュール構造
US7053692B2 (en) * 2002-12-19 2006-05-30 United Memories, Inc. Powergate control using boosted and negative voltages
US7183121B2 (en) * 2003-09-26 2007-02-27 Infineon Technologies Ag Process for fabrication of a ferrocapacitor
JP4365712B2 (ja) * 2004-03-25 2009-11-18 富士通株式会社 半導体装置の製造方法
DE102004042174A1 (de) * 2004-08-31 2006-03-02 Infineon Technologies Ag Ferroelektrische Speicheranordnung
TWI269255B (en) * 2006-01-03 2006-12-21 Himax Tech Ltd Organic light-emitting diode (OLED) display and data driver output stage thereof
US8361811B2 (en) * 2006-06-28 2013-01-29 Research In Motion Rf, Inc. Electronic component with reactive barrier and hermetic passivation layer
EP1873814A2 (de) * 2006-06-28 2008-01-02 Gennum Corporation Hermetische Passivationsschichtstruktur für Kondensatoren mit Pervoskit- oder Pyrochlorophasen-Dielektrika
JP4919819B2 (ja) * 2007-01-24 2012-04-18 富士通株式会社 マイクロマシンデバイスの駆動制御方法および装置
JP4610576B2 (ja) * 2007-03-30 2011-01-12 富士通株式会社 マイクロマシンデバイスの駆動制御方法および装置
US8527080B2 (en) * 2008-10-02 2013-09-03 Applied Materials, Inc. Method and system for managing process jobs in a semiconductor fabrication facility
US8989887B2 (en) * 2009-02-11 2015-03-24 Applied Materials, Inc. Use of prediction data in monitoring actual production targets
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
KR20190008048A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 강유전성 메모리 소자
KR102068808B1 (ko) * 2018-01-31 2020-01-22 삼성전기주식회사 커패시터 부품
KR102068806B1 (ko) * 2018-01-31 2020-01-22 삼성전기주식회사 커패시터 및 그 제조방법
US11621269B2 (en) * 2019-03-11 2023-04-04 Globalfoundries U.S. Inc. Multi-level ferroelectric memory cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569795A (en) * 1969-05-29 1971-03-09 Us Army Voltage-variable, ferroelectric capacitor
DE2042611B2 (de) * 1969-08-29 1973-12-06 Hitachi, Ltd., Tokio
US4707897A (en) * 1976-02-17 1987-11-24 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device, and methods of fabricating and utilizing same
EP0380326A2 (de) * 1989-01-26 1990-08-01 Seiko Epson Corporation Verfahren zur Herstellung einer Halbleitervorrichtung

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077826B2 (ja) * 1983-08-25 1995-01-30 忠弘 大見 半導体集積回路
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5031144A (en) * 1990-02-28 1991-07-09 Hughes Aircraft Company Ferroelectric memory with non-destructive readout including grid electrode between top and bottom electrodes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3569795A (en) * 1969-05-29 1971-03-09 Us Army Voltage-variable, ferroelectric capacitor
DE2042611B2 (de) * 1969-08-29 1973-12-06 Hitachi, Ltd., Tokio
US4707897A (en) * 1976-02-17 1987-11-24 Ramtron Corporation Monolithic semiconductor integrated circuit ferroelectric memory device, and methods of fabricating and utilizing same
EP0380326A2 (de) * 1989-01-26 1990-08-01 Seiko Epson Corporation Verfahren zur Herstellung einer Halbleitervorrichtung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP-Z.: FUKAMI, T. et al.: Asymmetric Hysterisis Loops of Ferroelectric PZT Film. In: Jpn.J.Appl. Phys., Vol. 24, No. 5, 1985, S. 632-633 *
US-Z.: ADACHI, H. et al.: Ferroelectric (Pb, La) (Zr, Ti) O¶3¶ epitaxial thin films on sapphire grown by rf-planar magnetron sputtering. In: J.Appl.Phys., Vol. 60, No. 2, 1986, S.736-741 *

Also Published As

Publication number Publication date
DE4041271A1 (de) 1991-07-04
US5155573A (en) 1992-10-13

Similar Documents

Publication Publication Date Title
DE4041271C2 (de) Halbleitervorrichtung mit einem ferroelektrischen Kondensator
EP0744772B1 (de) DRAM-Speicherzelle mit vertikalem Transistor und Verfahren zur Herstellung derselben
DE10306281B4 (de) Anordnung und Verfahren zur Herstellung von vertikalen Transistorzellen und transistorgesteuerten Speicherzellen
DE3844120C2 (de) Halbleitereinrichtung mit grabenförmiger Struktur
DE19727466C2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE3929129C2 (de)
DE3922456C2 (de)
DE19843979C1 (de) Speicherzellenanordnung mit ferroelektrischem oder dynamischen Speicherzellen und entsprechendes Herstellungsverfahren
DE2642303A1 (de) Verfahren zur herstellung eines fet- speicherelements und hiernach gebildetes speicherelement einer speicheranordnung
DE19543539C1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung
DE4215203A1 (de) Speicherkondensator und verfahren zu dessen herstellung
DE4109774A1 (de) Dram-einrichtung mit einem speicherzellenfeld mit geteilten bitleitungen
EP0936673B1 (de) Speicherzellenanordnung und entsprechendes Herstellungsverfahren
DE19546999C1 (de) Verfahren zur Herstellung von Kondensatoren in einer Halbleiteranordnung
DE19811882A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
EP0917203A2 (de) Gain Cell DRAM Struktur und Verfahren zu deren Herstellung
DE4034995A1 (de) Hochintegriertes halbleiterspeicherbauelement und verfahren zu seiner herstellung
DE4123158C2 (de) Verfahren zur Herstellung von zueinander parallel ausgerichteten Leiterschichtabschnitten
DE10351030B4 (de) Speicherzelle, DRAM und Verfahren zur Herstellung einer Transistorstruktur in einem Halbleitersubstrat
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
EP0596975B1 (de) Kompakte halbleiterspeicheranordnung und verfahren zu deren herstellung
DE4001872C2 (de)
DE10134101B4 (de) Integrierter Halbleiterspeicher und Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee