[go: up one dir, main page]

DE19950540B4 - Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur - Google Patents

Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur Download PDF

Info

Publication number
DE19950540B4
DE19950540B4 DE19950540A DE19950540A DE19950540B4 DE 19950540 B4 DE19950540 B4 DE 19950540B4 DE 19950540 A DE19950540 A DE 19950540A DE 19950540 A DE19950540 A DE 19950540A DE 19950540 B4 DE19950540 B4 DE 19950540B4
Authority
DE
Germany
Prior art keywords
layer
barrier
electrode
capacitor electrode
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19950540A
Other languages
English (en)
Other versions
DE19950540A1 (de
Inventor
Gerhard Dr. Beitel
Annette Dr. Sänger
Igor Dr. Kasko
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19950540A priority Critical patent/DE19950540B4/de
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to EP00983035A priority patent/EP1222684A2/de
Priority to PCT/DE2000/003662 priority patent/WO2001029885A2/de
Priority to JP2001531134A priority patent/JP3964206B2/ja
Priority to KR10-2002-7005017A priority patent/KR100471730B1/ko
Priority to TW089122072A priority patent/TW490809B/zh
Publication of DE19950540A1 publication Critical patent/DE19950540A1/de
Priority to US10/127,618 priority patent/US6686265B2/en
Application granted granted Critical
Publication of DE19950540B4 publication Critical patent/DE19950540B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zur Herstellung einer Kondensator-Elektrode einer Dicke zwischen 50 nm und 400 nm mit darunterliegend angeordneter Barrierestruktur, in welchem
– auf einem Schichtaufbau (7; 15.1', 15.2') über einem Halbleitersubstrat (1) eine Barriereschicht (14') abgelagert wird;
– aus der Barriereschicht (14') durch einen lithographischen Masken- und Ätzschritt die Barrierestruktur (14.1) herausgebildet wird;
– eine die Barrierestruktur (14.1) bedeckende Barriere-Einlagerungsschicht (16) abgelagert wird;
– die Barriere-Einlagerungsschicht (16) durch CMP abgetragen wird, bis die Barrierestruktur (14.1) freiliegt; und
– über der Barrierestruktur (14.1) die an ihrer Oberseite freiliegende, strukturierte Kondensator-Elektrode (11) gebildet wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Kondensator-Elektrode mit darunterliegend angeordneter Barrierestruktur in einer integrierten Halbleiterschaltung.
  • Mit zunehmender Integrationsdichte nimmt das Platzangebot für Kondensatoren in integrierten Halbleiterschaltungen, insbesondere Speicherschaltungen, ab. Um dennoch Kondensatoren mit einer hohen Kapazität zu erzielen, ist es bereits bekannt, als Kondensator-Dielektrikum sogenannte Hoch-ε-Dielektrika einzusetzen. Eine weitere Zielsetzung besteht gegenwärtig in der Entwicklung von nichtflüchtigen Speichern (FeRAM), die Ferroelektrika als Kondensatormaterial einsetzen.
  • Diese neuartigen Kondensatormaterialien müssen in der Regel bei relativ hohen Prozeßtemperaturen und unter Verwendung eines Sauerstoff-haltigen Prozeßgases hergestellt werden. Bei Verwendung einer oxidierbaren Elektrode (beispielsweise aus Polysilizium oder Wolfram) würde dies zu einer Oxidation der Elektrode und einer dadurch bewirkten Kapazitätserniedrigung des Kondensators führen. Es müssen daher auch neuartige, inerte Elektrodenmaterialien, wie z.B. Pt, Ir, Ru, verwendet werden.
  • Beim Einsatz solcher Elektrodenmaterialien besteht ein Problem darin, daß der Sauerstoff durch die chemisch stabile Elektrode hindurchdiffundiert und dann am Siliziumsubstrat eine hochohmige Sperr-Oxidschicht aufbaut. Um dies zu verhindern, wird eine Barriere eingesetzt, die zwischen der Elektrode und dem Substrat angeordnet ist.
  • Die Herstellung der Barriere sowie auch der darüberliegend angeordneten unteren Elektrode (Bottom-Elektrode) des Konden sators erfolgt üblicherweise durch mehrfache Ausführung geeigneter Photolithographie- und Ätzprozesse.
  • In der US 5,366,920 A ist ein Verfahren zur Herstellung eines Dünnfilmkondensators beschrieben. Die Barriere sowie die untere Elektrode werden nicht durch einen Photolithographie- und Ätzprozeß hergestellt, sondern es wird auf dem Substrat eine Isolationsschicht abgeschieden, in welcher eine Öffnung eingebracht wird. Nachfolgend wird die Öffnung durch Abscheidung einer Barriereschicht, einer Elektrodenschicht, und weiterer Schichten aufgefüllt. Auf diese Weise wird der Kondensator Schicht für Schicht in der Öffnung der Isolationsschicht aufgebaut.
  • In der Schrift WO 99/27581 A1 ist ein Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur beschrieben, bei welchem die Barrierestruktur und die Kondensator-Elektrode in einem einzigen CMP-Planarisierungsschritt strukturiert werden.
  • Ein weiteres Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur ist der nachveröffentlichten Schrift DE 199 26 501 A1 zu entnehmen.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Kondensator-Elektrode mit darunterliegend angeordneter Barrierestruktur anzugeben, das einfach und prozeßsicher durchführbar ist.
  • Die Erfindung wird durch die Merkmale der Ansprüche 1 und 4 gelöst.
  • Ein wesentlicher Aspekt der Erfindung besteht darin, daß zur Herstellung der Barrierestruktur ein CMP (chemical mechanical polishing)-Planarisierungsschritt eingesetzt wird. Die CMP ist in der Halbleitertechnologie ein einfach ausführbarer Prozeßschritt. Nach einem ersten Aspekt der Erfindung gemäß Anspruch 1 wird der CMP-Prozeß zur Erzeugung einer planarisierten Oberfläche der Barriere-Einlagerungsschicht sowie der darin eingelagerten Barrierestruktur eingesetzt. Die planarisierte Oberfläche wird dann als Unterlage für die nachfolgend aufzubauende, an ihrer Oberseite freiliegende Kondensator-Elektrode einer Dicke zwischen 50 nm und 400 nm verwendet.
  • Vorzugsweise wird zur Bildung der Kondensator-Elektrode eine Elektroden-Einlagerungsschicht über der planarisierten Barrierestruktur-Einlagerungsschicht abgelagert und es wird durch einen lithographischen Masken- und Ätzschritt ein die Barrierestruktur freilegendes Elektroden-Strukturierungsloch in der Elektroden-Einlagerungsschicht erzeugt. Dann wird eine das Elektroden-Strukturierungsloch auffüllende Schicht aus Elektrodenmaterial in und umliegend des Elektroden-Strukturierungsloches abgelagert, und schließlich wird die Kondensator-Elektrode durch CMP aus der Elektrodenmaterialschicht herausgebildet.
  • Demnach können also sowohl zur Herstellung der "vergrabenen" Barrierestruktur als auch zur Herstellung der (unteren) Kondensator-Elektrode CMP-Planarisierungsschritte eingesetzt werden. Grundsätzlich ist es jedoch auch möglich, daß zur Bildung der Kondensator-Elektrode in an sich bekannter Weise ein Schichtabscheidungs-Schritt und ein lithographischer Masken- und Ätzschritt eingesetzt wird.
  • Nach einem zweiten Aspekt der Erfindung gemäß Anspruch 4 wird in einer Barriere-Einlagerungsschicht ein Barrierestrukturierungsloch erzeugt, eine Barriereschicht innerhalb und umliegend des Barrierestrukturierungsloches abgelagert und durch eine CMP-Planarisierung eine Barrierestruktur aus der Barriereschicht herausgebildet. Anschließend wird die Kondensator-Elektrode über der herausgebildeten Barrierestruktur gebildet. Anders als nach dem ersten Aspekt der Erfindung wird bei diesem Pro zeß der CMP-Planarisierungsschritt unmittelbar zur (lateralen) Strukturierung der Barriereschicht eingesetzt.
  • Nach einer Ausführungsvariante kann die Ablagerung der Barriereschicht derart erfolgen, daß das Barrierestrukturierungsloch vollständig aufgefüllt wird. Durch den nachfolgenden CMP-Planarisierungsschritt erhält die Barrierestruktur-Einlagerungsschicht mit eingelagerter Barrierestruktur dann eine ebene Oberfläche, die in der bereits beschriebenen Weise als Unterlage für den nachfolgenden Aufbau der Kondensator-Elektrode dienen kann.
    •
  • Die Erfindung wird nachfolgend anhand von drei Ausführungsbeispielen unter Bezugnahme auf die Zeichnung erläutert; in dieser zeigt:
  • 1 in schematischer Weise den Aufbau einer herkömmlich hergestellten DRAM-Speicherzelle mit Schalttransistor und Hoch-ε- oder ferroelektrischem Stack-Kondensator;
  • 2A-D schematische Schnittdarstellungen zur Erläuterung der Herstellung einer vergrabenen Barrierestruktur nach einem ersten Ausführungsbeispiel der Erfindung;
  • 3A-B schematische Schnittdarstellungen zur Erläuterung einer ersten Möglichkeit der Herstellung einer Kondensator-Elektrode über der Barrierestruktur;
  • 4A-D schematische Schnittdarstellungen zur Erläuterung einer zweiten Möglichkeit der Herstellung einer Kondensator-Elektrode über der Barrierestruktur; und
  • 5A-E schematische Schnittdarstellungen zur Erläuterung der Herstellung einer vergrabenen Barrierestruktur gemäß einem zweiten Ausführungsbeispiel der Erfindung.
  • Nach 1 ist auf einem beispielsweise p-dotierten Si-Halbleitersubstrat 1 mittels üblicher planartechnischer Verfahren (Schichtabscheidung, Schichtstrukturierung unter Verwendung von Lithographie- und Ätztechniken, Schichtdotierung) ein N-Kanal MOS-Transistor aufgebaut. Ein n+-dotiertes Drain-Gebiet 2 ist von einem n+-dotierten Source-Gebiet 3 über einen zwischenliegenden Kanal 4 aus Substratmaterial getrennt. Oberhalb des Kanals 4 liegt eine dünne Gate-Oxidschicht 5. Auf der Gate-Oxidschicht 5 ist eine Gate-Elektrode 6 angebracht.
  • Oberhalb des beschriebenen MOS-Transistors 2, 3, 4, 5, 6 ist eine Deckoxidschicht 7 abgelagert, welche ein Kontaktloch 8 umfaßt. Das Kontaktloch 8 ist mit einer elektrischen Anschlußstruktur 9 (sogenannter "Plug") bestehend aus Polysilizium gefüllt.
  • Aufbau und Herstellungsweise der gezeigten Struktur sind bekannt. Statt des hier dargestellten MOS-Transistors 2, 3, 4, 5, 6 kann auch ein anderes monolithisches Halbleiter-Funktionselement vorgesehen sein.
  • Oberhalb der Deckoxidschicht 7 ist ein Kondensator 10 realisiert.
  • Der Kondensator weist eine untere Elektrode 11 (sogenannte "Bottom-Elektrode"), eine obere Elektrode 12 und zwischenliegend ein Hoch-ε-Dielektrikum/Ferroelektrikum 13 auf.
  • Das Hoch-ε-Dielektrikum/Ferroelektrikum 13 kann beispielsweise aus Pb(Zr,Ti)O3 [PZT] , SrBi2Ta2O9 [SBT], SrTiO3 [ST] und/oder (Ba,Sr)TiO3 [BST] oder auch aus anderen neuartigen Perowskit-Materalien bestehen. Es wird üblicherweise durch einen MOD (metal organic deposition), einen MOCVD (metal organic chemical vapour decomposition)-Prozess oder einen Sputter-Prozess abgeschieden.
  • Nach dem Abscheiden des Hoch-ε-Dielektrikums/Ferroelektrikums 13 muß dieses in einer Sauerstoff-haltigen Atmosphäre bei hohen Temperaturen getempert ("konditioniert") werden. Zur Vermeidung einer unerwünschten Reaktion des Hoch-ε-Dielektrikums/Ferroelektrikums 13 mit den Elektroden 11, 12 werden diese aus Pt (oder einem anderen ausreichend temperaturstabilen und inerten Material) gefertigt. Darüber hinaus ist zum Schutz der Anschlußstruktur 9 unterhalb der unteren Pt-Elektrode 11 eine durchgängige Barrierestruktur 14 mit (in 1 nicht dargestellten) unter der Barrierestruktur 14 angeordneten Kontaktschichten vorgesehen.
  • Ein erstes erfindungsgemäßes Ausführungsbeispiel zur Herstellung einer Barrierestruktur verdeutlichen die 2A-D. Dieselben oder vergleichbare Teile wie in der vorhergehenden Figur sind mit denselben Bezugszeichen gekennzeichnet.
  • Über der TEOS-Deckoxidschicht 7 wird eine erste Kontaktschicht 15.1', eine zweite Kontaktschicht 15.2' und eine Barriereschicht 14' abgeschieden. Die erste Kontaktschicht 15.1' kann aus Ti einer Dicke zwischen 5 und 50 nm, vorzugsweise 10 nm, die zweite Kontaktschicht 15.2' kann aus Ir einer Dicke von 10 bis 250 nm, vorzugsweise etwa 50 nm, und die Barriereschicht 14' kann aus IrO2 einer Dicke zwischen 20 und 250 nm, vorzugsweise etwa 100 nm, bestehen. Die Ti- und Ir-Kontaktschichten 15.1', 15.2' dienen zur Ausbildung eines guten elektrischen Kontaktes zur Anschlußstruktur 9 und die IrO2-Barriereschicht 14' realisiert das bereits erwähnte Diffusionshindernis.
  • Die drei Schichten 15.1', 15.2' und 14' werden durch Ionenätzen gemeinsam strukturiert. Dabei wird eine Barrierestruktur 14.1 sowie eine Ir-Kontaktschichtstruktur 15.2 und eine Ti-Kontaktschichtstruktur 15.1 gebildet. Die Strukturbreite kann im Sub-μm-Bereich liegen.
  • Gemäß 2C wird in einem nächsten Schritt eine Barriere-Einlagerungsschicht 16 abgeschieden. Es kann sich bei dieser beispielsweise um eine TEOS-Oxidschicht handelt. Zur Abscheidung kann ein CVD(chemical vapour deposition)-Verfahren eingesetzt werden. Die Dicke der Barriere-Einlagerungsschicht 16 ist abhhängig von der Dicke der zu vergrabenden Barrierestruktur 14.1 und kann zwischen 200 und 1500 nm betragen Die Barriere-Einlagerungsschicht 16 wird nun mittels CMP zurückpoliert. Der Poliervorgang kann auf der Oberfläche der IrO2-Barrierestruktur 14.1 gestoppt werden. Bei der CMP-Planarisierung wird eine Oberfläche der Barriere-Einlagerungsschicht 16 und der Barrierestruktur 14.1 von ausgezeichneter Planarität hergestellt.
  • Eine erste Möglichkeit zur Realisierung der unteren Kondensator-Elektrode 11 ist in den 3A-B dargestellt. Beispielsweise mittels PVD (physical vapour deposition) wird eine Elektrodenschicht 11' auf die planarisierte Oberfläche der Barriere-Einlagerungsschicht 16 sowie der darin gelagerten Barrierestruktur 14.1 aufgebracht. Die Pt-Elektrodenschicht 11' kann eine Dicke von 50 nm bis 400 nm aufweisen.
  • Durch Ionenätzen wird aus der Pt-Elektrodenschicht 11' die untere Kondensator-Elektrode 11 herausgebildet (siehe 3B).
  • Da Pt schlecht auf der TEOS Barriere-Einlagerungsschicht 16 haftet, kann vor der Ablagerung der Pt-Elektrodenschicht 11' eine dünne (5 bis 50 nm) IrO2-Schicht (nicht dargestellt) als Haftschicht abgelagert werden.
  • Eine zweite Möglichkeit zur Herstellung der unteren Kondensator-Elektrode 11 wird anhand der 4A-D erläutert. In diesem Fall wird auf die planarisierte Oberfläche der Barriere-Einlagerungsschicht 16 (mit eingelagerter Barrierestruktur 14.1) eine Elektroden-Einlagerungsschicht 17' erzeugt. Die Elektroden-Einlagerungsschicht 17' kann ebenfalls eine TEOS-Schicht sein. Ihre Schichtdicke entspricht der gewünschten Dicke der unteren Kondensator-Elektrode 11, d.h. beträgt vorzugsweise 50 bis 400 nm.
  • Gemäß 4B wird die Elektroden-Einlagerungsschicht 17' durch einen Lithographie- und Ätzschritt strukturiert. Am Boden des dabei erzeugten Elektroden-Strukturierungsloches 18 liegt die Oberseite der Barrierestruktur 14.1 frei.
  • In einem nächsten Schritt wird ganzflächig die Pt-Elektrodenschicht mittels eines PVD-, CVD- oder Platinierungsverfahrens abgeschieden. Das Elektroden-Strukturierungsloch 18 wird dabei vollständig mit Elektrodenmaterial (Pt) gefüllt.
  • Im folgenden wird die Pt-Elektrodenschicht mittels CMP zurückpoliert. Dabei kann die strukturierte Elektroden-Einlagerungsschicht 17' als Stoppschicht genutzt werden. Es ergibt sich die in 4C gezeigte Anordnung mit fertig strukturierter Kondensator-Elektrode 11.
  • Schließlich wird gemäß 4D die strukturierte Elektroden-Einlagerungsschicht 17' naßchemisch entfernt. Es bleibt die in der beschriebenen Weise hergestellte untere Kondensator-Elektrode 11 zurück.
  • In beiden Fällen (3A-B bzw. 4A-D) werden dann in nachfolgenden Prozeßschritten die Hoch-ε-Dielektrikum/Ferro elektrikum-Schicht 13 und die obere Kondensator-Elektrode 12 aufgebracht.
  • Ein zweites erfindungsgemäßes Ausführungsbeispiel ist in den 5A-E dargestellt. Ausgangspunkt ist wiederum eine planarisierte Deckoxidschicht 7 mit einer Polysilizium-Anschlußstruktur 9. Gemäß 5A wird zunächst die Polysilizium-Anschlußstruktur 9 selektiv zurückgeätzt. Dabei entsteht eine Vertiefung 19, deren Tiefe etwa 50 bis 100 nm beträgt.
  • In einem nächsten Schritt wird eine dünne erste Kontaktschicht (beispielsweise aus Ti, Dicke 5 bis 50 nm) und darüber eine zweite dickere Kontaktschicht (beispielsweise aus Ir, Dicke etwa 50 bis 250 nm) ganzflächig abgeschieden. Die Abscheidung der Kontaktschichten wird so gesteuert, daß die Vertiefung 19 nach der Abscheidung der ersten Kontaktschicht erst zum Teil gefüllt ist und durch die Abscheidung der zweiten Kontaktschicht vollständig aufgefüllt wird. Die beiden Kontaktschichten werden dann mittels CMP zurückpoliert. Als Stoppschicht dient herbei die Deckoxidschicht 7. Es entsteht eine ganzflächig plane Oberfläche, wobei oberhalb der reduzierten Anschlußstruktur 9 eine topfartige erste Kontaktschicht-Struktur 15.1a aus Ti und innerhalb derselben eine zweite Kontaktschicht-Struktur 15.2a aus z.B. Ir realisiert ist.
  • Anschließend wird eine Barriere-Einlagerungsschicht erzeugt und gemäß der in 5C gezeigten Darstellung, siehe Bezugszeichen 16a, strukturiert. Die Strukturierung erfolgt durch photolithographische und ätztechnische Prozesse. Der Boden des dabei geschaffenen Barriere-Strukturierungsloches 20 wird zumindest teilweise von den Kontaktschicht-Strukturen 15.1a und 15.2a gebildet.
  • In einem weiteren Schritt wird eine ganzflächige Schicht 14a' aus Barrierematerial (z.B. IrO2) abgeschieden, siehe 5D.
  • Die Barriereschicht 14a' wird anschließend mittels CMP zurückpoliert, wobei als Stoppschicht die Barriere-Einlagerungsschicht 16a verwendet werden kann. 5E zeigt die planarisierte Barriere-Einlagerungsschicht 16a mit darin eingelagerter Barrierestruktur 14.1a.
  • Die Abscheidung und Strukturierung der unteren Pt-Kondensator-Elektrode 11 kann wiederum entweder nach der in den 3A-B oder der in den 4A-D dargestellten Weise durchgeführt werden.
  • Bei beiden Ausführungsbeispielen können für die obere Kontaktschichtstruktur 15.2, 15.2a neben Ir auch andere Materialien wie z.B. Ru, Pd, Re, Os, Rh, Pt, W, Ta, Hf, La, Mo, Nb und Legierungen derselben eingesetzt werden. Für die untere Kontaktschichtstruktur 15.1, 15.1a können neben Ti auch Cr, V, Co, Ni oder deren Silizide verwendet werden. Die Barriereschicht 14', 14a' kann neben IrO2 auch aus den leitenden Oxiden der für die obere Kontaktschichtstruktur genannten Materialien bestehen. Schließlich sind für die Elektrodenmaterialschicht 11' neben Pt auch Ir, Ru, Re sowie Legierungen dieser Materialien, ihre Oxide sowie ternäre Oxide vom Typ Strontium-Rutheniumoxid (SrRuO3) einsetzbar.
  • Den Ausführungsbeispielen ist gemeinsam, daß die Anwendung der CMP bei der Herstellung der Barrierestruktur 14.1, 14.1a die Prozeßführung vereinfacht und darüber hinaus auch die thermische Stabilität der Barrierestruktur 14.1, 14.1a erhöht.
    • 1
    Halbleitersubstrat
    2
    Drain-Gebiet
    3
    Source-Gebiet
    4
    Kanal
    5
    Gate-Oxidschicht
    6
    Gate-Elektrode
    7
    Deckoxidschicht
    8
    Kontaktloch
    9
    Anschlußstruktur
    10
    Kondensator
    11
    untere Kondensator-Elektrode
    11'
    Pt-Elektrodenschicht
    12
    obere Kondensator-Elektrode
    13
    Dielektrikum/Ferroelektrikum
    14
    Barrierestruktur
    14', 14a'
    Barriereschicht
    14.1, 14.1a
    Barrierestruktur
    15.1
    erste Kontaktschichtstruktur
    15.2
    zweite Kontaktschichtstruktur
    15.1a
    erste Kontaktschichtstruktur
    15.2a
    zweite Kontaktschichtstruktur
    16, 16a
    Barriere-Einlagerungsschicht
    17'
    Elektroden-Einlagerungsschicht
    18
    Elektroden-Strukturierungsloch
    19
    Vertiefung
    20a
    Barriere-Strukturierungsloch

Claims (11)

  1. Verfahren zur Herstellung einer Kondensator-Elektrode einer Dicke zwischen 50 nm und 400 nm mit darunterliegend angeordneter Barrierestruktur, in welchem – auf einem Schichtaufbau (7; 15.1', 15.2') über einem Halbleitersubstrat (1) eine Barriereschicht (14') abgelagert wird; – aus der Barriereschicht (14') durch einen lithographischen Masken- und Ätzschritt die Barrierestruktur (14.1) herausgebildet wird; – eine die Barrierestruktur (14.1) bedeckende Barriere-Einlagerungsschicht (16) abgelagert wird; – die Barriere-Einlagerungsschicht (16) durch CMP abgetragen wird, bis die Barrierestruktur (14.1) freiliegt; und – über der Barrierestruktur (14.1) die an ihrer Oberseite freiliegende, strukturierte Kondensator-Elektrode (11) gebildet wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Kondensator-Elektrode (11) – eine Elektroden-Einlagerungsschicht (17') über der planarisierten Barriere-Einlagerungsschicht (16) abgelagert wird; – durch einen lithographischen Masken- und Ätzschritt ein die Barrierenstruktur (14.1) freilegendes Elektroden-Strukturierungsloch (18) in der Elektroden-Einlagerungsschicht (17') erzeugt wird; – eine das Elektroden-Strukturierungsloch (18) vollständig auffüllende Schicht aus Elektrodenmaterial innerhalb und umliegend des Elektroden-Strukturierungsloches (18) abgelagert wird; und – die Kondensator-Elektrode (11) durch CMP aus der Elektrodenmaterialschicht herausgebildet wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Bildung der Kondensator-Elektrode (11) – eine Schicht (11') aus Elektrodenmaterial über der planarisierten Barriere-Einlagerungsschicht (16) abgelagert wird; und – durch einen lithographischen Masken- und Ätzschritt aus der Elektrodenmaterialschicht (11') die Kondensator-Elektrode (11) herausgebildet wird.
  4. Verfahren zur Herstellung einer Kondensator-Elektrode mit darunterliegend angeordneter Barrierestruktur, in welchem – auf einem Schichtaufbau (7) über einem Halbleitersubstrat (1) eine Barriere-Einlagerungsschicht (16a) abgelagert wird; – durch einen lithographischen Masken- und Ätzschritt ein Barriere-Strukturierungsloch (20a) in der Barriere-Einlagerungsschicht (16a) erzeugt wird; – eine in dem Barriere-Strukturierungsloch (20a) bis zu dem darunterliegenden Schichtaufbau (7) reichende Barriereschicht (14a') abgelagert wird; – die Barrierestruktur (14.1a) durch CMP-Planarisierung aus der Barriereschicht (14a') herausgebildet wird; und anschließend – die Kondensator-Elektrode (11) über der herausgebildeten Barrierestruktur (14.1a) gebildet wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, – daß bei der Ablagerung der Barriereschicht (14a') das Barriere-Strukturierungsloch (20a) vollständig aufgefüllt wird.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Bildung der Kondensator-Elektrode (11) – eine Elektroden-Einlagerungsschicht (17') über der planarisierten Barriere-Einlagerungsschicht abgelagert wird; – durch einen lithographischen Masken- und Ätzschritt ein die Barrierenstruktur (14.1a) freilegendes Elektroden-Strukturierungsloch (18) in der Elektroden-Einlagerungsschicht (17') erzeugt wird; – eine das Elektroden-Strukturierungsloch (18) vollständig auffüllende Schicht aus Elektrodenmaterial innerhalb und umliegend des Elektroden-Strukturierungsloches (18) erzeugt wird; und – die Kondensator-Elektrode (11) durch CMP aus der Elektrodenmaterialschicht herausgebildet wird.
  7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß zur Bildung der Kondensator-Elektrode (11) – eine Schicht (11') aus Elektrodenmaterial über der planarisierten Barriere-Einlagerungsschicht (16a) abgelagert wird; und – durch einen lithographischen Masken- und Ätzschritt aus der Elektrodenmaterialschicht (11') die Kondensator-Elektrode (11) herausgebildet wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – daß aus einer zwei Kontaktschichten enthaltenden Schichtfolge eine unterhalb der Barrierestruktur (14.1, 14.1a) angeordnete Kontaktschichtstruktur (15.1, 15.1a; 15.2, 15.2a) gebildet wird.
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, – daß die obere Schicht (15.2, 15.2a) der Kontaktschichtstruktur (15.1, 15.1a; 15.2, 15.2a) aus Ir und/oder die untere Schicht (15.1, 15.1a) der Kontaktschichtstruktur (15.1, 15.1a; 15.2, 15.2a) aus Ti besteht.
  10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – daß die Barriereschicht (14', 14a') aus IrO2 besteht.
  11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, – daß die Elektrodenmaterialschicht (11') aus Pt besteht.
DE19950540A 1999-10-20 1999-10-20 Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur Expired - Fee Related DE19950540B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE19950540A DE19950540B4 (de) 1999-10-20 1999-10-20 Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
PCT/DE2000/003662 WO2001029885A2 (de) 1999-10-20 2000-10-16 Verfahren zur herstellung einer kondensator-elektrode mit barrierestruktur
JP2001531134A JP3964206B2 (ja) 1999-10-20 2000-10-16 バリア構造を有するコンデンサ電極の製造方法
KR10-2002-7005017A KR100471730B1 (ko) 1999-10-20 2000-10-16 배리어 구조물을 구비한 커패시터 전극의 제조 방법
EP00983035A EP1222684A2 (de) 1999-10-20 2000-10-16 Verfahren zur herstellung einer kondensator-elektrode mit barrierestruktur
TW089122072A TW490809B (en) 1999-10-20 2000-10-20 Method to produce a capacitor-electrode with barrier-structure
US10/127,618 US6686265B2 (en) 1999-10-20 2002-04-22 Method of producing a capacitor electrode with a barrier structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19950540A DE19950540B4 (de) 1999-10-20 1999-10-20 Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur

Publications (2)

Publication Number Publication Date
DE19950540A1 DE19950540A1 (de) 2001-05-03
DE19950540B4 true DE19950540B4 (de) 2005-07-21

Family

ID=7926289

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19950540A Expired - Fee Related DE19950540B4 (de) 1999-10-20 1999-10-20 Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur

Country Status (7)

Country Link
US (1) US6686265B2 (de)
EP (1) EP1222684A2 (de)
JP (1) JP3964206B2 (de)
KR (1) KR100471730B1 (de)
DE (1) DE19950540B4 (de)
TW (1) TW490809B (de)
WO (1) WO2001029885A2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284548A (ja) * 2000-03-31 2001-10-12 Fujitsu Ltd 半導体記憶装置及びその製造方法
KR20030023143A (ko) * 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100418589B1 (ko) * 2001-11-12 2004-02-14 주식회사 하이닉스반도체 강유전체 메모리 소자의 콘캐이브형 캐패시터 형성방법
JP2004146772A (ja) 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
US7270884B2 (en) * 2003-04-07 2007-09-18 Infineon Technologies Ag Adhesion layer for Pt on SiO2
US7001780B2 (en) * 2003-08-06 2006-02-21 Infineon Technologies Ag Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method
US20050070030A1 (en) * 2003-09-26 2005-03-31 Stefan Gernhardt Device and method for forming a contact to a top electrode in ferroelectric capacitor devices
JP5608317B2 (ja) * 2008-03-07 2014-10-15 ピーエスフォー ルクスコ エスエイアールエル キャパシタ用電極及びその製造方法、半導体装置
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
US5786259A (en) * 1997-04-25 1998-07-28 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors including etch stopping layers
WO1999027581A1 (en) * 1997-11-20 1999-06-03 Advanced Technology Materials, Inc. CHEMICAL MECHANICAL POLISHING OF FeRAM CAPACITORS
EP1017096A2 (de) * 1998-12-28 2000-07-05 Sharp Kabushiki Kaisha Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
DE10014315A1 (de) * 1999-03-26 2000-10-05 Sharp Kk Halbleiterspeicher und Verfahren zur Herstellung desselben
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601022B2 (ja) 1990-11-30 1997-04-16 日本電気株式会社 半導体装置の製造方法
JPH06120423A (ja) * 1992-10-06 1994-04-28 Hitachi Ltd 半導体装置およびその製造方法
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5392189A (en) * 1993-04-02 1995-02-21 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having two independent insulative layers and the method for forming same
JP2550852B2 (ja) 1993-04-12 1996-11-06 日本電気株式会社 薄膜キャパシタの製造方法
JP3500707B2 (ja) * 1994-06-28 2004-02-23 ソニー株式会社 接続構造の形成方法、及び接続構造の設計方法
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
JPH08162619A (ja) * 1994-12-09 1996-06-21 Hitachi Ltd 半導体装置及びその製造方法
US5573979A (en) * 1995-02-13 1996-11-12 Texas Instruments Incorporated Sloped storage node for a 3-D dram cell structure
US6271077B1 (en) * 1995-03-27 2001-08-07 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5612574A (en) * 1995-06-06 1997-03-18 Texas Instruments Incorporated Semiconductor structures using high-dielectric-constant materials and an adhesion layer
JP3146962B2 (ja) * 1995-12-14 2001-03-19 日本電気株式会社 半導体記憶装置およびその製造方法
JPH09275193A (ja) * 1996-04-03 1997-10-21 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
KR100234361B1 (ko) * 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
JPH10107223A (ja) * 1996-10-02 1998-04-24 Texas Instr Japan Ltd 誘電体キャパシタ及び誘電体メモリ装置と、これらの製造方法
US6033919A (en) * 1996-10-25 2000-03-07 Texas Instruments Incorporated Method of forming sidewall capacitance structure
US6130124A (en) * 1996-12-04 2000-10-10 Samsung Electronics Co., Ltd. Methods of forming capacitor electrodes having reduced susceptibility to oxidation
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
JP3570153B2 (ja) * 1997-04-28 2004-09-29 ソニー株式会社 電子材料、その製造方法、誘電体キャパシタ、不揮発性メモリおよび半導体装置
JP3489660B2 (ja) * 1997-05-30 2004-01-26 インターナショナル・ビジネス・マシーンズ・コーポレーション シリコンとの貴金属電極接点のための方法
WO1999062116A1 (en) * 1998-05-25 1999-12-02 Hitachi, Ltd. Semiconductor device and process for manufacturing the same
JP4809961B2 (ja) * 1998-08-07 2011-11-09 株式会社東芝 半導体装置及びその製造方法
US6271131B1 (en) * 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6124164A (en) * 1998-09-17 2000-09-26 Micron Technology, Inc. Method of making integrated capacitor incorporating high K dielectric
KR100272172B1 (ko) * 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
JP3211809B2 (ja) * 1999-04-23 2001-09-25 ソニー株式会社 半導体記憶装置およびその製造方法
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
US6235603B1 (en) * 1999-07-12 2001-05-22 Motorola Inc. Method for forming a semiconductor device using an etch stop layer
KR100343287B1 (ko) * 1999-09-21 2002-07-15 윤종용 고집적 강유전체 메모리 소자의 형성 방법
US6274899B1 (en) * 2000-05-19 2001-08-14 Motorola, Inc. Capacitor electrode having conductive regions adjacent a dielectric post

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
US5786259A (en) * 1997-04-25 1998-07-28 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors including etch stopping layers
WO1999027581A1 (en) * 1997-11-20 1999-06-03 Advanced Technology Materials, Inc. CHEMICAL MECHANICAL POLISHING OF FeRAM CAPACITORS
EP1017096A2 (de) * 1998-12-28 2000-07-05 Sharp Kabushiki Kaisha Verfahren zur Herstellung eines Halbleiter-Speicherbauteils
DE10014315A1 (de) * 1999-03-26 2000-10-05 Sharp Kk Halbleiterspeicher und Verfahren zur Herstellung desselben
DE19926501A1 (de) * 1999-06-10 2000-12-21 Siemens Ag Verfahren zur Herstellung eines Halbleiterspeicherbauelements

Also Published As

Publication number Publication date
JP3964206B2 (ja) 2007-08-22
EP1222684A2 (de) 2002-07-17
KR20020047253A (ko) 2002-06-21
US6686265B2 (en) 2004-02-03
WO2001029885A2 (de) 2001-04-26
KR100471730B1 (ko) 2005-03-10
DE19950540A1 (de) 2001-05-03
JP2003512721A (ja) 2003-04-02
TW490809B (en) 2002-06-11
US20020151162A1 (en) 2002-10-17
WO2001029885A3 (de) 2001-06-14

Similar Documents

Publication Publication Date Title
DE4041271C2 (de) Halbleitervorrichtung mit einem ferroelektrischen Kondensator
DE19521489B4 (de) Kondensatorplatte und Kondensator, je in einer Halbleitervorrichtung gebildet, die Verwendung eines solchen Kondensators als Speicherkondensator einer Halbleitervorrichtung, Verfahren zur Herstellung eines Kondensators und Verwendung eines solchen Verfahrens zur Herstellung von DRAM-Vorrichtungen
DE69228855T2 (de) Kondensator und Herstellungsverfahren
DE3841588C2 (de)
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE19842704C2 (de) Herstellverfahren für einen Kondensator mit einem Hoch-epsilon-Dielektrikum oder einem Ferroelektrikum nach dem Fin-Stack-Prinzip unter Einsatz einer Negativform
EP1145319B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE19947053C1 (de) Grabenkondensator zu Ladungsspeicherung und Verfahren zu seiner Herstellung
DE19527023C1 (de) Verfahren zur Herstellung eines Kondensators in einer Halbleiteranordnung
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
EP1364390A2 (de) Grabenkondensator und verfahren zu seiner herstellung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE10242877A1 (de) Halbleitersubstrat sowie darin ausgebildete Halbleiterschaltung und zugehörige Herstellungsverfahren
WO2000013224A1 (de) Mikroelektronische struktur, verfahren zu deren herstellung und deren verwendung in einer speicherzelle
EP0859405B1 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
DE19834649C1 (de) Verfahren zum Herstellen einer Speicherzelle
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
EP1277230B1 (de) Verfahren zur herstellung von kondensatorstrukturen
DE10000003C2 (de) Verfahren zur Herstellung von Gräben für DRAM Zellanordnungen
DE19842684C1 (de) Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren
DE19743268C2 (de) Kondensator mit einer Barriereschicht aus einem Übergangsmetall-Phosphid, -Arsenid oder -Sulfid, Herstellungsverfahren für einen solchen Kondensator sowie Halbleiterspeicheranordnung mit einem solchen Kondensator
EP1222695B1 (de) Integrierte schaltungsanordnung mit mindestens einem kondensator und verfahren zu deren herstellung
DE10010288C1 (de) Verfahren zur Herstellung einer ferroelektrischen Kondensatoranordnung

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee