DE3844388A1 - Dynamische direktzugriffspeichereinrichtung - Google Patents

Description

Die Erfindung betrifft eine Halbleiterspeichereinrichtung und insbesondere einen dynamischen Direktzugriffspeicher (DRAM) mit großer Kapazität.

Auf dem Gebiet der Halbleiterspeichereinrichtungen wurden viele Versuche unternommen, die Speicherkapazität durch Erhöhung der Anzahl der Speicherzellen auf einem einzelnen Baustein bzw. Chip zu steigern. Um dies zu erreichen, ist es wesentlich, den Platzbedarf der Speicherzellenanordnung dadurch zu minimieren, daß mehrere Speicherzellen auf einer begrenzten Fläche des Chips gebildet werden. Im Hinblick auf eine minimale Fläche ist es bekannt, daß eine Speicher­ zelle, bestehend aus einem Transistor und einer Kapazität bzw. einem Kondensator erwünscht ist. Da jedoch der Konden­ sator den größten Platzbedarf bei einer Speicherzelle, die aus einem Transistor und einem Kondensator besteht, hat, ist es wesentlich, den Platzbedarf, der durch den Kondensator beansprucht wird, zu minimieren und seine Kapazität zu er­ höhen, so daß ein Datenlesevorgang erleichtert wird und Feh­ ler durch Fremdkörpereinwirkung, beispielsweise durch α-Partikel, verringert werden.

Um diese Schwierigkeiten zu beheben, wurden verschiedene Verfahren vorgeschlagen zur Bildung von Kondensatoren, wel­ che Gräben auf der Oberfläche des Halbleitersubstrats auf­ weisen, so daß der vom Kondensator belegte Platz minimiert ist und die Kapazität des Kondensators auf einen Maximalwert gebracht ist. Es ist erforderlich, den Grabentypaufbau bei einem DRAM anzuwenden, der eine Speicherkapazität von mehr als 4 Megabits aufweist.

Ein Beispiel für eine Speicherzelle, bei der ein herkömmli­ cher Grabenaufbau verwendet wird, ist in ISSCC Digest of Technical Papers, Februar 1986, Seiten 272-273 beschrieben.

Da diese Speicherzelle eine Zellenanode aus Polysilicium, das auf der oberen Oberfläche des Substrats gebildet ist, aufweist, ist der Anodenanschluß in einer Speicherzelle mit einer großen Integration von mehr als 16 Kilobits schwierig. Ferner kann die Anode aus Polysilicium leicht die Schrittab­ deckung erzeugen, welche den zu bildenden Stringer (Verstei­ fung) bewirkt. Da ferner die oben beschriebene Speicherzelle die Ladung außerhalb des Grabens speichert, können leicht Fehler durch Fremdkörpereinwirkung erzeugt werden.

Andererseits kann in der gestapelten Speicherzelle, welche die Zellenanode an den Wortleitungen bildet, das Problem, welches obiger Speicherzelle aufgrund der Anode anhaftet, gelöst werden. Wenn die Gräben jedoch in großer Integration gebildet sind, sind zwei benachbarte Gräben voneinander durch eine dicke Feldoxidschicht getrennt, so daß der untere Teil der Feldoxidschicht nicht wirkungsvoll zum Einsatz kommt. Demzufolge kann der Integrationsgrad nicht erhöht werden.

Eine US-Patentanmeldung Nr. 0 00 743, eingereicht am 16. Ok­ tober 1987, beschreibt eine Speicherzelle, welche die Schwierigkeiten, die den beiden Typen von Speicherzellen anhaften, löst. Da in der Speicherzelle der US-Patentanmeldung Nr. 0 00 743 die Zellenplatte, welche im Substrat gebildet ist, das gleiche Potential hat wie das Substrat, kann an die Zellenanoden keine unabhängige Span­ nung angelegt werden, die sich von der des Substrats unter­ scheidet.

Aufgabe der Erfindung ist es daher, zur Vermeidung der im Zusammenhang mit dem diskutierten Stand der Technik auftre­ tenden Schwierigkeiten eine Halbleiterspeichereinrichtung zu schaffen, in welche eine große Anzahl von Elementen mit hoher Dichte auf einem Halbleitersubstrat integriert sind.

Diese Aufgabe wird erfindungsgemäß durch die im Anspruch 1 angegebenen Merkmale gelöst.

Von Vorteil ist bei der Erfindung, daß eine Speicherzelle vorgesehen wird, die aus einem Transistor und einem Konden­ sator besteht und welche mit einer vertretbaren Verarbei­ tungswirksamkeit hergestellt ist, und bei der die Zellen­ anode im Substrat eingebettet ist und eine Spannung, welche sich von der Spannung des Substrats unterscheidet, an die Zellenanode angelegt werden kann.

Ferner wird in vorteilhafter Weise durch die Erfindung eine Speicherzelle vorgesehen, die in hohem Maße unempfindlich gegenüber Störungen ist, und welche eine eingebettete Zellen­ anode aufweist.

Ferner wird in vorteilhafter Weise durch die Erfindung eine Speicherzelle vorgesehen, die eine solche Form und einen solchen Aufbau hat, daß sie mit erhöhtem Herstellungs­ wirkungsgrad gefertigt werden kann.

Gemäß der Erfindung enthält eine Speicherzelle ein Halb­ leitersubstrat zum Bestücken mit integrierten Schaltungs­ elementen, einen Graben zur Bildung eines Kondensator­ bereichs, der sich vertikal zur Oberfläche des Substrats erstreckt, wobei dieser Graben in das Substrat eingeformt ist, einen Zellenanodenbereich mit einem zweiten Leit­ fähigkeitstyp zur Bildung eines Ladungsspeicherbereichs innerhalb des Kondensatorbereichs, wobei der Zellenanoden­ bereich in dem Substratbereich um den Graben gebildet ist, einen hochkonzentrierten Halbleiterbereich vom gleichen Leitfähigkeitstyp wie das Substrat zur Erhöhung der im Kon­ densatorbereich gespeicherten elektrischen Ladung, wobei der hochkonzentrierte Halbleiterbereich in dem Substrat­ bereich gebildet ist, der außerhalb des Zellenanodenbereichs liegt, ein leitfähiges Material zur Speicherung der elektri­ schen Ladung in Abhängigkeit von der Spannung im Graben und eine dielektrische Schicht, welche zwischen dem leitfähigen Material und der Zellenanode angeordnet ist.

Beim erfindungsgemäßen Aufbau wirkt der eingebettete Spei­ cherkondensator mit dem Übertragungstransistor, welcher einen Transistor in der DRAM-Speicherzelle aufweist, zusam­ men. Der eingebettete Speicherkondensator besitzt ein Sub­ strat, einen Graben zur Bildung eines Kondensatorbereichs, der sich im wesentlichen senkrecht zur Oberfläche des Sub­ strats erstreckt, wobei dieser Graben in das Substrat ein­ geformt ist, einen Bereich, der mit Ionen dotiert ist, die entgegengesetzte Leitfähigkeit zum Substrat aufweisen zur Bildung der Zellenanode im Substratbereich außerhalb des Grabens, einen anderen Bereich, der mit Ionen der gleichen Leitfähigkeit wie das Substrat dotiert ist, wobei dieser andere Bereich im Substratbereich außerhalb der Zellenanode gebildet ist, einen leitfähigen Polysiliciumkern, der in den Graben eingefüllt ist zur Speicherung der Ladung, die der empfangenen Spannung entspricht und zur Bildung einer Elek­ trode dieses Kondensators, ein dielektrisches Material, wel­ ches als Kondensatorisolierung dient und zwischen dem leitfähigen Polysiliciumkern und der Zellenplatte ange­ ordnet ist, und einen leitfähigen Anschluß, der dotiertes Polysilicium aufweist durch Verbinden des Source-Bereichs des Übertragungstransistors mit dem leitfähigen Kern, so daß ein Durchlaß gebildet wird, durch welchen die Ladung in den Speicherkondensator oder aus dem Speicherkondensator fließen kann.

Die dotierten Bereiche, welche im Substratbereich außerhalb des Grabens gebildet werden, werden in aufeinanderfolgenden Schritten angeordnet. Zunächst wird ein flacher Grabenteil gebildet, an dessen Seitenwänden Oxidschichten hergestellt werden. Auf dem Boden des flachen Grabenteils wird ein zwei­ ter tiefer Grabenteil gebildet, der keine Oxidschicht auf­ weist. Das Dotierungsmittel, welches in den Graben einge­ bracht wird, dringt in das Substrat durch die Wände des tie­ fen Grabenteils ein. Die Seitenwände des flachen Grabenteils werden nicht dotiert, da dies durch die Oxidschichten, welche darauf gebildet sind, verhindert wird.

Anhand der Figuren wird die Erfindung noch näher erläutert. Es zeigt:

Fig. 1 einen Querschnitt durch eine Transistor­ speicherzelle mit eingebettetem Speicher­ kondensator als Ausführungsbeispiel der Erfindung;

Fig. 2 einen Querschnitt zur Erläuterung der Ver­ bindung zwischen einer Speicherzelle, die ein Ausführungsbeispiel der Erfindung ist, mit einer benachbarten Speicherzelle;

Fig. 3 eine Draufsicht auf eine Speicherzelle, die ein Ausführungsbeispiel der Erfindung ist;

Fig. 4 einen Querschnitt durch ein Ausführungs­ beispiel der erfindungsgemäßen Speicherzelle, bei der das Anlegen einer Spannung an die Zellplatte gezeigt ist; und

Fig. 5(A)-(I) aufeinanderfolgende Schritte zur Herstellung einer Transistorspeicherzelle mit eingebette­ tem Speicherkondensator, die ein Ausführungs­ beispiel der Erfindung ist.

Unter Bezugnahme auf die Zeichnungen wird die Erfindung noch näher erläutert.

Fig. 1 ist eine Querschnittsansicht, welche einen eingebet­ teten bzw. versenkten Speicherkondensator in einer Transi­ storspeicherzelle, die ein Ausführungsbeispiel der Erfindung ist, darstellt. Mit dem Bezugszeichen 10 ist ein P- oder N-Halbleitersubstrat bezeichnet. In der folgenden Beschrei­ bung wird der Einfachheit halber immer Bezug genommen auf ein Substrat vom P-Typ, jedoch kann die Erfindung auch bei einem Substrat vom N-Typ zur Anwendung kommen. Beim darge­ stellten Ausführungsbeispiel ist in einem Graben ein Kon­ densator gebildet. Der Graben besitzt eine im wesentlichen konische Form. Das Grabeninnere erstreckt sich senkrecht zur Oberfläche des Halbleitersubstrats. Der Graben enthält einen flachen und breiten Grabenteil 12 a und einen tiefen schmalen Grabenteil 12 b. Im Peripheren Bereich sind eine N⁺-Zellen­ anodenzone 14, die mit Arsen, Phosphor oder dgl. vom zum Substrat entgegengesetzten Leitfähigkeitstyp hochdotiert ist, und eine P⁺-Zone 16, welche mit Bor und dgl. vom glei­ chen Leitfähigkeitstyp wie das Substrat hochdotiert ist, gebildet. Die N⁺-Zellenanodenzone 14 bildet eine Elektrode des Kondensators.

Ein harter Polysiliciumkern 18 ist in den Grabenteilen 12 a und 12 b gebildet. Dieser Kern stellt die andere leitfähige Elektrode des Kondensators dar. Der Kern 18 ist von der N⁺- Zellenanodenzone 14 durch eine dielektrische Schicht 20, be­ stehend aus einer Oxidschicht oder aus einer Zusammensetzung eines Oxids und Nitrids, isoliert. Die Dicke der dielektri­ schen Schicht beträgt etwa 100-200 Å.

Die Gräben werden fortlaufend durch den folgenden Herstel­ lungsvorgang gebildet. Während des ersten Schrittes der Her­ stellung wird ein flacher Grabenteil 12 a im Substrat durch reaktives Ionenätzen gebildet. Der flache Grabenteil 12 a er­ streckt sich etwa 1,5 Mikron in das Substrat. Wenn der flache Grabenteil gebildet ist, werden Oxidschichten an der Innen­ seite und am Boden niedergeschlagen. Daraufhin wird der Boden des flachen Grabenteils unter Verwendung von anisotropem Ätzen wiederum geätzt. Die gesamte Oxidschicht 22 verbleibt an den Seitenwänden des Grabenteils, so daß eine Diffusion von Störstellen in einem nachfolgenden Störstellendiffusions­ vorgang blockiert wird. In einem zweiten Herstellungsschritt wird der tiefe Grabenteil 12 b, welcher eine Dicke von etwa 3-3,5 Mikron aufweist, im Boden des flachen Graben­ teils durch Ätzen gebildet. Es werden dann Störstellen in die Seitenwände des tiefen Grabens eingebracht, um eine hochdotierte N⁺-Zone und P⁺-Zone zu bilden. Zu diesem Zeitpunkt wirkt die Oxidschicht 22, welche an den Seiten­ wänden des flachen Grabenteils 12 a vorhanden ist, als Barriere während des Störstellendiffusionsvorgangs.

Der Übertragungstransistor enthält ein Gate 24 und Drain- und Sourcezonen 21 und 22, die durch eine Kanalzone 26 un­ terhalb des Gates 24 getrennt sind. Das Gate 24 und der Kanalbereich 26 des Transistors sind voneinander durch eine Gate-Isolationsschicht 30 isoliert, so daß der Strom, wel­ cher zwischen den Drain- und Sourcezonen 28 und 29 fließt, in Abhängigkeit von dem an das Gate 24 gelegten Steuersignal begrenzt ist. Die Sourcezone des Transistors und der Poly­ siliciumkern 18 sind über ein leitfähiges Polysilicium 32 miteinander verbunden, so daß zwischen dem Speicherkonden­ sator und der Schaltung zur Erzeugung der Ladungen ein Ladungstransport stattfinden kann. Isolierschichten 34 und 37 bedecken verschiedene andere Schichten auf dem Halbleiter­ substrat und schützen dabei diese. Ferner sind Leiter vor­ handen, wie beispielsweise ein Leiter 36, der mit der Drain­ zone 28 des Übertragungstransistors verbunden ist und zum Übertragen von Signalen verschiedener Elemente dient. Ein Leiter 39 besteht aus Metall.

Die Fig. 1 zeigt einen Querschnitt durch den versenkten bzw. eingebetteten Speicherkondensator. Eine P⁺-Dotierungsschicht 38 unter der Isolierschicht 34 wird gebildet, um Kriech­ ströme zwischen benachbarten Gräben zu verringern. Ferner isoliert die P⁺-Zone 16 außerhalb der N⁺ -Zellenanodenzone 14 die N⁺-Zellenanodenzone 14 von der Sourcezone 29 des Übertragungstransistors, so daß Kriechströme unterbunden sind. Hierdurch wird die Kapazität des Speicherkondensators erhöht.

Die Fig. 2 zeigt einen Querschnitt zweier benachbarter, miteinander verbundener Zellen. Es werden hierbei die glei­ chen Bezugsziffern wie in Fig. 1 für die gleichen Elemente verwendet. Die beiden benachbarten Zellen sind über die N⁺-Zellenanodenzone 14 miteinander verbunden.

Die Fig. 3 zeigt eine Draufsicht auf einen Teil der Spei­ cherzellenanordnung, welche den oben beschriebenen Aufbau hat. Mit 40 ist der Grabenbereich bezeichnet, welcher den Kondensator bildet. 42 bezeichnet eine N⁺-dotierte Zellen­ anodenzone 44, einen P⁺-dotierten Bereich und 46 einen Substratbereich vom P-Typ. Wie die Figur zeigt, sind die N⁺-Zellenanodenzonen (die Zone 14 in Fig. 2) um die jeweili­ gen Gräben angeordnet und miteinander verbunden. An einer bestimmten Anschlußstelle der Speicherzellenanordnung ist eine festgelegte Spannung an die N⁺-Zellenanodenzone 42 an­ gelegt, wie es in Fig. 4 dargestellt ist. Für die gleichen Teile wie in den Fig. 1 und 2 sind in der Fig. 4 die gleichen Bezugsziffern verwendet.

In einem Endteil der Speicherzellenanordnung der Fig. 3 ist eine N-Senke 47 gebildet, wie es in Fig. 4 dargestellt ist. Diese ist mit der N⁺-Zellenanodenzone 14 verbunden. An einem oberen Teil der N-Senke 47 ist eine N⁺-Dotierungs­ schicht 48 vorhanden, welche mit einem Leiter 49 verbunden ist. Wenn eine festgelegte Spannung an den Leiter 49 ange­ legt wird, wird diese Spannung über die N-Senke 47 an die N⁺-Zellenanodenzone 14 angelegt. Wenn die N⁺-Zellenanoden­ zone 14 über die N-Senke 47 mit der angelegten Spannung ver­ sorgt ist, werden alle N⁺-Zellenanodenzonen 14 aufgrund ih­ rer Verbindung miteinander mit dieser Spannung versorgt. In bevorzugter Weise wird eine Versorgungsspannung von Vcc/2 (die Hälfte der Versorgungsspannung Vcc) an die N-Senke angelegt. Wenn die N⁺-Zellenanodenzone 14 die Spannung Vcc/2 empfängt, wird die Dicke der Isolierschicht des Kondensators verringert, wodurch die Kapazität ansteigt.

Im folgenden werden anhand der Fig. 5(A)-5(I) die ein­ zelnen Herstellungsschritte zur Bildung der DRAM-Zellen auf dem Siliciumhalbleitersubstrat nach der Erfindung erläutert.

Das Ausgangsmaterial einer Siliciumhalbleiterscheibe 50 ist ein Substrat vom N-Typ oder P-Typ. In diesem Substrat ist eine N-Senke oder P-Senke mit einem herkömmlichen Verfahren, beispielsweise durch Diffusion oder Ionenimplantation, her­ gestellt. Die Störstellenkonzentration im Substrat im Bereich einer Senke 52, welche dabei gebildet wird, beträgt etwa 10¹⁴ Atome/cm³.

Im Verfahrensschritt der Fig. 5A wird als Ausgangsmaterial ein Siliciumhalbleitersubstrat 50 vom P-Typ verwendet, wel­ ches eine N-Senke 52 aufweist. Zunächst wird durch herkömm­ liche thermische Oxidation eine Oxidschicht 54 aus SiO₂ auf dem Substrat 50 mit einer Dicke von 200-400 Å gebildet. Anschließend werden eine Nitridschicht 56 aus Si₃N₄ und dicke Oxidschicht 58 aufeinanderfolgend mit herkömmlichen Verfahren gebildet. Die Nitridschicht 56 besitzt eine Dicke von etwa 1000-2000 Å und wird als Oxidationsschutzmaske im nachfolgenden Verfahrensschritt verwendet. Die Oxidschicht 58 besitzt eine Dicke von etwa 6000-8000 Å und wird bei niedriger Temperatur gebildet und wird als Maske während der Grabenbildung verwendet.

Anschließend werden durch Photolitographie die Oxid-Nitrid- und Oxid-Schichten 54, 56, 58 als Ätzmasken bei der Bildung des Grabens hergestellt. Anschließend wird durch reaktives Ionenätzen (RIE) das Siliciumsubstrat 50 geätzt zur Bil­ dung eines Grabens 60. Anschließend werden auf der oberen Oberfläche des Substrats und der Oberfläche des Grabens 60 die Oxidschichten gebildet mit einer Dicke von 2000 Å unter Anwendung eines herkömmlichen Niedertemperatur­ oxidationsverfahrens. Ferner werden durch Ätzen ohne eine getrennte Maske die Oxidschichten auf dem Boden des Grabens 60 beseitigt, und es verbleiben auf der Oberfläche des Sub­ strats an den Seitenwänden des Grabens 60 Oxidschichtmasken 62, wie es in Fig. 5(B) dargestellt ist. Am Boden des Grabens 60 wird durch reaktives Ionenätzen der tiefe Grabenteil ge­ bildet, wie es in Fig. 5(C) dargestellt ist.

In der Fig. 5(D) werden in die freiliegenden Seitenwände des Grabens 60, mit Ausnahme der von der Oxidationsmaske 52 be­ deckten Wandteile, im schrägen Winkel Ionen vom P-Typ, wie beispielsweise Bor, und Ionen vom N-Typ, wie beispielsweise Arsen, implantiert, und zwar bei Dosen von 10¹²-10¹³ Ionen/cm² und 10¹⁴-10¹⁵ Ionen/cm² mit einer Energie von etwa 50 keV, so daß ein Halbleiterbereich 65 vom P-Typ und ein Halbleiterbereich 64 vom N-Typ im Substrat außerhalb des Grabens gebildet werden. Anschließend wird ein Halblei­ terbereich 66 vom N-Typ im Substratbereich unterhalb des Bodens des Grabens durch N⁺-Ionenimplantation oder durch herkömmliche Diffusion gebildet. Der Halbleiterbereich 65 vom P-Typ und der Halbleiterbereich 64 vom N-Typ können durch ein herkömmliches Diffusionsverfahren hergestellt sein.

Wie es in Fig. 5(E) dargestellt ist, werden nach Beendigung der Dotierung der Grabenwände Dotierungsmittel diffundiert zur Bildung einer N⁺-Zellenanode 67 und eines P⁺-Bereichs 68.

Die N⁺-Zellenanodenzone 67 dient als eine Elektrode des Kondensators. Zur Bildung der Kondensatorisolierschicht wird eine dielektrische Schicht 70 gebildet, welche eine Oxid­ schicht und/oder Nitridschicht an den Seitenwänden des Grabens 60 und der Bodenfläche des Substrats aufweist. In den Graben 60 wird ein N⁺-Dotierungs-Polysiliciumkern 72 eingefüllt. Die dielektrische Schicht 70 und der Dotierungs- Polysiliciumkern 72 werden mit herkömmlichen Verfahren ge­ bildet. Der Dotierungs-Polysiliciumkern 72 speichert eine Ladung und bildet eine Elektrode des Kondensators. Nach Be­ seitigung des Polysiliciums auf der Nitridschicht 56 und der anschließenden Beseitigung der Nitridschicht 56 und der Oxidschicht 54 in dem Bereich, in welchem die Feldoxidschicht gebildet werden soll, wird unterhalb dieses Bereichs eine P-Dotierungszone 74 mit hoher Konzentration gebildet und an­ schließend die Feldoxidschicht 76 hergestellt. Anschließend werden die auf dem Substrat verbliebenen Nitridschichten 56 und Oxidschichten 54 alle beseitigt.

Wie die Fig. 5(F) zeigt, wird die Gate-Oxidschicht 80 auf der freigelegten Substratoberfläche 78 durch thermische Oxidation gezüchtet und eine leitfähige Polysiliciumschicht 82 sowie eine Niedertemperatur-Oxidschicht 83 auf der gesam­ ten Oberfläche des Substrats gebildet. Ein Gateelektroden­ muster 84 wird durch herkömmliche Photolitographie gebildet. An den Seitenwänden des Gateelektrodenmusters 84 wird ein Oxidabstandhalter 85 gebildet.

Wie aus der Fig. 5(G) zu ersehen ist, wird die N⁺-Zone als Drain- und Sourcezonen 86 und 87 eines N-Kanal-MOS-Feld­ effekttransistors (N-MOSFET) auf dem Substrat 50 ausgebil­ det. Drain- und Sourcezonen 88 und 89 eines P-MOSFET werden an der N-Senke 52 gebildet. Anschließend wird eine Isolier­ schicht 91 a in Form eines Überzugs aus Niedertemperaturoxid (LTO) oder Phosphorsilicatglas (PSG) aufgebracht. Es wird dann eine Verbindungsschicht 90 durch Ätzen des Verbindungs­ bereichs zwischen dem leitfähigen Polysiliciumkern 72 und der Sourcezone 87 des N-MOSFET als Übertragungstransistor gebildet. Die Source- und Drainzonen des MOSFET werden durch herkömmliche Phosphorionenimplantation gebildet. Der versenkte bzw. eingebettete Polysiliciumkern 72 wird mit dem Übertragungstransistor über eine dünne leitfähige Polysili­ ciumschicht, welche durch Photolitographie gebildet wird oder eine Silicidschicht verbunden.

Gemäß der Fig. 5(H) wird nach dem Aufbringen einer isolie­ renden Überzugsschicht aus LTO oder PSG auf der gesamten Oberfläche eine Polysiliciumschicht 92 auf der Isolierschicht 91 gebildet, so daß die Ladung des Speicherkondensators übertragen werden kann, indem ein Kontaktfenster auf der Drainzone 86 des N-MOSFET gebildet wird.

Schließlich wird, wie es in der Fig. 5(I) gezeigt ist, auf den verschiedenen Elementen des Halbleitersubstrats 50 eine Passivierungsschicht 93 gebildet. Die N⁺-Zellenanodenzone 67 ist hochdotiert mit N-Störstellen und dient als Zellen­ anode des Grabenkondensators. Durch die Anwendung zweier Schritte zur Bildung der Dotierung der Seitenwände und des Bodens des Grabens 60 gewinnt man eine wirkungsvolle Zellen­ anode unterhalb der Oberfläche des Substrats 50, welche den durch die Erfindung gewünschten Vorteil bringt.

Wie schon erläutert, wird durch die Erfindung ein Kondensa­ tor vorgesehen mit einer versenkten bzw. eingebetteten Zel­ lenanode, welche für verschiedene integrierte Schaltungen, wie beispielsweise eine Transistorspeicherzelle und dgl., eines DRAM verwendbar ist. Die Erfindung kann auf verschie­ dene Weise ausgestaltet sein. Beispielsweise kann das Halb­ leitersubstrat aus einem anderen Material als Silicium be­ stehen. Außerdem kann die Zellenanodenzone und die Zone außerhalb der Zellenanode mit der entgegengesetzten Leit­ fähigkeit hochdotiert sein mit wahlweise Störstellen vom P-Typ und N-Typ, wobei Bor, Phosphor und Arsen lediglich beispielsweise angegeben sind. Darüber hinaus kann die Zellenanodenzone auf verschiedene Weise zur Erzielung im wesentlichen des gleichen Zweckes ausgebildet sein. Die obi­ ge Beschreibung, unter Bezugnahme auf die Zeichnungen, ist daher lediglich die Darstellung eines Ausführungsbeispiels der Erfindung und beschränkt nicht den Schutzumfang der Er­ findung.

Wie oben beschrieben wurde, erfolgt bei der Erfindung - anders als in der Inversionsschicht im Siliciumsubstrat - die Ladungsspeicherung im Polysiliciumkern 18 innerhalb des Grabens. Daher sind Ladungsabfluß- und Durchgriffserschei­ nungen zwischen den Gräben und anderen Elementen im Substrat erheblich verringert. Durch Verschlechterung der α-Partikel wird die Störfestigkeit gegen Störungen erhöht. Da darüber hinaus die Zellenanode unterhalb der Substratoberfläche ge­ bildet ist, sind solche Schwierigkeiten beseitigt, welche in Erscheinung treten, wenn die Zellenanode auf dem Substrat mit Polysilicium gebildet wird. Es kann hierzu ein Herstel­ lungsverfahren unter Verwendung der Photolitographie ver­ mieden werden. Dadurch erhöht sich die Produktivität. Ferner ist es möglich, eine getrennte Spannung an die Zellenanode anzulegen. Beispielsweise kann eine Spannung von Vcc/2 an die Zellenanode gelegt werden. Es läßt sich hierdurch die Kapazität durch Verringerung der dielektrischen Schicht des Kondensators erhöhen. Darüber hinaus kann die Produkti­ vität erhöht werden durch Verringerung der Grabentiefe. Da darüber hinaus eine hochkonzentrierte Schicht mit zur Zellenanode entgegengesetzter Leitfähigkeit um die Zellen­ anode gebildet werden kann, läßt sich die Kapazität des Kon­ densators erhöhen und Leckströme zwischen dem Übertragungs­ transistor und der Zellenanode lassen sich verhindern.

Claims (12)

1. Dynamische Direktzugriffspeichereinrichtung mit einem Halbleitersubstrat, wenigstens einem Speicherkondensator zum Speichern von Ladungen im Halbleitersubstrat und einem Übertragungstransistor mit Gate, Source und Drain zur Über­ tragung der Ladungen auf den Kondensator, gekennzeichnet durch

• - wenigstens eine Grabenanordnung (12 a, 12 b) zur Bildung der Kondensatorzone senkrecht zur Oberfläche des Substrats (10);
• - einen ersten Dotierungsbereich (14) zur Bildung einer Ladungsspeicherzone in der Kondensatorzone im Substrat (10) um die Grabenanordnung (12 a, 12 b);
• - einen zweiten Dotierungsbereich (16) zur Erhöhung der in der Kondensatorzone gespeicherten Ladung im Substrat­ bereich außerhalb und neben dem ersten Dotierungsbereich (14);
• - einen in der Grabenanordnung (12 a, 12 b) gebildeten Strom­ leiterbereich (18) zur Speicherung der Ladung in Abhängig­ keit von einer gegebenen Spannung;
• - eine dielektrische Schicht (20), welche zwischen der Gra­ benanordnung (12 a, 12 b) und dem Stromleiterbereich (18) gebildet ist und als Isolator des Kondensators dient; und
• - eine Verbindungsleitung (32) zum Kontaktieren des Strom­ leiterbereichs (18) mit dem Übertragungstransistor (24, 26, 28, 29) für die Übertragung der Ladung auf die Kon­ densatorzone.

2. Dynamische Direktzugriffspeichereinrichtung nach An­ spruch 1, dadurch gekennzeichnet, daß der erste und zweite Dotierungsbereich (14, 16) einen in das Substrat (10) ein­ geformten flachen Grabenbereich (12 a), dessen Seitenwände maskiert sind, so daß ein Durchdringen von Dotierungsmitteln verhindert ist, sowie einen tiefen Grabenbereich (12 b) um­ faßt, welcher unmittelbar unterhalb vom flachen Grabenbereich (12 a) gebildet ist, und daß eine festgelegte Menge an Stör­ stellen in die Seitenwände des tiefen Grabenbereichs (12 b) dotiert ist.

3. Dynamische Direktzugriffspeichereinrichtung nach An­ spruch 2, dadurch gekennzeichnet, daß der flache Graben­ bereich (12 a) einen größeren Querschnitt aufweist als der tiefe Grabenbereich (12 b).

4. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Substrat (10) einen ersten Leitfähigkeitstyp hat, daß der erste Dotierungsbereich (14) einen zweiten Leitfähigkeits­ typ hat, und daß der zweite Dotierungsbereich (16) den glei­ chen Leitfähigkeitstyp hat wie das Substrat (10).

5. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp ein P-Typ ist, und daß der zweite Leit­ fähigkeitstyp ein N-Typ ist.

6. Dynamische Direktzugriffspeichereinrichtung mit mehreren dynamischen Direktzugriffsspeicherzellen, die ein Halblei­ tersubstrat, einen Speicherkondensator zum Speichern einer Ladung und einen Übertragungstransistor mit Gate, Source und Drain zur Übertragung der Ladungen auf den Kondensator nach einem der Ansprüche 1 bis 5 haben, dadurch gekenn­ zeichnet, daß ein Senkenbereich (47) mit dem gleichen Leit­ fähigkeitstyp wie der erste Dotierungsbereich (14) mit dem ersten Dotierungsbereich (14) der Direktzugriffsspeicher­ zelle am einen Ende der Zellenanordnung verbunden ist.

7. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der erste und zweite Dotierungsbereich (14, 16) einen flachen Grabenteil (12 a) aufweist, der in das Substrat (10) einge­ formt ist und dessen Seitenwände eine Maskierung (22) auf­ weisen, die ein Durchdringen von Dotierungsmitteln verhin­ dert, und daß unmittelbar unter dem flachen Grabenteil (12 a) ein tiefer Grabenteil (12 b) sich anschließt, in dessen Sei­ tenwände eine festgelegte Menge an Störstellen dotiert ist.

8. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die ersten Dotierungsbereiche (14) benachbarter dynamischer Direktzugriffsspeicherzellen miteinander verbunden sind.

9. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der flache Grabenbereich (12 a) eine größere Querschnittsfläche aufweist als der tiefere Grabenbereich (12 b).

10. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das Sub­ strat (10) vom ersten Leitfähigkeitstyp ist, daß der erste Dotierungsbereich (14) vom zweiten Leitfähigkeitstyp ist, und daß der zweite Dotierungsbereich (16) vom gleichen Leit­ fähigkeitstyp ist wie das Substrat (10).

11. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß der erste Leitfähigkeitstyp ein P-Typ und der zweite Leitfähig­ keitstyp ein N-Typ sind.

12. Dynamische Direktzugriffspeichereinrichtung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß eine Spannung von Vcc/2, d. h. die halbe Versorgungsspannung, an den Senkenbereich (47) angelegt ist.