-
Die Erfindung bezieht sich auf Schaltungen zur Unterdrückung
unerwünschter zeitlicher Abschnitte von variablen
Spannungssignalen und sie hat spezielle Anwendung auf die Ableitung
derartiger Signale zur Ansteuerung von Servomechanismen, bei denen
die unverarbeiteten Signale unerwünschte Abschnitte aufweisen.
Die vorliegende Erfindung ist insbesondere für Signale nützlich,
in denen ein gewünschter Abschnitt eines Signals einen Bereich
mit relativ geringer Steigung und einen schnellen Bereich mit
relativ großer entgegengesetzter Steigung aufweist, und sie
findet eine spezielle Anwendung bei der Ableitung von
Nutzgeschwindigkeitsinformationen aus 'Dreiphasen-Servoschemen'.
-
Im Stand der Technik beschreibt die europäische Anmeldung EP-A-
0 165 553 eine Schaltung zur Unterdrückung unerwünschter
zeitlicher Abschnitte eines Spannungssignals ohne Differenzierung
des Signals. Diese Schaltung benötigt jedoch zwei Schalter, um
den Speicherkondensator von einem Eingang mit niedriger Impedanz
zu isolieren, und es müssen zwei unterschiedliche
Zeitsteuersignale für die Schalter geliefert werden. Weiterhin muß ein
Bauelement mit hoher Impedanz am Ausgang der Schaltung
angeordnet werden, um eine Entladung des Speicherkondensators zu
verhindern.
-
Gemäß der vorliegenden Erfindung wird eine Schaltung zur
Unterdrückung unerwünschter zeitlicher Abschnitte eines variablen
Spannungssignals bei Auftreten eine Rücksetzsignals und zur
Differenzierung eines resultierenden korrigierten Signals
bezüglich einer Bezugsspannung geschaffen, wobei die Schaltung
auf ein einem ersten Eingang zugeführtes Rücksetzsignal
ansprechende Schaltereinrichtungen, ein erstes
Operationsverstärkerelement mit positiven und negativen Eingängen und einem mit
einem zweiten Eingang der Schaltereinrichtungen verbundenen
Ausgang, ein zweites Operationsverstärkerelement und ein
Speicherkondensatorelement aufweist, dessen einer Anschluß mit einer
Bezugsspannung verbunden ist und dessen anderer Anschluß in
elektrischer Verbindung mit dem negativen Eingang des ersten
Operationsverstärkerelementes und einem ersten Ausgang der
Schaltereinrichtungen steht, und wobei die Schaltung dadurch
gekennzeichnet ist, daß ein Eingangskondensatorelement zum
Empfang des Eingangssignals vorgesehen ist, daß der positive
Eingang des ersten Operationsverstärkerelementes zum Empfang
einer den Strom durch das Eingangskondensatorelement
darstellenden Spannung angeschaltet ist, daß die Schaltereinrichtungen im
Betrieb auf das Rücksetzsignal ansprechen, um einen zweiten
Eingang der Schaltereinrichtungen von einem ersten Ausgang auf
einen zweiten Ausgang zu überführen und dann den zweiten Eingang
an den ersten Ausgang zurückzuleiten, daß ein invertierendes
Verstärkerelement zum Empfang des zweiten Ausgangs der
Schaltereinrichtungen angeschaltet ist, und daß das zweite
Operationsverstärkerelement derart angeordnet ist, daß es das korrigierte
Signal von dem invertierenden Verstärkerelement empfängt und
einen negativen Eingang, der über einen ersten Widerstand und
über das invertierende Verstärkerelement mit dem zweiten Ausgang
der Schaltereinrichtungen verbunden ist, wobei der negative
Eingang weiterhin über den ersten Widerstand mit dem
Eingangskondensatorelement und mit dem positiven Eingang des ersten
Operationsverstärkerelementes in elektrischer Verbindung steht,
und einen positiven, mit einer Bezugsspannung verbundenen
Eingang aufweist und ein differenziertes korrigiertes Signal an
seinem Ausgang liefert, der über einen Rückführungswiderstand
mit dem negativen Eingang verbunden ist.
-
Vorzugsweise ist der negative Eingang des zweiten
Operationsverstärkerelementes außerdem mit einer Bezugsspannung über den
ersten Widerstand und einen Filterkondensator verbunden, der
zwischen einem zweiten Widerstand und dem ersten Widerstand
angeschaltet ist, wobei der negative Eingang des zweiten
Operationsverstärkerelementes über beide der ersten und zweiten
Widerstände mit dem Eingangskondensatorelement, dem Ausgang des
invertierenden Verstärkerelementes und dem positiven Eingang
des ersten Operationsverstärkerelementes in elektrischer
Verbindung steht.
-
Bei einer Ausführungsform steht der negative Eingang des zweiten
Operationsverstärkers mit seinem Ausgang über den
Rückführungswiderstand und einen hierzu parallel geschalteten
Kompensationskondensator in elektrischer Verbindung.
-
Ein dritter Widerstand kann zwischen dem zweiten Widerstand und
dem Eingangskondensatorelement eingeschaltet sein, wobei das
Eingangskondensatorelement über den dritten Widerstand mit dem
invertierenden Verstärkerelement und mit dem positiven Eingang
des ersten Operationsverstärkerelementes verbunden ist.
-
Das genannte Rücksetzsignal kann aus einem
Dreiphasen-Servosignal erzeugt werden. Das Rücksetzsignal wird vorzugsweise aus
dem gleichen Dreiphasen-Servosignal erzeugt, das zur Erzeugung
des Eingangssignals verwendet wird.
-
Bei einer Ausführungsform ist ein Speicherwiderstand in Serie
zwischen dem Speicherkondensatorelement und dem negativen
Eingang des ersten Operationsverstärkerelementes eingeschaltet. Ein
Anschluß des Speicherwiderstandes kann mit dem ersten Ausgang
der Schaltereinrichtungen und dem negativen Eingang des ersten
Operationsverstärkerelementes verbunden sein, während der andere
Anschluß mit dem Speicherkondensatorelement verbunden ist.
-
Die Erfindung wird lediglich in Form eines Beispiels in den
beigefügten Zeichnungen erläutert, in denen:
-
Fig. 1 ein vereinfachtes Schaltbild einer Ausführungsform der
Schaltung gemäß der vorliegenden Erfindung zur
Unterdrückung unerwünschter zeitlicher Abschnitte eines
variablen Spannungssignals zeigt,
-
Fig. 1A ein ausführliches Schaltbild der Schaltung nach Fig. 1
ist,
-
Fig. 2 eine graphische Darstellung mit einem Satz von
Spannungssignalen bezüglich der Zeit ist, um die
Betriebsweise der Schaltung nach Fig. 1 zu erläutern,
-
Fig. 3 ein Schaltbild eines typischen praktisch ausgeführten
Differentiators ist,
-
Fig. 4 eine graphische Darstellung eines nicht idealen
Eingangssignals an die Schaltung nach Fig. 1 ist,
-
Fig. 5 eine graphische Darstellung eines möglichen idealen
Ausgangssignals von der Schaltung nach Fig. 1 ist,
-
Fig. 6 ein Schaltbild einer Schaltung zur Ableitung eines
Rücksetzsignals von dem Dreiphasen-Servoschema für die
Schaltung nach Fig. 1 ist,
-
Fig. 7 eine graphische Darstellung von drei Signalen ist, von
denen Paare auf die Schaltung nach Fig. 6 bezogen sind,
-
Fig. 8 eine graphische Darstellung eines Ausgangssignals der
Schaltung nach Fig. 6 ist,
-
Fig. 9 ein Schaltbild einer Schaltung zur Ableitung eines
Rücksetzsignals für die Schaltung nach Fig. 1 ist, und
-
Fig. 10 ein Zeitsteuerdiagramm zur Verwendung mit der Schaltung
nach Fig. 9 ist.
-
In allen Zeichnungen wurden gleiche Teile mit den gleichen
Bezugsziffern versehen.
-
Fig. 1 ist ein vereinfachtes Schaltbild einer Schaltung 10 gemäß
der vorliegenden Erfindung zur Unterdrückung unerwünschter
zeitlicher Abschnitte eines variablen Spannungssignals. Der hier
verwendete Ausdruck 'Leitung' dient zur Bezeichnung einer
elektrischen Verbindung über einen Draht oder andere Einrichtungen.
Ein Eingangssignal wird der Schaltung 10 an einem Punkt S1
zugeführt, lädt einen Kondensator C1 und wird dann über die
Widerstände R1, R2, R3 einem negativen Eingang eines
Operationsverstärkers U1-A zugeführt. Die Leitung zwischen dem Widerstand R3
und dem negativen Eingang des Operationsverstärkers U1-A ist
weiterhin mit einem Widerstand R4 und einem Kondensator C3
verbunden, die parallel zwischen einem Punkt 21 und einem Punkt 22
an einer Leitung 14 angeschaltet sind. Damit bildet die
Kombination des Operationsverstärkers U1-A, des Widerstandes R4 und
des Kondensators C3 einen Differentiator, wie dies in Fig. 3
gezeigt ist. Die Leitung 14 ist der Ausgang des
Operationsverstärkers U1-A, der als Ausgang von der Schaltung 10 am Punkt 52
geliefert wird. Eine positive Eingangsleitung 13 des
Operationsverstärkers U1-A
liefert eine Bezugsspannung und ist über einen
Kondensator C2 mit einem Punkt 12 an einer
Signaleingangsleitung 15 verbunden. Zwischen den Widerständen R1, R2 auf der
Signaleingangsleitung verbindet ein Punkt 16 eine Leitung 17
mit dem positiven Eingang eines Operationsverstärkers U1-B. Die
Leitung 17 ist weiterhin mit einer Leitung 18 verbunden. Der
negative Eingang des Operationsverstärkers U1-B ist mit Erde
(GND) über einen Widerstand PS und einen Kondensator C5 an einer
Leitung 23 verbunden. Der Ausgang des Operationsverstärkers U1-B
ist selektiv (a) an einen Punkt an der Leitung 23 zwischen dem
negativen Eingang des Operationsverstärkers U1-B und dem
Widerstand R5 und (b) an einen angenähert MINUS-1- oder
invertierenden Verstärkers U2 angeschaltet. Die Auswahl wird durch ein
Rücksetzsignal bestimmt, das an einer Leitung 19 einem
mechanischen oder elektronischen Schalter SW zugeführt wird. Bei
Auftreten eines Rücksetzsignals an der Leitung 19 führt der
Schalter SW den Ausgang des Operationsverstärkers U1-B dem
Verstärker U2 zu. Nachdem das Rücksetzsignal anzeigt, daß das
Rücksetzen nicht mehr auftritt, wird der Schalter so gesetzt,
daß er den Ausgang des Operationsverstärkers U1-B an die Leitung
23 liefert. Der Ausgang des Verstärkers U2 wird an der Leitung
18 an deren Verbindung mit der Leitung 17 geliefert.
-
Das Eingangssignal lädt den Kondensator C1 und liefert an einen
Punkt 16 einen Spannungspegel VH, der den Ladestrom durch
den Kondensator C1 darstellt. Unter kurzer Bezugnahme auf
Fig. 3 ist zu erkennen, daß die Widerstände R2, R3 und der
Kondensator C2 Hinzufügungen zu dieser Schaltung sind, die sich
nicht bei einem typischen praktischen Differentiator nach Fig. 3
finden.
-
Es sei bemerkt, daß der in der gezeigten Weise beschaltete
Verstärker U1-A dazu neigt, sich an einem Punkt zu stabilisieren,
bei dem die Spannung an dem negativen Eingang auf einen
Spannungspegel VREF am positiven Eingang gebracht wird. Daher
ist die Ausgangsspannung des Operationsverstärkers U1-A
bestrebt, proportional zum Spannungspegel VH zu sein. Es
sollte erkannt werden, daß, weil die Änderungen des
Spannungspegels VH sehr klein sein können (ungefähr 0,1 Millivolt)
irgendein Streustrom in die Umgebung die
Schaltungsbetriebseigenschaften
beeinflußt. Diese Tatsache muß bei der Auswahl der
Bauteile in Betracht gezogen werden.
-
Der Spannungspegel VH an der Leitung 17 wird als ein
positiver Eingang an den operationsverstärker U1-B geliefert. Im
Normalbetrieb der Schaltung 10, wenn der gewünschte Teil des
Signals als das Eingangssignal an dem Punkt S1 geliefert wird
und kein Rücksetzsignal an der Leitung 19 vorhanden ist, wird
der Ausgang des Operationsverstärkers U1-B der Leitung 23 als
Eingangssignal an den negativen Eingang des
Operationsverstärkers U1-B und über den Widerstand R5 an den Kondensator C5 und
an Erde geliefert, oder es kann wie bei dem bevorzugten
Ausführungsbeispiel eine 5-Volt-Bezugsspannung anstelle von Erde
verwendet werden. Der Widerstand R5 kann eine Filterwirkung für
die dem Kondensator C5 gelieferte Spannung ergeben, wenn dies
erwünscht ist. Bei Auftreten eines Rücksetzsignals überführt der
Schalter SW den Ausgang des Operationsverstärkers U1-B an den
verstärker U2. Daher ergibt der Spannungspegel an dem
Kondensator C5 eine Fehlerspannung an den Verstärker U2, der einen
Spannungspegel gleich dem Spannungspegel an dem Kondensator C5
an die Leitung 18, an die Leitung 17 und an den Punkt 16
liefert, wodurch der Spannungspegel am negativen Eingang des
Operationsverstärkers U1-A während des Rücksetzintervalls
aufrechterhalten wird.
-
Ein ausführlicheres Schaltbild der Schaltung nach Fig. 1 ist
in Fig. 1A gegeben, in dem die Widerstands- und Kapazitätswerte
angegeben sind und auf übliche in der Industrie verwendete
Ziffern für die Bezeichnung bestimmter integrierter Schaltungen
und anderer Bauteile Bezug genommen wird.
-
Die in Fig. 1A gezeigte Schaltung ist mit der Bezugsziffer 10A
bezeichnet. Widerstands-, Kapazitäts- und Spannungswerte können
entsprechend bekannter Prinzipien geändert werden. Bestimmte
Eigenschaften einiger der gezeigten Bauteile sind jedoch
wichtig, um Probleme mit Umgebungsspannungen zu verhindern, die die
Betriebseigenschaften der Differenziercharakteristik des
Operationsverstärkers U1-A beeinflussen. Beispielsweise bildet
der Verstärker U2 im Ruhezustand einen Inverterverstärker mit
niedrigem Leckstrom und hoher Ausgangsimpedanz, so daß
beispielsweise die Transistoren Q3, Q4 Transistoren mit niedrigem
Leckstrom sein müssen. Die Typenangaben 2N3906 und 2N3904
bezeichnen Transistoren dieser Art. Die Transistoren Q1 und Q2
müssen nicht Transistoren mit niedrigem Leckstrom sein. In
gleicher Weise ist der Operationsverstärker U1-B, der mit der
Industriestandardbezeichnung LF412A bezeichnet ist (derzeit von
der National Semiconductor Cooperation erhältlich), ein
Hochgeschwindigkeits-Operationsverstärker mit einer hohen
Eingangsimpedanz (100 Picoampere-Eingang) der keinen Leckstrom aufweist,
der die Betriebsweise des Operationsverstärkers U1-A zu
beeinflussen würde, der mit größter Wahrscheinlichkeit auf der
gleichen Schaltungsplatte angeordnet ist.
-
Fig. 4 zeigt ein kleines Segment eines möglichen nicht idealen
Eingangssignals 40. Dieses Signal entspricht einem gewissen Teil
eines Signals WF&sub1;, dessen Schwingungsform in Fig. 2 gezeigt
ist. Weil dieses Signal ursprünglich durch Digitalschaltungen
erzeugt wird, nimmt es eine Treppenstufenform wie gezeigt an.
Wahrscheinlich hauptsächlich bedingt durch Unregelmäßigkeiten
auf der Datenplatte selbst finden sich häufig vorübergehende
Schwingungen oder Spitzen t&sub1;, t&sub2;, t&sub3; in dem nicht
idealen Eingangssignal. Diese vorübergehenden Schwingungen sowie
die Treppenstufenform des Eingangssignals 40 werden durch die
Schaltung nach Fig. 1 geglättet und ausgefiltert. Das
Eingangssignal 40 ist bezogen auf einen Spannungspegel VREF in Fig.
4 dargestellt.
-
Es sei bemerkt, daß die Bezugsspannungspegel nicht das gleiche
Gleichspannungspotential für einen der drei Punkte sein müssen,
an denen sie in die Schaltung eingeführt werden, doch müssen
die Potentialwerte konstant sein. Ein Bezugsspannungspegel von 5
Volt für den positiven Eingang des Operationsverstärkers hat
sich in der Praxis als am besten herausgestellt, um den größten
dynamischen Bereich für die verwendeten Leistungsversorgungen
zu erzielen.
-
Fig. 5 zeigt durch eine Kurve 41 ein mögliches ideales
Ausgangssignal an. Ein Segment 42 entspricht einem negativen
Ausgangssignalabschnitt, der durch das Signal WF&sub3; in Fig. 2 gezeigt
ist.
-
In Fig. 2 sind fünf Schwingungsformen dargestellt, nämlich:
-
WF&sub1;, ein Eingangssignal mit einer negativ
verlaufenden Steigung und mit einem eine positive Steigung
aufweisenden Übergang,
-
WF&sub2;, ein Rücksetzsignal, das aus einer Reihe von
Impulsen besteht, die die Zeitperiode für den Steigungsübergang
anzeigen,
-
WF&sub3;, ein negatives Ausgangssignal, das am Punkt S2
für das Eingangssignal WF&sub1; geliefert wird,
-
WF&sub4;, ein Eingangssignal mit positiver Steigung und
sein entsprechender Ausgang für einen positiven Ausgang
WF&sub5;.
-
Alle diese Schwingungsformsignale treten über die gleiche
Zeitdauer auf, und der Spannungswert ist gegenüber dem
Bezugsspannungspegel VREF aufgetragen. Die Signale WF&sub1;,
WF&sub2;, WF&sub3; können gleichzeitig auftreten, und die
Signale WF&sub4;, WF&sub5;, WF&sub2; können ebenfalls gleichzeitig
auftreten, und zwar unter Verwendung einer Schaltung gemäß der
vorliegenden Erfindung.
-
Unter nachfolgender Bezugnahme auf Fig. 6 ist ein Schaltbild
einer Schaltung 100 gezeigt, durch die ein Rücksetzsignal aus
Drei-Phasen-Signalen abgeleitet werden kann. Diese
Dreieckschwingungssignale A, B, C werden an Leitungen 31, 32 bzw. 33
geliefert. Die Dreieckschwingungen werden von Drei-Phasen-
Abstände aufweisenden Signalen abgeleitet, die sich auf einer
formatierten Datenplatte befinden. Die Schaltung 100 nach Fig. 6
liefert ein Ausgangssignal von einer Leitung 36, die den
Signaleingang an dem Punkt S1 der Schaltung 10 nach den Fig. 1 und
1A bildet. Eine ausführliche Darstellung dieses Ausgangssignals
findet sich in Fig. 8 und eine ausführliche Darstellung der
Signale A, B, C findet sich im oberen Bereich der Fig. 7.
-
Es sei bemerkt, daß in Fig. 7 drei 'Bit'-Signale 0, 1 und 2
(Rechtecksignale oder digitale 'Impulse' in ihrer radialen
Beziehung zu den Signalen A, B, C gezeigt sind, die zur gleichen
Zeit und radialen Position auftreten. Diese Bit-Signale 0, 1
und 2 können sich an Ausgangsleitungen B&sub0;, B&sub1; bzw.
-
B&sub2; der Schaltung 100 finden. Die negativ verlaufende
Steigung jedes dieser Signale erzeugt ein Rücksetzsignal mit
endlicher Dauer. Dies wird vorzugsweise mit einer Mikroprozessor-
Decodierschaltung für die drei Bit-Signale erreicht, oder wenn
lediglich die Erzeugung von Rücksetzsignalen während der
'Kopfeinwärtsbewegung' annehmbar ist (das heißt der Kopf bewegt
sich in Richtung auf den Mittelpunkt der Platte), so können
zwei EXKLUSIV-ODER-Gatter wie zum Beispiel die Gatter 52, 53
verwendet werden, die so angeordnet und verbunden sind, wie
dies gezeigt ist. Eine bevorzugte Decodierschaltung wird anhand
der Fig. 9 erläutert, die ein Rücksetzsignal während schneller
Übergangsperioden in dem Servopositions-Fehlersignal erzeugt,
doch sind auch andere Konstruktionen möglich, um dies zu
erreichen. Die Bit-Signale, die zur Erzeugung des Rücksetzsignals
verwendet werden, werden von der Schaltung 100 erzeugt, die in
der folgenden Weise arbeitet.
-
Die Drei-Phasen-Signale A, B, C werden in drei Vergleichern
U8&sub1;, U8&sub2;, U8&sub3; verglichen. Wenn das Signal A an
der Leitung 31 eine höhere Spannung als das Signal B an der
Leitung 32 aufweist, so weist der Ausgang einer
nichtinvertierenden Pufferschaltung U2&sub1; einen hohen Pegel auf und der
Ausgang einer invertierenden Schaltung U1&sub1; weist einen
niedrigen Pegel auf. Anderenfalls liegt der umgekehrte Fall
vor. Die beiden anderen Vergleicher U8&sub2;, U8&sub3; und ihre
zugehörigen invertierenden Schaltungen U1, U1&sub3; und
nichtinvertierenden Pufferschaltungen U2&sub2;, U2&sub3;
arbeiten in der gleichen Weise für ihre Eingänge.
-
Die Signale A, B, C werden der Schaltung 100 als Eingänge an
Leitungen 31, 32 bzw. 33 zugeführt. In Fig. 7 sind typische
Signale A, B und C bezüglich eines Bezugsspannungspegels
VREF gezeigt. Die Signale A, B, C werden dem positiven
Eingang eines jeweiligen der Vergleicher U8&sub1;, U8&sub2;,
U8&sub3; zugeführt. Eines der anderen der drei Signale A, B, C
wird dem negativen Eingang der Vergleicher zugeführt. 'LM339'
ist die in der Industrie übliche Ziffernbezeichnung für
Vergleicher, die bei einer bevorzugten Ausführungsform verwendet
werden, und diese Vergleicher sind derzeit von der National
Semiconductor Corporation erhältlich.
-
Jedes der Signale A, B, C wird weiterhin zwei von sechs
Analogschaltern U14(1-6) zugeführt, um an invertierende und nicht
invertierende Differenzverstärker-Eingangsleitungen 34 bzw. 35
weitergeleitet zu werden, um das Servopositions-Fehlersignal
SPE an der Leitung 36 zu erzeugen, wie dies in den Fig. 7 und
8 gezeigt ist.
-
Die Signale A, B, C, die als Eingang den Vergleichern U8&sub1;,
U8&sub2;, U8&sub3; zugeführt werden, steuern ihrerseits die
invertierenden Schaltungen U1&sub1;, U1&sub2;, U1&sub3; an, und
sie steuern weiterhin die nicht invertierenden Pufferschaltungen
U2&sub1;, U2&sub2;, U2&sub3; an. Der Ausgang dieser Schaltungen
sorgt für das richtige Schalten der Analogschalter
U14(1-6).
-
Widerstands-/Kondensatorpaare (101, 102, 103) ergeben eine
Hysterese für die jeweiligen Vergleicher U8&sub1;, U8&sub2;,
U8&sub3;, um ein mehrfaches Schalten während Störschwingungen zu
verhindern, die in den Signalen A, B, C auftreten können.
-
Ein Differenzverstärker U19 erzeugt ein Signal an der Leitung
36, wie dies in Fig. 8 gezeigt ist. Die alphanumerischen
Anzeigen, die an den in Fig. 8 gezeigten Signal angeordnet sind
(für die 'Kopfeinwärts'-Folge) entsprechen den dezimalen SPE-
Anzeigen nach Fig. 7.
-
Die Bitsignale der Vergleicher, die an den Ausgangsleitungen B1,
B2, B0 erzeugt werden, sind in Fig. 7 als 0, 1 und 2 gezeigt.
Daher ist bei Betrachtung der Signale in einer 'Kopfeinwärts'-
Richtung nach Fig. 7, weil der Übergang oder der unerwünschte
Signalabschnitt zwischen den Bereichen, die mit 6 und 2
bezeichnet sind, zwischen den Bereichen die mit 3 und 1 bezeichnet
sind, und zwischen den Bereichen, die mit 5 und 4 bezeichnet
sind (siehe Fig. 5 und unterer Bereich der Fig. 7) auftritt, und
weil ein nach unten gerichteter Impuls an jedem dieser
Bereichsübergänge auftritt und weil lediglich eines der drei Bit-Signale
einen hohen Pegel an einem nach unten verlaufenden Signalbereich
aufweist, all dies erforderlich, um ein Rücksetzsignal an einem
nach unten verlaufenden Impuls auszulösen. In einer
'Kopfauswärts'-Richtung
signalisiert jeder nach oben verlaufende Impuls,
daß ein Rücksetzsignal erforderlich ist, das heißt der
Steigungsübergang erfolgt an dieser Schnittstelle. Ein
Mikroprozessor könnte diese digitalen Bitsignale als Eingang empfangen
und könnte auf der Grundlage eines Programms einen
Rücksetzimpuls an den richtigen nach oben oder nach unten gerichteten
Übergängen jedes der Bit-Signale erzeugen. Es ist am einfachsten
und am wirkungsvollsten, in diesem Zusammenhang in Form der
beiden EXKLUSIV-ODER-Gatter 52, 53 zu denken, die einen
Ausgangsimpuls mit relativ kurzer Dauer in Verbindung mit
einem digitalen monostabilen Multivibrator für jeden der
dargestellten Transistoren liefern.
-
Die Decodierung der Bitsignale 0, 1, 2 wird mit dem Äquivalent
von drei UND-Gattern mit einem Ausgang jeweils an einen von drei
Flip-Flops erreicht, deren Ausgänge einer ODER-Verknüpfung
miteinander unterworfen sind. Der Ausgang dieses ODER würde das
Rücksetzsignal für sowohl die 'Kopfeinwärts'- als auch die
'Kopfauswärts'-Richtung sein. In der Praxis ist die
Rücksetzsignalerzeugung komplizierter und sie wird anhand der Fig. 9
erläutert, in der eine Schaltung 200 zur Erfüllung dieser
Aufgabe gezeigt ist. Es sei jedoch bemerkt, daß andere
Decodierschemen möglich sind, und daß die Rücksetzsignale von Signalen
kommen können, die von den Drei-Phasen-Servosignalen dieser
Ausführungsform abweichen können.
-
In Fig. 9 wird ein Takteingang, der eine Periodenlänge kürzer
als die gewünschte Dauer des Rücksetzsignals ist, der Schaltung
100 an einem Eingang 201 zugeführt. Der Taktimpuls sollte ein
kurzer Teil der Taktperiode sein. Der Taktimpuls (Takt 1 in
Fig. 10) wird als Takteingang einem Flip-Flop F7 zugeführt. Ein
zweiter Takt (Takt 2 in Fig. 10) liefert einen verzögerten Takt
an ein NAND-Gatter NA2 und seine invertierte Form wird einem
NOR-Gatter N4 zugeführt. Der Q-Ausgang des Flip-Flop F7 liefert
bei niedrigem Pegel das Rücksetzsignal, das in den Schaltungen
10 und 10A zur Steuerung des Schalters SW verwendet wird.
-
Die Schaltung 200 empfängt die drei Bitsignale von der Schaltung
100 nach Fig. 6 (die in zeitlicher Beziehung zueinander in Fig.
7 gezeigt sind) als Eingänge. Sie werden in invertierter und
nicht invertierter und nichtinvertierter Form als Eingänge an
NOR-Gatter N1, N2 bzw. N3 geliefert. Die Ausgänge dieser NOR-
Gatter werden den Eingängen jeweiliger Flip-Flop's F4, F5, F6
zugeführt. Der -Ausgang dieser Flip-Flop's wird als Eingang
einem NAND-Gatter NA1 zugeführt, dessen Ausgang als ein Eingang
dem NAND-Gatter NA2 zugeführt wird. Der Ausgang des NAND-Gatters
NA1 löscht das Flip-Flop F7. Das NAND-Gatter NA2 empfängt
weiterhin die -Ausgänge der Flip-Flop's F7, F8 als Eingänge. Der
Ausgang des NAND-Gatters NA2 liefert ein Löschsignal an die
Flip-Flop's F4, F5, F6. Die D-Eingänge der Flip-Flop's F4, F5,
F6, F8 sind allen mit einem einen hohen Pegel aufweisenden
Signal oder einem Spannungspegel verbunden, wie dies durch die
Pfeile angedeutet ist.
-
Es sollte klar sein, daß die Schaltung 200 nach Fig. 9 und das
zugehörige Zeitsteuerdiagramm lediglich eine Möglichkeit zur
Erzielung einer wirkungsvollen Decodierung für das
Rücksetzsignal darstellt.