DE3741567C2 - - Google Patents
Info
- Publication number
- DE3741567C2 DE3741567C2 DE3741567A DE3741567A DE3741567C2 DE 3741567 C2 DE3741567 C2 DE 3741567C2 DE 3741567 A DE3741567 A DE 3741567A DE 3741567 A DE3741567 A DE 3741567A DE 3741567 C2 DE3741567 C2 DE 3741567C2
- Authority
- DE
- Germany
- Prior art keywords
- region
- schottky junction
- collector
- type
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021339 platinum silicide Inorganic materials 0.000 description 2
- 235000010678 Paulownia tomentosa Nutrition 0.000 description 1
- 240000002834 Paulownia tomentosa Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/221—Schottky barrier BJTs
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die Erfindung betrifft einen Transistor mit Schottky-Sperrschichtdiode, umfassend ein Halbleitersubstrat, das einen Basisbereich, einen Kollektorbereich und einen Emitterbereich aufweist; eine darüberliegende Isolierschicht, die Kontaktlöcher zur jeweiligen Verbindung mit dem Basisbereich, dem Kollektorbereich und dem Emitterbereich aufweist, wobei eines der Kontaktlöcher zugleich eine Verbindung für einen Schottky-Übergang zum Kollektorbereich bildet; metallische Verbindungsschichten, die elektrisch jeweils über die Kontaktlöcher mit dem Basisbereich, dem Kollektorbereich und dem Emitterbereich verbunden sind; und eine Metallschicht zur Bildung eines Schottky-Überganges mit dem Kollektorbereich über das eine Kontaktloch, wobei die Metallschicht elektrisch mit der metallischen Verbindungsschicht zum Basisbereich verbunden ist. Die Erfindung betrifft ferner ein Verfahren zur Herstellung eines Transistors mit Schottky-Sperrschichtdiode der vorstehend genannten Art.The invention relates to a Schottky junction transistor comprising a semiconductor substrate, one base area, one collector area and one Has emitter region; an overlying insulation layer, the contact holes for the respective connection with the base area, the collector region and the emitter region, wherein one of the contact holes is also a connection for one Schottky transition to the collector area forms; metallic Interconnect layers, each electrically over the Contact holes with the base area, the collector area and are connected to the emitter region; and a metal layer to form a Schottky junction with the collector area via the one contact hole, the metal layer being electrical with the metallic connection layer to the base area connected is. The invention further relates to a method to produce a Transistors with Schottky junction diode of the type mentioned above.
Fig. 1A zeigt in einer schematischen Draufsicht den Aufbau eines Transistors mit Schottky-Sperrschichtdiode bekannter Bauart, der im Datenhandbuch "Mitsubishi Semiconductors 1985 Bipolar Digital IC ALSTTL", herausgegeben von Mitsubishi Electric, beschrieben ist; Fig. 1B zeigt eine Schnittansicht längs der Linie A-A der Fig. 1A. Fig. 2 zeigt ein Ersatzschaltbild des Transistors mit Schottky-Sperrschichtdiode. Fig. 1A is a schematic plan view of the structure of a transistor with a Schottky barrier diode of known type, which in the Data Handbook "Mitsubishi Semiconductors 1985 Digital Bipolar IC ALSTTL" edited, described by Mitsubishi Electric; FIG. 1B shows a sectional view along the line AA of FIG. 1A. Fig. 2 shows an equivalent circuit diagram of the transistor with Schottky barrier diode.
Der Transistor mit Schottky-Sperrschichtdiode besteht aus einem NPN-Transistor 1 und einer Schottky-Sperr schichtdiode 2. Ein wirksamer Kollektorbereich des NPN- Transistors 1 besteht aus einer Epitaxialschicht 3 vom N-Lei tungstyp und einer eingebetteten Diffusionsschicht 5 vom N⁺- Leitungstyp, die in einem Grenzbereich zwischen der Epitaxial schicht 3 vom N-Leitungstyp und einem Halbleitersubstrat 4 vom P-Leitungstyp angeordnet ist. Der wirksame Basisbereich und der wirksame Emitterbereich des NPN-Transistors 1 werden jeweils von einer Diffusionsschicht 6 vom P-Leitungstyp und einer Diffusionsschicht 7 vom N⁺-Leitungstyp gebildet.The transistor with a Schottky junction diode consists of an NPN transistor 1 and a Schottky junction diode 2 . An effective collector region of the NPN transistor 1 is comprised of an epitaxial layer 3 of N-Lei tung type and an embedded diffusion layer 5 N⁺- conductivity type layer in a boundary region between the epitaxial 3 from the N-conductivity type and a semiconductor substrate 4 from the P-type conductivity is arranged. The effective base region and the effective emitter region of the NPN transistor 1 are each formed by a diffusion layer 6 of the P conductivity type and a diffusion layer 7 of the N⁺ conductivity type.
Die Epitaxialschicht 3 vom N-Leitungstyp ist mit einer Diffusionsschicht 8 vom H⁺-Leitungstyp zum Abziehen von Elektronen ausgestattet. Metallische Verbindungsschichten 9a, 9b und 9c sind elektrisch über Kontaktlöcher 11a, 11b und 11c, die jeweils in einer Oxid-Isolierschicht 10 ausge bildet sind, mit dem Kollektorbereich 3, dem Basisbereich 6 bzw. dem Emitterbereich 7 verbunden. Das Kontaktloch 11b ist über den Oberflächen der Epitaxialschicht 3 vom N-Leitungstyp und der Diffusionsschicht 6 vom P-Leitungstyp ausgebildet; eine Metallschicht 12, z. B. aus Platinsilicid, ist im Kontaktloch 11b über den Oberflächen der Epitaxialschicht 3 und der Diffusionsschicht 6 vorgesehen, um einen Schottky- Übergang zwischen der Metallschicht 12 und der Epitaxialschicht 3 vom N-Leitungstyp auszubilden. Bei den entsprechenden Herstellungsschritten sind Metallschichten, ähnlich der Metallschicht 12, auch in den beiden anderen Kontaktlöchern 11a und 11c ausgebildet.The epitaxial layer 3 of the N-type is equipped with a diffusion layer 8 of the H-type to withdraw electrons. Metallic connection layers 9 a, 9 b and 9 c are electrically connected to the collector region 3 , the base region 6 and the emitter region 7 via contact holes 11 a, 11 b and 11 c, which are each formed in an oxide insulating layer 10 . The contact hole 11 b is formed over the surfaces of the N-type epitaxial layer 3 and the P-type diffusion layer 6 ; a metal layer 12 , e.g. B. of platinum silicide, is provided in the contact hole 11 b over the surfaces of the epitaxial layer 3 and the diffusion layer 6 to form a Schottky junction between the metal layer 12 and the epitaxial layer 3 of the N-type. In the corresponding manufacturing steps, metal layers, similar to the metal layer 12 , are also formed in the other two contact holes 11 a and 11 c.
Befindet sich der NPN-Transistor 1 der vorstehend beschriebenen Anordnung im EIN-Zustand, so werden sein Kollektor 3 und seine Basis 6 durch die Schottky-Sperrschichtdiode 2 auf entsprechende Potentiale gebracht, so daß ein sehr hoher Basisstrom zum Kollektor fließt. Da in der Basis keine Überschußladungsträger gespeichert sind, ist der NPN-Transistor 1 nicht gesättigt, und die Speicherzeit des Transistors mit Schottky-Sperrschichtdiode und damit seine Abschaltzeit können verringert werden.If the NPN transistor 1 of the arrangement described above is in the ON state, its collector 3 and its base 6 are brought to corresponding potentials by the Schottky junction diode 2 , so that a very high base current flows to the collector. Since no excess charge carriers are stored in the base, the NPN transistor 1 is not saturated, and the storage time of the transistor with a Schottky junction diode and thus its turn-off time can be reduced.
Wenn jedoch ein Leckstrom Ileak in der Sperrkennlinie der Schottky-Sperrschichtdiode 2 vorhanden ist, hat dies zur Folge, daß ein Leckstrom für den Kollektor fließt. Das bedeutet, ein Ausgangsleckstrom I ergibt sich wie folgt:However, if there is a leakage current I leak in the blocking characteristic of the Schottky junction diode 2 , this has the consequence that a leakage current flows for the collector. This means that an output leakage current I results as follows:
I = Ileak + Ic
= Ileak + hFE · Ileak
= Ileak · (1 + hFE),I = I leak + I c
= I leak + h FEI leak
= I leak · (1 + h FE ),
wobei hFE einen Stromverstärkungsfaktor des NPN-Transistors 1 angibt. Wenn der Stromverstärkungsfaktor hFE etwa den Wert 100 hat, dann ergibt sich I=100·Ileak. Damit kann der Ausgangsleckstrom I nicht vernachlässigt werden, auch wenn Ileak selbst klein ist.where h FE indicates a current amplification factor of the NPN transistor 1 . If the current amplification factor h FE is approximately 100, then I = 100 · I leak . This means that the output leakage current I cannot be neglected, even if I leak itself is small.
Im allgemeinen wird ein solcher in der Schottky-Sperrschicht diode verursachter Leckstrom durch die Art des Herstellungs verfahrens hervorgerufen. Wird nämlich eine Metallschicht über die gesamte Oberfläche, einschließlich der Oberfläche der Oxid-Isolierschicht 10 geätzt, um die Metallschicht 12 übrigzulassen, so erfolgt ein Überätzen durch isotropes Ätzen in scharfen Eckabschnitten des Kontaktloches 11b, welches gemäß Fig. 1A rechteckig ausgebildet ist. Dadurch wird die in einem späteren Schritt gebildete metallische Verbindungs schicht 9b in direkten Kontakt mit der Epitaxialschicht 3 vom N-Leitungstyp in den überätzten Abschnitten gebracht, mit der Folge, daß ein unvollständiger Schottky-Übergang gebildet und eine Leckage hervorgerufen wird.In general, such a leakage current caused in the Schottky junction diode is caused by the nature of the manufacturing process. Namely, a metal layer over the entire surface, including the surface of the oxide insulating layer 10 is etched, remaining allow the metal layer 12, as is done over-etching by isotropic etching in sharp corner portions of the contact hole 11 b, which is formed according to FIG. 1A rectangular. Thus, the metallic connection is formed in a later step 9 b in direct contact with the epitaxial layer 3 from the N-conductivity type placed on the overetched portions, with the result that an incomplete Schottky junction formed and leakage caused layer.
Somit wird der größte Teil des Leckstromes Ileak in der Schottky-Sperrschichtdiode 2 im äußeren Umfangsbereich ver ursacht, insbesondere in den scharfen Eckabschnitten 13 des Kontaktloches 11b. Andererseits wird der P-N-Übergang durch Diffusion gebildet, und damit steht ein Bereich vom P-Leitungs typ notwendigerweise in Kontakt mit einem Bereich vom N-Lei tungstyp, so daß der Leckstrom klein ist. Wird angenommen, daß der Leckstrom einer P-N-Flächendiode 50 pA beträgt, so macht der Leckstrom einer Schottky-Sperrschichtdiode der gleichen Größe etwa 800 pA aus.Thus, most of the leak current I leak in the Schottky barrier diode 2 is ursacht ver in the outer circumferential region, b, especially in the sharp corner portions 13 of the contact hole. 11 On the other hand, the PN junction is formed by diffusion, and thus an area of the P line type is necessarily in contact with an area of the N line type, so that the leakage current is small. Assuming that the leakage current of a PN area diode is 50 pA, the leakage current of a Schottky junction diode of the same size is about 800 pA.
Somit hat die Schottky-Sperrschichtdiode eines herkömmlichen Transistors mit Schottky-Sperrschichtdiode einen nicht vernachlässigbaren Leckstrom, der durch den Stromverstärkungsfaktor noch vergrößert wird, so daß sich ein verhältnismäßig großer Ausgangsleckstrom ergibt. Es wurde daher ein Verfahren vorgeschlagen, einen Schutzring um das Kontaktloch 11b vorzusehen, nämlich durch Erweiterung der Diffusionsschicht 6 vom P-Leitungstyp, um dadurch den Leckstrom zu verringern, jedoch wird die Größe der Anordnung durch ein derartiges Vorgehen in unerwünschter Weise vergrößert.Thus, the Schottky junction diode of a conventional transistor with a Schottky junction diode has a non-negligible leakage current, which is increased by the current amplification factor, so that there is a relatively large output leakage current. It has therefore been proposed a method, a guard ring around the contact hole 11 b provided, namely by extending the diffusion layer 6 of P-conductivity type, to thereby reduce the leakage current, but the size of the array is increased by such a procedure in an undesirable manner.
Aufgabe der Erfindung ist es, einen Transistor mit Schottky-Sperrschichtdiode sowie ein Verfahren zur Herstellung von derartigen Transistoren anzugeben, bei denen der Ausgangsleckstrom verringert werden kann, ohne die Größe der Anordnung zu erhöhen. The object of the invention is a Transistor with Schottky junction diode and a method for manufacturing specify of such transistors in which the Output leakage current can be reduced without reducing the size to increase the order.
Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß beim Transistor das Kontaktloch im Bereich des Schottky-Überganges zum Kollektorbereich eine Konturlinie mit einem gekrümmten, bogenförmigen Verlauf hat, der frei von scharfen Eckabschnitten ist.The inventive solution to the problem is that when Transistor the contact hole in the area of Schottky transition to the collector area a contour line with a curved, arcuate course that is free of sharp corner sections.
Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß das Kontaktloch im Bereich des Schottky-Überganges zum Kollektorbereich mit einer Konturlinie ausgebildet wird, die einen gekrümmten bogenförmigen Verlauf frei von scharfen Eckabschnitten erhält.The method according to the invention is characterized in that that the contact hole in the area of the Schottky junction to the collector area with a contour line, which have a curved arcuate course free of sharp Receives corner sections.
Vorteilhafte Weiterbildungen des Transistors sowie des Verfahrens zur Herstellung des Transistors sind in den Unter ansprüchen angegeben.Advantageous further developments of the transistor and Methods of manufacturing the transistor are in the sub claims specified.
Mit dem Transistor und dem Verfahren gemäß der Erfindung wird das Problem in zufriedenstellender Weise gelöst. Insbe sondere wird in vorteilhafter Weise vermieden, daß in irgend welchen Bereichen der Kontaktlöcher eine Überätzung auftritt, so daß keine unerwünschten Leckströme im Betrieb auftreten.With the transistor and the method according to the invention the problem will be solved satisfactorily. In particular special is avoided in an advantageous manner that in any which areas of the contact holes are overetched, so that no undesirable leakage currents occur during operation.
Die Erfindung wird nachstehend anhand der Beschreibung eines Ausführungsbeispiels und unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigtThe invention is described below based on the description of a Embodiment and with reference to the accompanying Drawings explained in more detail. It shows
Fig. 1A und 1B eine schematische Draufsicht bzw. eine Schnittansicht zur Erläuterung des Aufbaus eines herkömmlichen Transistors mit Schottky-Sperrschichtdiode; . 1A and 1B are a schematic plan view and a sectional view for explaining the structure of a conventional transistor with Schottky barrier diode;
Fig. 2 ein Ersatzschaltbild des herkömmlichen Transistors; und in Fig. 2 is an equivalent circuit diagram of the conventional transistor; and in
Fig. 3A und 3B eine schematische Draufsicht sowie eine Schnittansicht zur Erläuterung des Aufbaus eines erfindungsgemäßen Transistors mit Schottky-Sperrschichtdiode. FIGS. 3A and 3B is a schematic plan view and a sectional view for explaining the structure of a transistor according to the invention with Schottky barrier diode.
Fig. 3A zeigt in einer schematischen Draufsicht den Aufbau eines Transistors mit Schottky-Sperrschichtdiode gemäß der Erfindung, während die Fig. 3B eine Schnittansicht längs der Linie B-B in Fig. 3A zeigt. Das Ersatzschaltbild in Fig. 2 gilt entsprechend für die Ausführungsform gemäß Fig. 3A und 3B. Somit wird der Transistor mit Schottky-Sperrschichtdiode von einem NPN-Tran sistor 1 und einer Schottky-Sperrschichtdiode 2 gebildet, deren Anode mit der Basis des NPN-Transistors 1 und deren Kathode mit dem Kollektor des NPN-Transistors 1 verbunden sind. Fig. 3A shows a schematic plan view of the structure of a transistor with a Schottky barrier diode according to the invention, while Fig. 3B is a sectional view on the line BB in Figure 3A is along.. The equivalent circuit diagram in FIG. 2 applies correspondingly to the embodiment according to FIGS. 3A and 3B. Thus, the transistor with Schottky junction diode is formed by an NPN transistor 1 and a Schottky junction diode 2 , the anode of which is connected to the base of the NPN transistor 1 and the cathode of which is connected to the collector of the NPN transistor 1 .
Eine Epitaxialschicht 3 vom N-Leitungstyp, die als wirksamer Kollektorbereich dient, ist auf einem Halbleitersubstrat 4 vom P-Leitungstyp ausgebildet. Eine eingebettete Diffusions schicht 5 vom N⁺-Leitungstyp hoher Fremdatomkonzentration ist in einem Grenzbereich zwischen der Epitaxialschicht 3 vom N-Leitungstyp und dem Halbleitersubstrat 4 vom P-Leitungs typ ausgebildet und dient als eingebettete Kollektorschicht.An N-type epitaxial layer 3 serving as an effective collector region is formed on a P-type semiconductor substrate 4 . An embedded diffusion layer 5 of the N⁺-type high impurity concentration is formed in a boundary area between the epitaxial layer 3 of the N-type and the semiconductor substrate 4 of the P-type and serves as an embedded collector layer.
Fremdatome werden selektiv in die Epitaxialschicht 3 vom N-Leitungstyp unter Verwendung einer Maske eindiffundiert, um eine Diffusionsschicht 6 vom P-Leitungstyp zu erhalten, die als Basisbereich dient. Anschließend werden Fremdatome selektiv in hoher Konzentration in die Epitaxialschicht 3 vom N-Leitungstyp und die Diffusionsschicht 6 vom P-Leitungs typ unter Verwendung einer Maske eindiffundiert, um eine Diffusionsschicht 7 vom N⁺-Leitungstyp, die als wirksamer Emitterbereich dient, und eine Diffusionsschicht 8 vom N⁺-Leitungstyp zu bilden, die zum Abziehen von Elektronen dient.Foreign atoms are selectively diffused into the N-type epitaxial layer 3 using a mask to obtain a P-type diffusion layer 6 which serves as a base region. Subsequently, foreign atoms are selectively diffused in high concentration into the N-type epitaxial layer 3 and the P-type diffusion layer 6 using a mask, around an N⁺-type diffusion layer 7 serving as an effective emitter region and a diffusion layer 8 to form the N⁺-type of conduction, which serves to withdraw electrons.
Eine Oxid-Isolierschicht 10 wird über der gesamten Oberfläche ausgebildet und über eine Maske selektiv geätzt, um Kontakt löcher 11a, 11b und 11c zu bilden. Das Kontaktloch 11b wird über den Oberflächen der Diffusionsschicht 6 vom P-Leitungs typ sowie der Epitaxialschicht 3 vom N-Leitungstyp ausgebildet. An oxide insulating layer 10 is formed over the entire surface and selectively etched through a mask to form contact holes 11 a, 11 b and 11 c. The contact hole 11 b is formed over the surfaces of the diffusion layer 6 of the P-type and the epitaxial layer 3 of the N-type.
Das Kontaktloch 11b ist dabei ein gemeinsames Kontaktloch, das sowohl als Kontaktloch für den Basisanschluß als auch als Kontaktloch für den Schottky-Übergang dient.The contact hole 11 b is a common contact hole, which serves both as a contact hole for the base connection and as a contact hole for the Schottky transition.
Das Kontaktloch 11b wird dabei so ausgebildet, daß seine Konturlinie längs des Umfanges keinerlei scharfen Eckabschnitt auf der Oberfläche der Epitaxialschicht 3 vom N-Leitungstyp aufweist, mit welchem der Schottky-Übergang hergestellt werden soll. Wie aus Fig. 3A ersichtlich, hat die Konturlinie des Kontaktloches 11b gekrümmte Eckbereiche 14. Im Bereich des auszubildenden Schottky-Überganges hat somit die Konturlinie einen gekrümmten oder bogenförmigen Verlauf, wie es in Fig. 3A angedeutet ist.The contact hole 11 b is formed so that its contour line has no sharp corner portion along the circumference on the surface of the epitaxial layer 3 of the N-type, with which the Schottky junction is to be produced. As can be seen from FIG. 3A, the contour line of the contact hole 11 b has curved corner regions 14 . In the area of the Schottky transition to be formed, the contour line thus has a curved or arcuate course, as indicated in FIG. 3A.
Eine Metallschicht, beispielsweise aus Platin, wird über den gesamten inneren und äußeren Flächen der Kontaktlöcher 11a, 11b und 11c ausgebildet und einer Wärmebehandlung unter worfen, so daß Metallschichten 12, beispielsweise aus Platin silicid, innerhalb der Kontaktlöcher 11a, 11b und 11c gebildet werden. Die Abschnitte der Metallschicht in Bereichen außer halb der Kontaktlöcher 11a, 11b und 11c werden durch Ätzen entfernt, so daß die Metallschichten 12 nur in den Kontakt löchern 11a, 11b und 11c übrigbleiben. Der Umfang des Kontakt loches 11b hat dabei bogenförmige Eckbereiche 14 an der Oberfläche der Epitaxialschicht 3 vom N-Leitungstyp zur Bildung eines Schottky-Überganges; dadurch wird keine Über ätzung in diesen Eckbereichen hervorgerufen.A metal layer, for example made of platinum, is formed over the entire inner and outer surfaces of the contact holes 11 a, 11 b and 11 c and subjected to heat treatment, so that metal layers 12 , for example made of platinum silicide, within the contact holes 11 a, 11 b and 11 c are formed. The sections of the metal layer in areas outside of the contact holes 11 a, 11 b and 11 c are removed by etching, so that the metal layers 12 only remain in the contact holes 11 a, 11 b and 11 c. The circumference of the contact hole 11 b has arcuate corner regions 14 on the surface of the epitaxial layer 3 of the N-type to form a Schottky junction; this does not cause overetching in these corner areas.
Anschließend werden die metallischen Verbindungsschichten 9a, 9b und 9c zur elektrischen Verbindung mit den zugeordneten, wirksamen Bereichen des Transistors über die jeweiligen Kontaktlöcher 11a, 11b und 11c ausgebildet, so daß sich der Aufbau gemäß Fig. 3B ergibt. Da die Metallschicht 12 auf der Epitaxialschicht 3 vom N-Leitungstyp nicht überätzt ist, gelangt die metallische Verbindungsschicht 9b nicht in direkten Kontakt mit der Epitaxialschicht 3 vom N-Leitungs typ, so daß kein unvollständiger Schottky-Übergang gebildet wird, der einen Leckstrom hervorrufen könnte. Subsequently, the metallic connection layers 9 a, 9 b and 9 c are formed for electrical connection to the assigned, effective regions of the transistor via the respective contact holes 11 a, 11 b and 11 c, so that the structure according to FIG. 3B results. Since the metal layer 12 on the N-type epitaxial layer 3 is not overetched, the metallic connection layer 9 b does not come into direct contact with the N-type epitaxial layer 3 , so that an incomplete Schottky junction is formed, which causes a leakage current could.
Nimmt man an, daß der Leckstrom eines Schottky-Überganges bei der bekannten Anordnung etwa 800 pA beträgt, so wird dieser Leckstrom bei der erfindungsgemäßen Ausführungsform auf einen Wert von etwa 100 pA verringert. Damit wird der Ausgangsleckstrom des erfindungsgemäßen Transistors mit Schottky-Sperrschichtdiode sehr stark verringert. Da außerdem lediglich der Verlauf der Umfangslinie oder Konturlinie des Kontaktloches 11b für den Schottky-Übergang in einem gekrümmten bzw. bogenförmigen Verlauf im Bereich des Schottky-Überganges geändert wird, wird dadurch die Größe der Anordnung und damit die Größe des Transistors selbst nicht erhöht. Die Maskierung kann dabei in ähnlicher Weise durchgeführt werden wie bei bekannten Anordnungen.Assuming that the leakage current of a Schottky junction in the known arrangement is approximately 800 pA, this leakage current is reduced to a value of approximately 100 pA in the embodiment according to the invention. The output leakage current of the transistor according to the invention with a Schottky junction diode is thus very greatly reduced. In addition, since only the course of the circumferential line or contour line of the contact hole 11 b for the Schottky junction in a curved or arcuate profile in the region of the Schottky junction is changed, thereby the size of the array, and thus the size of the transistor itself is not increased. The masking can be carried out in a manner similar to that of known arrangements.
Claims (7)
- - ein Halbleitersubstrat (4), das einen Basisbereich (6), einen Kollektorbereich (3) und einen Emitterbereich (7) aufweist;
- - eine darüberliegende Isolierschicht (10), die Kontaktlöcher (11a, 11b, 11c) aufweist, die jeweils eine Verbindung mit dem Basisbereich (6), dem Kollektorbereich (3) und dem Emitterbereich (7) ermöglichen, wobei eines der Kontaktlöcher (11b) zugleich eine Verbindung für einen Schottky-Übergang (3, 12) zum Kollektorbereich (3) bildet;
- - metallische Verbindungsschichten (9a, 9b, 9c), die elektrisch jeweils über die Kontaktlöcher (11a, 11b, 11c) mit dem Basisbereich (6), dem Kollektorbereich (3) und dem Emitter bereich (7) verbunden sind; und
- - eine Metallschicht (12) zur Bildung eines Schottky- Überganges (3, 12) mit dem Kollektorbereich (3) über das eine Kontaktloch (11b), wobei die Metallschicht (12) elektrisch mit der metallischen Verbindungsschicht (9b) zum Basisbereich (6) verbunden ist,
- - A semiconductor substrate ( 4 ) which has a base region ( 6 ), a collector region ( 3 ) and an emitter region ( 7 );
- - An overlying insulating layer ( 10 ), the contact holes ( 11 a, 11 b, 11 c), each of which enables a connection to the base region ( 6 ), the collector region ( 3 ) and the emitter region ( 7 ), one of the contact holes (11 b) at the same time a connection for a Schottky junction (3, 12) to the collector region (3);
- - Metallic connection layers ( 9 a, 9 b, 9 c), each electrically connected via the contact holes ( 11 a, 11 b, 11 c) to the base region ( 6 ), the collector region ( 3 ) and the emitter region ( 7 ) are; and
- - a metal layer ( 12 ) for forming a Schottky junction ( 3 , 12 ) with the collector region ( 3 ) via the one contact hole ( 11 b), the metal layer ( 12 ) being electrically connected with the metallic connection layer ( 9 b) to the base region ( 6 ) is connected
- - Herstellen eines Halbleitersubstrats (4);
- - Ausbilden eines Basisbereiches (6), eines Kollektorbereiches (3) und eines Emitterbereiches (7) auf dem Halbleiter substrat (4);
- - Ausbilden einer Isolierschicht (10) auf diesen Bereichen, die jeweils Kontaktlöcher (11a, 11b, 11c) für den Basis bereich (6), den Kollektorbereich (3) und den Emitter bereich (7) sowie für einen Schottky-Übergang bezüglich des Kollektorbereiches aufweist, wobei das Kontaktloch für den Schottky-Übergang und den Basisbereich als gemeinsames Kontaktloch (11b) gebildet wird;
- - Herstellen einer Metallschicht (12) zur Bildung eines Schottky-Überganges mit dem Kollektorbereich (3) zumindest in dem einen gemeinsamen Kontaktloch (11b); und
- - Herstellen von metallischen Verbindungsschichten (9a, 9b, 9c), die elektrisch jeweils über die Kontaktlöcher (11a, 11b, 11c) mit dem Basisbereich (6), dem Kollektorbereich (3) und dem Emitterbereich (7) verbunden werden,
- - producing a semiconductor substrate ( 4 );
- - Forming a base region ( 6 ), a collector region ( 3 ) and an emitter region ( 7 ) on the semiconductor substrate ( 4 );
- - Form an insulating layer ( 10 ) on these areas, each of the contact holes ( 11 a, 11 b, 11 c) for the base area ( 6 ), the collector area ( 3 ) and the emitter area ( 7 ) and for a Schottky transition with respect to having the collector region, wherein the contact hole for the Schottky junction and the base region as a shared contact hole (11 b) is formed;
- - producing for forming a Schottky junction with the collector region (3) at least in the a common contact hole (11 b) of a metal layer (12); and
- - Manufacture of metallic connection layers ( 9 a, 9 b, 9 c), which are electrically connected to the base region ( 6 ), the collector region ( 3 ) and the emitter region ( 7 ) via the contact holes ( 11 a, 11 b, 11 c). get connected,
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61292729A JPS63143867A (en) | 1986-12-08 | 1986-12-08 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3741567A1 DE3741567A1 (en) | 1988-06-09 |
| DE3741567C2 true DE3741567C2 (en) | 1992-11-19 |
Family
ID=17785563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873741567 Granted DE3741567A1 (en) | 1986-12-08 | 1987-12-08 | TRANSISTOR CLAMPED WITH SCHOTTKY BARRIER DIODE |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPS63143867A (en) |
| KR (1) | KR910001718B1 (en) |
| DE (1) | DE3741567A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752256B (en) * | 2019-10-22 | 2021-04-06 | 深圳第三代半导体研究院 | Silicon carbide Schottky clamp transistor and preparation method thereof |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54154967A (en) * | 1978-05-29 | 1979-12-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor electronic device |
| JPS59139681A (en) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | Schottky barrier diode |
-
1986
- 1986-12-08 JP JP61292729A patent/JPS63143867A/en active Pending
-
1987
- 1987-08-27 KR KR1019870009387A patent/KR910001718B1/en not_active IP Right Cessation
- 1987-12-08 DE DE19873741567 patent/DE3741567A1/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3741567A1 (en) | 1988-06-09 |
| JPS63143867A (en) | 1988-06-16 |
| KR910001718B1 (en) | 1991-03-19 |
| KR880008453A (en) | 1988-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2905022C2 (en) | ||
| DE3229250C2 (en) | ||
| DE3650248T2 (en) | Process for the production of semiconductor integrated circuits with a bipolar transistor and a field effect transistor with an isolated control electrode. | |
| DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
| DE4013643A1 (en) | BIPOLAR TRANSISTOR WITH INSULATED CONTROL ELECTRODE AND METHOD FOR THE PRODUCTION THEREOF | |
| DE3823270A1 (en) | SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THEIR PRODUCTION | |
| EP0020998B1 (en) | Process for making a bipolar transistor with an ion-implanted emitter | |
| DE1260029B (en) | Method for manufacturing semiconductor components on a semiconductor single crystal base plate | |
| DE2203183A1 (en) | Integrated semiconductor circuit arrangement | |
| DE2612667A1 (en) | PROCESS FOR PRODUCING DIELECTRICALLY INSULATED SEMICONDUCTOR AREAS | |
| EP0007923A1 (en) | Process for manufacturing a twice diffused lateral transistor and a complemtary vertical transistor integrated therewith | |
| DE2546314A1 (en) | FIELD EFFECT TRANSISTOR STRUCTURE AND METHOD OF MANUFACTURING | |
| DE2420239A1 (en) | METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS | |
| DE3223230A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE68923730T2 (en) | Method of manufacturing a bipolar integrated circuit. | |
| DE1764570B2 (en) | A method of manufacturing a semiconductor device having complementary NPN and PNP transistors | |
| DE2364752A1 (en) | SEMI-CONDUCTOR DEVICE | |
| DE2142402A1 (en) | Semiconductor device and method for the production thereof | |
| DE1194500B (en) | A semiconductor device having a plurality of inserted strip-shaped zones of a conductivity type and a method of manufacturing | |
| DE4003681C2 (en) | Process for producing island-shaped semiconductor devices | |
| DE69706721T2 (en) | Zener zap diode and manufacturing method | |
| DE2501074A1 (en) | TRANSISTOR DEVICE AND METHOD OF MANUFACTURING IT | |
| DE3741567C2 (en) | ||
| DE69901752T2 (en) | Method of manufacturing a bipolar transistor with properties for suppressing the deterioration of transistor characteristics | |
| DE4443933C2 (en) | Semiconductor device with an IIL circuit and method for producing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |