DE3741567A1 - TRANSISTOR CLAMPED WITH SCHOTTKY BARRIER DIODE - Google Patents
TRANSISTOR CLAMPED WITH SCHOTTKY BARRIER DIODEInfo
- Publication number
- DE3741567A1 DE3741567A1 DE19873741567 DE3741567A DE3741567A1 DE 3741567 A1 DE3741567 A1 DE 3741567A1 DE 19873741567 DE19873741567 DE 19873741567 DE 3741567 A DE3741567 A DE 3741567A DE 3741567 A1 DE3741567 A1 DE 3741567A1
- Authority
- DE
- Germany
- Prior art keywords
- active region
- contact hole
- collector
- schottky junction
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/221—Schottky barrier BJTs
Landscapes
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
Die Erfindung betrifft einen mit Schottky-Sperrschichtdiode geklemmten Transistor (Schottky Barrier Diode Clamped Transistor) und ein Verfahren zur Herstellung desselben und sie betrifft insbesondere einen mit Schottky-Sperrschichtdiode geklemmten Transistor, der den Ausgangsstreustrom verringert, sowie ein Verfahren zur Herstellung desselben.The invention relates to a Schottky junction diode clamped transistor (Schottky Barrier Diode Clamped Transistor) and a method of manufacturing the same and it particularly concerns one with a Schottky junction diode clamped transistor that reduces the output stray current and a method of manufacturing the same.
Es wird auf den Stand der Technik Bezug genommen. Fig. 1A ist ein Grundriß, der schematisch den Aufbau eines mit Schottky-Sperrschichtdiode geklemmten Transistors bekannten Aufbaus darstellt, der im Datenhandbuch (Mitsubishi Semiconductors 1985 Bipolar Digital IC ALSTTL", herausgegeben von Mitsubishi Electric, beschrieben ist, und Fig. 1B ist eine Schnittansicht längs der Linie A-A der Fig. 1A. Fig. 2 stellt eine Ersatzschaltung des mit Schottky-Sperrschichtdiode geklemmten Transistors dar.Reference is made to the prior art. Fig. 1A is a plan view schematically showing the structure of a known Schottky junction transistor clamped structure described in the data manual (Mitsubishi Semiconductors 1985 Bipolar Digital IC ALSTTL "published by Mitsubishi Electric), and Fig. 1B is a sectional view along line AA of Fig. 1A, Fig. 2 shows an equivalent circuit of the transistor clamped with Schottky junction diode.
Der mit Schottky-Sperrschichtdiode geklemmte Transistor besteht aus einem NPN-Transistor (1) und einer Schottky-Sperrschichtdiode (2). Ein Kollektor-Aktivbereich des NPN-Transistors (1) besteht aus einer Epitaxialschicht (3) des N-Leitungstyps und einer überdeckten Diffusionsschicht (5) eines N⁺-Leitungstyps, die in einem Grenzbereich zwischen der Epitaxialschicht (3) des N-Leitungstyps und einem Halbleitersubstrat (4) eines P-Leitungstyps angeordnet ist, während der Basisbereich und der Emitter-Aktivbereich des Transistors jeweils durch eine Diffusionsschicht (6) eines P-Leitungstyps und eine Diffusionsschicht (7) eines N⁺-Leitungstyps gebildet werden. Die Epitaxialschicht (3) des N-Leitungstyps ist mit einer Diffusionsschicht (8) eines N⁺-Leitungstyps zur Elektrodenextraktion ausgestattet. Metallische Zwischenverbindungsschichten (9 a, 9 b, 9 c) sind elektrisch über Kontaktlöcher (11 a, 11 b, 11 c), die jeweils in einer Isolier-Oxidschicht (10) gebildet werden, mit den vorausgehend erwähnten Kollektor-, Basis- und Emitter-Aktivbereichen verbunden. Das Kontaktloch (11 b) wird über den Oberflächen der Epitaxialschicht (3) des N-Leitungstyps und der Diffusionsschicht (6) des P-Leitungstyps gebildet, und eine Metallschicht (12) aus Platinsilicid oder dergleichen ist im Kontaktloch (11 b) über den Oberflächen vorgesehen, um eine Schottky-Übergangszone zwischen diesen und der Epitaxialschicht (3) des N-Leitungstyps zu bilden. Bezüglich der Herstellungsschritte sind Metallschichten, ähnlich der Metallschicht (12), auch in den Kontaktlöchern ( 11 a, 11 c) vorgesehen.The transistor clamped with Schottky junction diode consists of an NPN transistor ( 1 ) and a Schottky junction diode ( 2 ). A collector active region of the NPN transistor ( 1 ) consists of an epitaxial layer ( 3 ) of the N-conduction type and a covered diffusion layer ( 5 ) of an N⁺-conduction type, which are in a boundary region between the epitaxial layer ( 3 ) of the N-conduction type and a semiconductor substrate ( 4 ) of a P-type is arranged, while the base region and the emitter-active region of the transistor are each formed by a diffusion layer ( 6 ) of a P-type and a diffusion layer ( 7 ) of an N⁺-type. The epitaxial layer ( 3 ) of the N-type is equipped with a diffusion layer ( 8 ) of an N⁺-type for electrode extraction. Metallic interconnection layers ( 9 a , 9 b , 9 c) are electrical via contact holes ( 11 a , 11 b , 11 c) , each formed in an insulating oxide layer ( 10 ), with the aforementioned collector, base and Emitter active areas connected. The contact hole ( 11 b) is formed over the surfaces of the N-type epitaxial layer ( 3 ) and the P-type diffusion layer ( 6 ), and a metal layer ( 12 ) made of platinum silicide or the like is in the contact hole ( 11 b) over the Surfaces are provided to form a Schottky junction between them and the N-type epitaxial layer ( 3 ). With regard to the manufacturing steps, metal layers, similar to the metal layer ( 12 ), are also provided in the contact holes ( 11 a , 11 c) .
Befindet sich der NPN-Transistor (1) des mit Schottky-Sperrschichtdiode geklemmten Transistors im EIN-Zustand, so werden Kollektor und Basis desselben durch die Schottky-Sperrschichtdiode (2) geklammert, wodurch ein exzessiver Basisstrom zum Kollektor fließt. Da in der Basis kein exzessiver Träger gespeichert ist, ist der NPN-Transistor (1) nicht gesättigt und die Speicherzeit des mit Schottky-Sperrschichtdiode geklemmten Transistors und somit die Abschaltzeit können verringert werden. Wenn jedoch ein Streustrom (I Leak ) in der Sperrkennlinie der Schottky-Sperrschichtdiode ( 2) vorhanden ist, wird ein Streustrom (I leak ) für den Kollektor zum Fließen veranlaßt, d. h. ein Ausgangsstreustrom (I) ergibt sich wie folgt:If the NPN transistor ( 1 ) of the transistor clamped with a Schottky junction diode is in the ON state, the collector and base thereof are clamped by the Schottky junction diode ( 2 ), as a result of which an excessive base current flows to the collector. Since no excessive carrier is stored in the base, the NPN transistor ( 1 ) is not saturated and the storage time of the transistor clamped with a Schottky junction diode and thus the switch-off time can be reduced. However, if there is a leakage current (I leak ) in the blocking characteristic of the Schottky junction diode ( 2 ), a leakage current (I leak ) for the collector is caused to flow, ie an output leakage current (I) results as follows:
I = I leak + I c
= I leak + h FE · I leak
= I leak + (1 + h FE ) I = I leak + I c
= I leak + h FE · I leak
= I leak + (1 + h FE )
wobei h FE einen Stromverstärkungsfaktor des NPN-Transistors (1) darstellt. Ist h FE ≈ 100, dann wird I = 100 × I leak , und somit kann der Ausgangsstreustrom (I) nicht vernachlässigt werden, selbst wenn I leak selbst klein ist.where h FE represents a current amplification factor of the NPN transistor ( 1 ). If h FE ≈ 100, then I = 100 × I leak , and thus the output leakage current (I) cannot be neglected even if I leak itself is small.
Im allgemeinen wird ein derartiger, in einer Schottky-Sperrschichtdiode verursachter Streustrom durch das Herstellungsverfahren desselben erzeugt. Wird nämlich eine Metallschicht über die gesamte Oberfläche einschließlich der Oberfläche der Oxidschicht (10) geätzt, um die Metallschicht (12) zurückzulassen, so erfolgt ein Überätzen durch isotropisches Ätzen in scharfen Eckabschnitten des Kontaktloches (11 b), das gemäß Fig. 1A quadratisch ausgebildet ist, wodurch die in einem späteren Schritt gebildete metallische Zwischenverbindungsschicht (9 b) in direktem Kontakt mit der Epitaxialschicht (3) des N-Leitungstyps in den überätzten Abschnitten gebracht wird, um einen unvollständigen Schottky-Übergang zu bilden und eine Streuung herbeizuführen. Somit wird der größte Teil des Streustroms (I leak ) in der Schottky-Sperrschichtdiode (2) im äußeren Umfangsabschnitt verursacht, besonders in den scharfen Eckabschnitten (13) des Kontaktloches (11 b). Andererseits wird der P-N-Übergang durch Diffusion gebildet und somit steht ein Bereich eines P-Leitungstyps notwendigerweise in Kontakt mit einem Bereich eines N-Leitungstyps, so daß der Streustrom klein ist. Wird angenommen, daß der Streustrom einer P-N-Flächendiode 50 pA beträgt, so ist jener einer Schottky-Sperrschichtdiode der gleichen Größe etwa 800 pA.In general, such a stray current caused in a Schottky junction diode is generated by the manufacturing process thereof. Namely, a metal layer is etched over the entire surface including the surface of the oxide layer (10), leaving the metal layer (12) so takes place over-etching by isotropic etching in sharp corner portions of the contact hole (11 b) which, according to Fig. 1A square configuration , whereby said formed in a later step interconnect metal layer (9 b) is made of N-conductivity type in the overetched portions in direct contact with the epitaxial layer (3), to form an incomplete Schottky junction and induce scattering. Thus, most of the stray current (I leak) in the Schottky barrier diode (2) is caused in the outer peripheral portion, especially in the sharp corner portions (13) of the contact hole (11 b). On the other hand, the PN junction is formed by diffusion, and thus an area of a P line type is necessarily in contact with an area of an N line type, so that the stray current is small. If it is assumed that the stray current of a PN area diode is 50 pA, that of a Schottky junction diode of the same size is approximately 800 pA.
Somit weist die Schottky-Sperrschichtdiode eines bekannten mit Schottky-Sperrschichtdiode geklemmten Transistors einen nicht vernachlässigbaren Streustrom auf, der durch den Stromverstärkungsfaktor vergrößert wird, um einen verhältnismäßig großen Ausgangsstreustrom zu ergeben. Es wurde ein Verfahren vorgeschlagen, einen Schutzring um das Kontaktloch (11 b) vorzusehen, indem die Diffusionsschicht (6) des P-Leitungstyps erweitert wird, um den Streustrom zu vergrößern, jedoch wird die Größe der Anordnung durch ein derartiges Verfahren erhöht. Thus, the Schottky junction diode of a known transistor clamped with Schottky junction diode has a non-negligible stray current which is increased by the current amplification factor in order to give a relatively large output stray current. There has been proposed a method to provide (11 b) a protective ring around the contact hole by the diffusion layer (6) is extended of the P-conductivity type to the stray current to increase, but the size of the array is increased by such a method.
Der Erfindung liegt daher die Aufgabe zugrunde, einen mit Schottky-Sperrschichtdiode geklemmten Transistor zu schaffen, bei welchem der Ausgangsstreustrom verringert werden kann, ohne die Größe der Anordnung zu erhöhen, sowie ein Verfahren zur Herstellung desselben.The invention is therefore based on the object Schottky junction diode to create clamped transistor at which the output stray current can be reduced, without increasing the size of the arrangement, as well as a process for making the same.
Diese Aufgabenstellung wird durch einen mit
Schottky-Sperrschichtdiode geklemmten Transistor gelöst,
der gekennzeichnet ist durch ein Halbleitersubstrat, das
mit einem Basis-Aktivbereich, einem Kollektor-Aktivbereich und
einem Emitter-Aktivbereich ausgestattet ist; eine
Isolierschicht, die ein erstes, und ein zweites und ein drittes
Kontaktloch zur Zwischenverbindung jeweils mit dem
Basis-Aktivbereich, dem Kollektor-Aktivbereich und dem
Emitter-Aktivbereich aufweist, sowie ein viertes Kontaktloch
für einen Schottky-Übergang bezüglich des Kollektor-
Aktivbereiches; metallische Zwischenverbindungsschichten,
die elektrisch jeweils über das erste, das zweite und das
dritte Kontaktloch mit dem Basis-Aktivbereich, dem
Kollektor-Aktivbereich und dem Emitter-Aktivbereich verbunden
sind; und
eine metallische Schicht zur Bildung eines Schottky-Überganges
mit dem Kollektor-Aktivbereich über das vierte Kontaktloch,
wobei die Metallschicht elektrisch mit der metallischen
Zwischenverbindungsschicht bezüglich des Basis-Aktivbereiches
verbunden ist; und die Richtung einer Umfangslinie des
vierten Kontaktloches sich in einer Art Krümmung ändert.This task is solved by a transistor clamped with Schottky junction diode, which is characterized by a semiconductor substrate, which is equipped with a base active area, a collector active area and an emitter active area; an insulating layer which has a first and a second and a third contact hole for interconnection with the base active area, the collector active area and the emitter active area, respectively, and a fourth contact hole for a Schottky junction with respect to the collector active area; metallic interconnect layers electrically connected to the base active region, the collector active region and the emitter active region via the first, the second and the third contact hole, respectively; and
a metallic layer for forming a Schottky junction with the collector active region via the fourth contact hole, the metal layer being electrically connected to the metallic interconnection layer with respect to the base active region; and the direction of a circumferential line of the fourth contact hole changes in a kind of curvature.
Weitere Aufgabenstellungen, Merkmale, Aspekte und Vorteile der Erfindung ergeben sich im einzelnen aus der anschließenden detaillierten Beschreibung der Erfindung in Verbindung mit den Zeichnungen; es zeigenOther tasks, features, aspects and advantages the invention emerge in detail from the following detailed description of the invention in connection with the drawings; show it
Fig. 1A und 1B einen Grundriß und eine Schnittansicht, die jeweils schematisch den Aufbau eines bekannten, mit Schottky-Sperrschichtdiode geklemmten Transistors angeben, Fig. 1A and 1B, a plan view and a sectional view each schematically a known building, specify with Schottky barrier diode clamped transistor,
Fig. 2 eine Ersatzschaltung des bekannten, mit Schottky-Sperrschichtdiode geklemmten Transistors; und Fig. 2 is an equivalent circuit of the known, clamped with Schottky barrier diode transistor; and
Fig. 3A und 3B einen Grundriß und eine Schnittdarstellung, die schematisch jeweils den Aufbau eines erfindungsgemäßen, mit Schottky-Sperrschichtdiode geklemmten Transistors darstellen.Schematically each represent FIG. 3A and 3B is a plan view and a sectional view of the structure of a clip-on Schottky-barrier diode transistor according to the invention.
Es wird auf die bevorzugte Ausführungsform Bezug genommen.Reference is made to the preferred embodiment.
Fig. 3A ist ein Grundriß, der schematisch den Aufbau eines mit Schottky-Sperrschichtdiode geklemmten Transistors gemäß einer Ausführungsform der Erfindung darstellt, und Fig. 3B ist eine Schnittansicht längs der Linie B-B in Fig. 3A. Die Ersatzschaltung des erfindungsgemäßen mit Schottky-Sperrschichtdiode geklemmten Transistors ist ähnlich jener nach Fig. 2 und der erfindungsgemäße mit Schottky-Sperrschichtdiode geklemmte Transistor wird somit durch einen NPN-Transistor (1) und eine Schottky-Sperrschichtdiode (2) gebildet, die eine mit einer Basis des NPN-Transistors (1) verbundene Anode und eine mit einem Kollektor desselben verbundene Kathode aufweist. FIG. 3A is a plan view schematically illustrating the construction of a Schottky junction transistor clamped transistor according to an embodiment of the invention, and FIG. 3B is a sectional view taken along line BB in FIG. 3A. The equivalent circuit of the transistor clamped with Schottky junction diode according to the invention is similar to that of FIG. 2 and the transistor clamped with Schottky junction diode according to the invention is thus formed by an NPN transistor ( 1 ) and a Schottky junction diode ( 2 ), one with a Base of the NPN transistor ( 1 ) connected anode and a cathode connected to the same collector.
Eine Epitaxialschicht (3) eines N-Leitungstyps, die als Kollektor-Aktivbereich dient, ist auf einem Halbleitersubstrat (4) eines P-Leitungstyps ausgebildet. Eine überdeckte Diffusionsschicht (5) des N⁺-Leitungstyps hoher Fremdatomkonzentration ist in einem Grenzbereich zwischen der Epitaxialschicht (3) des N-Leitungstyps und dem Halbleitersubstrat (4) ausgebildet und dient als überdeckte Kollektorschicht. Fremdatome werden selektiv in die Epitaxialschicht (3) des N-Leitungstyps unter Verwendung einer Maske diffundiert, um eine Diffusionsschicht (6) eines P-Leitungstyps zu erhalten, die als Basis-Aktivbereich dient. Anschließend werden Fremdatome selektiv in hoher Konzentration in die Epitaxialschicht (3) des N-Leitungstyps und die Diffusionsschicht (6) des P-Leitungstyps unter Verwendung einer Maske diffundiert, um eine Diffusionsschicht (7) eines N⁺-Leitungstyps zu bilden, die als ein Emitter-Aktivbereich und eine Diffusionsschicht (8) eines N⁺-Leitungstyps zur Elektrodenextraktion dient.An N-type epitaxial layer ( 3 ) serving as a collector active region is formed on a P-type semiconductor substrate ( 4 ). A covered diffusion layer ( 5 ) of the N⁺-type high impurity concentration is formed in a boundary area between the epitaxial layer ( 3 ) of the N-type and the semiconductor substrate ( 4 ) and serves as a covered collector layer. Foreign atoms are selectively diffused into the N-type epitaxial layer ( 3 ) using a mask to obtain a P-type diffusion layer ( 6 ) that serves as a base active region. Subsequently, foreign atoms are selectively diffused in high concentration into the N-type epitaxial layer ( 3 ) and the P-type diffusion layer ( 6 ) using a mask to form an N⁺-type diffusion layer ( 7 ), which as a Emitter active area and a diffusion layer ( 8 ) of an N⁺ conduction type is used for electrode extraction.
Ein Isolieroxidschicht-Film (10) wird über der gesamten Oberfläche hergestellt und über eine Maske selektiv geätzt, um Kontaktlöcher (11 a, 11 b, 11 c) zu bilden. Das Kontaktloch (11 b) wird über den Oberflächen der Diffusionsschicht (6) des P-Leitungstyps und der Epitaxialschicht (3) des N-Leitungstyps vorgesehen. Das Kontaktloch (11 b) ist ein gemeinsames Kontaktloch, das sowohl als Kontaktloch zur Basis-Zwischenverbindung und als Kontaktloch für den Schottky-Übergang dient. Das Kontaktloch (11 b) wird so ausgebildet, daß sein Umfang keinen scharfen Eckabschnitt an der Oberfläche der Epitaxialschicht (3) des N-Leitungstyps aufweist, auf der der Schottky-Übergang hergestellt werden soll, d. h. es hat gemäß Fig. 3A gekrümmte Eckabschnitte (14). Generell kann bei der vorliegenden Erfindung die Richtung einer Umfangslinie eines Kontaktloches für einen Schottky-Übergang sich in Art einer Krümmung ändern.An insulating oxide film ( 10 ) is produced over the entire surface and selectively etched through a mask to form contact holes ( 11 a , 11 b , 11 c) . The contact hole (11 b) is provided over the surfaces of the diffusion layer (6) of the P-conductivity type and the epitaxial layer (3) of the N-conductivity type. The contact hole ( 11 b) is a common contact hole which serves both as a contact hole for the base interconnection and as a contact hole for the Schottky transition. The contact hole (11 b) is formed such that its circumference has no sharp corner to the surface of the epitaxial layer (3) of the N-conductivity type, on which the Schottky junction is to be made, ie, it has according to FIG. 3A curved corner portions ( 14 ). In general, the direction of a circumferential line of a contact hole for a Schottky junction can change in the manner of a curvature in the present invention.
Eine Metallschicht aus beispielsweise Platin wird über der gesamten inneren und äußeren Fläche der Kontaktlöcher (11 a, 11 b, 11 c) gebildet und einer Wärmebehandlung unterworfen, wodurch beispielsweise Metallschichten (12) aus Platinsilicid innerhalb der Kontaktlöcher (11 a, 11 b, 11 c) gebildet werden. Die Metallschichtabschnitte in Bereichen außerhalb der Kontaktlöcher (11 a, 11 b, 11 c) werden mittels Ätzen entfernt damit Metallschichten (12) nur in den Kontaktlöchern (11 a, 11 b, 11 c) verbleiben. Der Umfang des Kontaktloches (11 b) hat gewölbte Eckabschnitte (14) an der Oberfläche der Epitaxialschicht (3) des N-Leitungstyps zur Bildung eines Schottky-Überganges und somit wird kein Überätzen in den Eckabschnitten verursacht.A metal layer made of platinum, for example, is formed over the entire inner and outer surface of the contact holes ( 11 a , 11 b , 11 c) and subjected to a heat treatment, whereby metal layers ( 12 ) made of platinum silicide within the contact holes ( 11 a , 11 b , 11 c) be formed. The metal layer sections in areas outside the contact holes ( 11 a , 11 b , 11 c) are removed by means of etching so that metal layers ( 12 ) only remain in the contact holes ( 11 a , 11 b , 11 c) . The extent of the contact hole (11 b) has arched corner sections (14) on the surface of the epitaxial layer (3) of the N-conductivity type for forming a Schottky junction, and thus no overetching is caused in the corner portions.
Anschließend werden die metallischen Zwischenverbindungsschichten (9 a, 9 b, 9 c) zur elektrischen Verbindung mit zugeordneten Transistor-Aktivbereichen über jeweils die Kontaktlöcher (11 a, 11 b, 11 c) vorgesehen, um den Aufbau gemäß Fig. 3B zu erhalten. Da die Metallschicht (12) auf der Epitaxialschicht (3) des N-Leitungstyps nicht überätzt ist, gelangt die metallische Zwischenverbindungsschicht (9 b) nicht in direkten Kontakt mit der Epitaxialschicht (3) des N-Leitungstyps, um einen unvollständigen Schottky-Übergang zu bilden, der einen Streustrom veranlaßt. Wird angenommen, daß der Streustrom eines Schottky-Überganges bei der bekannten Anordnung etwa 800 pA beträgt, so wird dieser bei der erfindungsgemäßen Ausführungsform auf etwa 100 pA verringert. Somit wird der Ausgangsstreustrom des erfindungsgemäßen, mit Schottky-Sperrschichtdiode geklemmten Transistors sehr stark verringert. Da ferner die Richtung der Umfangslinie des Kontaktloches für den Schottky-Übergang lediglich in der Art der Krümmung geändert werden kann, wird die Größe der Anordnung und daher die Größe des Transistors nicht erhöht und die Maskierung kann ähnlich wie bei der bekannten Anordnung leicht durchgeführt werden.Subsequently, the metallic interconnection layers ( 9 a , 9 b , 9 c) are provided for electrical connection to the associated transistor active areas via the contact holes ( 11 a , 11 b , 11 c) in order to obtain the structure according to FIG. 3B. Since the metal layer is not over-etched (12) on the epitaxial layer (3) of the N-conductivity type, enters the metal interconnect layer (9 b) is not in direct contact with the epitaxial layer (3) of the N-conductivity type, an incomplete Schottky junction to form, which causes a stray current. If it is assumed that the stray current of a Schottky junction in the known arrangement is approximately 800 pA, it is reduced to approximately 100 pA in the embodiment according to the invention. The output leakage current of the transistor clamped with a Schottky junction diode according to the invention is thus very greatly reduced. Furthermore, since the direction of the circumferential line of the contact hole for the Schottky junction can only be changed in the type of curvature, the size of the device and therefore the size of the transistor is not increased and the masking can be easily performed similarly to the known device.
Obgleich die Erfindung im einzelnen beschrieben und mittels der Zeichnungen erläutert wurde, geschah dies nur beispielhaft und nicht in einschränkender Weise und der Grundgedanke und Schutzbereich der Erfindung wird nur durch die anliegenden Ansprüche festgelegt.Although the invention has been described in detail and by means of the drawings was explained, this was only an example and not in a restrictive way and the basic idea and scope of the invention is limited only by that Claims set.
Claims (6)
eine Isolierschicht (10), die ein erstes, ein zweites und ein drittes Kontaktloch (11 a, 11 b, 11 c) zur Zwischenverbindung jeweils mit dem Basis-Aktivbereich, dem Kollektor-Aktivbereich und dem Emitter-Aktivbereich aufweist, sowie ein viertes Kontaktloch (11 b) für einen Schottky-Übergang bezüglich des Kollektor-Aktivbereiches (5);
metallische Zwischenverbindungsschichten (9 a, 9 b, 9 c), die elektrisch jeweils über das erste, das zweite und das dritte Kontaktloch mit dem Basis-Aktivbereich, dem Kollektor-Aktivbereich und dem Emitter-Aktivbereich verbunden sind; und
eine metallische Schicht (12) zur Bildung eines Schottky-Überganges mit dem Kollektor-Aktivbereich (5) über das vierte Kontaktloch (11 b), wobei die Metallschicht (12) elektrisch mit der metallischen Zwischenverbindungsschicht bezüglich des Basis- Aktivbereiches (6) verbunden ist; und
die Richtung einer Umfangslinie (14) des vierten Kontaktloches (11 b) sich in Art einer Krümmung ändert.1. A transistor clamped with Schottky junction diode, characterized by: a semiconductor substrate ( 4 ) which is equipped with a base active region ( 6 ), a collector active region ( 5 ) and an emitter active region ( 7 );
an insulating layer ( 10 ), which has a first, a second and a third contact hole ( 11 a , 11 b , 11 c) for interconnection with the base active area, the collector active area and the emitter active area, and a fourth contact hole ( 11 b) for a Schottky transition with respect to the collector active area ( 5 );
metallic interconnection layers ( 9 a , 9 b , 9 c) which are electrically connected to the base active region, the collector active region and the emitter active region, respectively via the first, the second and the third contact hole; and
a metallic layer (12) to form a Schottky junction with the collector-active area (5) via the fourth contact hole (11 b), wherein the metal layer (12) is electrically connected to the metallic interconnection layer with respect to the base active region (6) ; and
the direction of a circumferential line ( 14 ) of the fourth contact hole ( 11 b) changes in the manner of a curvature.
Ausbildung eines Basis-Aktivbereiches (6), eines Kollektor-Aktivbereiches (5) und eines Emitter-Aktivbereiches auf dem Halbleitersubstrat;
Ausbildung einer Isolierschicht (10) auf den Aktivbereichen, die ein erstes, ein zweites und ein drittes Kontaktloch (11 a, 11 b, 11 c) hinsichtlich jeweils des Basis-Aktivbereiches, des Kollektor-Aktivbereiches und des Emitter-Aktivbereiches aufweist, sowie ein viertes Kontaktloch für einen Schottky-Übergang hinsichtlich des Kollektor-Aktivbereiches, wobei das erste und vierte Kontaktloch als gemeinsames Kontaktloch (11 b) gebildet werden und die Richtung der Umfangslinie des gemeinsamen Kontaktloches sich in Art einer Krümmung auf dem Kollektor-Aktivbereich ändert;
Bildung einer Metallschicht zur Herstellung eines Schottky-Überganges mit dem Kollektor-Aktivbereich (5) zumindest in dem gemeinsamen Kontaktloch (11 b); und
Bildung von metallischen Zwischenverbindungsschichten (9 a, 9 b, 9 c), die elektrisch jeweils über das gemeinsame, das zweite und das dritte Kontaktloch mit dem Basis-Aktivbereich (6), dem Kollektor-Aktivbereich (5) und dem Emitter-Aktivbereich (7) verbunden sind.5. A method for producing a transistor clamped with a Schottky junction diode, characterized by the following steps: producing a semiconductor substrate ( 4 );
Forming a base active region ( 6 ), a collector active region ( 5 ) and an emitter active region on the semiconductor substrate;
Forming an insulating layer ( 10 ) on the active areas, which has a first, a second and a third contact hole ( 11 a , 11 b , 11 c) with respect to the base active area, the collector active area and the emitter active area, and a fourth contact hole for a Schottky junction with respect to the collector active area, the first and fourth contact holes being formed as a common contact hole ( 11 b) and the direction of the circumferential line of the common contact hole changing in the manner of a curvature on the collector active area;
Forming a metal layer for making a Schottky junction with the collector-active region (5) at least in the common contact hole (11 b); and
Formation of metallic interconnection layers ( 9 a , 9 b , 9 c) , which are electrically connected to the base active region ( 6 ), the collector active region ( 5 ) and the emitter active region (in each case via the common, the second and the third contact hole) 7 ) are connected.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61292729A JPS63143867A (en) | 1986-12-08 | 1986-12-08 | Semiconductor integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3741567A1 true DE3741567A1 (en) | 1988-06-09 |
DE3741567C2 DE3741567C2 (en) | 1992-11-19 |
Family
ID=17785563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19873741567 Granted DE3741567A1 (en) | 1986-12-08 | 1987-12-08 | TRANSISTOR CLAMPED WITH SCHOTTKY BARRIER DIODE |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS63143867A (en) |
KR (1) | KR910001718B1 (en) |
DE (1) | DE3741567A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110752256B (en) * | 2019-10-22 | 2021-04-06 | 深圳第三代半导体研究院 | Silicon carbide Schottky clamp transistor and preparation method thereof |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54154967A (en) * | 1978-05-29 | 1979-12-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor electronic device |
JPS59139681A (en) * | 1983-01-31 | 1984-08-10 | Hitachi Ltd | Schottky barrier diode |
-
1986
- 1986-12-08 JP JP61292729A patent/JPS63143867A/en active Pending
-
1987
- 1987-08-27 KR KR1019870009387A patent/KR910001718B1/en not_active IP Right Cessation
- 1987-12-08 DE DE19873741567 patent/DE3741567A1/en active Granted
Non-Patent Citations (1)
Title |
---|
Datenbuch "Mitsubishi Semiconductors 1985, Bipolar Digital JC ALSTTL * |
Also Published As
Publication number | Publication date |
---|---|
JPS63143867A (en) | 1988-06-16 |
KR910001718B1 (en) | 1991-03-19 |
KR880008453A (en) | 1988-08-31 |
DE3741567C2 (en) | 1992-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3110477A1 (en) | METHOD FOR PRODUCING CMOS COMPONENTS | |
DE1944793C3 (en) | Method for manufacturing an integrated semiconductor device | |
DE2133978B2 (en) | Method for manufacturing a semiconductor device | |
DE2334405A1 (en) | LSI LABELS AND METHOD OF MANUFACTURING THE SAME | |
DE1926884A1 (en) | Semiconductor component and method for its manufacture | |
DE3425908A1 (en) | SEMICONDUCTOR IMAGE SENSOR DEVICE AND MANUFACTURING METHOD THEREFOR | |
DE3013559A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
DE2621791A1 (en) | INTEGRATED TRANSISTOR WITH ANTI-SATURATION SCHOTTKY DIODE | |
DE3020609A1 (en) | INTEGRATED CIRCUIT | |
DE3689705T2 (en) | Zener diode. | |
DE1539090B1 (en) | Integrated semiconductor device and method of making it | |
DE69131390T2 (en) | Process for producing a buried drain or collector zone for monolithic semiconductor devices | |
EP1003218A1 (en) | Semiconductor devices comprising a Schottky diode and a diode having a highly doped region and corresponding manufacturing methods | |
DE69024420T2 (en) | Process for manufacturing an integrated power transistor / logic circuit with a diode. | |
DE2247911C2 (en) | Monolithic integrated circuit arrangement | |
DE69325206T2 (en) | Buried avalanche diode | |
DE19719670C2 (en) | SRAM semiconductor memory device with a bipolar transistor and method for producing the same | |
DE3741567A1 (en) | TRANSISTOR CLAMPED WITH SCHOTTKY BARRIER DIODE | |
DE3883459T2 (en) | Method of manufacturing complementary contactless vertical bipolar transistors. | |
DE3235467A1 (en) | SEMICONDUCTOR ARRANGEMENT AND METHOD FOR THE PRODUCTION THEREOF | |
DE2507038B2 (en) | Inverse planar transistor and process for its manufacture | |
DE3444741A1 (en) | PROTECTIVE CIRCUIT ARRANGEMENT FOR A SEMICONDUCTOR DEVICE | |
DE2419817A1 (en) | METHOD FOR MANUFACTURING BIPOLAR TRANSISTORS | |
DE2136509A1 (en) | Semiconductor device | |
DE3414772C2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |