DE3528562C2

DE3528562C2 -

Info

Publication number: DE3528562C2
Application number: DE3528562A
Authority: DE
Inventors: Junichi Nishizawa; Kaoru Sendai Miyagi Jp Motoya
Original assignee: Research Development Corp of Japan
Current assignee: Japan Science and Technology Agency
Priority date: 1984-08-08
Filing date: 1985-08-08
Publication date: 1993-02-04
Also published as: GB2163002B; GB2194677B; DE3528562A1; FR2569056B1; GB2163002A; GB8723051D0; FR2569056A1; GB2194677A; US4870469A; GB8519851D0

Description

Die Erfindung betrifft einen statischen Induktionstransistor vom Tunnelinjektionstyp, umfassend:

(a) einen Halbleiterkanalbereich mit niedriger Störstellen konzentration;
(b) einen Halbleiterbereich eines ersten Leitfähigkeits typs mit hoher Störstellenkonzentration;
(c) einen Halbleitersourcebereich eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps, der eine hohe Störstellenkonzentration hat und benach bart dem Halbleiterbereich des ersten Leitfähigkeits typs mit hoher Störstellenkonzentration ausgebildet ist und zusammen mit diesem einen Tunnelinjektions bereich bildet;
(d) einen Halbleiterdrainbereich vom ersten Leitfähigkeits typ, der in Kontakt mit dem Halbleiterkanalbereich aus gebildet ist; und
(e) einen Gatebereich, der eine Gateelektrode aufweist.

Außerdem betrifft die Erfindung die Verwendung eines solchen statischen Induktionstransistors vom Tunnelinjektionstyp, der nachstehend auch abgekürzt als "SIT vom Tunnelinjektionstyp" bezeichnet wird.

Ein SIT der vorstehend genannten, gattungsgemäßen Art ist aus der EP 00 50 988 A2 bekannt. Ein derartiger SIT ist ein Transistor, in welchem der zwischen dem Halbleitersource- und -drainbereich fließende Strom dadurch gesteuert wird, daß das Niveau der Potentialbarriere mittels des obengenannten Halb leiterbereichs vom ersten Leitfähigkeitstyp mit hoher Stör stellenkonzentration und des Halbleiterkanalbereichs, welche sich zwischen dem Gatebereich erstrecken und deren Störstel lenkonzentrationen und Abmessungen so bemessen sind, daß die selben im Betriebszustand nahezu oder vollständig verarmte Be reiche werden, verändert wird. In einem solchen SIT wird die Potentialbarriere über die elektrostatische Kapazität der vorgenannten, im Betriebszustand verarmten Bereiche gesteuert. Daher ist der SIT einem bipolaren Transistor equivalent, bei dem die Speicherkapazität der Basisschicht eliminiert ist. Auf diese Weise ist der SIT insofern hervorragend gegenüber einem FET (einem Feldeffekttransistor), als er mit einer sehr viel höheren Geschwindigkeit bei niedrigerem Rauschen arbeitet.

Jedoch hat ein solcher SIT nach dem Stande der Technik, in dem der Abstand zwischen dem Sourcebereich und dem Drainbe reich sowie derjenige zwischen dem Sourcebereich und dem Gatebereich beträchtlich groß ist, insbesondere den Nachteil, daß die Ladungsträger der Tendenz unterworfen sind, von den Kristallgittern gestreut zu werden, was eine beschränkte Grenzfrequenz zur Folge hat.

Infolgedessen ist in der nichtveröffentlichten prioritäts älteren DE 35 26 826 C2 ein SIT vom thermischen bzw. therm ionischen Emissionstyp vorgeschlagen worden, um die Grenz frequenz zu erhöhen und kürzere Schaltzeiten zu erzielen. In einem solchen SIT vom thermischen bzw. thermionischen Emissionstyp können die Ladungsträger mit einer thermischen bzw. thermionischen Geschwindigkeit driften, ohne daß sie durch die Kristallgitter gestreut werden, denn in dem SIT nach der DE 35 26 826 C2 ist der Abstand von dem Sourcebe reich zu der Potentialbarriere so gewählt, daß er geringer als die mittlere freie Weglänge der Ladungsträger im Kanal ist.

Die Stromdichte J ist einem solchen SIT vom thermischen bzw. thermionischen Emissionstyp ist durch die folgende Gleichung (1) gegeben:

worin q die Einheitsladung bedeutet, k ist die Boltzmann'sche Konstante, T ist die absolute Temperatur, m* ist die effektive Masse der Ladungsträger, n_s ist die Störstellenkonzentra tion des Sourcebereichs, Ø_gs ist das Diffusionspotential zwischen dem Gatebereich und dem Sourcebereich, und Vg ist das am Gatebereich anliegende Potential.

Die Grenzfrequenz f_c des SIT ist, wenn die Ladungsträger nun in einer thermischen bzw. thermionischen Emissionsweise in jiziert werden, durch die nachfolgende Gleichung (2) gege ben, in der die Zweistufeneingangskapazität, wenn der SIT in Kaskade mit einem anderen SIT verbunden ist, berücksichtigt ist:

worin Wg die Breite der Potentialbarriere in dem Gatebereich ist.

Daher ist die Grenzfrequenz F_c des SIT nach der DE 35 26 826 C2 etwa 780 GHz, wenn GaAs als das Halbleitermaterial verwendet wird, und die Breite Wg der Potentialbarriere im Torbereich beträgt 0,1 µM.

Infolgedessen wurde dadurch, daß ein SIT in thermischer bzw. thermionischen Emissionsstruktur ausgebildet worden ist, eine höhere Betriebsgeschwindigkeit des SIT im Vergleich mit einem konventionellen SIT erzielt. Jedoch konnte die Grenzfrequenz nicht höher als auf 800 GHz angehoben werden.

Außerdem wird, da die Verbindungen der Source-, Gate- und Drainbereiche in einer konventionellen integrierten Halblei terschaltung kompiliziert sind, generell ein wesentlicher Raum für die Verbindungen benötigt, so daß das Erreichen einer Integration hoher Dichte oder eines hohen Integrationsgrads bisher schwierig war.

Aufgabe der Erfindung ist es, einen statischen Induktions transistor vom Tunnelinjektionstyp zur Verfügung zu stellen, dessen Grundfrequenz wesentlich höher als derjenige ist, die sich mit einem SIT vom thermischen bzw. thermionischen Emis sionstyp erreichen öäßt.

Diese Aufgabe wird mit einem statischen Induktionstransistor vom Tunnelinjektionstyp der eingangs genannten gattungsge mäßen Art erfindungsgemäß dadurch gelöst, daß der Gatebe reich, auf dem die Gateelektode angeordnet ist, ein eigen leitendes Halbleitergate ist, das sich in Kontakt mit dem Halbleiterkanalbereich befindet und aus einem störstellenun dotierten Halbleiter oder aus einem Halbleiter, der nur bis zu einer solchen Störstellenkonzentration dotiert ist, daß eine Injektion von Ladungsträgern von dem Gatebereich nach dem Halbleiterkanalbe reich nicht auftreten kann, ausgebildet ist, der eine verbotene Band lücke hat, die größer als diejenige des Halbleiters ist, der den Halbleiterkanalbereich bildet, wobei der Gatebereich so angeordnet ist, daß der Abstand vom Halbleitersourcebereich zum eigenleitenden Halbleitergate kleiner als die mittlere freie Weglänge der Ladungsträger ist.

Auf diese Weise erhält man einen SIT vom Tunnelinjektionstyp, dessen Grenzfrequenz etwa das Hundertfache der Grenzfrequenz eines SIT vom thermischen bzw. thermionischen Emissionstyp beträgt.

Zwar ist aus der GB 20 69 754 ein Feldeffekttransistor bekannt, bei dem der Gatebereich aus einem Halbleitermaterial besteht, dessen verbotene Bandlücke größer als diejenige des Halblei termaterials des Kanalbereichs ist. Jedoch unterscheidet sich die Funktion des Gatebereichs dieses Feldeffekttransistors wesentlich von derjenigen in dem SIT nach der vorliegenden Erfindung:

(1) Bei dem Feldeffekttransistor nach der GB 20 69 754 ist es erforderlich, eine Inversionsschicht zwischen dem Sourcebereich und dem Drainbereich zu erzeugen, welche diese beiden Bereiche verbindet. Hierzu ist es erforderlich, daß das Halbleitermaterial des Gatebe reichs leicht dotiert ist. Im Gegensatz hierzu ist das Halbleitermaterial des Gatebereichs in dem erfindungs gemäßen SIT vom Tunnelinjektionstyp vorzugsweise un dotiert.
(2) Ein weiterer Unterschied, der im Zusammenhang mit der Erzeugung der vorstehend genannten Inversionsschicht steht, besteht darin, daß bei dem MISFET nach der GB 20 69 754 die Inversionsschicht durch die Gatevor spannung erzeugt wird, die über den Gatekontakt direkt an den Gatebereich angelegt wird. Da der Gatekontakt nur einen Teil der Kanallänge bedeckt, ist es erforder lich, daß der Gatebereich derjenige Bereich ist, an den die gewünschte Gatevorspannung direkt angelegt wird.
Im Gegensatz hierzu ist der Halbleitergatebereich des erfindungsgemäßen SIT vom Tunnelinjektionstyp nicht der jenige Bereich, an den eine gewünschte Gatevorspannung direkt angelegt wird, sondern vielmehr ein Bereich, wel cher als ein elektrischer Isolator dient. In dem erfin dungsgemäßen SIT vom Tunnelinjektionstyp ist die Gate elektrode auf dem Halbleitergatebereich kapazitiv an den Halbleiterkanalbereich angekoppelt, um den Strom fluß durch den Halbleiterkanalbereich zu steuern.
(3) Schließlich liegen bei dem Feldeffekttransistor nach der GB 20 69 754 gegenüber dem SIT nach der vorliegenden Erfindung wesentliche Unterschiede in der Art der Leit fähigkeit des Materials vor, auf dem der Halbleitergate bereich angeordnet ist. Während nämlich der Gatebereich gemäß der GB 20 69 754 auf einem Kanalbereich vom p-Typ angeordnet sowie zwischen einem Sourcebereich und einem Drainbereich von n⁺-Typ vorgesehen ist, ist der Halblei tergatebereich bei dem SIT vom Tunnelinjektionstyp nach der vorliegenden Erfindung auf Halbleitermaterialien anderer Art vorgesehen, insbesondere ist die Gateelek trode auf einem Bereich vorgesehen, in denen die Ladungs träger als Majoritätsträger fließen (Fig. 1 bis 4 und 10).

Eine bevorzugte Weiterbildung des SIT vom Tunnelinjektionstyp nach der Erfindung zeichnet sich dadurch aus, daß die Breite des Halbleiterkanalbereichs so gewählt ist, daß sie 2λ_D ist, wobei λ_D die Debeye-Länge ist, die durch die Störstellenkon zentration des Halbleiterkanalbereichs bestimmt ist.

Dadurch wird die Kapazität Cgs zwischen dem Gatebereich und dem Sourcebereich zusammen mit dem Gatewiderstand Rg ver mindert, so daß eine höhere Betriebsgeschwindigkeit erzielt wird.

Eine andere Weiterbildung der Erfindung zeichnet sich dadurch aus, daß der den Gatebereich bildende Halbleiter eine Kompo nente enthält, welche die Gittenkonstante so modifiziert, daß sich eine Übereinstimmung zwischen der Halbleitergitter konstanten des Gatebereichs und derjenigen des Halbleiter kanalbereichs ergibt.

Auf diese Weise nimmt das Oberflächenniveau an der Grenzfläche des Gatebereichs ab, so daß dadurch die Source-Gate-Durch bruchsspannungscharakteristik verbessert wird, wodurch der Leckagestrom herabgesetzt und damit der Leistungs- oder Strom verbrauch vermindert wird.

Außerdem umfaßt die Erfindung die Verwendung des erfindungs gemäßen statischen Induktionstransistors vom Tunnelinjektions typ in einer integrierten Schaltung, die bevorzugt eine inte grierte Halbleiterschaltung ist. Durch diese Verwendung wird das erforderliche Verdrahten vereinfacht und erleichtert, und der Bereich, der für Verdrahtungsverbindungen erforderlich ist, kann auf etwa zwei Drittel des nach dem Stande der Technik er forderlichen Werts vermindert werden, so daß dadurch eine Integration mit einer hohen Packungsdichte oder einem hohen Integrationsgrad sichergestellt und eine integrierte Halbleiterschaltung zur Verfügung gestellt wird, die eine hohe Betriebsgeschwindigkeit, einen niedrigen Leistungs- oder Strom verbrauch und ein niedriges Rauschen hat und die bei Raum temperatur sicher betreibbar ist.

Noch andere Weiterbildungen der Erfindung sind in den Unter ansprüchen angegeben.

Die Erfindung sei nachfolgend unter Bezugnahme auf die Zeich nung anhand von besonders bevorzugten Ausführungsformen des erfindungsgemäßen SIT vom Tunnelinjektionstyp und dessen Ver wendung näher erläutert; es zeigt

Fig. 1 bis 9 schematische Schnittansichten, die jeweils ver schiedene Ausführungsformen eines SIT gemäß der vorliegenden Erfindung veranschaulichen;

Fig. 10 eine schematische Schnittansicht, die eine Aus führungsform der Verwendung eines erfindungs gemäßen SIT in einer integrierten Halbleiter schaltung veranschaulicht;

Fig. 11 ein Äquivalentschaltbild der in Fig. 10 gezeig ten integrierten Halbleiterschaltung;

Fig. 12 eine schematische Schnittansicht, die eine andere Ausführungsform der Verwendung eines erfin dungsgemäßen SIT in einer integrierten Halblei terschaltung zeigt; und

Fig. 13 ein Äquivalentschaltbild der in Fig. 12 darge stellten integrierten Halbleiterschaltung.

In der nun folgenden Beschreibung von bevorzugten Ausführungs formen sei zunächst auf Fig. 1 Bezug genommen, welche den Auf bau einer ersten Ausführungsform veranschaulicht, in dem ein Halbleiterdrainbereich 1 mittels einer n⁺-Schicht eines GaAs- Substrats ausgebildet ist. Auf dem Substrat sind weiter ein Halbleiterkanalbereich 2 aus einer n^--Schicht, ein Halbleiter bereich 3 aus einer n⁺-Schicht und ein Halbleitersourcebe reich 4 aus einer p⁺-Schicht übereinandergeschichtet ausge bildet. Der Halbleiterbereich 3 aus der n⁺-Schicht und der Halbleitersourcebereich 4 aus der p⁺-Schicht bilden einen Tunnelinjektionsbereich. Im Halbleiterkanalbereich 2 ist eine darin eingebettete Schicht aus Ga_(1-x)Al_xAs vorgesehen, die einen Gatebereich 5 bildet. Obwohl der Gatebereich 5 in Fig. 1 nur im Schnitt gezeigt ist, ist er in einem gitterförmigen oder linearen Muster ausgebildet, und die dargestellten Teile sind an ihren Enden so kombiniert oder zusammengefaßt, daß sie an der Oberfläche frei liegen. Eine Gateelektrode 6 ist auf den freiliegenden Teilen des Gatebereichs 5 ausgebildet. Weiter sind eine Sourceelektrode 7 und eine Drainageelektrode 8 auf der oberen Oberfläche des Halbleitersourcebereichs 4 bzw. auf der unteren Oberfläche des Halbleiterdrainbereichs 1 ausgebildet.

Im Falle eines Verbindungshalbleiters, wie beispielsweise GaAs, kann ein zufriedenstellender elektrisch isolierender Film nicht darauf ausgebildet werden. Jedoch kann der Gatebereich dann, wenn ein Mischkristall, wie beispielsweise Ga_(1-x)Al_xAs, dessen verbotene Bandlücke größer als diejenige von GaAs ist, zur Ausbildung des Gatebereichs 5 verwendet wird, wie oben be schrieben, eine elektrische Insolation bilden, die derjenigen entspricht, welche durch einen SiO₂-Film o. dgl. gebildet wird.

In dem Halbleiterkanalbereich 2, der zwischen dem Halbleiter sourcebereich 4 und dem Halbleiterdrainbereich 1 vorhanden und in dem der Gatebereich 5 in der in Fig. 1 gezeigten SIT- Struktur ausgebildet ist, ist der Abstand von dem Halbleiter sourcebereich 4 zu dem Gatebereich 5, der ein eigenleitendes Halbleitergate ist, so gewählt, daß er kleiner als die mittle re freie Weglänge der Ladungsträger ist. Dann kann der auf diese Weise erhaltene SIT als ein selbstleitender Typ oder als ein selbstsperrender Typ arbeiten, indem man den Abstand zwischenden Teilen des Gatebereichs 5 und die Dicke der Teile des Gatebereichs 5 in geeigneter Weise wählt und indem man außerdem die Störstellenkonzentration des Halbleiterkanal bereichs 2 in geeigneter Weise verändert. Der Wert von x in Ga_(1-x)Al_xAs, das den Gatebereich 5 bildet, ist beispielsweise x=0,3. Der Mischkristall ist vorzugsweise undotiert bis zu einer solchen Störstellenkonzentration, daß eine Injektion von Ladungsträgern von dem Gate- nach dem Halbleiterkanalbereich hin nicht auftreten kann.

Die Grenzfrequenz von f_c des SIT vom Tunnelinjektionstyp, welcher in der oben beschriebenen Weise aufgebaut ist, ist durch die folgende Gleichung (3) gegeben:

worin
Gm die Steilheit oder gegenseitige Leitfähigkeit ist und

Q = CgVG. (4)

Kombiniert man die Gleichungen (3) und (4), so erhält man

worin die Durchtunnelungslaufzeit f_t der Kehrwert von τ ist. Dieses ist durch die folgende Gleichung (6) gegeben:

worin die Planck'sche Konstante geteilt durch 2π ist (ℏ=1,054×10^-34J · sec), während E die Feldstärke des Tun nelübergangs und a die Gitterkonstante sind. Wenn ange nommen wird, daß der Wert der Gitterkonstanten von GaAs die Größe von 0,56533 nm hat, dann beträgt gemäß den Glei chungen (5) und (6) die Grenzfrequenz f_c gleich 1,37×10¹³ Hz, 6,83×10¹³ Hz, 9,56×10¹³ Hz und 1,23×10¹⁴ Hz, das ist in der Größenordnung von 100 THz, wenn die Feldstärke E gleich 10⁶ V/cm bzw. 5×10⁶ V/cm bzw. 7×10⁶ V/cm bzw. 10⁷ V/cm beträgt. Dieser Wert der Grenzfrequenz ist etwa das Hun dertfache des Werts, der in einem SIT vom thermischen bzw. thermionischen Emissionstyp gemäß der DE 35 26 826 C2 erreicht wird. Infolgedessen ist ersichtlich, daß die Grenzfrequenz f_c eines SIT in hohem Maße vergrößert werden kann, indem die Tunnelinjektion, basierend auf dem Quanteneffekt angewandt wird, anstatt daß man die thermische bzw. thermionische In jektion anwendet.

In der in Fig. 1 gezeigten Ausführungsform haben die Gate- Source-Kapazität Cgs und die Gate-Drain-Kapazität Cgd die Tendenz, groß zu werden.

Dieses Problem wird durch eine andere Ausführungsform gelöst, die in Fig. 2 gezeigt ist. Gemäß der in Fig. 2 gezeigten Ausführungsform kann die Gate-Source-Kapazität Cgs auf einen sehr kleinen Wert herabgesetzt werden. In Fig. 2 sind die gleichen Bezugszeichen zur Bezeichnung der gleichen Teile, wie sie in Fig. 1 erscheinen, oder zur Bezeichnung von äqui valenten Teilen verwendet. Aus Fig. 2 ist ersichtlich, daß der Gatebereich 5 und der Halbleitersourcebereich 4 auf der gleichen Hauptoberfläche vorgesehen sind, so daß dadurch das Herausführen der Gateelektrode 8 erleichtert und sowohl die Gate-Source-Kapazität Cgs als auch der Gatewiderstand vermin dert wird. Infolgedessen ist die in Fig. 2 gezeigte Ausfüh rungsform insofern vorteilhaft, als der SIT mit einer höheren Geschwindigkeit arbeitet.

Die Fig. 3 und 4 zeigen eine noch andere Ausführungsform, worin eine Schicht 9 aus einem elektrischen Isolator vorgesehen ist, um die Gate-Drain-Kapazität Cgd zu vermindern. Der elek trische Isolator ist vorzugsweise SiO₂, Si₃N₄, ein Polyimid harz oder dgl. Die Dielektrizitätskonstante von Si₃N₄ ist etwa 5,5, diejenige von SiO₂ ist etwa 3,8, und diejenige von Poly imid ist etwa 3,2, und zwar im Gegensatz zu der Dielektrizi tätskonstanten von GaAs, die 11 beträgt. Infolgedessen wird die Gate-Drain-Kapazität Cgd auf weniger als 1/2 des Werts vermin dert, der sich ergibt, wenn anstelle des Isolators GaAs vor handen ist.

Die Fig. 5 zeigt eine noch andere Ausführungsform, die eine teilweise Abwandlung der in den Fig. 3 und 4 gezeigten Aus führungsform ist. Wie man sieht, ist der Halbleiterkanalbe reich 2 vom n^--Typ der Fig. 3 und 4 durch eine Schicht vom p-Typ ersetzt, die nun den Halbleiterkanalbereich 10 bildet. Wenn der Gatebereich 5 und die Schicht vom p-Typ, welche den Halbleiterkanalbereich 10 bildet, im Zustand invertiert werden, und wenn der Teil der Schicht vom p-Typ, der sich in Kontakt mit dem Gatebereich 5 befindet, in eine Schicht vom n-Typ ver wandelt wird, dann werden Elektronen durch Durchtunnelung von dem Halbleitersourcebereich 4 in den Halbleiterdrainbereich 1 injiziert, so daß die den SIT in Betrieb setzen.

Obwohl die Länge von dem Halbleitersourcebereich 4 zu dem Halbleiterdrainbereich 1, d. h. die Kanallänge, so gesteuert werden kann, daß sie einen Wert von beispielsweise 10 nm hat, muß das Torintervall, d. h. die Kanalbreite, auf der Basis der Debye-Länge festgelegt werden, die durch die folgende Glei chung (7) gegeben ist:

worin
n die Störstellenkonzentration des Halbleiterkanalbe reichs und
ε die Dieelektrizitätskonstante ist.

Gemäß der Gleichung (7) beträgt die Debye-Länge λ_D etwa 3,95 µm, 0,4 µm und 0,04 µm, wenn die Störstellenkonzentration n den Wert 10¹² cm^-3 bzw. 10¹⁴ cm^-3 bzw. 10¹⁶ cm^-3 hat. Da die Di mensionssteuerung der Kanalbreite in diesem Falle generell durch die Genauigkeit der Photolithographie bestimmt wird, ist es es notwendig, die Dimension der Kanalbreite in Relation zu der Fabrikationstechnologie festzulegen.

Die Fig. 6 zeigt eine andere Ausführungsform, die eine teil weise Abwandlung der in Fig. 5 gezeigten Ausführungsform ist. In Fig. 6 ist ein Halbleiterbereich 11 vom p⁺-Typ, der eine hohe Störstellenkonzentration hat, in dem in Fig. 5 ge zeigten Halbleiterkanalbereich 10 vom p-Typ ausgebildet, so daß der Fluß von Elektronen, die von dem Halbleitersource bereich 4 injiziert sind, durch den Gatebereich wirksam be schränkt werden kann.

Der im Halbleiterkanalbereich 10 eingebettete Halbleiterbereich 11 bildet eine Hochpotentialbarriere gegen die Elektronen, die von dem Halbleitersourcebereich 4 injiziert sind. Daher driften die Elektronen durch die beiden Seiten des Halbleiterbereichs 11 vom p⁺-Typ, der in dem Halbleiterkanalbereich 10 vom p-Typ eingebettet ist. Da der Seitenteil des Halbleiterkanalbereichs 10 vom p-Typ, der sich in Kontakt mit dem Gatebereich 5 befin det, der aktuell arbeitende oder funktionierende Teil ist, kann die Breite des Halbleitersourcebereichs 4 und diejenige der Sourceelektrode 7 z. B. etwa 0,5 µm sein, und das erleichtert die Herstellung des SIT.

Fig. 7 zeigt eine noch andere Ausführungsform, die eine teil weise Abwandlung der in Fig. 5 gezeigten Ausführungsform ist. In Fig. 7 ist der Halbleiterkanalbereich 10 vom p-Typ durch einen Halbleiterkanalbereich 2 vom n^--Typ ersetzt, jedoch mit der Ausnahme desjenigen Teils, der sich in Kontakt mit dem Gatebereich 5 befindet.

Die Fig. 8 zeigt eine teilweise Abwandlung der in Fig. 7 dargestellten Ausführungsform. In Fig. 8 ist der Halbleiter kanalbereich 10 vom p-Typ in einen Halbleiterkanalbereich 2 vom n^--Typ eingefügt, um die Gate-Source-Kapazität Cgs herab zusetzen, und auch, um die Höhe des Gatebereichs 5 zu vermindern.

In allen Ausführungsformen, die unter Bezugnahme auf die Fig. 1 bis 8 beschrieben worden sind, ist der Abstand von dem Halbleitersourcebereich zum eigenleitenden Halbleitergate so gewählt, daß er kleiner als die mittlere freie Weglänge der Ladungsträger ist.

Die Störstellenkonzentration in den Schichten vm n⁺-Typ und p⁺-Typ des Tunnelinjektionsbereichs kann in der nachfolgenden Weise festgelegt werden. Wenn die Störstellenkonzentration in den Schichten vom n⁺-Typ und p⁺-Typ gleichförmig ist, dann wird die Dicke W der Verarmungs- oder Sperrschicht durch das Diffusionspotential bei Nullvorspannung bestimmt und läßt sich wie folgt ausdrücken:

worin N_A und N_D die Akzeptorendichte im Halbleitersourcebe reich 4 vom p⁺-Typ bzw. die Donatorendichte im Halbleiter bereich 3 vom n⁺-Typ bedeuten.

Wenn N_A den Wert von 10²¹ cm^-3 hat, dann sind die Werte von W, E und der Wert der Grenzfrequenz f_c19 wie folgt: 13,0 nm, 2,16×10⁶ V/cm und 40 THz für N_D=10¹⁹ cm^-3, und 4,1 nm, 6,8×10⁶ V/cm und 72 THz für N_D=10²⁰ cm^-3.

Obwohl der Halbleitersourcebereich 4 in allen oben beschrie benen Ausführungsformen aus einer Schicht vom p⁺-Typ im Tunnel injektionsbereich der Schichten vom p⁺-Typ und n⁺-Typ gebildet ist, kann der Halbleitersourcebereich auch aus einer Schicht vom n⁺-Typ gebildet sein, wie in Fig. 9 gezeigt ist.

Es ist erforderlich, daß das Oberflächenniveau von Ga_(1-x)Al_xAs, welches den Gatebereich bildet, so niedrig wie möglich rela tiv zu demjenigen von GaAs ist. Zu diesem Zweck wird vorzugs weise ein Mischkristall, wie beispielsweise Ga_(1-x)Al_xAs_(1-y)P_y, der durch Mischen einer kleinen Menge von Phosphor (P) mit Ga_(1-x)Al_xAs erhalten wird, verwendet, so daß dessen Gitter konstante in genügender Weise an diejenige von GaAs angepaßt werden kann. Die Zusammensetzung von Ga_(1-x)Al_xAs_(1-y)P_y ist vorzugsweise derart, daß y etwa 0,01 ist, wenn x=0,3 beträgt. Indem man so eine Übereinstimmung zwischen der Halbleiter gitterkonstanten des Gatebereichs und derjenigen des Halblei terkanalbereichs erzielt, kann die Source-Gate-Durchbruchs spannungscharakteristik verbessert werden, um den Leckage strom herabzusetzen und den Leistungs- oder Stromverbrauch zu vermindern.

Vorzugsweise wird die Störstellenkonzentration des Halbleiter kanalbereichs für die eigenleitende Schicht so gewählt, daß sie etwa 10¹⁹ cm^-3 beträgt, und diejenige des Tunnelinjektions bereichs wird vorzugsweise so gewählt, daß sie etwa 10¹⁹-10²¹ cm^-3 beträgt.

Als Elektrodenmaterialien der Sourceelektrode und der Drain elektrode sind Legierungen, wie beispielsweise Au-Ge und Au-Ge-Ni für eine Schicht vom n⁺-Typ und Au-Zn, Ag-Zn und Cr-Au für eine Schicht vom p⁺-Typ verfügbar.

Als Elektrodenmaterialien für die Gateelektrode bei einem Gatebereich aus Ga_(1-x)Al_xAs sind metallische Materialien mit hohem Schmelzpunkt verfügbar, wie beispielsweise Ti, Pt, W, Cr, Hf und Ni, die keinen Ohm'schen Kontakt mit Ga_(1-x)Al_xAs bilden.

Es werden nachstehend integrierte Schaltungen eines SIT vom Tunnelinjektionstyp der hier vorgeschlagenen Art beschrieben.

Die Tunnelinjektion ist dadurch gekennzeichnet, daß sie rela tiv niedriges Rauschen hat, daß die gegenseitige Leitfähig keit oder Steilheit Gm, da ein ziemlich großer Strom mittels einer kleinen Spannung erzeugt werden kann, leicht erhöht wer den kann und daß die Stromaussteuerfähigkeit hoch ist. Da die Tunnelinjektion die Tendenz hat, leichter bei einer erhöhten Temperatur aufzutreten, ist es weiter nicht notwendig, den SIT zu kühlen. Infolgedessen ist ersichtlich, daß ein SIT vom Tunnelinjektionstyp in hohem Maße für den Aufbau einer inte grierten Schaltung geeignet ist.

Die Fig. 10 zeigt eine Ausführungsform einer solchen inte grierten Schaltung. Nach Fig. 10 wird ein Substrat 21 aus GaAs, das ein eigenleitender Halbleiter i oder ein halbisolieren der Halbleiter s.i. ist, hergestellt, und es wird eine einge bettete Schicht vom n⁺-Typ, die einen Halbleiterdrainbereich 22 bildet, in einer der Hauptoberflächen des Substrats 21 aus gebildet. Ein Halbleiterkanalbereich 23 wird auf dem Halblei terdrainbereich 22 ausgebildet. Ein Heteroübergangs-Gatebe reich 24 wird in Kontakt mit der Seitenoberfläche des Halblei terkanalbereichs 23 ausgebildet. Der Gatebereich 24 wird von einem Verbindungshalbleiter, wie beispielsweise Ga_(1-x)Al_xAs_(1-y)P_y gebildet, dessen verbotene Bandlücke größer als diejenige von GaAs ist, welches das Substrat 21 bildet. Ein Halbleiterbe reich 25 vom n⁺-Typ wird auf dem Halbleiterkanalbereich 23 ausgebildet und ein Halbleitersourcebereich 26 vom p⁺-Typ, der zusammen mit dem Halbleiterbereich 25 die Tunnelinjektions schicht bildet, wird auf dem Halbleiterbereich 25 vom n⁺-Typ ausgebildet. Andererseits wird eine Schicht vom n⁺-Typ, die einen Widerstandsbereich 27 bildet, auf der Hauptoberfläche des Substrats 21 aus GaAs in der Nähe des Halbleiterdrainbe reichs 22 ausgebildet, und eine Schicht vom n⁺-Typ, die einen Elektrodenbereich 28 bildet, wird in dem Widerstandsbereich 27 ausgebildet. Eine Ausgangselektrode 29 ist so vorgesehen, daß sie einen Teil des Halbleiterdrainbereichs 22 und des Widerstandsbereichs 27 bedeckt, und eine Stromzuführungselek trode 30 wird auf dem Elektrodenbereich 28 ausgebildet. Der übrige Bereich der Hauptoberfläche des Substrats 21 aus GaAs wird mit einem Isolatorfilm 31 aus einem elektrischen Isolator, wie beispielsweise Si₃N₄, SiO₂ oder ein Polyimidharz bedeckt. Eine Gateelektrode 32 wird auf dem Gatebereich 24, der nach aufwärts durch den Isolatorfilm 31 vorsteht, ausgebildet, und eine Sourceelektrode 33 wird auf dem Halbleitersourcebereich 26 ausgebildet. Ein Eingangsanschluß 40, ein Masseanschluß 41, ein Ausgangsanschluß 42 und ein Stromzuführungsanschluß 43 sind mit der Gateelektrode 32 bzw. der Sourceelektrode 33 bzw. der Ausgangselektrode 29 bzw. der Stromzuführungselektrode 30 verbunden, so daß dadurch eine integrierte Schaltung ausge bildet ist.

Die Ausbildung eines SIT vom Tunnelinjektionstyp von vertika lem Aufbau auf dem Substrat 21 aus GaAs in der oben beschriebe nen Weise erleichtert Verdrahtungsverbindungen mit dem Halb leiterdrainbereich 22, dem Gatebereich 24 und dem Halbleiter sourcebereich 26.

Die Fig. 11 zeigt eine der Fig. 10 äquivalente Schaltung, und in Fig. 11 sind die gleichen Bezugszeichen zur Bezeich nung der gleichen Teile, die in Fig. 10 auftreten, verwendet. Es ist ersichtlich, daß ein Lastwiderstand 51 mit einem SIT 50 vom Tunnelinjektionstyp, welcher eine selbstsperrende Charakte ristik hat, verbunden ist, wie in Fig. 11 dargestellt. Wenn ein Eingangssignal von niedrigem Niveau auf den Eingangsan schluß 40 in dem Zustand gegeben wird, in welchem die Strom versorgungsspannung V_DD an den Stromzuführungsanschluß 43 an gelegt ist, bleibt der SIT 50 vom Tunnelinjektionstyp in sei nem gesperrten Zustand, und am Ausgangsanschluß 42 erscheint ein Ausgangssignal von hohem Niveau. Wenn andererseits ein Ein gangssignal von hohem Niveau auf den Eingangsanschluß 40 gege ben wird, wird der SIT 50 vom Tunnelinjektionstyp eingeschal tet bzw. in den leitenden Zustand gebracht, und am Ausgangs anschluß 42 erscheint ein Ausgangssignal von niedrigem Niveau. Infolgedessen führt der SIT 50 einen sogenannten Invertervor gang aus. Da der Widerstand des SIT vom Tunnelinjektionstyp klein ist, ist der Wert des Stroms in der in Fig. 11 gezeig ten Schaltung nahezu durch den Wert des Lastwiderstands 51 be stimmt. Wenn beispielsweise der Lastwiderstand 51 einen Wider standswert von 100 kΩ hat, und V_DD einen Wert von 0,1 Volt be sitzt, dann beträgt der Wert des Stroms etwa 1 µA.

Die Fig. 12 zeigt eine andere Ausführungsform einer integrier ten Schaltung, in der ein SIT der hier vorgeschlagenen Art in der Verarmungsbetriebsweise einen Lastwiderstand bildet. Nach Fig. 12 weist der Transistor, der als die Last wirkt, einen Gatebereich 60 auf, welcher eine Dicke hat, die kleiner als diejenige eines selbstsperrenden Transistors ist, so daß der Transistor einen eigenleitenden Betrieb ausführt, um als der Widerstand zu funktionieren. Infolgedessen besteht in dem in Fig. 12 gezeigten Aufbau keine Notwendigkeit, einen Wider stand zum Bewirken eines Inverterbetriebs eines anderen SIT gesondert vorzusehen.

Der Gatebereich 60 kann in diesem Kontakt mit den n⁺-Typ- Schichten des Halbleitersourcebereichs 25 bzw. des Halbleiter drainbereichs 22 sein.

Der Lasttransistor kann ein SIT vom thermischen bzw. thermioni schen Emissionstyp, ein konventioneller SIT oder FET oder dgl., außer dem SIT vom Tunnelinjektionstyp, sein.

Die Fig. 13 zeigt eine der Fig. 12 äquivalente Schaltung. Es ist ersichtlich, daß ein selbstleitender Transistor 52, der als Impedanzelement wirkt, mit dem SIT 50 vom Tunnelinjektionstyp so verbunden ist, daß eine Inverterschaltung gebildet wird. Der Betrieb dieser Inverterschaltung entspricht demjenigen der in Fig. 11 gezeigten Schaltung, und daher wird hinsichtlich dieses Betriebs auf die Beschreibung der Fig. 11 verwiesen, um Wiederholungen zu vermeiden. Obwohl in den vorerwähnten Aus führungsformen eine Gatestruktur vom Heteroübergangstyp ge zeigt ist, kann diese natürlich durch ein isoliertes Gate, ein Schottky-Gate oder ein pn-Übergangs-Gate ersetzt sein.

In der Ausführungsform der integrierten Schaltung erleichtert es die Ausbildung des SIT vom Tunnelinjektionstyp und von dem vertikalen Aufbau, die Kanallänge kleiner als 100 nm zu machen, und sie erleichtert außerdem die Verdrahtung mit der Source elektrode und der Drainelektrode, die auf dem Halbleiterkanal bereich ausgebildet sind, so daß die integrierte Schaltung leichter als eine integrierte Schaltung von einem FET oder einem HEMT, bei denen eine feine Verdrahtung mit deren Source elektrode, Gateelektrode und Drainelektrode erforderlich sind, erzeugt werden kann. Daher kann der Bereich, der für die Ver drahtung erforderlich ist, auf etwa 2/3 desjenigen vermindert werden, der nach dem Stand der Technik erforderlich ist, so daß eine hohe Packungsdichte erzielt werden kann.

In den vorstehend beschriebenen Ausführungsformen kann die bekannte Technik, z. B. diejenige von Doppelschichtverbindungen, für die Verbindung der integrierten Schaltung mit der Strom quelle, Masse und dem Eingangs- sowie Ausgangsanschluß durch eine planare oder ebene Struktur und einen Isolator angewandt werden. Das Material ist in keiner Weise auf GaAs beschränkt und kann auch Si, InP, InAs, InSb oder ein II-V-Verbindungs halbleiter sein. Es ist ohne weiteres ersichtlich, daß das Material auch z. B. durch die Kombination von HgTe oder CdTe mit Hg_(1-x)Cd_(x)Te gebildet sein kann.

Weiterhin können der hier vorgeschlagene SIT vom Tunnelin jektionstyp und dessen integrierte Schaltung mittels eines molekularen oder photoerregten molekularen epitaxialen Wachs tumsvorgangs gebildet werden, in dem Molekularschichten von GaAs eine nach der anderen in dem epitaxialen Wachstumsprozeß gebildet werden können. Entsprechend kann die integrierte Schaltung mittels einer Dampfphasenepitaxie, einer Flüssig phasenepitaxie, einem metallorganischen Dampfphasenepitaxie verfahren, einem Molekularstrahlepixialprozeß, einem Ionen implantations- oder -diffusionsprozeß, einer Photolithographie, einem Plasmaätzen, einem chemischen Ätzen, oder irgendeiner der Kombinationen aus verschiedenen Vakuumverdampfungspro zessen, ausgebildet werden.

Claims

1. Statischer Induktionstransistor vom Tunnelinjek tionstyp, umfassend:

(a) einen Halbleiterkanalbereich (2, 10) mit niedriger Störstellenkonzentration;
(b) einen Halbleiterbereich (3) eines ersten Leitfähig keitstyps mit hoher Störstellenkonzentration;
(c) einen Halbleitersourcebereich (4) eines zweiten, dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähig keitstyps, der eine hohe Störstellenkonzentration hat und benachbart dem Halbleiterbereich (3) des ersten Leitfähigkeitstyps mit hoher Störstellenkonzen tration ausgebildet ist und zusammen mit diesem einen Tunnelinjektionsbereich (3, 4) bildet;
(d) einen Halbleiterdrainbereich (1) vom ersten Leit fähigkeitstyp, der in Kontakt mit dem Halbleiterkanal bereich (2, 10) ausgebildet ist; und
(e) einen Gatebereich (5), der eine Gateelektrode (6) auf weist;

dadurch gekennzeichnet, daß der Gatebe reich (5), auf dem die Gateelektrode (6) angeordnet ist, ein eigenleitendes Halbleitergate ist, das sich in Kontakt mit dem Halbleiterkanalbereich (2, 10) befindet und aus einem störstellenundotierten Halbleiter oder aus einem Halbleiter, der nur bis zu einer solchen Störstellenkonzentration dotiert ist, daß eine Injektion von Ladungsträgern von dem Gatebe reich (5) nach dem Halbleiterkanalbereich (2, 10) nicht auf treten kann, ausgebildet ist, der eine verbotene Bandlücke hat, die größer als diejenige des Halbleiters ist, der den Halbleiterkanalbereich (2, 10) bildet, wobei der Gatebereich (5) so angeordnet ist, daß der Abstand vom Halbleitersource bereich (4) zum eigenleitenden Halbleitergate kleiner als die mittlere freie Weglänge der Ladungsträger ist.

2. Statischer Induktionstransistor nach Anspruch 1, dadurch gekennzeichnet, daß die Breite des Halbleiterkanalbereichs (2, 10) so gewählt ist, daß sie klei ne als 2λ_D ist, wobei λ_D die Debeye-Länge ist, die durch die Störstellenkonzentration des Halbleiterkanalbereichs (2, 10) bestimmt ist.

3. Statischer Induktionstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der den Gatebe reich (5) bildende Halbleiter eine Komponente enthält, welche die Gitterkonstante so modifiziert, daß sich eine Übereinstim mung zwischen der Halbleitergitterkonstanten des Gatebereichs (5) und derjenigen des Halbleiterkanalbereichs (2, 10) ergibt.

4. Statischer Induktionstransistor nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß der Halb leiterkanalbereich (10) den zweiten Leitfähigkeitstyp aufweist und einen Halbleiterbereich (11) von einer höheren Störstel lenkonzentration besitzt, der dem Halbleiterdrainbereich (1) eine höhere Potentialbarriere gegen Ladungsträger verleiht, die von dem Halbleitersourcebereich (4) her driften, als der übrige Teil des Halbleiterkanalbereichs (10).

5. Statischer Induktionstransistor nach einem der An sprüche 1 bis 4, dadurch gekennzeichnet, daß der Halbleiterkanalbereich (2, 10) aus GaAs ausgebildet ist, und daß der Gatebereich (5) aus Ga_(1-x)Al_xAs ausgebildet ist.

6. Statischer Induktionstransistor nach einem der An sprüche 1 bis 4, dadurch gekennzeichnet, daß der Kanalbereich (2, 10) aus GaAs ausgebildet ist, und daß der Gatebereich (5) aus Ga_(1-x)Al_xAs_(1-y)P_y ausgebildet ist.

7. Verwendung des statischen Induktionstransistors nach irgendeinem der vorhergehenden Ansprüche in einer inte grierten Schaltung.

8. Verwendung nach Anspruch 7, dadurch gekenn zeichnet, daß die integrierte Schaltung eine inte grierte Halbleiterschaltung ist.

9. Verwendung nach Anspruch 7 oder 8, dadurch ge kennzeichnet, daß die integrierte Schaltung mittels eines molekularen oder photoerregten molekularen epitaxialen Wachstumsvorgangs ausgebildet ist.

10. Verwendung nach Anspruch 7 oder 8, dadurch ge kennzeichnet, daß die integrierte Schaltung mit tels einer Dampfphasenepitaxie, einer Flüssigphasenepitaxie, einem metallorganischen Dampfphasenepitaxieverfahren, einem Molekularstrahlepitaxialprozeß, einem Ionenimplantations- oder -diffusionsprozeß, einer Photolithographie, einem Plasma ätzen, einem chemischen Ätzen oder irgendeiner der Kombina tionen aus verschiedenen Vakuumverdampfungsprozessen, ausge bildet ist.