JPS58188167A - 半導体デバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、動作状態特に遮断状態においてチャンネル領
域が殆ど完全に空乏化するように設計される半導体デバ
イスにおいて、プロセス変動特にフォトリングラフィの
変動に対し、動作特性の変化が少ない半導体デバイスに
関する。

チャンネル領域が低不純物密度領域で構成される静電射
場トランジスタ（以下ＳＩＴと称す）において、ゲート
・ゲート関りをある程度狭くし、かつチャンネル不純物
密度ＮＤを低くして、チャンネル領域がソース・ゲート
間拡散電位ｖｈ４で完全に空乏化するように設定しくＮ
ＤＤ”＜、２Ｘ１０７ｃｍ−１）、ゲート領域深さとド
レイン又はソース領域の深さの差から決まる実効チャン
ネルＬとゲート・ゲート間隔の比Ｌ／Ｄをある程度以上
、たとえば７以上にすれば、零ゲート電圧で電流の流れ
ないノーマリオフ型ＢＩＴ　（以下バイポーラモードＳ
ＩＴ：Ｂ８ＩＴと称す）が実現される。

ソース・ドレイン間隔ＩＡ７μｓｐ６ゲート拡散深さ２
６μｍ、ｆｉ−チャンネル領域不純物密度３．６×／　
（７１”　ｅｘ−３のＳＩＴで、Ｙスクレヘルテ＋７）
ケ−）　＠ゲート間隔を１０．９．ざ、　？、　Ａ、　
ｊＰｍと次第に狭くして行ったときに、ノーマリオンａ
！！ＳＩＴから７−マリオ７型８ＩＴに変化して行く様
子を第１図に示す、縦軸はドレイン電流、横軸はゲート
電圧である。ドレイン電圧ｖｄは／Ｖである。全ソ−ス
長はコ■である。ゲート・ゲート間Ｖ４（マスクレベル
〕が、１０．　？、　ｔ、　７声鋤のＢＩＴでは、ゲー
ト電圧Ｖ、−ＯＶ　のとき電流が流れているが、６声−
２ｓｐｗｈのＳＩＴではｖｙ　−ｏ　　のとき殆ど電流
が流れないノーマリオフ型のデバイスになっている。

ＢＳＩＴハ、Ｉ”ＩａＭ形式ノｇＩ’ｌ’Ｌ　トＬ、テ
、マタショットキ８ＩＴＬ　（８”ＩＴＬ　）として、
すでに集積回路に実用化されている。現在、すでにグラ
フィタデイスプレイ用ベクトル発生器としてｑｔｏｏゲ
ートのＬ８Ｉが実用化されている。低消費電力で比較的
速い動作が行える特徴が生かされる公費への実用化が開
始されているわけである。Ｌ８Ｉとしてさらに高速化・
大容量化を目指すと、ＭＩＴもソースΦドレイン間隔を
次第に短くすることｔ”要求される。すなわち、短チヤ
ネル化である。

Ｂ８ＩＴは、特にその遮断状態において、従来のバイポ
ーラトランジスタ（以下ＢＪ〒と称す）や絶縁ゲート型
亀界効果トランジスタ（以下ＭＯ８ＦＩＩＴと称す）と
異なり、チャンネルが完全に空乏化されている。チャン
ネル内電位分布は、ゲート電圧だけでなくドレイン電圧
によっても制御される。ＢＪＴ、　ＭＯ８ＦＥＴでは、
ノーマリオフ特性は、尚不純？ｌ密度領域よりなるソー
ス・ドレイン領域間あるいはエミッタ・コレクタ領域間
に空乏化されていない中性領域（ソース・ドレインやエ
ミッタ・コレクタとは反対導電型領域）を残すことによ
って実現されている。したがって、ソース−ドレイン間
あるいはエミッタ・コレクタ関が次第に短くなると、そ
の間に存在するチャンネルやベースの不純物密度を高く
しなければならない。すなわち、キャリアの移動度が小
さくなって変換フンダクタンスの低下を招くと同時に、
ゲート及びベースの静心各社が大きくなる。

一方、ＢＳＩＴでは、チャンネル領域は完全に空乏化す
るように比較的低い不純物密度領域で構成されており、
ノーマリオフ特性は、中性領域の存在によってではなく
境界条件によって実現されている。キャリアの移動度を
大きく保ちながら短チャンネル化が行えると同時にゲー
トの接合谷蝋を小さくできる特長を有する一方、境界条
件によってノーマリオフ時性が実現されているため、寸
法の変動に対して、特にオフ状態の特性が変化し易いと
いう欠点を有している・微細化・大容量化を指向して、
チャンネル長を短くすると、寸法変動に対する特性変化
は大きくなる。その−例を第２図に示す。ｎ０ドレイン
領域上のｎ−エピタキシャル層の厚さ一声塾、不純物密
度２５Ｘ１０口Ｃａ１−”、　ｆゲート拡散法さｉ、ｓ
ｐｗｈ。

全ソース長ｇｏＯＰ魯のデバイスで、マスクレベルでの
ゲート・ゲート間隔をｓｐｗｈ、ｌＡｂ声ｍ、４１２μ
酪、３ｔμ箇、３．ｑ声ｍ、　３．ＯＰｈと変化させた
ときのドレイン電流とゲート電圧の関係が示されている
。

第１図のＢＩＴで、ゲート・ゲート間ｒＪＩ（マスクレ
ベル）が３１１鳥と６声ｌと蛮ったときの低電流領域で
の特性変化より、第２図で、ｌＯｐｗｈ、ＪＬＩＩμ烏
とゲート・ゲート間隔が変った時の特性変化の方が１ｉ
１１著である。

本発明の１的は、叙上の従来の欠点を克服し、寸法変動
の影會を殆ど受けずＶＬ８Ｋ　に適した静祇栖導型の半
導体デバイスを提供することである０ 以下図面を参照しながら本発明を説明する。

第３図は、本発明の静１Ｌ誘導型半導体デバイスの構藪
である。第３図（−）は平面図、第３図（旬はムム′−
に沿う断面斜視図である。金属電極や保護膜を除いた、
ソース、ゲート、ドレイン。

チャンネル値域だけが示されている。正立型動作を行な
わせる場合であれば、ｎ＋領域／３がソース領域、ｐ”
ａｔｉｃｉダがゲート領域、ｎ領域／コがチャン早ル鎮
域、ｎ９鎮城／／がドレイン領域である。倒立型あるい
は逆動作を行なわせる時には、ソースとドレインの役割
が入れ換わり、ビ領域／３がドレイン領域、ｎ９領域／
／がソース領域となる。を領域／／は、個別デバイスの
ときは基板、集積回路であればｐ基板に設けられたｎ９
領域である。

第９図に、’ｇ極まで設けた時の本発明の半導体デバイ
スの断面ｗ造を示す。番号は、第３図と同じである。１
５Ｇｉｎ”ポリシリコン領域、／乙はＡｌ、　Ａｌ−８
ｉ等のソース（ドレイン）金属電極、１７は同じ＜　Ａ
ｌ、ム１−８１等のゲート電極である。／ｌは５ｉｎｓ
である。第９図では、ｎ０ポリシリコン鎮域１ｓｔｔ設
けているが、直接金属電極／６を設けてもよい。この時
には、が領域／３に対しては電極／６はオーミック電極
になるが、ｎチャンネル領域／コにはシ瀾ットキ電極と
なる。それぞれの領域の不純物密度は、ｉｉ：ｉｏｍ−
７ｏ”・ｃｓＩ−Ｍ程度、／３：１０１−〜７０１１０
１−３程度、／ダニ１０１＠〜１０！・ｏｉ−ｓ程度で
ある。チャンネル領域／２の不純物密度ＮＤ及び寸法は
、少なくとも次の条件を満足するように設計する。

ＮＤＤ”　＜　ｕ　Ｘ　１０’０Ｉ−重　　　（１）１
　Σ　／（２） （１）の条件は、チャンネルがｐ９ゲートの拡散電位だ
けで完全に空乏化して、チャンネル中に電位障壁が生じ
るための条件であり、（２）はドレイン電圧でチャンネ
ル中の電位障壁が消滅してしまわないための条件である
。ノーマリオフ特性を確実にするには、ＮＤＤ”は、小
さい程よい。またＬ／Ｄも大きい方が良いわけであるが
、太きべしすぎると第二状態の電流が小さくなって、す
なオ）ち変換コンダクタンスが小さくなって、動作連曳
が低下するため、通常Ｌ／Ｄは３以下に設定する。

第３図や第９図の実施例で、ｐ’　領域／ｌやｎ４″領
域／３に挾まれているｎ領域／コのうちの一部、もしく
は、全部をｐ領域にしても殆ど同じ動作が実現される。

−１この場合にもチャンネルに導入されるｐ領域は、拡
散電位だけで完全に空乏化されるように不純物密度及び
厚さを選定する。このようにｐ領域をチャンネルに導入
した構造では、ノーマリオフ特性を実現するＬ／Ｄの下
限が、０６〜ＱＶＷ度にできる。すなわち、同じゲート
・ゲート間隔（チャンネル幅）Ｄに対してであれば、チ
ャンネル長りを短くできる。したがって、オン状態での
電流が大きくできて、変換コンダクタンスの大きいデバ
イスになる。

第３図及び第９図の構成７ｉ・ら明らかなように本拍明
の半導体デバイスの特徴は、半導体ウェハ表面に艮けら
れるｎ１領域１３のチャンネルに虹俵対向する中央部に
低不純物密度領域を設けたことにある。このような構造
にすることにより、棟方向の寸法の変動に対し、特にオ
フ状態の電流レベルの変動が少ない半導体デバイスにな
るのである。

第３図及び第９図に示される構造の半導体デバイスの製
造プロセス例を第Ｓ図に示す。

ｎ０領域／／上に、厚さ／〜３声ＩＩＩＩｉＭ度、不純
物密度／ＱＩ３〜／ＱＩＧ　Ｃ，−１程度のｎ層／２を
エビタ千シャヤル成長で設けた半導体ウェハ表面に、熱
酸化膜２２及び窒化膜２３を設けた段階の断面を第Ｓ図
〔）は示している。熱酸化膜ｎの厚さは３０θＯ〜５ｏ
ｏｏｈ程度、窒化膜はＯＶＤにより堆積し、その厚さは
ｔｉｏｏ　〜１ｏｏｏｈ程度であるｏ　ｆ（／／）、ｎ
（／■の漬移領域のだれを少なくするときには、５ｉｎ
ｓ膜を高圧酸化で形成する。レジストを塗布し　ＰＩゲ
グー拡赦部の窓開けを行った図が、第Ｓ図（Ａ）である
、　５ｉ１Ｎ、膜、　５ｉｎｓ膜はフォトレジストをマ
スクにして、ＯＦ４系ガスのりアクティブイオンエッチ
（ＲＩＢ　）でエツチングする。８１表面のダメージ層
は、Ｃ１３ガスプラズマエツチで除去する。ダメージ層
除去は、ＨＩＦ系エッチ液等によるウェットエッチで行
なうこともできる。第Ｓ図＜ｂ＞で開けられた拡散窓か
ら　ＰＩゲグー領域形成のため、ボロンの拡散を行う。

表面濃度１０１７〜ＩＱＸ＠ｔ、−３ｊＭ度に拡散する
（第Ｓ図（Ｃ））。拡散深さは、ゲート・ゲート間隔と
の関連で決定する。レジストを塗布してマスク合わせ：
ｉｌ光を行い、ｎ”鎮城／３用の酸化膜のエツチングを
行なったところが、第Ｓ図（ｄ）である。第Ｓ図（ｄ）
では、酸化膜をオバーエッチして、８ｉｓＮ＋膜の下に
ある程度サイドエッチが進んでいる。サイドエッチの−
は、イ領域／３の拡散深さや、拡散不純物によって決定
する。リン？）のように、ボロン（８）より拡散の速度
の速いものであれば、サイドエッチはｐ９領域／ダの端
部と略々一致するところまででよいが、砒素（Ａａ）の
場合はボロンより拡散が遅いので、リンの場合にくらべ
て、やや多めにサイドエッチする。ｎ０領域／３の拡散
を表面濃度／θｆ・〜１０２１ｃｓＩ−３を度行う（第
Ｓ図（＃））　、８１．Ｎ。

膜をエツチングして除去した後、更に両側のｔ領域／３
にかかるようにチャンネル上の８１０ｓ！ｌををエツチ
ングした後、ｅＷリシリコンをＣＶＤで１０００〜ａｏ
ｏｏｈ程度堆積し、フォトリソグラフィ工程でｎ９領域
／３の電極となるように、ｎ＃〆リシリコンをエツチン
グする。さらに、フォトリングラフィ工程で、プグート
領域のコンタクトホールを開けた後、Ａ１あるいはム１
−８１を蒸着して、電極となるべき所を残してエツチン
グした様子が第Ｓ図（ト）である。Ｖゲートの拡散深さ
は、たとえば、ａｇ〜−μｍ程度、ｎ”領域／３の拡散
深さは、ａ／〜０３μｌ１１１程度である。

第５図に示された工程から明らなように　ＰＯアゲート
ゲート間隔りのバラツキは、一番最初のマスクで決定さ
れその後は、ボロンの拡散で決まる。拡散は非常に精度
よく制御される技術であるから、拡散によるバラツキは
少ない。ｎ０領域／３とｐ９ゲート領域の相対位ｆｊ８
（第９図に図示）は、第５図（ｅ）からり）への８ｉ１
Ｎ４膜を用いた８１０ｍ膜のサイドエッチによるセルフ
アライン工程によっているから、この工程も比較的変動
要素は少ない。さらに、たとえΔＳがある程度バラツキ
に＼゛あっても、Ｖゲートによりチャンネル部の電位分
布は殆ど支配されるため、オフ状態の電流変動は非常に
少ない。ｎチャンネル領域上向に全面にｎ９領域が設け
られている構造ではないため、ｎ”領域／３が、チャン
ネルの電位分布に与える影曽が少ないのである。オン状
態のときには、ゲートから注入されたホールがイ領域／
３の前面全領域に＆想ベース領域を作るため、流れる電
流値の低下はごくわずかである。

第３．乞Ｓ図１は、チャンネル周辺を全部プ領域で囲っ
た＃Ｉ造を示したが、必ずしもチャンネル全部がｐ１ゲ
ート〜まれる必要はない。一部、４が。

絶縁物で囲まれていてもよいのである。そＱ　−例を第
６図に示す。電極、保護膜等を除い項形で図圓は描かれ
ている。第ＡｔｇＪ（１１）は平面図、（旬はＢＢ’線
に沿う断面図、（Ｃ）はｃｃ’ｍに沿う断面図である。

３／は、たとえば８ｉに対しては８１０ｇ等の絶縁物領
域である。Ｇ＆ＡＩ！であれば、８ｉｓＮ＊ｓムＩＮ、
ム１ｚＯｓ　＃ｓである。第６図（Ｃ）のように祝い絶
縁膜領域を作成するためには、たとえばｌｌａイオンの
注入で所定の場所を非晶質領域に変えて、若干エツチン
グした後、繊素イオンを注入してから、酸化を行う。あ
るいは、非晶質領域をＲＩＭで除去した後、７０００Ａ
程度熱酸化した後ｓ　８１Ｈ４千Ｎ！０　（）Ｉｙ）ガ
ス系を用いた光励起ω■で８１０３を堆積してもよい。

ＲＩＭによれば、８１やＧａＡ１５は殆ど矩形に近い状
態にエツチングできるから、その後に８１であれば熱酸
化、光励起ｃＶＤなどで８１０３を作ればよい。ＧＪＬ
Ａａに対しては、本質的に低編プロセスが要求させる。

８ｉＨ４刊（Ｈａ　（ｔ（ｙ）糸ガスの光励起いって８
１ｓＮ＋を、＜０Ｈｓ）ムｌ　＋ＮＨｓ糸ガスでムＩＮ
を、（ＯＨｓ）　Ａｌ＋ＮｓＯＡガスでムＬａｏｓが形
成できる。

第６図の構造の半導体デバイスは、チャンネルの一部が
絶縁物に囲まれたｏｘｉｄｅ　ｗａｌｌ　　構造になっ
ていることを除けば、基本的な動作については、第３図
、第９図のデバイスとまったく同じである。ただ、第６
図のデバイスの方が、ゲートの面積が小さくて静電容置
が小さく１電流利得も大きいから、高速動作には適して
いる。

さらにゲートの静電容置を小さくシ、電流利得を向上さ
せるためには、ｐ４ゲート領域／ｌＩの外囲に瞬接して
絶縁物領域を−設けると良い。第６図の＊ｉでも、ｎ＋
領域／３の近傍に、完全に空乏化したｐ領域を導入すれ
ば、チャンネル長りは短くできるため、変換コンダクタ
ンスが大きくなり、高速動作特性が改善される。

第３．ダ、６図の構造で、イ領域／／をｐ９領域にして
、ｎ会値域／３をカソード領域、ｐ１領域／４Ｌをゲー
ト頭載、ｐ”＠Ｈ／／をアンード領域とすれば、ｔ＃屯
あ棉サイリスタになる。

本発明の半導体デバイスは、マルチチャンネル構造にす
れば個別デバイスとして所望の電流璽圧持性を示すこと
は言うまでもないが、もっばらＩ！伯回路に適している
。本発明の半導体デ）＜　（スカ、Ｉ”Ｌ　ｕ（７）　
８ＩＴＬ、　８ＩＴ（ｍ、　８ＩＴＩＳＬ　。

８ＩＴ８Ｔ１．８ＩＴＤＢＴＬ　（Ｄｉｏｄｅ　　Ｂｉ
ａｓ　　丁ｒａｎｓｉｓｔｏｒ　　Ｌｏｇｉｃ）等に応
用できることは言うまでもない。８１〒Ｉ”Ｌと８ＩＴ
ＩＳＬ　に構成したときの断面構貴例な、第７図及び第
Ｓ図に示す。

第７図で各番号は次のとおりである。４ｔ／はｎ０埋込
みソース領域、ダコはｎコビタキシャル層、４ｔ、？−
八へｔ３−一はドレイン領域、−Ｉ４Ｉはｐ０ゲート領
域、グＳ−へｌＩ！−２はドレイン電極用ｔポリシリコ
ン領域、１Ｉ６−八１ＩＡ−２はドレイン金−電極ｌＩ
７はゲート金属電極、＋ｒは８１０ｓ等の絶縁層、１９
はＩ？ｎｐラテラルバイポーラＦランジスタのｐ０エミ
ッタ領域、夕０はエミッタ金ｍｍ極、５／はチャンネル
長導入された完全に空乏化したｐ９１ｉ域１．５′−は
Ｐ、ｉｌｌ＆、ｊ、７は基板金属電極である。ウェハが
８１でなく、Ｇ＆Ａｓの場合には、Ｓコは半絶縁性Ｑ＆
Ａ８基板、ｌＩｔは８ｉｓ　Ｎ６　＊　ＡＩＮ　＠　Ａ
ｈＯｓ　’ｌの絶縁層である。第７図（−）では、高速
動作用の構造を示している。少々動作速度が遅くても、
消豐電力を小さくしたい時には、ｐ０ゲー）Ｒとｎ９ソ
ース領域Ｉ／ｌ／の間にｎ領域を介在させた方がよい。

ｐ領域５．２を導入しであるのはチャンネル長をより知
＜シて一連用に設計しであるからである。

ｐ電域５／はなくしてもよい。第７−〇）は、（−）の
回路構成である。負荷用バイボーラトランジスタハ、ｐ
φ（１１９）　ｎ　＜４１２）　１７”　（４１）で形
成されている。

第Ｓ図で各番号は次のとおりである。６／はｎ９埋込み
ドレイン領域、６２はエビタ千シャルｎ盾、乙３はｎ９
ソース値域、乙グはｐ０ゲート領域、６５はイソ−スミ
極用ポリシリコン、品はソース位属電極、乙７はゲート
雀属電榛（、乙ｇは絶縁層、６デー／乙デーユはドレイ
ンショットキ′電極、７０は基板、７／は基板金属電極
である。第ｇ図φ）が、（ａ）図の回路構成である。負
荷抵抗は、ポリシリコン抵抗で作るが、（ｇ）図には不
されでいない。乙９−／。

乙デー２は船方向降下厖圧の低いＴｉなどで形成する。

Ｔｉ　ｉにはλ１等のＳＬ２属を当然配線する。

第７図、第Ｓ図に示すように本発明のＢＳＩＴは、容易
に集積回路に過用することができる。

消費電力が小さく高連蛎作が行えて、しかもプロセス変
動のｙ、；　ｗ　全受けにくい、本発明の半導体デバイ
スはＶ’Ｌ８１にされめて意したデバイスである。すな
わち、ＢＪＴやＭＯ８ＦＩＴが微細化につれて、ベース
やチャンネルの不純物密度を高くシなければならないた
めに、不純物散乱の増大によってキャリアの移動度が低
下するのに対し、本発明の半導体デバイスのチャンネル
の不純物密度はＢＪＴやＭＯ８７ｍ丁にくらべて十分低
く、キャリアの移動度が大きい。微細化による特性向上
が顕著に現われる。

本発明の半導体デバイスが、ここで説明した実施例に限
らないことはもちろんである。導電型をまったく反転し
たＷＭでもよいことは当然である。要するに、半導体ウ
ェハ表面に設けられるソースもしくはドレイン領域の中
央部に低不純物密度領域を設けて、プロセス変動に対し
て特性が１智を受けにくいものであればよいのである。

【図面の簡単な説明】

第１図及び第一図は接合型ＢＩＴのドレイン電流のゲー
ト電圧依存性、第３図は本発明の半導体デバイスで（−
）は平面図、０）は晶′線に沿う断面針規図、第９図は
本発明の半導体デバイスの断面構造、第Ｓ図は本発明の
半導体デバイスの製造プロセス、ａｌＡ図は本発明の半
導体デバイスで（−）は平面図、φ）はＢＢ’線に沿う
断面図、（Ｃ）はｃｃ’Ｈに沿う断面図、第７図は本発
明のＢ８　ＩＴを用いた８ＩＴＩ”Ｌで（ｇ）は断面図
、（ｂ）は回路構成、第Ｓ図は本発明のＢ８ＩＴを用い
た８Ｉ’ｌ”Ｉ８Ｌで（−）はは断面Ｗ造、Ｃりは一路
構成である。 ｖ＃ｆ出顔人　工業技ｆｌｆ院長石板誠−（ほか７名） １・　　　　　） 第２図 （（１） （し　　） ｖ３図 ｉ″ 第４図 （（２） （ｂ＞ 伊５０ 一／２ヲ （Ｃ） （ｄ　） （Ｃ） １テ＝Ｊ　　−１ （チ　　　） 第５図 （θ　　） 第６図 ／／ （ｂ　　） （Ｃ”） 館と・ λ　　　　　　　　２分　　　　　　＝（ｂン 第乙図 ｚ７ｔ）　　　　　　、 （’Ｕ） （ｂ　　） 館８Ｓ］ 丁・続補正−Ｆ（自発） 昭和ｊ７１１４　月　１０１１ １″１１件の表示 昭Ｈ！；７年Ｗｉ［［７／９３７号 ン発明の名称 半導体デバイス ：３　捕１１ミをする考 ・１１件との関係　代表特許出願大 東足部「代ＩＩＩ区１１Ｍか関＋　１’　１１３番１号
４指定代理人 明細書の発明の詳細な説明の欄。 ６１１正の内容 ２　本願明細書第５頁１１−行記職の「時性」を「特性
」と補正する。 よ　同書筒３責ＩＩ−行記載の「第二」を「オン」と補
正する。 仏　同書第１０頁第７２行記載の「オバー」を「オーバ
ー」と補正する。 よ　同側１／頁＃Ｈ／亭行記載の「明らな」を「明らか
な」と補正する。 乙　同書１／！ｆ頁１１５行記載の「コビタキシャル」
を「エピタキシャル」と補正する。 ２　同書１／ｊＪ［第１Ｏ行記載のｒｐ”ｎＰＪをｒｐ
”ｎｐ”」と補正する。

Claims (1)

【特許請求の範囲】
1. 第１の導電形を有する高不純物濃度部分と、該高不純物
   濃度部分に挾まれた低不純物濃度部分からなる第１領域
   と、前記高不純物濃度部分と同一導電形を有する第一領
   域と、前記第１゜第一領域を離間する逆導電形の＃Ｉ３
   領域と、該第３領域に挾まれ、ｗＮ妃第１．第一領域を
   つなぐ低不純物濃度のＩＩＩＩＩ領域から少なくともな
   り前記第７．第一領域間を流れる電流を前記第３の領域
   の電位で制碕することを特徴とする半導体デバイス。