JPH0620143B2 - トンネル注入型静電誘導トランジスタ - Google Patents
トンネル注入型静電誘導トランジスタInfo
- Publication number
- JPH0620143B2 JPH0620143B2 JP59164824A JP16482484A JPH0620143B2 JP H0620143 B2 JPH0620143 B2 JP H0620143B2 JP 59164824 A JP59164824 A JP 59164824A JP 16482484 A JP16482484 A JP 16482484A JP H0620143 B2 JPH0620143 B2 JP H0620143B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- tunnel injection
- channel region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000002347 injection Methods 0.000 title claims description 31
- 239000007924 injection Substances 0.000 title claims description 31
- 230000006698 induction Effects 0.000 title claims description 10
- 230000003068 static effect Effects 0.000 title claims description 9
- 239000012535 impurity Substances 0.000 claims description 16
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000969 carrier Substances 0.000 claims description 7
- 239000007769 metal material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 5
- 238000005036 potential barrier Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000002052 molecular layer Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 241000837181 Andina Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/602—Heterojunction gate electrodes for FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、トンネル注入型静電誘導トランジスタに関す
る。
る。
静電誘導型トランジスタ（以下、ＳＩＴと略す）は、ゲ
ートとゲートの間で空乏層がつながって生じている電位
障壁の高さを変化させて、ソース・ドレイン間の電流を
制御するトランジスタである。
ートとゲートの間で空乏層がつながって生じている電位
障壁の高さを変化させて、ソース・ドレイン間の電流を
制御するトランジスタである。
このとき、電位の制御が空乏層の静電容量を通して行な
われることから、バイポーラトランジスタにおけるベー
ス層の蓄積容量がないものに相当し、ＦＥＴと比べてみ
ても非常に高速、低雑音で動作するという優れた特性を
有している。
われることから、バイポーラトランジスタにおけるベー
ス層の蓄積容量がないものに相当し、ＦＥＴと比べてみ
ても非常に高速、低雑音で動作するという優れた特性を
有している。
しかし、従来のＳＩＴはソース・ドレイン間、特にソー
ス・ゲート間の寸法が割合と大きな構造になっていたた
め、キャリアが結晶格子の散乱を受け、上限周波数が制
限される問題点があった。
ス・ゲート間の寸法が割合と大きな構造になっていたた
め、キャリアが結晶格子の散乱を受け、上限周波数が制
限される問題点があった。
前述の欠点を除去するために、キャリアが結晶格子の散
乱を受けずに熱電子速度で動くことのできる熱電子放射
型ＳＩＴが先に本願発明者等によって提案された。
乱を受けずに熱電子速度で動くことのできる熱電子放射
型ＳＩＴが先に本願発明者等によって提案された。
このときの電熱密度Ｊは下式(１)で与えられる。
ここでｑは単位電荷、ｋはボルツマン定数、Ｔは絶対温
度、ｍ＊はキャリアの有効質量、ｎｓはソースの不純物
密度、Φｇｓはゲート領域とソース領域の拡散電位、Ｖ
ｇはゲートに加えた電圧である。
度、ｍ＊はキャリアの有効質量、ｎｓはソースの不純物
密度、Φｇｓはゲート領域とソース領域の拡散電位、Ｖ
ｇはゲートに加えた電圧である。
キャリアの注入状態が熱電子放射状態になったときのＳ
ＩＴのしや断周波数ｆｃは、電位障壁の幅をＷｇとした
ときに、ＳＩＴを従属接続して２段目の入力容量を考慮
したときには下記(２)式で与えられる。
ＩＴのしや断周波数ｆｃは、電位障壁の幅をＷｇとした
ときに、ＳＩＴを従属接続して２段目の入力容量を考慮
したときには下記(２)式で与えられる。
従って、ＧａＡｓを用いた場合で電位障壁の幅Ｗｇを
０．１μｍとしたときに、しゃ断周波数ｆｃはほぼ７８
０ＧＨｚ程度となる。
０．１μｍとしたときに、しゃ断周波数ｆｃはほぼ７８
０ＧＨｚ程度となる。
以上のことから熱電子放射型のＳＩＴのｆｃは高々８０
０ＧＨｚであり、それ以上の高いしゃ断周波数ｆｃが得
られなかった。
０ＧＨｚであり、それ以上の高いしゃ断周波数ｆｃが得
られなかった。
本発明は、上記の熱電子放射型ＳＩＴの限界を越える量
子効果のトンネル注入を用いた、トンネル注入型ＳＩＴ
を提供することを目的とする。
子効果のトンネル注入を用いた、トンネル注入型ＳＩＴ
を提供することを目的とする。
このため本発明のトンネル注入型ＳＩＴは、第１導電型
の高不純物密度のドレイン領域と、このドレイン領域上
に形成された前記第１導電型と反対の第２導電型の半導
体領域を少なくとも一部分に有するチャンネル領域と、
このチャンネル領域上に形成された前記第１導電型のト
ンネル注入領域と、このトンネル注入領域上に形成され
た前記第２導電型の高不純密度のソース領域と、前記チ
ャンネル領域の第２導電型半導体領域に接触し、かつ、
前記チャンネル領域内の真のゲート領域とソース領域間
の距離をキャリアの平均自由行程以下とする位置に形成
された前記チャンネル領域よりも禁制帯幅の大きい半導
体よりなるゲート領域を備えると共に、そのゲート領域
の間隔がチャンネル領域の不純物密度より決まるデバイ
長λDに対して、２λD以内に形成されていることを特徴
としている。
の高不純物密度のドレイン領域と、このドレイン領域上
に形成された前記第１導電型と反対の第２導電型の半導
体領域を少なくとも一部分に有するチャンネル領域と、
このチャンネル領域上に形成された前記第１導電型のト
ンネル注入領域と、このトンネル注入領域上に形成され
た前記第２導電型の高不純密度のソース領域と、前記チ
ャンネル領域の第２導電型半導体領域に接触し、かつ、
前記チャンネル領域内の真のゲート領域とソース領域間
の距離をキャリアの平均自由行程以下とする位置に形成
された前記チャンネル領域よりも禁制帯幅の大きい半導
体よりなるゲート領域を備えると共に、そのゲート領域
の間隔がチャンネル領域の不純物密度より決まるデバイ
長λDに対して、２λD以内に形成されていることを特徴
としている。
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の一実施例に係るトンネル注入型ＳＩＴ
の断面図を示したものである。図において、１はｎ+の
ＧａＡｓ基板でドレインとなる領域、１０はｐ層のチャ
ンネルとなる領域、３，４はチャンネル領域１０に接し
て設けられたｎ+、ｐ+層のトンネル注入層でそのうち４
はソースとなる領域、５はＧａ1-xＡｌxＡｓで形成され
るゲートとなる領域である。９はゲート領域、ドレイン
領域間容量Ｃｇｄを減少させるために設けられた絶縁物
である。この絶縁物としては、ＳｉＯ2、Ｓｉ3Ｎ4膜、
またはポリイミド樹脂等が良い。ＧａＡｓの誘電率１１
に対して、Ｓｉ3Ｎ4は５．５、ＳｉＯ2は３．８、ポリ
イミドは３．２位であるので、ＣｇｄはＧａＡｓが存在
する場合にくらべて半分以下となる。６はドレイン電
極、７はソース電極、８は前記ゲート領域のうち、表面
に露出された部分に形成されたゲート電極である。
の断面図を示したものである。図において、１はｎ+の
ＧａＡｓ基板でドレインとなる領域、１０はｐ層のチャ
ンネルとなる領域、３，４はチャンネル領域１０に接し
て設けられたｎ+、ｐ+層のトンネル注入層でそのうち４
はソースとなる領域、５はＧａ1-xＡｌxＡｓで形成され
るゲートとなる領域である。９はゲート領域、ドレイン
領域間容量Ｃｇｄを減少させるために設けられた絶縁物
である。この絶縁物としては、ＳｉＯ2、Ｓｉ3Ｎ4膜、
またはポリイミド樹脂等が良い。ＧａＡｓの誘電率１１
に対して、Ｓｉ3Ｎ4は５．５、ＳｉＯ2は３．８、ポリ
イミドは３．２位であるので、ＣｇｄはＧａＡｓが存在
する場合にくらべて半分以下となる。６はドレイン電
極、７はソース電極、８は前記ゲート領域のうち、表面
に露出された部分に形成されたゲート電極である。
この構成から判るように、ＧａＡｓのように良好な絶縁
膜が得られない化合物半導体においては、ゲート領域を
ＧａＡｓよりも禁制帯幅の大きな例えばＧａ1-xＡｌxＡ
ｓのような混晶で形成することによって、ゲート領域を
絶縁ゲート類似することができる。
膜が得られない化合物半導体においては、ゲート領域を
ＧａＡｓよりも禁制帯幅の大きな例えばＧａ1-xＡｌxＡ
ｓのような混晶で形成することによって、ゲート領域を
絶縁ゲート類似することができる。
また、図の構成で、ゲート領域５の間を通り、ソース領
域４とドレイン領域１の間にできるチャンネル領域１０
中には電位障壁のピークが生じるが、これを真のゲート
領域と呼んでいる。チャンネル長（チャンネル領域中の
ソース領域とドレイン領域間の寸法）が短い場合は、こ
の真のゲート領域の生じる位置は殆どドレイン電圧には
影響されることなく、ｐ層のチャンネル領域１０中のソ
ース領域寄りにできる。従って、実質的にソース領域４
とゲート領域５との間の距離、即ちｎ+トンネル注入領
域３の厚みを平均自由行程以下にすることにより、真の
ゲート領域とソース領域４間の寸法をキャリアの平均自
由行程以下とすることができ、これによって高速のトン
ネル注入型ＳＩＴが得られるようになる。
域４とドレイン領域１の間にできるチャンネル領域１０
中には電位障壁のピークが生じるが、これを真のゲート
領域と呼んでいる。チャンネル長（チャンネル領域中の
ソース領域とドレイン領域間の寸法）が短い場合は、こ
の真のゲート領域の生じる位置は殆どドレイン電圧には
影響されることなく、ｐ層のチャンネル領域１０中のソ
ース領域寄りにできる。従って、実質的にソース領域４
とゲート領域５との間の距離、即ちｎ+トンネル注入領
域３の厚みを平均自由行程以下にすることにより、真の
ゲート領域とソース領域４間の寸法をキャリアの平均自
由行程以下とすることができ、これによって高速のトン
ネル注入型ＳＩＴが得られるようになる。
動作時、ゲート領域に電圧を印加していくとゲート領域
とチャンネル領域のｐ層が反転状態になり、ｐ層のゲー
ト領域５と接触している領域がｎ層になったときに、ソ
ース領域より電子がドレイン領域へトンネル注入されて
動作する。この場合に、ゲート領域の間隔と厚み、チャ
ンネル領域の不純物密度の大きさを変化させることによ
って、ノーマリオンとノーマリオフの動作とすることが
できる。ゲート領域となるＧａ1-xＡｌxＡｓのｘの値は
例えばｘ＝０．３とする。不純物密度はアンドープとす
ることも良い。
とチャンネル領域のｐ層が反転状態になり、ｐ層のゲー
ト領域５と接触している領域がｎ層になったときに、ソ
ース領域より電子がドレイン領域へトンネル注入されて
動作する。この場合に、ゲート領域の間隔と厚み、チャ
ンネル領域の不純物密度の大きさを変化させることによ
って、ノーマリオンとノーマリオフの動作とすることが
できる。ゲート領域となるＧａ1-xＡｌxＡｓのｘの値は
例えばｘ＝０．３とする。不純物密度はアンドープとす
ることも良い。
このように構成されるトンネル注入型ＳＩＴにおいてし
ゃ断周波数ｆｃは次式(３)で与えられる。
ゃ断周波数ｆｃは次式(３)で与えられる。
（３），（４）式より となる。ここで、トンネル遷移時間ｆｔはτの逆数であ
る。
る。
トンネル遷移時間は次式(６)で与えられる。
ここで、 はプランク定数を２πで除したもの(１．０５４６×１
０-34Ｊ・sec)、Ｅはトンネル接合の電界強度、ａは格
子定数である。格子定数ａとしてＧａＡｓの場合を考え
て５．６５３３Åとし、電界強度Ｅを１０6Ｖ／cm、５
×１０6Ｖ／cm、７×１０6Ｖ／cm、１０7Ｖ／cmとした
ときのｆｃは(５)，(６)式より、それぞれ、１．３７×
１０13Ｈｚ、６．８３×１０13Ｈｚ、９．５６×１０13
Ｈｚ、１．３７×１０14Ｈｚとなり、遮断周波数は、１
００ＴＨｚ程度となる。この値は出願人が先に提案した
熱電子放射型ＳＩＴのおおよそ１００倍位であって、熱
電子注入よりも、量子効果に基づくトンネル注入を用い
ればＳＩＴの遮断周波数ｆｃを非常に高くし得ることが
わかる。
０-34Ｊ・sec)、Ｅはトンネル接合の電界強度、ａは格
子定数である。格子定数ａとしてＧａＡｓの場合を考え
て５．６５３３Åとし、電界強度Ｅを１０6Ｖ／cm、５
×１０6Ｖ／cm、７×１０6Ｖ／cm、１０7Ｖ／cmとした
ときのｆｃは(５)，(６)式より、それぞれ、１．３７×
１０13Ｈｚ、６．８３×１０13Ｈｚ、９．５６×１０13
Ｈｚ、１．３７×１０14Ｈｚとなり、遮断周波数は、１
００ＴＨｚ程度となる。この値は出願人が先に提案した
熱電子放射型ＳＩＴのおおよそ１００倍位であって、熱
電子注入よりも、量子効果に基づくトンネル注入を用い
ればＳＩＴの遮断周波数ｆｃを非常に高くし得ることが
わかる。
ソース領域よりドレイン領域までの長さ即ちチャンネル
領域長は例えば１００Åというような値に制御すること
はできるが、ゲート領域間隔即ちチャンネル領域幅は、
デバイ長を目安として決定する必要がある。そのデバイ
長は次式(７)で与えられる。
領域長は例えば１００Åというような値に制御すること
はできるが、ゲート領域間隔即ちチャンネル領域幅は、
デバイ長を目安として決定する必要がある。そのデバイ
長は次式(７)で与えられる。
ここでｎはチャンネル領域の不純物密度、εは誘導率で
ある。
ある。
上式(７)でｎが１０12cm-3のときにλDが３．９５μ
ｍ、１０14cm-3のとき０．４μｍ、また、１０16cm-3の
ときには０．０４μｍ位となる。
ｍ、１０14cm-3のとき０．４μｍ、また、１０16cm-3の
ときには０．０４μｍ位となる。
ソース領域からドレイン領域に向かう電子をゲート領域
に印加する電圧によって有効に制御するためには、おお
まかに言ってチャンネル領域幅を２λD以下とする必要
がある。しかし、チャンネル領域長の寸法制御に比べ
て、チャンネル領域幅の寸法制御はフォトリソグラフィ
の精度で決まるので、チャンネル領域幅の寸法は製作技
術との兼ね合いで決定する必要がある。現状の電子ビー
ムリソグラフィでは０．０７μｍまでの加工が可能なの
で、不純物密度ｎ＝１０16cm-3のチャンネル領域幅０．
０８μｍは十分に製造可能であり、リソグラフィ技術の
進歩により更に高不純物密度の薄型チャンネル領域の製
造も可能になることは言うまでもない。
に印加する電圧によって有効に制御するためには、おお
まかに言ってチャンネル領域幅を２λD以下とする必要
がある。しかし、チャンネル領域長の寸法制御に比べ
て、チャンネル領域幅の寸法制御はフォトリソグラフィ
の精度で決まるので、チャンネル領域幅の寸法は製作技
術との兼ね合いで決定する必要がある。現状の電子ビー
ムリソグラフィでは０．０７μｍまでの加工が可能なの
で、不純物密度ｎ＝１０16cm-3のチャンネル領域幅０．
０８μｍは十分に製造可能であり、リソグラフィ技術の
進歩により更に高不純物密度の薄型チャンネル領域の製
造も可能になることは言うまでもない。
第２図はソース領域からの電子を、更に能率良く、ゲー
ト領域に制限するために、第１図の実施例のｐチャンネ
ル領域中に高不純物密度の埋込領域１１を形成した実施
例である。埋込領域１１はソース領域側の電子に対して
電位障壁が高いので、電子はチャンネル領域の埋込領域
の両側を通るようになる。実際に動作する部分がゲート
領域を形成しているｐチャンネル領域とソース電極７は
例えば０．５μｍ〜１μｍとしても良いことになり製作
は容易になる。
ト領域に制限するために、第１図の実施例のｐチャンネ
ル領域中に高不純物密度の埋込領域１１を形成した実施
例である。埋込領域１１はソース領域側の電子に対して
電位障壁が高いので、電子はチャンネル領域の埋込領域
の両側を通るようになる。実際に動作する部分がゲート
領域を形成しているｐチャンネル領域とソース電極７は
例えば０．５μｍ〜１μｍとしても良いことになり製作
は容易になる。
第３図は本発明の更に別の実施例を示したものであっ
て、ｐ層のチャンネル領域１０のみをゲート領域５に接
触させ、ソース領域４に隣接する部分をｎ+領域３、ド
レイン領域１に隣接する部分をｎ-領域２とした構造で
ある。
て、ｐ層のチャンネル領域１０のみをゲート領域５に接
触させ、ソース領域４に隣接する部分をｎ+領域３、ド
レイン領域１に隣接する部分をｎ-領域２とした構造で
ある。
また、第４図は、ゲート領域５に接触するｐ層のチャン
ネル領域１０を挾んで両側にｎ-層のチャンネル領域２
に、更に、上側のチャンネル領域２とソース領域４に接
触してｎ+層のトンネル注入領域３を形成したものであ
って、Ｃｇｓを小さくし、ゲート領域を小さく形成でき
る実施例を示している。この実施例においては、ソース
領域４とゲート領域５間の距離即ち上側のチャンネル領
域２とトンネル注入領域３の寸法をキャリアの平均自由
行程以下にすることは勿論である。
ネル領域１０を挾んで両側にｎ-層のチャンネル領域２
に、更に、上側のチャンネル領域２とソース領域４に接
触してｎ+層のトンネル注入領域３を形成したものであ
って、Ｃｇｓを小さくし、ゲート領域を小さく形成でき
る実施例を示している。この実施例においては、ソース
領域４とゲート領域５間の距離即ち上側のチャンネル領
域２とトンネル注入領域３の寸法をキャリアの平均自由
行程以下にすることは勿論である。
このように、以上に説明してきた第１図〜第４図の実施
例において、ソース領域より真のゲート領域までの距離
をキャリアの平均自由行程以下にすることによって、高
速のトンネル注入型ＳＩＴが得られるようになる。
例において、ソース領域より真のゲート領域までの距離
をキャリアの平均自由行程以下にすることによって、高
速のトンネル注入型ＳＩＴが得られるようになる。
ところで、トンネル注入領域のｎ+、ｐ+層の不純物密度
は、次式のように決めることができる。即ち、ｐ+、ｎ+
層の不純物密度が一様の場合に、０バイアスの拡散電位
Ｖｂで決まる空乏層の厚みＷは次式となる。
は、次式のように決めることができる。即ち、ｐ+、ｎ+
層の不純物密度が一様の場合に、０バイアスの拡散電位
Ｖｂで決まる空乏層の厚みＷは次式となる。
ここで、ＮＡはｐ+ソース領域４のアクセプタ密度、ＮD
はｎ+トンネル注入領域３のドナー密度である。
はｎ+トンネル注入領域３のドナー密度である。
ＮAを１０21cm-3としたときに、ＮDが１０19cm-3ではＷ
は１３０Å、Ｅは２．１６×１０6Ｖ／cm、ＮDが１０20
cm-3ではＷは４１Å、Ｅは６．８×１０6Ｖ／cm程度と
なり、そのときのｆｃはそれぞれ４０ＴＨｚ、７２ＴＨ
ｚ位となる。
は１３０Å、Ｅは２．１６×１０6Ｖ／cm、ＮDが１０20
cm-3ではＷは４１Å、Ｅは６．８×１０6Ｖ／cm程度と
なり、そのときのｆｃはそれぞれ４０ＴＨｚ、７２ＴＨ
ｚ位となる。
また、以上の実施例において、ゲート領域のＧａ1-xＡ
ｌxＡｓはＧａＡｓとの間の表面準位をできるだけ減少
させる必要があり、ＧａＡｓとの間で格子定数が合うよ
うにＧａ1-xＡｌxＡｓ1-yのように小量のＰ（リン）を
添加した混晶とすると良い。また、そのときの組成はｘ
＝０．３のときにｙ＝０．０１程度にすると良い。
ｌxＡｓはＧａＡｓとの間の表面準位をできるだけ減少
させる必要があり、ＧａＡｓとの間で格子定数が合うよ
うにＧａ1-xＡｌxＡｓ1-yのように小量のＰ（リン）を
添加した混晶とすると良い。また、そのときの組成はｘ
＝０．３のときにｙ＝０．０１程度にすると良い。
チャンネル領域の不純物密度はｉ層から１０19cm-3、ト
ンネル注入領域は１０18〜１０21cm-程度とすれば良
い。ソースとドレインの電極材料はｎ+層へはＡｕ−Ｇ
ｅ、Ａｕ−Ｇｅ−Ｎｉ、ｐ+層へはＡｕ−Ｚｎ、Ａｇ−
Ｚｎ、Ｃｒ−Ａｕ等の合金を用いることができる。
ンネル注入領域は１０18〜１０21cm-程度とすれば良
い。ソースとドレインの電極材料はｎ+層へはＡｕ−Ｇ
ｅ、Ａｕ−Ｇｅ−Ｎｉ、ｐ+層へはＡｕ−Ｚｎ、Ａｇ−
Ｚｎ、Ｃｒ−Ａｕ等の合金を用いることができる。
ゲート領域のＧａ1-xＡｌｘＡｓの電極材料としては、
前記ソース、ドレイン用の電極材料の他に、Ｔｉ，Ｐ
ｔ，Ｗ，Ｃｒ，Ｈｆ，Ｎｉ等のＧａ1-xＡｌxＡｓに対し
て抵抗性接触を形成しない高融点金属材料とすることも
できる。
前記ソース、ドレイン用の電極材料の他に、Ｔｉ，Ｐ
ｔ，Ｗ，Ｃｒ，Ｈｆ，Ｎｉ等のＧａ1-xＡｌxＡｓに対し
て抵抗性接触を形成しない高融点金属材料とすることも
できる。
素子の製作に際しては、チャンネル領域、ソース領域
は、本願発明者等の発明によるＧａＡｓの１分子層ずつ
成長できる分子層エピタキシャル成長法、および光分子
層エピタキシャル成長法、気相成長法、ＭＯＣＶＤ法、
ＭＢＥ法、イオン注入法等が使用できる。ソース、ゲー
ト、ドレインの電極の形成は真空蒸着（抵抗加熱、電子
ビーム加熱、スパッタ法）法、プラズマエッチング、フ
ォトエッチング、フォトリソグラフィ等の組合せにより
形成できる。
は、本願発明者等の発明によるＧａＡｓの１分子層ずつ
成長できる分子層エピタキシャル成長法、および光分子
層エピタキシャル成長法、気相成長法、ＭＯＣＶＤ法、
ＭＢＥ法、イオン注入法等が使用できる。ソース、ゲー
ト、ドレインの電極の形成は真空蒸着（抵抗加熱、電子
ビーム加熱、スパッタ法）法、プラズマエッチング、フ
ォトエッチング、フォトリソグラフィ等の組合せにより
形成できる。
また、半導体材料はＧａＡｓに限らずＩｎＰ、ＩｎＡ
ｓ、II−VI族半導体その混晶等の半導体でも良いし、ゲ
ート領域はＩｎ1-xＧａxＰ、Ｉｎ1-xＧａxＡｓでも良い
ことは言うまでもない。
ｓ、II−VI族半導体その混晶等の半導体でも良いし、ゲ
ート領域はＩｎ1-xＧａxＰ、Ｉｎ1-xＧａxＡｓでも良い
ことは言うまでもない。
以上のように本発明によれば、従来のトランジスタでは
得られない高い周波数領域で増幅、発振等の三端子動作
する高速、低雑音のトンネル注入型静電誘導トランジス
タが得られる。
得られない高い周波数領域で増幅、発振等の三端子動作
する高速、低雑音のトンネル注入型静電誘導トランジス
タが得られる。
第１図〜第４図はそれぞれ本発明の各実施例に係るトン
ネル注入型静電誘導トランジスタの断面図である。 １……ドレインとなるべきｎ+基板、２，１０……チャ
ンネル領域、３，４……トンネル注入領域、４……ソー
ス領域、５……ＧａＡｓよりも禁制帯幅の広い半導体で
形成されるゲート領域、６……ドレイン電極、７……ソ
ース電極、８……ゲート電極、９……絶縁物。
ネル注入型静電誘導トランジスタの断面図である。 １……ドレインとなるべきｎ+基板、２，１０……チャ
ンネル領域、３，４……トンネル注入領域、４……ソー
ス領域、５……ＧａＡｓよりも禁制帯幅の広い半導体で
形成されるゲート領域、６……ドレイン電極、７……ソ
ース電極、８……ゲート電極、９……絶縁物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本谷 薫 宮城県仙台市米ヶ袋２丁目１番９号406 (56)参考文献 特開 昭57−186374（ＪＰ，Ａ) 昭和50年電気四学会連合大会講演論文集 第537〜540頁
Claims (5)
- 【請求項１】第１導電型の高不純物密度のドレイン領域
と、このドレイン領域上に形成された前記第１導電型と
反対の第２導電型の半導体領域を少なくとも一部分に有
するチャンネル領域と、このチャンネル領域上に形成さ
れた前記第１導電型のトンネル注入領域と、このトンネ
ル注入領域上に形成された前記第２導電型の高不純密度
のソース領域と、前記チャンネル領域の第２導電型半導
体領域に接触し、かつ、前記チャンネル領域内の真のゲ
ート領域とソース領域間の距離をキャリアの平均自由行
程以下とする位置に形成された前記チャンネル領域より
も禁制帯幅の大きい半導体よりなるゲート領域を備える
と共に、そのゲート領域の間隔がチャンネル領域の不純
物密度より決まるデバイ長λDに対して、２λD以内に形
成されていることを特徴とするトンネル注入型静電誘導
トランジスタ。 - 【請求項２】特許請求の範囲第１項記載において、チャ
ンネル領域がＧａＡｓ、ゲート領域がＧａ1-xＡｌxＡｓ
で形成されたトンネル注入型静電誘導トランジスタ。 - 【請求項３】特許請求の範囲第１項記載において、ゲー
ト領域がチャンネル領域の半導体と格子定数補正されて
なるトンネル注入型静電誘導トランジスタ。 - 【請求項４】特許請求の範囲第１項または第３項記載に
おいて、ゲート領域がＧａ1-xＡｌxＡｓ1-yＰyであるト
ンネル注入型静電誘導トランジスタ。 - 【請求項５】特許請求の範囲第１項から第４項までのい
ずれかの記載において、ゲート領域に接して設けられる
ゲート電極がゲート領域に対して抵抗性接触とならない
金属材料で形成されてなるトンネル注入型静電誘導トラ
ンジスタ。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164824A JPH0620143B2 (ja) | 1984-08-08 | 1984-08-08 | トンネル注入型静電誘導トランジスタ |
| GB08519851A GB2163002B (en) | 1984-08-08 | 1985-08-07 | Tunnel injection static induction transistor and its integrated circuit |
| FR858512117A FR2569056B1 (fr) | 1984-08-08 | 1985-08-07 | Transistor a induction statique du type a injection par effet tunnel et circuit integre comprenant un tel transistor |
| DE19853528562 DE3528562A1 (de) | 1984-08-08 | 1985-08-08 | Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung |
| GB08723051A GB2194677B (en) | 1984-08-08 | 1987-10-01 | Tunnel injection static induction transistor integrated circuit |
| US07/147,656 US4870469A (en) | 1984-08-08 | 1988-01-25 | Tunnel injection type static transistor and its integrated circuit |
| JP2317984A JP2587722B2 (ja) | 1984-08-08 | 1990-11-26 | トンネル注入型静電誘導トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59164824A JPH0620143B2 (ja) | 1984-08-08 | 1984-08-08 | トンネル注入型静電誘導トランジスタ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2317984A Division JP2587722B2 (ja) | 1984-08-08 | 1990-11-26 | トンネル注入型静電誘導トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6143479A JPS6143479A (ja) | 1986-03-03 |
| JPH0620143B2 true JPH0620143B2 (ja) | 1994-03-16 |
Family
ID=15800611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59164824A Expired - Fee Related JPH0620143B2 (ja) | 1984-08-08 | 1984-08-08 | トンネル注入型静電誘導トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620143B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
-
1984
- 1984-08-08 JP JP59164824A patent/JPH0620143B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 昭和５０年電気四学会連合大会講演論文集第５３７〜５４０頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6143479A (ja) | 1986-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484207A (en) | Static induction transistor and semiconductor integrated circuit using hetero-junction | |
| US4866490A (en) | Field effect device maintaining a high speed operation in a high voltage operation | |
| JPS58178572A (ja) | 移動度変調形電界効果トランジスタ | |
| US5041882A (en) | Heterojunction bipolar transistor | |
| US4712122A (en) | Heterojunction gate ballistic JFET with channel thinner than Debye length | |
| US3374407A (en) | Field-effect transistor with gate-insulator variations to achieve remote cutoff characteristic | |
| US5986291A (en) | Field effect devices | |
| US3374406A (en) | Insulated-gate field-effect transistor | |
| US3355637A (en) | Insulated-gate field effect triode with an insulator having the same atomic spacing as the channel | |
| JPS589371A (ja) | トランジスタ | |
| US4870469A (en) | Tunnel injection type static transistor and its integrated circuit | |
| US5206524A (en) | Heterostructure bipolar transistor | |
| US4785340A (en) | Semiconductor device having doping multilayer structure | |
| JP2587722B2 (ja) | トンネル注入型静電誘導トランジスタ | |
| JPH0620143B2 (ja) | トンネル注入型静電誘導トランジスタ | |
| JP2863793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0614551B2 (ja) | 熱電子放射型静電誘導トランジスタ | |
| JP2589062B2 (ja) | 熱電子放射型静電誘導サイリスタ | |
| JP2723901B2 (ja) | 半導体装置及びその応用回路 | |
| US4994882A (en) | Semiconductor device and method | |
| KR910006751B1 (ko) | 반도체 집적회로장치 및 그의 제조방법 | |
| JPH02123742A (ja) | ヘテロ構造バイポーラトランジスタ | |
| JP2541240B2 (ja) | 半導体装置 | |
| JPH0131314B2 (ja) | ||
| JP2514948B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |