[go: up one dir, main page]

DE3135815A1 - "verfahren zur herstellung integrierter schaltungen" - Google Patents

"verfahren zur herstellung integrierter schaltungen"

Info

Publication number
DE3135815A1
DE3135815A1 DE19813135815 DE3135815A DE3135815A1 DE 3135815 A1 DE3135815 A1 DE 3135815A1 DE 19813135815 DE19813135815 DE 19813135815 DE 3135815 A DE3135815 A DE 3135815A DE 3135815 A1 DE3135815 A1 DE 3135815A1
Authority
DE
Germany
Prior art keywords
layer
silicon
substrate
silicon dioxide
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19813135815
Other languages
English (en)
Inventor
Mario 12019 Ballston Lake N.Y. Ghezzo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3135815A1 publication Critical patent/DE3135815A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/086—Isolated zones
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/954—Making oxide-nitride-oxide device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

Verfahren zur Herstellung integrierter Schaltungen
Die Erfindung bezieht sich allgemein auf ein Verfahren zur Herstellung integrierter Schaltungen und insbesondere zur Bildung einer dicken Schicht aus an einen oberflächennahen Bereich des Substrats angrenzendem Siliciumdioxid auf einem Siliciumsubstrat.
Integrierte Schaltungen umfassen eine Vielzahl aktiver, auf einem gewöhnlichen Siliciumsubstrat dielektrisch isolierter Komponenten. Bei der Herstellung solcher Schaltungen werden die aktiven Bereiche des Silicxumsubstrats, auf dem die aktiven Komponenten gebildet vrerden, durch eine dünne Schicht aus Siliciumdioxid maskiert, auf der eine dicke Schicht aus Siliciumnitrid gebildet wird. Die dicke Schicht aus Siliciumnitrid, bemustert, um einen erhaltenen Teil zu liefern, dient als Maske zum Ätzen freier Teile der Schicht aus Siliciumdioxid, zum Ätzen von Ausnehmungen in dem den aktiven Bereich umgebenden Siliciumsubstrat und zur nachfolgenden Oxidation des Siliciums in den Ausnehmungen zur Bildung eines Feldoxids, das die dielektrische Isolierung liefert. Die dünne Schicht aus Siliciumdioxid, die den aktiven Bereich des Substrats bedeckt, wird geschaffen, um die mangelnde Anpassung der Wärmeausdehnung zwischen dem Siliciumsubstrat und der Siliciumnitrid-Maskierungsschicht während der Ver-
arbeitung "zu puffern".
Bei der Oxidation verursacht der Durchgang von Sauerstoff seitlich durch die dünne Oxidschicht das Oxidwachstum in die äußeren Teile der Oberfläche eines jeden aktiven Bereichs und liefert seitliche VorSprünge aus Oxid, die auf dem Fachgebiet als "Vogelschnabel"-Bildungen bezeichnet werden. Die "Vogelschnabel-"Bildung erfolgt sogar,, wenn die Siliciumnitridschicht dick genug gemacht wird, um dem Biegen zu widerstehen. Die "Vogelschnabel"-Bildung stellt einen Übergangsbereich aus Siliciumdioxid zwischen der Kante eines aktiven Bereichs verringerter Oberflächenabmessungen zur Kante des Feldoxidbereichs dar. Mit einer "Vogelschnabel"-Bildung erfolgt auch eine Krümmung der Oberfläche des aktiven Bereichs·. So führt, die "Vogelschnabel"-Bildung nicht nur zu einer Kantenverschiebung des aktiven Bereichs, sondern auch zu einer erheblichen Herabsetzung der brauchbaren Oberfläche des .Substrats für die Herstellung von aktiven Komponenten darauf.
Bei der Durchführung des erfindungsgemäßen Verfahrens gemäß einer Ausführungsform wird ein Substrat aus Halbleiter-Material eines Leitfähigkeitstyps mit einer Hauptoberfläche vorgelegt.· Eine erste dünne Schicht aus Siliciumnitrid wird auf der Hauptoberfläche gebildet. Eine zweite dünne Schicht aus Silicumdioxid wird auf der dünnen Schicht aus Siliciumnitrid gebildet. Eine dritte dicke Schicht aus Siliciumnitrid wird auf der zweiten dünnen Schicht aus Siliciumdioxid gebildet. Die dritte Schicht aus Siliciumnitrid wird bemustert, um einen erhaltenen, deckend über einem aktiven Bereich des Substrats nahe der Hauptoberfläche liegenden Teil zu bilden. Die bemusterte dritte Schicht aus Siliciumnitrid wird zur Bemusterung der zweiten Schicht aus Siliciumdioxid verwendet, um einen erhaltenen, deckend über dem aktiven Bereich liegenden Teil zu bilden. Die bemusterte zweite Schicht aus Siliciumdioxid wird zum Bemustern der ersten Schicht aus
Siliciumnitrid zur Bildung eines erhaltenen, deckend über dein aktiven Bereich liegenden Teils verwendet, um dadurch die Hauptoberfläche des an denaktiven Bereich angrenzenden Substrats frei»-zu-legen. Der freigelegte Teil der Hauptoberfläche des Siliciumsubstrats wird dann geätzt, um eine an den aktiven Bereich angrenzende Ausnehmung zu bilden. Das Sub- ■ strat wird dann in einer oxidierenden Atmosphäre auf eine Temperatur so lange erhitzt, daß das an den aktiven Bereich angrenzende Siliciumhalbleiter-Material. in Siliciumdioxid umgewandelt wird. Die über dem aktiven Bereich liegenden erhaltenen Teile der ersten, zweiten und dritten Schicht werden dann entfernt.
Die Erfindung ist am besten unter Bezugnahme auf die folgende Beschreibung im Zusammenhang miL· den Figuren verständlich; von diesen ist
Fig. 1 eine Draufsicht eines Verbundkörpers, der einen Teil einer integrierten Schaltung darstellt, ein Siliciumsubstrat zeigend, auf dem ein einzelner aktiver, von einer Isolierschicht aus dickem Siliciumdioxid umgebener Bereich gebildet ist;
Fig. 2 eine Schnittansicnt des Abschnitts des Substrats der Fig. 1 entlang der Schnittlinie 2-2; und
die Figuren 3A-3D zeigen Querschnitte von Strukturen, die aufeinanderfolgende Schritte bei einem Verfahren zur Herstellung der Verbundstruktur der Fig. 1 gemäß der Erfindung verkörpern.
In den Figuren 1 und 2 ist ein Verbundkörper 10 gezeigt, der einen Abschnitt einer integrierten, erfindungsgemäß hergestellten Schaltung darstellt. Der Verbundkörper 10 umfaßt ein Substrat 11 mit einer Hauptoberfläche, in der ein aktiver Bereich 13 vorgesehen ist, umgeben von einer dicken
Schicht aus Siliciumdioxid 14. Aktive Komponenten oder Einrichtungen, wie Feldeffekt-Transistoren (nicht dargestellt), werden im aktiven Bereich gebildet und von anderen solchen aktiven, auf dem Substrat gebildeten Komponenten durch die Siliciumdioxidschicht isoliert.
Ein Verfahren zur Herstellung der Verbundstruktur der Figuren 1 und 2 gemäß der Erfindung wird nun in Verbindung mit den Figuren 3A-3D beschrieben. Mit Elementen der Figuren 1 und 2 identische Elemente der Figuren 3A-3D sind identisch bezeichnet. Ein Substrat 11 aus Siliciumhalbleiter-Material mit einem spezifischen Widerstand von 10 Ohm cm und n-Leitfähigkeit mit einer Hauptoberfläche 12 parallel zu einer (100) Kriställebene wird vorgelegt. Eine erste Schicht 15 aus Siliciumnitrid von etwa 10 nm (etwa 100 A) Dicke wird auf der Hauptoberfläche 12 nach auf dem Fachgebiet gut bekannten Techniken, z.B. durch chemische Dampfabscheidung, gebildet, wie in Fig. 3A gezeigt. Bei diesem Verfahren werden Dämpfe von Silan und Ammoniak im Volumenverhältnis von 1:200 in einem Wasserstoffträger bei einer Temperatur von 1000 0C und- für 60 s verwendet, um eine Schicht aus Siliciumnitrid von etwa 10 nm (etwa 100 A) Dicke zu bilden. Nach dem Kühlen auf etwa 25 0C wird eine zweite Schicht 16- aus Siliciumdioxid' von etwa 30 nm (etwa 300 A) Dicke auf der dünnen Schicht aus Siliciumnitrid durch chemische Dampfabscheidung gebildet, z.B. durch Verwendung von Silan und Distickstoffmonoxid in einem Wasserstoffträger bei einer Temperatur von •etwa 1000 0C für etwa 3 min. Nach dem Kühlen auf
etwa 25 0C wird eine dritte Schicht aus Siliciumnitrid auf der Oberfläche der zweiten Schicht aus Siliciumdioxid durch chemische Dampfabscheidung abgeschieden. Bei diesem Verfahren werden Dämpfe von Silan und Ammoniak im Volumenverhältnis von 1:200 bei einer Temperatur von 1000 0C und für 10 min verwendet, um eine Schicht aus Siliciumnitrid von etwa 100 nm (etwa 1000 A) Dicke zu bilden. Die Schicht aus Silicium-
nitrid wird dann bemustert, wozu auf dem Fachgebiet gut bekannte photolithographische Maskierungs- und Plasmaätz-Techniken herangezogen werden, um einen erhaltenen Teil 19 zu liefern, der deckend über dem aktiven Bereich 13 des Substrats liegt. Die Breite des aktiven Bereichs 13 kann bis herab zu etwa 1 \xm sein. Ein geeigneter Photoresist, wie z.B. ein Azidresist AZ 1470 der Shipley Co., Newton, Mass., wird über der dritten Schicht aus Siliciumnitrid aufgebracht. Nach Belichten und Entwickeln des Photoresists zur Bildung eines erhaltenen Teils 18 darauf werden die freien Teile der Siliciumnitridschicht, die vom Photoresist nicht geschützt sind, unter Verwendung von Tetrafluorkohlenstoff mit 4 % Sauerstoff plasmageätzt, um den erhaltenen Teil 19 der Schicht 17 aus Siliciumnitrid zu liefern. Sodann wird die zweite dünne Schicht 16 aus Siliciumdioxid, vom erhaltenen Teil aus Siliciumnitrid unmaskiert, in gepufferter Fluorwasserstoffsäure geätzt, um einen erhaltenen Teil 20 deckend mit dem aktiven Bereich 13 zu liefern. Danach wird die erste Schicht 15 aus Siliciumnitrid, von dem erhaltenen Teil der zweiten Schicht aus Siliciumdioxid nicht maskiert, unter Anwendung der Plasmaätztechnik geätzt, wie sie oben für das Ätzen der dritten Schicht aus Siliciumnitrid beschrieben wurde, um einen erhaltenen Teil 21 deckend mit dem aktiven Bereich 13 zu liefern und die Oberfläche 12 des Substrats freizulegen. Der Oberflächenteil des Substrats, der unter den unmaskierten Teilen der dünnen Schicht aus Siliciumdioxid liegt, wird dann anisotrop mit Tetrachlorkohlenstoffdämpfen bis zu einer vorbestimmten Tiefe plasmageätzt, wie in Fig. 3B gezeigt» Die A'tztiefe des Siliciumsubstrats wird, so gewählt, daß anschließendes erneutes Wachstum von Siliciumdioxid in den Ausnehmungen oder ausgeätzten Teilen des Substrats dick genug ist, um eine mit der Oberfläche des aktiven Bereichs praktisch coplanare Oberfläche zu liefern. Um dies zu erreichen, wird die Ätztiefe auf etwa 57% der sich ergebenden Dicke der di'cken Schicht 14 aus Siliciumdioxid angesetzt. Nach dem Entfernen des■bemusterten Photo-
resists 18 mit Hilfe eines geeigneten Photoresist-Entferners wird das Substrat in einer oxidierenden Atmosphäre auf eine Temperatur lange genug erhitzt, um das den aktiven Bereich 13 umgebende Silicium, d.h. in den ausgeätzten Teilen, in eine dicke Schicht 14 aus Siliciumdioxid umzuwandeln, prak-Lisch coplanar mit der Oberfläche des aktiven Bereichs 13, wie in Fig. 3C gezeigt. Darauf werden der erhaltene Teil 19 der dritten Schicht aus Siliciumnitrid, der darunter liegende erhaltene Teil der zweiten Schicht 20 aus Siliciumdioxid und der darunter liegende erhaltene Teil 21 der ersten Schicht aus Siliciumnitrid mit geeigneten Ätzmitteln entfernt, z.B. mit heißer Phosphorsäure für Siliciumnitrid und gepufferter Fluorwasserstoffsäure für Siliciumdioxid, um die in Fig. 3D gezeigte Struktur zu liefern. Besondere Vorteile der Struktur liegen darin, daß der Oberflächenteil des aktiven Bereichs 13 seine Größe und Anordnung auf der Hauptoberfläche im wesentlichen wie vor der Substratbearbeitung vorgesehen erhält, bei minimaler Schrumpfung durch die Substratbearbeitung zur Bildung der dielektrischen Isolierschicht 14 gemäß der Erfindung. Minimalhaltung der Bildung von "Vogel-* schnäbeln" ermöglicht auch die Erhaltung der Planarität des Oberflächenbereichs. An dieser Stelle des Verfahrens können leicht aktive Einrichtungen oder Komponenten, wie Feldeffekt-Transistoren, in den aktiven Bereichen nach auf dem Fachgebiet gut bekannten Arbeitsweisen gebildet werden.
Nun wird die Art und Weise, in der die Vorteile der anfallenden Struktur erzielt werden, beschrieben. Bei einer der herkömmlichen Techniken, wie oben erwähnt, wird eine Zweischichten-Maskierungsstruktur aus einer dicken Schicht aus Siliciumnitrid über einer dünnen Schicht aus Siliciumdioxid zum Maskieren des aktiven Bereichs des Siliciumsubstrats während der Feldoxidation verwendet. Die Siliciumnitridschicht wird dick genug gemacht, um ein Biegen während der Feldoxidation minimal zu halten. Die Siliciumdioxidschicht wird nur dick genug gemacht, um die unterschiedliche Ausdeh-
nung des Siliciumsubstrats und der Siliciumnitridschicht einander anzupassen und die Bildung zu großer Spannung im Silicium sowie die Bildung zu großer Verschiebungen darin und letztlich ein Reißen zu verhindern. Während die oben be~ schriebene Zweischichtenstruktur die Größe der "Vogelschnabel"-Bildung verringert, ergibt sich eine beträchtliche Verringerung der Größe des aktiven Bereichs der Hauptoberfläche des Substrats und eine Kurvenbildung aufgrund der Tatsache, daß bei der Oxidation des Siliciumsubstrats zur Bildung des Feldoxids Sauerstoff durch die Siliciumdioxid-Maskierungsschicht zum aktiven Bereich dringt, und Siliciumdioxid mit Silicium in den Randteilen des aktiven Bereichs bildet und dadurch zur "Vogelschnabel"-Bildung beiträgt. Erfindungsgemäß bleiben die erwünschten Merkmale der Zweischichten-Maskierungsstruktur erhalten und das oben erwähnte unerwünschte Merkmal· wird beseitigt. Dies wird durch Schaffung einer Dreischichten-Maskierungsstruktur erreicht. Eine erste, sehr dünne Schicht aus Siliciumnitrid, z.B. etwa 10 ran (etwa TOO A) dick, liegt unmittelbar über und in Kontakt mit dem aktiven Bereich der Oberfläche des Siliciumsubstrats. Eine zweite dünne Schicht aus Siliciumdioxid von etwa 30 nm (etwa 300 A) Dicke liegt über der ersten dünnen Schicht aus Siliciumnitrid. Eine dritte Schicht aus Siliciumnitrid von etwa 80 nm (etwa 800 A) Dicke liegt über der zweiten dünnen Schicht aus Siliciumdioxid. Die erste dünne Schicht aus Siliciumnitrid dient als ausgezeichnete Sauerstoffmaske, die den Durchgang von Sauerstoff blockiert, der sich seitwärts durch die zweite dünne Schicht aus Siliciumdioxid bewegt, wodurch diese Quelle für zur "Vogelschriabel'1-Bildung beitragendem Sauerstoff beseitigt wird. Während die differenzielle Ausdehnung der ersten dünnen Schicht .aus Siliciumnitrid und des Siliciumsubstrats Spannungen an der Grenzfläche erzeugt, werden diese Spannungen durch Strukturverformunf der dünnen Siliciumnitridschicht ausgeglichen, bevor sie eine Größe erreichen, die zu unannehmbarer Schädigung der Oberfläche des aktiven Bereichs des Substrats führt. Die
Q ς. öl 5
dritte dicke Schicht aus Siliciumnitrid übt ihre übliche Funktion der Bildung einer Sauerstoffsperre während des Wachstums des Feldoxids (field oxide) aus und maskiert somit die normale Oxidation des Substrats im aktiven Bereich. Im Hinblick auf die Tatsache, daß die Siliciumdioxid-Bildung in den Randteilen des aktiven Bereichs verringert wird, entsteht auf der dritten dicken Siliciumnitridschicht weniger Biegekraft, und somit kann die Dicke dieser Schicht gegenüber der sonst erforderlichen Dicke verringert werden. Die zweite dünne Schicht aus Siliciumdioxid übt ihre erwünschte Funktion des Ausgleichs fehlender Übereinstimmung zwischen der Oberfläche des Siliciumsubstrats und der dicken Schicht aus Siliciumnitrid aus. Ein geeigneter Bereich für die Dicke der ersten Schicht ist etwa 10 bis etwa 15 nm (etwa 100 bis etwa 150 Ä). Ein geeigneter Bereich für die Dicke der zweiten Schicht ist etwa 20 bis etwa 40 nm (etwa 200 bis etwa 400 A). Ein geeigneter Bereich für die Dicke der dritten Schicht ist etwa 80 bis etwa 150 nm (etwa 800 bis 1500 Ä).
Während das durch die erhaltenen Teile 19, 20 und 21 der ersten Schicht, aus Siliciumnitrid, der zweiten Schicht aus Siliciumdioxid und der dritten Schicht aus Siliciumnitrid unmaskierte Siliciumsubstrat vor der Oxidation des Substrats zur Bildung von dickem Siliciumdioxid geätzt wurde, könnte dieser Schritt, wenn gewünscht, auch entfallen, mit dem Ergebnis, daß die Oberfläche des aktiven Bereichs und die äußere Oberfläche des dicken Oxids weniger eben wären.
4f
Leerseite

Claims (5)

  1. Patentansprüche
    Verfahren zur Herstellung einer dicken, an einen
    Bereich eines Substrats nahe der Hauptob.erflache angrenzenden Siliciumdioxidschicht in dem Substrat aus Siliciumhalbleiter-Material, gekennzeichnet durch
    Vorlegen des Substrats aus Siliciumhalbleiter-Material mit der Hauptoberfläche,
    Bilden einer ersten dünnen Schicht aus Siliciumnitrid
    auf der Hauptoberfläche,
    Bilden einer zweiten dünnen Schicht aus Siliciumdioxid auf der Schicht aus Siliciumnitrid,
    Bilder einer dritten dicken Schicht aus Siliciumnitrid auf der zweiten Schicht aus Siliciumdioxid,
    Bemustern der dritten Schicht aus Siliciumnitrid zur
    Herstellung eines erhaltenen, deckend über dem Bereich auf
    der Hauptoberfläche liegenden Teils,
    Bemustern der zweiten Schicht aus Siliciumdioxid zur Bildung eines erhaltenen, deckend über dem Bereich auf der Hauptoberfläche liegenden Teils,
    Bemustern der dritten Schicht aus Siliciumdioxid zur Bildung eines erhaltenen, deckend über dem Bereich auf der Hauptoberfl'äche liegenden Teils/ und
    Erhitzen des Substrats in einer oxidierenden Atmosphäre auf eine Temperatur so lange, daß das an den Bereich angrenzende Siliciumhalbleiter-Material in Siliciumdioxid umgewandelt wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht eine Dicke im Bereich von etwa 10 bis etwa 15 nm (etwa 100 bis etwa 150 A), die zweite Schicht eine Dicke im Bereich von etwa 20 bis etwa 40 nm (etwa 200 bis etwa 400 A) und die dritte Schicht eine Dicke im Bereich von etwa 80 bis etwa 150 nm (etwa 800 bis etwa 1500 A) hat.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Teil des Siliciumsubstrats, der durch Bemustern der ersten Schicht aus Siliciumnitrid frei_gelegt wird, zu einer ersten Tiefe geätzt wird, um darin eine an den Bereich angrenzende Ausnehmung vor dem. Erhitzen des Substrats in einer oxidierenden Atmosphäre zu bilden.
  4. 4. Verfahren nach einem der Ansprüche 1,2 oder 3, dadurch gekennzeichnet, daß die über dem Bereich liegenden erhaltenen Teile der ersten, zweiten und dritten Schicht entfernt werden.
  5. 5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die erste Tiefe etwa 57 % der Dicke der dicken Schicht aus Siliciumdioxid beträgt.
DE19813135815 1980-09-15 1981-09-10 "verfahren zur herstellung integrierter schaltungen" Withdrawn DE3135815A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/187,430 US4333964A (en) 1980-09-15 1980-09-15 Method of making integrated circuits

Publications (1)

Publication Number Publication Date
DE3135815A1 true DE3135815A1 (de) 1982-05-19

Family

ID=22688954

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813135815 Withdrawn DE3135815A1 (de) 1980-09-15 1981-09-10 "verfahren zur herstellung integrierter schaltungen"

Country Status (6)

Country Link
US (1) US4333964A (de)
JP (1) JPS5779650A (de)
DE (1) DE3135815A1 (de)
FR (1) FR2490401A1 (de)
GB (1) GB2083948A (de)
IT (1) IT1138545B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4361600A (en) * 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4398992A (en) * 1982-05-20 1983-08-16 Hewlett-Packard Company Defect free zero oxide encroachment process for semiconductor fabrication
JPS5965445A (ja) * 1982-10-05 1984-04-13 Matsushita Electronics Corp 半導体素子分離領域の形成方法
US4472459A (en) * 1983-10-24 1984-09-18 Rca Corporation Local oxidation of silicon substrate using LPCVD silicon nitride
US4544617A (en) * 1983-11-02 1985-10-01 Xerox Corporation Electrophotographic devices containing overcoated amorphous silicon compositions
US4613556A (en) * 1984-10-18 1986-09-23 Xerox Corporation Heterogeneous electrophotographic imaging members of amorphous silicon and silicon oxide
US4583281A (en) * 1985-03-13 1986-04-22 General Electric Company Method of making an integrated circuit
US4789560A (en) * 1986-01-08 1988-12-06 Advanced Micro Devices, Inc. Diffusion stop method for forming silicon oxide during the fabrication of IC devices
EP0450091A4 (en) * 1989-10-20 1993-12-22 Oki Electric Ind Co Ltd Method of producing semiconductor integrated circuit devices
DE69333722T2 (de) * 1993-05-31 2005-12-08 Stmicroelectronics S.R.L., Agrate Brianza Verfahren zur Verbesserung der Haftung zwischen Dielektrikschichten, an ihrer Grenzfläche, in der Herstellung von Halbleiterbauelementen
US5435888A (en) * 1993-12-06 1995-07-25 Sgs-Thomson Microelectronics, Inc. Enhanced planarization technique for an integrated circuit
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US6284584B1 (en) * 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
EP0720223B1 (de) * 1994-12-30 2003-03-26 STMicroelectronics S.r.l. Herstellungsverfahren für Halbleiteranordnung mit besserer Haftung zwischen dielektrischen Lagen
US5728614A (en) * 1996-09-25 1998-03-17 Vanguard International Semiconductor Corporation Method to improve the topography of a field oxide region
US6090686A (en) 1997-06-18 2000-07-18 Lucent Technologies, Inc. Locos isolation process using a layered pad nitride and dry field oxidation stack and semiconductor device employing the same
US6306727B1 (en) * 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
US6949448B2 (en) * 2003-04-01 2005-09-27 Taiwan Semiconductor Manufacturing Co., Ltd. Local oxidation of silicon (LOCOS) method employing graded oxidation mask
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
US7247570B2 (en) 2004-08-19 2007-07-24 Micron Technology, Inc. Silicon pillars for vertical transistors
US7285812B2 (en) * 2004-09-02 2007-10-23 Micron Technology, Inc. Vertical transistors
US7199419B2 (en) * 2004-12-13 2007-04-03 Micron Technology, Inc. Memory structure for reduced floating body effect
US7229895B2 (en) * 2005-01-14 2007-06-12 Micron Technology, Inc Memory array buried digit line
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9401363B2 (en) 2011-08-23 2016-07-26 Micron Technology, Inc. Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675314A (en) * 1970-03-12 1972-07-11 Alpha Ind Inc Method of producing semiconductor devices
DE2557079C2 (de) * 1975-12-18 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen einer Maskierungsschicht
US4110125A (en) * 1977-03-03 1978-08-29 International Business Machines Corporation Method for fabricating semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3329074A1 (de) * 1983-08-11 1985-02-28 Siemens AG, 1000 Berlin und 8000 München Verhinderung der oxidationsmitteldiffusion bei der herstellung von halbleiterschichtanordnungen

Also Published As

Publication number Publication date
US4333964A (en) 1982-06-08
JPS5779650A (en) 1982-05-18
IT1138545B (it) 1986-09-17
IT8123733A0 (it) 1981-09-02
GB2083948A (en) 1982-03-31
FR2490401A1 (fr) 1982-03-19

Similar Documents

Publication Publication Date Title
DE3135815A1 (de) "verfahren zur herstellung integrierter schaltungen"
DE3587617T2 (de) Verfahren zur herstellung von bipolaren halbleiteranordnungen.
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE3136009A1 (de) Verfahren zur herstellung integrierter schaltungen
DE69111731T2 (de) Verfahren zur Herstellung von Markierungen zum Alignieren von Marken.
EP0111086B1 (de) Verfahren zum Herstellen von Strukturen mit Abmessungen im Submikrometerbereich und die Anwendung dieses Verfahrens zur Herstellung einer tiefen dielektrischen Isolation mit Submikrometerbreite in einem Siliciumkörper
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE2213037A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen unter Verwendung von Trockenätzte chniken
DE3131746A1 (de) "verfahren zur herstellung einer halbleitereinheit"
DE4441706A1 (de) Verfahren zur Bildung einer Isolationsschicht für eine Halbleitervorrichtung
DE69017140T2 (de) Isolation für integrierte Schaltungsanordnung.
DE4446850C2 (de) Verfahren zur Herstellung eines Transistors für eine Halbleitervorrichtung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE3039622A1 (de) Leitende verbundstrukturen in integrierten schaltungen und verfahren zu ihrer herstellung
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE2703618C2 (de) Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises
DE2331393C2 (de) Verfahren zum gleichzeitigen Herstellen von Feldeffekttransistoren und ladungsgekoppelten Halbleitervorrichtungen
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen
EP1360143B1 (de) Verfahren zum erzeugen von oberflächenmikromechanikstrukturen und sensor
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen
DE4307580C2 (de) Verfahren zur lokalen Oxidation von Silicium unter Verwendung einer Ionen- und Diffusions-Sperrschicht
DE69227663T2 (de) Halbleitereinrichtung
EP1446829B1 (de) Photolithographisches verfahren zum ausbilden einer struktur in einem halbleitersubstrat

Legal Events

Date Code Title Description
OAV Publication of unexamined application with consent of applicant
8139 Disposal/non-payment of the annual fee