DE2703618C2 - Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises mit Isolierschicht-Feldeffekttransistoren, bei dem durch Diffusion sowohl Transistoren mit selbstausrichtendem als auch mit nicht selbstausrichtendem Gate sowie Zwischenverbindungen ausgebildet werden.

Aus der DE-OS 2311913 ist ein Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises bekannt, bei dem in einer unter Diffusion mit Selbstausrichtung hergestellten integrierten MOS-Schaltung mit hohem Integrationsgrad (MOS LSI) durch Diffusion ohne Selbstausrichtung, d. h, durch Ausbilden bestimmter Diffusionszonen, ein MOS-Transistor ausgebüdet wird. Hierdurch wird die Ausbildung einer Parallel-Gate-Matrixschaltung durch Ausführung zusätzlicher Verfahrensschritte bei einer durch Diffusion mit Selbstausrichtung gebildeten Serien-Gate-Matrixschaltung ermöglicht, wodurch sich allerdings auch die Anzahl der erforderlichen Maskenoperationen erhöht

Weiterhin ist-aus der US-PS 38 65 651 ein Verfahren bekannt, bei dem durch Ausbildung einer erforderlichen Anzahl von Vordiffusionszonen in bestimmten Bereichen eines Siliciumsubstrats eine Serien-Gate-Matrixschaltung durch Diffusion mit Selbstausrichtung erhalten wird

Diese Verfahren erfordern jedoch einerseits eine erhebliche Anzahl von Maskenoperationen und weisen andererseits den Nachteil auf, daß sich in der hierbei verwendeten isolierenden Oxidschicht Stufen bilden, die bei der späteren Metallisierung bzw. bei nachfolgenden Ätzschritten zu Brüchen im Metallisierungsmuster führen können, zumindest jedoch die Strombelastbarkeit durch Verringerung der Dicke des Metallisierungsmusters herabsetzen.

Aus der Zeitschrift »Philips Technische Rundschau 33« 1973/74, Nr. 11, Seiten 343 bis 347, ist ferner ein sogenanntes LOCMOS-Verfahren zur Herstellung komplementärer MOS-Schaltungen bekannt, bei dem zunächst ein N-dotiertes Siiiciumsubstrat mit einer eingeätzte Öffnungen aufweisenden Siliciumnitridschicht bedeckt wird, die als Maske für eine darauffolgende Oxidation des Siliciums in den eingeätzten Offnungen dient. Mittels Diffusion durch Fenster der Siliciumnitridschicht werden sodann P-Bereiche für N-Kanal-Transistoren hergestellt und nach Entfernung des Nitrids und Aufwachsen einer dünnen Oxidschicht eine polykristalline Siiicium-Oberflächenschicht aufgebracht, in die unter Verwendung einer Ätzmaske das Muster für die Steuerelektroden und deren Leiterbahnen eingeätzt wird. Anschließend erfolgt die Bildung der Source- und Drain-Elektroden für db P-Kanal-Transistoren in den verbliebenen N-Bereichen und für die N-Kanal-Transistoren in den gebildeten P-Bereichen durch jeweils entsprechende Eindiffusion. Daraufhin werden in einer abschließend aufgebrachten S1O2-Schicht unter Verwendung einer weiteren Maske Öffnungen für die Kontaktierung der Elektroden eingeätzt, woraufhin eine Aluminiumschicht aufgedampft wird, in der das Ausätzen des Leiterbahnmusters der Schaltung erfolgt. Das heißt, bei diesem Verfahren wird die eingangs auf das Siiiciumsubstrat aufgebrachte und als Maske zur selektiven Oxidation der Substrat-Oberfläche dienende Siliciumnitridschicht zwar gleichzeitig auch als Maske für die Eindiffusion von Störstellen zur Herstellung komplementärer MOS-Transistoren mit selbstausrichtendem Gate verwendet, jedoch sind weiterhin die üblichen Maskenoperationen zur Herstellung des Bauelements erforderlich.

Dies gilt gleichermaßen für ein aus der Zeitschrift »Philips Research Reports 26«, 1971, Seiten 166 bis 180, bekanntes sogenanntes LOCOS-Verfahren zur Herstel-

lung von integrierten Schaltkreisen aus MOS-Transistoren mit selbstausrichtendem Gate-Oxidbereich, das als Vorläufer des vorstehend genannten LOCMOS-Verfahrens anzusehen ist

Weiterhin ist aus der Zeitschrift »electronikpraxis« Nr. 3, 1970, Seiten 19 bis 24, ein als PLANOX-Prozeß bezeichnetes Verfahren bekannt, bei dem ebenfalls unter Verwendung der üblichen Maskenoperationen bei der Herstellung von integrierten MOS-Schaltungen ein selbstausrichtendes Aufwachsen des Gate-Oxids zwischen Source- und Drain-Bereich gewährleistet werden soll, wobei auch hier durch Siliciumnitrid-Maskierung eine Oxidation des Siliciums an bestimmten Stellen vermieden wird.

Darüber hinaus ist demgegenüber aus der Zeitschrift »Der Elektroniker«, Nr. 11/1974, Seiten EL 11 bis EL 17, ein Verfahren zur Herstellung von C-MOS-Bauelementen ohne Selbstausrichtung bekannt, d. h, ein Verfahren, bei dem zunächst in einem N-dotierten Siliciumsubstrat eine P-dotierte »Wanne« ausgebildet und sodann mit verschiedenen Masken Oxidationen, fotochemische öffnungen und nachfolgende Diffusionen der N- und P-dotierten Bereiche zur Bildung der Source-und Drain-Bereiche sowie zur Bildung von Widerständen, Schutzringen und dergleichen ausgeführt werden. Sodann wird ein neues Oxid aufgebracht, das anschließend von den Flächen sämtlicher aktiver Elemente entfernt wird, woraufhin wiederum ein nunmehr keine positiven Ladungsverunreinigungen mehr enthaltendes Oxid aufgebracht wird, in dem Kontakt-Anschlußfenster geöffnet werden. Eine anschließend aufgebrachte reine Aluminium-Metallisierung stellt das hier zunächst aus Aluminium bestehende Gate-Material und die Zwischenverbindungen dar, jedoch ist auch die Möglichkeit gegeben, P-dotierte Silicium-Gates anstelle der konventionellen Aluminium-Gates auszubilden. Auch hier muß somit die übliche Anzahl von Maskenoperationen durchgeführt werden.

Dem vorstehend, genannten Stand der Technik ist somit gemeinsam, daß er sich einerseits entweder auf ein Verfahren zur Herstellung von integrierten Halbleiterschaltkreisen aus Feldeffekttransistoren mit selbstausrichtendem Gate oder zur Herstellung von Transistorschaltungen ohne das Merkmal der Selbstausrichtung bezieht und andererseits eine unumgängliche Mindestanzahl von Masken bzw. Maskenoperationen erfordert Sollen nun gemäß diesem Stand der Technik integrierte Schaltungen aus Feldeffekttransistoren mit sowohl selbstausrichtendem als auch nicht selbstausrichtendem Gate hergestellt werden, erschweren die erforderlichen Maskenoperationen die Herstellung und gestalten sie insbesondere aufgrund der unumgänglichen engen Justierungstoleranzen recht aufwendig.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung integrierter Halbleiterschaltkreise aus Feldeffekttransistoren mit sowohl selbstausrichtendem als auch nicht selbstausrichtendem Gate zu schaffen, bei dem die Anzahl der erforderlichen Maskenoperationen möglichst gering ist.

Diese Aufgabe wird mit den im Kennzeichen des Patentanspruchs 1 angegebenen Mitteln gelöst.

Beim Stand der Technik wäre selbst bei Verwendung einer durch Synthese eines Musters für die Diffusion mit Selbstausrichtung und eines Musters für die Diffusion ohne Selbstausrichtung gebildeten Maske und Zusammenfassung der Aufbringung der Polysilicium-Gates für beide Transistorentypen zu jeweils einem einzigen Verfahrensschritt noch eine zusätzliche Maskenoperation zur Abdeckung der Transistoren ohne selbstausrichtendes Gate bei der Diffusion der Source- und Drain-Bereiche der Transistoren mit selbstausrichtendem Gate erforderlich, die beim Anmeldungsgegenstand im wesentlichen dadurch vermieden wird, daß eine Oxidationsschutzschicht auf t;ine auf dem Halbleitersubstrat ausgebildete dünne Oxidschicht aufgebracht wird. Die durch die Einsparung einer Maske in bezug auf Herstellungsvereinfachung, Verbesserung der ίο Masken-Justierungsgenauigkeit und Steigerung der Qualität bzw. Leistuqgsausbeute bei der Herstellung der Halbleiterschaltkreise erzielbaren Vorteile liegen auf der Hand.

Das erfindungsgemäße Verfahren eignet sich daher insbesondere zur Herstellung integrierter MOS-Schaltungen oder BBD-Schaltungen, bei denen eine hohe Maskeneinstellgenauigkeit in der Größenordnung von einigen μηι erforderlich ist Da ferner die in der isolierenden Oxidschicht unter dem Metallisierungsmuster ausgebildeten Stufen sehr klein sind, läßt sich das Auftreten von Brüchen oder Rissen bzw. einer Verringerung der Strombelastbarkeit des Metallisierungsmusters weitgehend verhindern.

In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung wiedergegeben.

Ausführungsbeispiele der Erfindung werden nachstehend unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigt

Fig. la eine schematische Draufsicht eines Teilbereichs eines bekannten hochintegrierten MOS-Schaltkreises,

Fig. Ib eine Schnittansicht entlang der Linie B-B gemäß F i g. 1 a,

F i g. 2 bis 9 Teilschnittansichten, die die Herstellungsschritte für einen hochintegrierten MOS-Schaltkreis gemäß dem erfindungsgemäßen Herstellungsverfahren veranschaulichen.

Die Fig. la und Ib zeigen eine Teildraufsicht bzw. eine Teilschnittansicht einer hochintegrierten MOS-Schaltung in vergrößertem Maßstab, in der mittels eines bekannten Verfahrens eine Parallel-Gate-Matrixschaltung ausgebildet ist. In den Fig. la und Ib bezeichnen die Bezugszeichen 21 bis 23 Diffusionszonen mit demjenigen eines Siliziumsubstrats 1 entgegengesetztem Leitungstyp, die vorher in dem Siliziumsubstrat ausgebildet sind. Die Bezugszeichen 24, 25 und 26 bezeichnen Gate-Elektrodenschichten, die unter rechtwinkligem Überkreuzen der Diffusionszonen 21 bis 23 ausgebildet sind, und die Bezugszeichen 27 bis 30 so bezeichnen Teilbereiche, die als Gates von MOS-Feldeffekttransistoren wirken, welche eine Parallel-Gate-Ma-. trixschaltung PGbilden. Beispielsweise ist ein MOS-FeIdeffekttransistor in einem Bereich 31 ausgebildet Die Bezugszeichen 32, 33 und 34 bezeichnen weitere Gate-Elektrodenschichten, die schraffierten Flächen 35, 36 und 37 bezeichnen Störstoff-Diffusionszonen zur Ausbildung von Transistoren mit selbstausrichtendem Gate, die Bezugszeichen 37 und 39 bezeichnen den Teilbereichen 27 bis 30 gleichartige Bereiche, die als όο Gates von MOS-Transistoren ohne Selbstausrichtung wirken, und die Bezugszeichen 40 bis 45 bezeichnen MOS-Feldeffekttransistoren mit selbstausrichtendem Gate. Bezugszeichen 52 bezeichnet eine Diffusionszone zur Bildung einer Serien-Gate-Matrixschaltung ohne Verwendung von Oberflächenelektroden.

Die F i g. 1 b ist ein entlang einer Linie B-B in F i g. 1 a gesehener Schnitt zur deutlichen Darstellung von MOS-Feldeffekttransistoren, die die bekannte Parallel-

Gate-Matrix bilden. Gemäß Fig. Ib sind Teilbereiche einer Siliziumoxidschicht 46, die die Oberfläche eines Siliziumsubstrats 1 bedeckt, in welchem die Diffusionszonen 21, 22 und 23 ausgebildet sind, zur Bildung von Öffnungen entfernt, an denen Gate-Oxidschichten 47,48 und 49 ausgebildet sind, auf denen die Gate-Elektrodenschicht 25 liegt. Im Bereich der Gate-Oxidschicht 49 wird während eines nachfolgenden Diffusionsvorgangs mit Selbstausrichtung ein MOS-Feldeffekttransistor 44 ausgebildet. Bei dem bekannten Verfahren kann eine Diffusionsmaske für den Selbstausrichtungsvorgang als Maskenschablone zur Ausbildung der Bereiche 27 bis 30, 38 und 39 verwendet werden, die als Gates für MOS-Feldeffekttransistoren ohne Selbstausrichtung wirken. Das heißt, sämtliche Verfahrensschritte außer der Vorausbüdung der Diffusionszonen 21, 22 und 23 können gemeinsam mit den Verfahrensschritten für den Selbstausrichtungsvorgang durchgeführt werden.*

Nachstehend wird nun das erfindungsgemäße Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises unter Bezugnahme auf die F i g. 2 bis 9 beschrieben, die die Herstellungsschritte bei einem Ausführungsbeispiel zeigen.

F i g. 2 ist eine Schnittansicht eines Siliziumsubstrats 121, über dem eine im weiteren Verlauf des Verfahrens als Oxidationsschutzschicht wirkenden Siliziumnitridschicht (S13N4) 122 ausgebildet ist. Zwischen das Siliziumsubstrat 121 und die Siliziumnitridschicht 122 kann zum Verbessern des Anhaftens der Siliziumnitridschicht 122 eine dünne Oxidschicht gebildet werden. Das Bezugszeichen 123 bezeichnet eine zu diesem Zweck gebildete dünne Oxidschicht

F i g. 3 ist eine Schnittansicht, bei der Teilbereiche der Siliziumnitridschicht 122 mittels eines Ätzverfahrens unter Verwendung eines Fotolacks oder von Siliziumoxid als Ätzmaske entfernt sind, während andere Teilbereiche nicht abgebaut sind. An den verbliebenen Teilbereichen werden aufeinanderfolgend eine Diffusion L ohne Selbstausrichtung (z. B. Diffusionsschicht 52 in F i g. 1) zur Ausbildung eines nachstehend noch näher beschriebenen Transistors Γι (ζ. B. des im Bereich 31 in F i g. 1 gebildeten Transistors) und einer als Zwischenverbindung zu verwendenden Diffusionsschicht, und eine Diffusion mit Selbstausrichtung zur Bildung eines Transistors T₂ (z. B. der in den Bereichen 40 bis 45 in F i g. 1 gebildeten Transistoren) und einer als Zwischenverbindung zu verwendenden Diffusionsschicht ausgeführt

F i g. 4 ist eine Schnittansicht des Halbleitersubstrats gemäß F i g. 3 nach einer Wärmebehandlung bei einer höheren Temperatur für eine lange Zeitdauer. Wie in Fig.4 gezeigt ist sind diejenigen Teilbereiche des Siliziumsubstrats, die nicht von der Siliziumnitridschicht 122 abgedeckt sind, sondern freiliegen, zur Bildung von SiOrZonen 124 oxidiert Die Siliziumnitridschicht 122 ist gleichfalls an ihrer Oberfläche oxidiert Wenn das Silizium zu SiO₂ oxidiert ist, hat sich sein Volumen annähernd verdoppelt Demgemäß ist eine Hälfte der SiOrZonen 124 oberhalb des Siliziumsubstrats 121 ausgebildet während die andere Hälfte in dem Siliziumsubstrat 121 ausgebildet ist Der Abstand von der oberen Fläche des Siliziumsubstrats 121 zu der oberen Fläche der Oxidschicht 124 (S1O2) ist somit im Vergleich zu der Stärke der SiOrSchicht 124 um den Faktor 2 verringert Ein derartiger örtlicher Oxidations-Vorgang ist beispielsweise in dem Artikel »Local Oxidation of Silicon and Its Application in Semiconductor Device Technology«, Philips Research Reports, Bd. 25,11970, Seiten 118 -132, beschrieben.

In Fig.5 sind die Siliziumnitridschicht 122 und die darunterliegende dünne Oxidschicht 123 an den Diffusionsbereichen ohne Selbstausrichtung entfernt und der Diffusionsvorgang zur Bildung von Diffusionszonen 125 bis 127 ausgeführt. In der Zeichnung bezeichnen die Bezugszeichen 125 eine Zwischenverbindungsdiffusionszone, 126 einen Drain-Bereich und 127 einen Source-Bereich.

In F i g. 6 sind die ganze auf dem Siliziumsubstrat 121 verbliebene Siliziumnitridschicht 122 und die darunterliegende dünne Oxidschicht 123 entfernt und das Halbleitersubstrat ist einem thermischen Oxidationsprozeß unterworfen, durch den eine Wärmeoxidationsschicht mit einer Stärke von einigen 10 nm bis 150 nm an den freigelegten Bereichen des Siliziums ausgebildet ist. Während dieses thermischen Oxidationsprozesses wird eine Oxidschicht 128 gebildet die als Gate-Oxidschicht wirkt

Nachfolgend wird eine Polysiliziumschicht mit einer Stärke von 200 nm bis 600 nm auf der gesamten Oberfläche ausgebildet und selektiv weggeätzt, wobei gewünschte Teilbereiche stehen bleiben. Unter Verwendung der Polysiliziumschicht als Maske wird sodann die Gate-Oxidschicht 128 zur Bildung von Fenstern 130 und 131 geätzt durch die Störstoffe eindiffundiert werden.

Fig.7 zeigt den Aufbau nach Abschluß des vorstehend beschriebenen Arbeitsvorgangs, wobei das Bezugszeichen 129 die Polysiliziumschicht bezeichnet.

Fig.8 zeigt den Aufbau nach Eindiffusion von Störstoffen über die in F i g. 7 gezeigten Fenster 130 und 131 zur Bildung von Diffusionszonen 132 und 133. Durch diese Diffusion werden der Source- und Drain-Bereich des Transistors mit selbstausrichtendem Gate und die Zwischenverbindungszone hierzu gebildet Da die im Zusammenhang mit F i g. 5 beschriebene Diffusionszone 125 ohne Selbstausrichtung vor der Ausbildung der Polysiliziumschicht 129 gebildet wird, die im Arbeitsvorgang nach F i g. 7 erfolgt kann die im Verfahrensschritt gemäß Fig.3 mit Selbstausrichtung gebildete Diffusionszone mit anderen nicht gezeigten Selbstausrichtungs-Diffusionszonen (d h-, Diffusionszonen zu beiden Seiten der Gate-Elektrodenschicht 26 in Fig. 1) verbunden werden, auch wenn zwischen den Selbstausrichtungs-Diffusionszonen die Polysiliziumschicht liegt

In Fig.9 ist auf der Oberfläche des Halbleitersubstrats durch einen Dampf-Schichtungsprozeß eine Oxidschicht 134 ausgebildet die an gewünschten Stellen Kontaktfenster aufweist Auf die Oxidschicht 134 wird eine Aluminiumschicht aufgebracht und durch Ätzen unter Verwendung eines Fotolacks eine Aluminiumschichtelektrode 135 ausgebildet auf die in der erforderlichen Weise eine isolierende Schutzschicht 136 aufgebracht wird, in der Schutzschicht 136 werden sodann Öffnungen für Drahtverbindungen ausgebildet Die auszuführenden Arbeitsvorgänge, die auf diejenigen für die in Fig.8 gezeigte Anordnung folgen, sind die gleichen, wie für ein herkömmliches Siliziumgate.

Die Fig.2 bis 9 zeigen, daß das vorstehend beschriebene Verfahren mit üblichen Mitteln durchgeführt werden kann. Die verwendeten Materialien sind nicht auf Silizium, Siliziumoxidschichten, Siliziumnitridschichten und Polysflizhimschichten beschränkt die bei dem vorstehend - beschriebenen Ausführungsbeispiel genannt sind. Anstelle der anhand Fig.3/4 erläuterten Verfahrensschritte, die dazu führen, daß eine Hälfte der Dicke der aufgewachsenen Oxidschicht oberhalb der Oberfläche des Siliziumsubstrats liegt ist es auch

möglich, die Siliziuinniiridschiclil zu entfernen und dann das Siliziumsubstrat im Bereich der Öffnungen der Siliziumnitridschicht abzubeizen und die Oxidschicht aufzuzüchten, bis deren Oberfläche das Niveau der nicht abgebeizten Subsiratflachc erreicht. ■>

Hierzu 4 Blatt Zeichnungen

Claims (3)

1 Patentansprüche:

1. Verfahren zur Herstellung eines integrierten Halbleiterschaltkreises mit Isolierschicht-Feldeffekttransistoren, bei dem durch Diffusion sowohl Transistoren mit selbstausrichtendem als auch mit nicht selbstausrichtendem Gate sowie Zwischenverbindungen ausgebildet werden, dadurch gekennzeichnet, daß eine auf eine auf einem Halbleitersubstrat gebildete dünne Oxidschicht aufgebrachte Oxidationsschutzschicht in einem Fotoätzvorgang unter Verwendung einer durch Synthese eines Musters für die Diffusion mit Selbstausrichtung und eines Musters für die Diffusion ohne Selbstausrichtung gebildeten Maske selektiv entfernt und anschließend eine Hochtemperatur-Wärmebehandlung zur thermischen Oxidation der von der Oxidationsschutzjchicht nicht bedeckten, freiliegenden Bereiche des Halbleitersubstrats durchgeführt wird, daß die Oxidationsschutzschicht von den für die Diffusion ohne Selbstausrichtung vorgesehenen Substratbereichen mit Ausnahme der den nicht selbstausrichtenden Transistor-Gates entsprechenden Zonen entfernt und sodann ein Diffusionsvorgang zur Ausbildung von Source- und Drain-Bereichen der Transistoren mit nicht selbstausrichtendem Gate und nicht selbstausrichtenden Verbindungszonen durchgeführt wird, daß die auf dem Substrat an den für die Diffusion mit Selbstausrichtung sowie für die Diffusion ohne Selbstausrichtung vorgesehenen Bereichen verbliebenen Teile der Oxidationsschutzschicht zum Freilegen des Halbleitersubstrats sämtlich entfernt werden und sodann eine Gate-Oxidschicht auf den freigelegten Substratbereichen gebildet wird, daß eine Gate-Elektrodenschicht auf der gesamten Substratoberfläche ausgebildet und sodann selektiv zur Festlegung der gewünschten Gate-Elektrodenbereiche entfernt wird und daß die Gate-Oxidschicht unter Verwendung der an den für die Diffusion mit Selbstausrichtung vorgesehenen Subütratbereichen befindlichen Gate-Elektrodenschichten als Maske selektiv entfernt und sodann ein Diffusionsvorgang zur Ausbildung von Source-und Drain-Bereichen der Transistoren mit selbslausrichtendem Gate und selbstausrichtenden Verbindungszonen durchgeführt wird, woraufhin in an sich bekannter Weise die Ausbildung von mit bestimmten Bereichen des erhaltenen integrierten Schaltkreises verbundenen Elektroden erfolgt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Oxidationsschutzschicht aus Siliciumnitrid besteht.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß vor dem thermischen Oxidationsvorgang diejenigen Teilbereiche der Oberfläche des Halbleitersubstrats, die nicht von der Oxidationsschutzschicht abgedeckt sind, auf eine vorbestimmte Tiefe abgetragen werden.