[go: up one dir, main page]

DE2557359A1 - Gegen datenverlust bei netzausfall gesicherter dynamischer speicher - Google Patents

Gegen datenverlust bei netzausfall gesicherter dynamischer speicher

Info

Publication number
DE2557359A1
DE2557359A1 DE19752557359 DE2557359A DE2557359A1 DE 2557359 A1 DE2557359 A1 DE 2557359A1 DE 19752557359 DE19752557359 DE 19752557359 DE 2557359 A DE2557359 A DE 2557359A DE 2557359 A1 DE2557359 A1 DE 2557359A1
Authority
DE
Germany
Prior art keywords
memory
storage
voltage
semiconductor body
vref
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752557359
Other languages
English (en)
Other versions
DE2557359C2 (de
Inventor
Joseph Juifu Chang
Richard Arthur Kenyon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2557359A1 publication Critical patent/DE2557359A1/de
Application granted granted Critical
Publication of DE2557359C2 publication Critical patent/DE2557359C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813—Combinations of field-effect devices and capacitor only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Memory System (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

Gegen Datenverlust bei Netzausfall gesicherterdynamischer Speicher
Die Erfindung betrifft ein Speichersystem mit in einem Halbleiterkörper ausgebildeten Speicherzellen, die je ein kapazitives Ladungsspeicherelement umfassen, das über ein in Reihe dazu angeordnetes und vom Potential einer ersten Auswahlleitung steuerbares Ladungsübertragungselement vom Feldeffekttyp mit einer zweiten Auswahlleitung verbindbar ist.
Bei den im Rahmen einer Datenverarbeitungsanlage eingesetzten Speichersystemen liegt im allgemeinen eine hierarchische Anordnung von verschiedenen, nach Kosten- und Leistungsgesichtspunkten ausgewählten Speichertypen vor. Kleine, d.h. mit relativ geringem Fassungsvermögen ausgestattete, jedoch sehr schnelle Halbleiterspeicher werden normalerweise als Arbeitsspeicher eingesetzt, zu denen der Zugriff direkt von der Zentraleinheit des Rechners erfolgt. Die außerordentliche Schnelligkeit solcher Speicher muß dabei mit beträchtlichen Kosten pro Bit gespeicherter Information erkauft werden. Hinsichtlich des Fassungsvermögens größer ausgelegte, jedoch langsamere und weniger teure Halbleiterspeicher und/oder magnetische Speichermedien bilden in einer solchen Hierarchie meist eine Art Zwischenstufe, während relativ langsame, aber bezogen auf die Kosten für ein Speicherbit sehr billige bewegte magnetische Speicher, wie z.B. Magnetplatten
609828/0593
ORIGINAL INSPECTED
2557353
und -bänder, als ausgesprochene Massenspeicher (Hintergrundspeicher) zur Anwendung gelangen.
Mit fortschreitender Entwicklung relativ billiger, hochleistungsfähiger Halbleiter-Speichereinheiten wurde es für die mit der Entwicklung von Speichersystemen auf der Grundlager solcher Speichereinheiten befaßten Kreise zunehmend attraktiver, die Anwendung solcher Halbleiterspeicher für ein im Rahmen der oben beschriebenen Hierarchie größeres Feld zu versuchen. Bei dem in der US-PS 3 387 286 beschriebenen Feldeffekttransistor-Speicher wird für eine Speicherzelle lediglich ein einzelner FET sowie ein Speicherkondensator benötigt. Aspekte des Leistungsbedarfs, der Kosten pro Bit sowie der Schaltgeschwindigkeit lassen diese Speicher nahezu ideal für billige Massenspeicher-Anwendungen erscheinen. Diese Ein-FET-Speicherzelle hat jedoch mit vielen Halbleiter-Speicherzellen gemeinsam, daß die Daten in nicht-permanenter Form gespeichert werden, d.h., daß zur Aufrechterhaltung der Speicherinformation eine konstante äußere Leistungszufuhr und damit eine dauernde Betriebsspannungsversorgung erforderlich ist. Magnetische Speichermedien, die hinsichtlich Massenspeicheranwendungen mit solchen Halbleiterspeichern konkurrieren, sind dagegen in der Regel permanente Speicher, die keine dauernde äußere Energiezufuhr benötigen. Aus diesem Grund zögern die Systemfachleute und Anwender, derartige permanente magnetische Speichermedien durch Halbleiterspeicher mit flüchtiger, d.h. von dauernder äußerer Energiezufuhr abhängiger Speicherung zu ersetzen.
Zwar sind auch Halbleiterspeicher mit permanenten Speichereigenschaften im oben erläuterten Sinne bekannt, sie eignen sich jedoch nicht für den Einsatz in Hauptspeichern. So sind Transistorstrukturen bekannt, die aus einer Schichtenfolge Metall-Fangschicht-Oxid-Halbleiter (MXOS) bestehen und bei denen unterschiedliche Schwellenspannungswerte eingestellt werden können. Bei diesen Transistoren fehlt jedoch die für Speicheranwendungen der besagten Art erforderliche hohe Schaltgeschwin-
Bu 973 on 6098 28/0593
digkeit. Darüber hinaus erfordern diese Bauelemente zum Einstellen der jeweiligen Schwellenspannung, daß hohe Spannungen auf dem Halbleiterplättchen, in dem diese Bauelemente ausgebildet sind, zugeführt und geschaltet werden. Die daraus resultierenden Anforderungen an den Herstellungsprozeß bedeuten erhebliche Probleme.
Bekannte Lösungen des Problems, in dynamischer Form gespeicherte Daten in Halbleiterspeiehern auch bei einem Netzausfall gegen Verlust zu sichern, sehen z.B. den Einsatz einer Notbatterie zur Sicherung der fortlaufenden Leistungszufuhr vor, vgl. US-PS 3 562 555. Die Möglichkeit, Netzausfälle durch Batterieeinsatz zu überbrücken, ist jedoch auf relativ kurze Ausfallzeiten beschränkt und kann sich dann als schwierig erweisen, wenn der Speicher nicht mit einem kompletten System verbunden istf wie das beispielsweise beim Transport und Ablagern von Speichereinheiten der Fall sein kann.
Andere Lösungen des genannten Problems, bei denen eine Kombination der permanenten MXOS-Technologie mit einer dynamischen Speicherzelle vorliegt, finden sich in den US-Patentschriften 3 761 901, 3 771 148 und 3 774 177. Dort wird vorgeschlagen, daß ein MXOS-Element an die Stelle eines der FET-Steuerelemente in einer konventionellen dynamischen Speicherzelle tritt. Die US-PS 3 771 148 gibt beispielsweise die Lehre, den einzelnen j FET in der Speicherzelle nach der US-PS 3 387 286 durch ein mit variabler Schwelle ausgestattetes MXOS-Transistorelement zu ersetzen. Obwohl diese bekannten Maßnahmen einige der mit dem Einsatz von Notbatterien verbundene Probleme lösen und insbesondere : auch längerfristige Ausfälle überbrücken können, da nach dem Umsetzen der Speicherinformation in permanente Speicherzustände keine weitere Leistungszufuhr erforderlich ist, bleiben jedoch j all die übrigen mit derartigen MXOS-Elementen verbundenen Ver- i
fahrensprobleme bestehen. Insbesondere erfordern alle diese j Techniken, daß die normalen logischen Halbleiterschaltkreise, ; sowohl die normalen, relativ niedrigen Betriebsspannungen der
BU 973 011
60 9 8 28/0593
2557353
dynamischen Speicher als auch die hohen Umschaltspannungen der Permanent-Elemente führen. Um ein solches System aufzubauen, sind demnach besondere Schaltkreiselemente und Isolationsmaßnahmen erforderlich. Darüber hinaus wird die Maßnahme zur Übertragung der anfänglich als Kondensatorladung gespeicherten Daten auf die Permanent-Speicherlemente in dem Maße uneffizienter, in dem die Größe der Speicheranordnung und die Kapazität der Bitleitungen zunehmen. Da weiterhin das nicht-permanente übertragungselement an eine Bitleitung angeschlossen ist und zum Einschreiben des permanenten Speicherzustandes leitend gemacht werden muß, kann zur Aufrechterhaltung einer wirksamen Isolation zwischen verschiedenen, mit derselben Bitleitung verbundenen Wortleitungen lediglich eine einzige Wortleitung in einem Zeitabschnitt umgespeichert werden. Dadurch wird die Zeit zwischen der Entdeckung eines Netzausfalls und dem Abschluß der Umspeicherung infolge der zusätzlichen Anzahl benötigter Speieherzyklen beträchtlich verlängert.
Es ist Aufgabe der Erfindung, ein Speichersystem sowie ein Verfahren zu seinem Betrieb anzugeben, mit dem die in einem dynamischen Halbleiterspeicher mit wahlfreiem Zugriff nichtpermanent gespeicherten Daten relativ schnell, möglichst in etwa einem einzigen Speicherzyklus, in Speicherzustände umgesetzt werden können, die von äußerer Energiezufuhr nicht mehr bzw. nicht in dem Maße abhängig sind. Die zum Umsetzen der Speicherinformation in unterschiedliche Schwellwertzustände benötigten hohen Schreibpotentiale sollen dabei nicht über im Halbleiterkörper ausgebildete Feldeffekttransistoren geschaltet werden müssen.
Zur Lösung dieser Aufgaben sieht die Erfindung die im Patentanspruch 1 gekennzeichneten Maßnahmen vor. Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind in den Unteransprüchen bezeichnet. Zusammengefaßt sieht die Erfindung bei einer aus einem Ladungsübertragungselement und einem kapazitiven
BU 973 011
609828/0593
Speicherelement bestehenden Speicherzelle vor, daß das kapazitive Speicherelement zwischen dem Zustand eines hohen und niedrigen Schwellenwertes in Abhängigkeit von der im Kondensatorbereich gespeicherten Ladung umgeschaltet wird. Das Ladungs-übertragungselement, über das im Normalbetreib der Zugang zur Speicherzelle erfolgt, wird dabei benutzt, um die gespeicherte Ladung an dem jeweiligen Speicherplatz von den Bitleitungen zu isolieren, um in einem einzigen, etwas ausgedehnten Speicherzyklus die Umsetzung der Speieherinformation in von äußerer Energiezuführung unabhängige Schwellwertzustände zu bewerkstelligen. Nach der Wiederaufnahme der normalen Betriebsspannungsversorgung werden vorzugsweise die an den einzelnen Speicherplätzen gespeicherten Informationen kurzzeitig an anderer Stelle zwischengespeichert, um die kapazitiven Speicherelemente der genannten Art wieder auf ihren anfänglichen Zustand des niedrigen Schwellenwertes umzuschalten. Danach können die gespeicherten Daten endgültig in die Speicherplätze rückgespeichert werden.
Die Erfindung wird im folgenden anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 ein Schematisches Schaltbild des Speicher
systems nach der Erfindung, aus dem das Zusammenwirken der Speicherelemente und Steuereinrichtungen deutlich werden soll;
Fig. 2 einen Querschnitt durch eine integrierte
Schaltungsstruktur nach der Erfindung, aus der der physikalische Aufbau einer einzelnen Speicherzelle hervorgeht und
Fig. 3 verschiedene Spannungsverläufe zur Erläuterung
der Arbeitsweise des Speichersystems.
Bü 973 on 60982 8/0593
2557353
Eine aus einem einzelnen Element bestehende Speicherzelle nach dem bevorzugten Ausführungsbeispiel dieser Erfindung arbeitet in an sich bekannter Art. Eine umfassendere Beschreibung der Arbeitsweise einer derartigen Speicherzelle kann dem oben bereits erwähnten US-Patent 3 387 286 entnommen werden.
In Fig. 1 ist eine Speichereinheit 10 mit einem allgemein mit bezeichneten Datenverarbeitungssystem gekoppelt. Die Speichereinheit 10 enthält beispielsweise ein Feld von vier Ein-Element-Speicherzellen, die in Matrixform, d.h. in Spalten und Reihen, angeordnet sind. Jede Speicherzelle enthält einen MOS-Schalter bzw. ein übertragungselement Tn, von dessen stromführenden Anschlüssen einer mit einer Seite eines Speicherkondensators Cn mit variabler Schwelle verbunden ist. Obwohl aus Gründen der besseren Klarheit das übertragungselement sowie der Speicherkondensator schematisch als diskrete Elemente in Form eines MOSFET sowie eines Kondensators dargestellt sind, ist in Wirklichkeit bei dem bevorzugten Ausführungsbeispiel der Erfindung der mit dem Kondensator verbundene stromführende Anschluß des MOSFET ein gemeinsamer Spannungsknoten, was im Zusammenhang mit Fig. 2 noch näher erläutert werden wird. Mit der anderen Seite jedes Kondensators Cn ist eine normalerweise an eine Referenzspannung angeschlossene, mit SG bezeichnete Leitung verbunden. Die Steueroder Gate-Elektrode jedes öbertragungselements in einer gemeinsamen Zeile ist über eine mit W/L bezeichnete Wortleitung mit einem Wort-Decoder 14 verbunden, der konventionell aufgebaut sein und beispielsweise dynamische FET NOR-Verknüpfungsglieder verwenden kann. Der jeweils andere stromführende Anschluß jedes Übertragungselementes Tn in einer gemeinsamen Spalte ist an eine mit BL bezeichnete Bitleitung angeschlossen, die mit einem Leseverstärker und Bit-Treiber 16 verbunden ist. Für den Schaltungsaufbau eines derartigen Leseverstärkers sowie Bit-Treibers 16 kann auf die zahlreiche technische und Patentliteratur zu derartigen Schaltungen hingewiesen werden. Beispielsweise kann als Leseverstärker und Bit-Treiber eine Ladungsübertragungseinrichtung der im US-Patent 3 764 906 beschriebenen Art
BÜ973OU 609828/0593
Verwendung finden.
Die Steuerung der Speicheranordnung wird in erster Linie durch die mit 18 bezeichnete Speicher-Adreßsteuerung durchgeführt. Dieser Schaltungsblock enthält logische Verknüpfungsschaltungen sowie andere Hilfsschaltkreise, die zur Weiterleitung der Adreßsignale über die Sammelleitung 20 an den Wort-Decoder 14 und über die Sammelleitung 22 an den Leseverstärker/Bit-Treiber 16 sowie zur Zuführung entsprechender Zeitsteuersignale zur Ablaufsteuerung über die Leitungen 26 und 28 erforderlich sind. In einer solchen Speichereinheit 10 ist weiterhin ein Betriebsspannungsverteiler 30 vorgesehen, der die verschiedenen, für eine exakte Arbeitsweise der Speichereinheit erforderlichen Betriebsspannungen liefert und der normalerweise aus einer Anzahl von Spannungs-Sammelleitungen besteht. Im Falle eines Betriebsspannungs-Ausfalls auf der Ebene des Datenverarbeitungssystems würde normalerweise daraus eine Zerstörung bzw. ein Verlust der im Speicher gespeicherten Informationen bzw. Daten resultieren.
Das in Fig, 1 mit 12 bezeichnete Datenverarbeitungssystem umfaßt eine DV-Einheit 32, mit der ein schneller Speicher 34 geringeren Fassungsvermögens von bekannter Art verbunden ist. Die minimale Kapazität dieses Speichers 34 sollte groß genug sein, um zumindest die in einem einzigen Speicherfeld der Speichereinheit 10 gespeicherten Daten aufnehmen zu können, was noch genauer erläutert werden wird. Die Spannungsversorgung für das Datenverarbeitungssystem wird von einem konventionellen Betriebsspannungs-Aggregat 36 geleistet. Eine in Fig. 1 mit 38 bezeichnete Speicher-Schutzschaltung, wie sie z.B. in der US-PS 3 562 555 beschrieben ist, überwacht die von der Spannungsquelle 36 gelieferten Spannungen und besorgt die Leistungszufuhr bzw. die Zuführung der verschiedenen Referenzspannungen an die Speichereinheit 10. Mit der Entdeckung eines Fehlers oder einer Unterbrechung im Betriebsspannungsaggregat 36 ist in der Speicherschutzschaltung 38 noch ausreichend Restenergie, z.B. aus Batterien, einem kapazitiven Energiespeicher oder einem Schwungrad-Generator vorhanden, um die
Bü973011 609828/0593
2557353
dem Betriebsspannungsverteiler 30 im Speicherteil zugeführten Spannungen für eine so lange Zeit aufrechtzuerhalten, die ein Umspeichern der bis dahin nicht-permanent gespeicherten Daten in von Energiezufuhr unabhängiger, d.h. permanenter Weise gestattet. Die Speicherschutzschaltung 38 regelt darüber hinaus im normalen dynamischen Betriebsablauf des Speichers 10 das an die Leitung SG angelegte Referenzspotential und weist ebenfalls eine Umschaltmöglichkeit für den Fall eines Betriebsspannungsausfalls sowie die anschließende Rück-Umspeicherung in den dynamischen Betriebszustand auf, indem von äußerer Energiezufuhr unabhängige (nicht-flüchtige) Schreib- und Löschpotentiale an diese SG-Leitung angelegt werden. Bei der Wiederaufnahme des Normalbetriebs liefert dieser Schaltungsblock 38 schließlich über die Leitung 40 ein Steuersignal an die Torschaltung 42, die normalerweise eine in beiden Richtungen mögliche Datenübertragung bezüglich des schnellen kleinen Speichers 34 erlaubt. Bei einem Netzausfall sowie anschließender Wiederaufnahme des Normalbetriebes wird die Torschaltung 42 so gesteuert, daß dann Daten von der Speichereinheit 10 über den Inverter 44 geleitet werden, bevor es zu einer Abspeicherung im schnellen Kleinspeicher 34 kommt. Darauf wird noch näher eingegangen werden.
Unter Bezugnahme auf Fig. 2 werden nun die beiden erfindungsgemäßen Betriebsweisen der Speicherzelle, nämlich die von äußerer Energiezufuhr abhängige dynamische sowie die demgegenüber permanente Betriebsweise erläutert. Fig. 2 stellt dabei einen Querschnitt durch eine integrierte Schaltungsstruktur einer aus einem einzigen FET bestehenden Speicherzelle nach der Erfindung dar. In ihrem Aufbau und in ihrer Betriebsweise ist die Speicherzelle von Fig. 2 ähnlich zu der ladungsgekoppelten Ein-Element- :Speicherzelle im IBM Technical Disclosure Bulletin, Band 15, Nr. 5, September 1972, Seiten 1227 bis 1229.
!Ein Halbleitersubstrat 46 aus beispielsweise P-Typ Silicium weist
ein darin angeordnetes längliches N+ Diffusionsgebiet 48 auf, das der Bitleitung B/L in Fig. l entspricht. Seitlich beabstandet von
BU 973 on 609828/0593
diesem Diffusionsgebiet 28 erstreckt sich ein Kanal- oder Übertragungsgebiet 50. Die Oberfläche des Halbleitersubstrats 46 wird von einer zusammengesetzten dielektrischen Schicht 52 mit unterschiedlichen Dickenverhältnissen bedeckt, welche eine SiIiciumdioxidschlcht 54 und eine Siliciumnitridschicht 56 umfaßt. Eine leitfähige Übertragungselektrode 58 ist an eine Wortleitung W/L angeschlossen und über die etwa 600 S dicke Schicht 52 von der Oberfläche des Substrats 46 beabstandet. Der den Kanalbereich 50 überdeckende Anteil der dielektrischen Schicht 52 bildet zusammen mit der Übertragungs-Elektrode 58 eine PET-Struktur mit festem Schwellenwert und umfaßt jeweils 300 5? dicke Schichten aus Siliciumdioxid und Siliciumnitrid. Benachbart zur Elektrode 58 ist eine gemäß Fig. 1 mit der SG-Leitung verbundene Speicher-Gate-Elektrode 60 angeordnet, die in Verbindung mit dem darunterliegenden Bereich der Schicht 52 einen FET-Speicherkondensator mit variabler Schwellenspannung darstellt. Die dielektrische Schicht 52 unterhalb dieser Speicher-Gate-Elektrode 60 besteht aus einer etwa 30 £ dicken Siliciuradioxidschicht sowie einer etwa 300 S dicken Siliciumnitridschicht. Die mit 58 und 60 bezeichneten Elektroden sind voneinander durch eine Isolierschicht 62 getrennt, die vorzugsweise durch Oxydation der Übertragungs-Elektrode 58 hergestellt wird.
Man erkennt nun, daß die dielektrische Schichtstruktur unter dem Speicher-Gate 60 die bekannte MNOS-Struktur darstellt, die in verschiedenen, von äußerer Energiezufuhr unabhängigen Speicherelementen verwendet wird. Eine solche Struktur gestattet es, unter dem Einfluß einer an das Gate 60 angelegten Spannung die wirksame Schwellenspannung des darunterliegenden Substratgebietes zu modifizieren, je nachdem ob durch eine solche Spannungen Ladungen durch die dünne Siliciumdioxidschicht (zur Grenzfläche) tunneln konnten oder nicht. Weitere Details eines geeigneten Herstellungsprozesses für eine solche Struktur können der US-PS 3 811 076 der Anmelderin entnommen werden.
Bü 973 011 , _ _ ,
609828/0593
Unter normalen Betriebsbedingungen arbeitet die Speicherzelle in Fig. 2 als eine von äußerer Energiezufuhr abhängige Speicherzelle, wie das in dem oben erwähnten TDB-Artikel beschrieben ist. Dabei wird Ladung unter dem Speicher-Gate 60 in einer Potentialinulde 64 gespeichert, die gleichzeitig als Drain eines FET sowie als eine Seite eines Speicherkondensators wirkt. An das Gate 60 wird über die SG-Leitung ein positives Potential Vref angelegt, das ausreichend hoch zur Erzeugung der Potentialmulde 64 ist, jedoch nicht zur Änderung der Schwelle oder Flachbandspannung des Kondensators ausreicht. Die Speicherzelle wird in derselben Weise geschrieben, gelesen und aufgefrischt, wie das bei den obengenannten konventionellen Ein-FET-Speicherzellen der Fall ist.
Im Falle eines Netzausfalls wird das Übertragungs-Gate 58 auf 0 Volt gehalten, um das Bitleitungs-Diffusionsgebiet 48 von der Potentialmulde 64 zu isolieren. Das normalerweise feste Referenzpotential Vref wird auf den Wert des positiven Schreibpotentials +Vw angehoben, das erforderlich ist, um etwa in der Potentialmulde 64 vorhandene Minoritätsträger dazu zu veranlassen, durch die dünne Siliciumdioxidschicht 54 innerhalb der zusammengesetzten dielektrischen Schicht 52 hindurchzutunneln, um die Schwellenspannung des Kondensators zu ändern oder die Flachbandspannung an der Halbleiteroberfläche unter dem Speicher-Gate 60 aufzuladen. Der konkrete +Vw-Potentialwert hängt dabei von verschiedenen Faktoren ab, z.B. der gewünschten Ladungsspeicher-Charakteristik des Kondensators sowie der erwünschten Haltezeit. Ist an dem betrachteten Speicherknoten Ladung entsprechend einer nicht-permanent gespeicherten logischen "1" vorhanden, nimmt die Flachbandspannung zu, da ein ausreichend großes Potential an der dielektrischen Schicht unter dem Gate 60 anliegt, das den Tunneleffekt bewirkt. Ist jedoch entsprechend einer gespeicherten logischen "0" keine Ladung vorhanden, wird der überwiegende Teil des Feldes vom Speicher-Gate 60 über der Verarmungsschicht abfallen und die Flachbandspannung bzw. Schwelle verschiebt sich nicht. Die vorher nicht-permanent gespeicherten Daten werden dann
BU 973 on 609828/0B93
in der MNOS-Struktur ohne Notwendigkeit einer externen Leistungszufuhr gespeichert gehalten. Wenn dann der Nontialbetrieb wieder aufgenommen wird und die permanent gespeicherten Daten aus den Speicherzellen ausgelesen worden sind, was noch zu beschreiben sein wird, können alle Speicher-Kondensatoren in der Anordnung durch Anlegen des Potentials -Vw über die gemeinsame SG-Leitung an die Gate-Elektroden 6O in den ursprünglichen Zustand niedriger Schwelle rücküberführt werden.
Unter Bezugnahme auf die Fign. 1 und 3 wird im folgenden die Arbeitsweise des Speiehersystems nach der Erfindung näher beschrieben werden. Fig. 3 gibt ein typisches Impulsablaufprogramm für den Betrieb des Speichers wieder.
Wie für den Zeitabschnitt Tl gezeigt ist, können Daten in eine Speicherzelle in konventioneller Weise mittels eines Steuerimpulses auf einer Wortleitung und eines dazu koinzidenten Datenimpulses auf einer Bitleitung eingeschrieben werden. Eine logische "1" wird beispielsweise in Zelle 1 durch gleichzeitiges Beaufschlagen der Leitungen W/Ll und B/Ll eingeschrieben. Ein normaler (nicht-permanenter) Lesevorgang der Zelle 4 ist im Zeitabschnitt T2 gezeigt, indem an W/L2 ein entsprechender Auswahlimpuls anliegt und unter der Annahme einer gespeicherten logischen "1" in Zelle 4 auf der zugehörigen Bitleitung B/L2 ein entsprechender Spannungsimpuls auftritt. Im Normalbetrieb werden somit Daten in beiden Richtungen zwischen der Speichereinheit 10 und der DV-Einheit 32 und/oder dem schnellen Kleinspeicher 34 über die Torschaltung 42 ausgetauscht. Die Speicherschutz schaltung 38 liefert dabei die Referenzspannung Vref auf die gemeinsame SG-Leitung.
Bei einem Netzausfall wird die Speicherschutzschaltung 38 für einen kurzen Zeitabschnitt die normalen Betriebsspannungen für die Speichereinheit 10 aufrechterhalten. Während des Zeitabschnitts T3 erfolgen in der Speichereinheit 10 keine normalen Zugriffsvorgänge mehr; W/Ll und W/L2 werden auf 0 Volt gehalten,
BU 973 on 609828/0593
um jegliche Ladung auf den von den Bitleitungen isolierten Kondensatoren Cn aufrechtzuerhalten. Die Speicherschutzschaltung 38 hebt das Potential auf der SG-Leitung auf den Wert +Vw an und bewirkt damit, daß in dem Speicherfeld die Daten permanent eingeschrieben werden. Die Speichereinheit 10 hält nun die Daten zeitlich unbegrenzt ohne Notwendigkeit äußerer Energiezufuhr aufrecht.
Nach Beendigung des Netzausfalls wird das Potential des SG-Leitung wieder auf Vref gebracht und alle Bitleitungen werden hochgepulst, als wenn eine logische "1" in jede Speicherzelle des Speicherfeldes eingeschrieben werden sollte, wobei jeweils zu einem bestimmten Zeitabschnitt eine Wortleitung selektiert wird.
Wie in Fig. 3 für den Zeitabschnitt T4 gezeigt ist, wird in die Zellen 1 und 2 bei ausgewählter W/Ll-Leitung versucht, je eine logische "1" einzuschreiben. Während des Zeitabschnitts T5 werden die mit W/Ll zusammenhängenden Speicherzellen ausgelesen. Dadurch werden jedoch nur bei den Speieherkondensatoren mit geringer Schwellenspannung bzw, niedriger Flachbandspannung unter den Speicher-Gates Potentialmulden (VerarmungsZonenbereiche) aufgrund ihres früheren logischen "O"-Zustandes erzeugt, so daß die Leseverstärker den komplementären Wert der gespeicherten JDaten feststellen. Speicherkondensatoren mit anfänglich gespeicherter logischer "1" weisen dagegen den hohen Schwellenspannungswert auf; bei ihnen wird keine Potentialmulde erzeugt, wenn an die SG-Leitung die Referenzspannung angelegt wird. Beim Auslesen im Zeitabschnit T5 werden von diesen Speicherplätzen entsprechend logische "0"-Informationen festgestellt.
JDie Rück-Komplementierung erfolgt in der folgenden Weise. Mit Aufnahme des Normalbetriebs liefert die Speicherschutzschaltung 38 über die Leitung 40 ein entsprechendes Signal an die Torschaltung 42, die die von der Speichereinheit 10 gelesenen Daten über '^inen Inverter 44 leitet und somit die Daten in ihren ursprüngli-
BU 973 on 609828/0593'
2557353
chen Speicherzustand komplementiert. Die Daten werden dann zeitweilig in dem schnellen Kleinspeicher 34 abgespeichert, bis alle Wortleitungen eines Speicherfeldes ausgelesen sind, was in Fig. 3 mit den Zeitabschnitten T6 und T7 angedeutet ist. Es ist in diesem Zusammenhang festzustellen, daß zwar ein externer Speicher erforderlich ist, daß jedoch der Einsatz eines schnellen Kleinspeichers im Gegensatz zu einem großen langsamen Speichermediums, wie das etwa bei einem Batterie-Notbetrieb erforderlich ist, nicht nötig ist. Da für den Rückspeichervorgang der Daten in den nicht-permanenten Zustand die volle System-Betriebsspannungsversorgung vorliegt, kann auch jede Speichereinheit 10 sequentiell rückgespeichert werden. Bei anderen Systemen, die die vollständige Ausspeicherung der dynamisch gespeicherten Daten auf ein externes Medium mit Permanent-Eigenschaften erfordernf muß der gesamte nicht-permanente Datenbestand vor dem endgültigen Betriebsspannungsausfall übertragen werden, was eine viel größere externe Speicherkapazität voraussetzt.
Der zeitliche Ablauf des Umspeichervorgangs kann durch eine besondere, in der Speicher-Adreßsteuerung 18 enthaltene Logik bzw. durch ein entsprechendes Mikroprogramm in der DV-Einheit 32 gesteuert werden.
Nachdem alle Daten auf die geschilderte Weise aus dem Speicherfeld entnommen worden sind, wird über die Speicher-Schutzschaltung 38 während des Zeitabschnitts T8 das Potential -Vw an die gemeinsame SG- Leitung angelegt, wodurch alle der mit variabler Schwelle ausgelegten Kondensatoren wieder in ihren Zustand niedriger Schwelle überführt werden. Darauf werden dann die Daten wieder in ganz normaler Weise in die Speichereinheit eingelesen, um dort in dynamischer (d.h. von äußerer Energiezufuhr abhängiger) Weise gespeichert zu werden.
BU 973 on 609828/059 3
255735a
Es ist insbesondere darauf hinzuweisen, daß durch den Einsatz einer im Normalbetrieb auf einem festen Potential liegenden Versorgungsspannungsleitung, über die die Schreib- und Löschbedingungen für den Permanent-Speicherzustand bewirkt werden, die Auslegung der Speicherschalt und -steuerkreise nicht mehr an die für die Umspeicherung in permanenter Speicherform erforderlichen hohen Schreib- und Löschspannungen vorgenommen werden muß.
Obwohl die Erfindung im Rahmen des Ausführungsbeispiels anhand von N-Kanal MJXOS Ladungsübertragungsstrukturen erläutert worden ist, können gleichermaßen bei entsprechender Anpassung der Spannungswerte P-Kanal Elemente und andere von äußerer Energiezufuhr unabhängige Speieherstrukturen benutzt werden. Weiterhin ist zu bemerken, daß normalerweise mehrere Speichereinheiten eingesetzt werden, von denen jede wiederum aus mehreren Speicherfeldern bestehen kann.
BU 973 on 6098 28/059 3

Claims (8)

  1. PATENTANSPRÜCHE
    Speichersystem mit in einem Halbleiterkörper ausgebildeten Speicherzellen, die je ein kapazitives Ladungsspeicherelement umfassen, das über ein in Reihe dazu angeordnetes
    und vom Potential einer ersten Auswahlleitung steuerbares
    Ladungsübertragungselement vom Feldeffekttyp mit einer
    zweiten Auswahlleitung verbindbar ist, dadurch gekennzeichnet, daß die kapazitiven Speicherelemente (Cn) als
    an sich von sog. MNOS-Strukturen bekannte Elemente mit
    zwei unterschiedlich einstellbaren Schwellenwerten ausgebildet sind, die je mit einer von der Gate-Elektrode (58)
    des zugeordneten Ladungs-übertragungselementes (Tn) getrennten Speicher-Gate-Elektrode (60) ausgestattet sind,
    an die über eine allen Speicherelementen gemeinsame
    weitere Leitung (SG) eine umschaltbare in einer Speicherschutzschaltung (38) enthaltene Spannungsquelle angeschlossen ist, die im Normalbetrieb des Speichers eine feste
    Bezugsspannung (Vref) zum dynamischen Betrieb der Spei- , cherelemente bei niedrigem Schwellenwert und bei einem
    durch die Speicherschutzschaltung (38) festgestellten : Ausfall der normalen Betriebsspannungsversorgung für ; einen relativ kurzen Zeitabschnitt (T3 in Fig. 3) einen j gegenüber der Bezugsspannung (Vref) erhöhten Spannungs- j impuls (+Vw) zur selektiven Einstellung des von weiterer ί äußerer Energiezufuhr unabhängigen Zustandes des höheren I Schwellenwertes bei den Speicherelementen (Cn) abgibt, ι
    i bei denen entsprechend dem jeweiligen Speicherzustand ]
    eine elektrische Ladung gespeichert war, j
  2. 2. Speichersystem nach Anspruch 1, dadurch gekennzeichnet,
    daß die feste Bezugsspannung (Vref) zum dynamischen
    Betrieb der Speicherelemente gerade so hoch gewählt
    ist, daß im Halbleiterkörper unterhalb der Speicher-Gate-Elektroden (60) ein räumlich begrenztes Verarmungs-
    Bü 973 on 609828/0593
    gebiet bzw. eine Potentialmulde (64) gebildet wird, in dem je nach Speicherzustand Ladungsträger präsent sind oder nicht, daß diese Bezugsspannung (Vref) andererseits jedoch unter dem Wert bleibt, bei dem die etwa in der Potentialmulde (64) angesammelten Ladungen in die den Halbleiterkörper in diesem Bereich bedeckende dünne dielektrische Schicht, vorzugsweise Doppelschicht, tunneln können.
  3. 3. Speichersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der gegenüber der Bezugs- . spannung (Vref) erhöhte Spannungsimpuls (+Vw) so hoch gewählt ist, daß im Halbleiterkörper unter der Speicher-Gate-Elektrode befindliche Ladungsträger in die den Halbleiterkörper in diesem Bereich bedeckende dielektrische Schicht zur Umsetzung der Speicherinformation in unterschiedliche Schwellwertzustände übergehen können.
  4. 4. Speichersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mit den Speicherelementen verbindbare Abfühlschaltungen zur Feststellung des Vorliegens eines bestimmten Schwellwertzustandes sowie weitere Schaltungsmittel zur Rückumsetzung der in Form von Schwellwertzuständen gespeicherten Information vorgesehen sind.
  5. 5. Speichersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Rückumsetzung der Speicherinformation für alle Speicherzellen je ein normaler Schreib- und Lesevorgang durchgeführt wird, daß die so erhaltene Speicherinformation in einen Zwischenspeicher übertragen und währenddessen den Speicher-Gate-Elektroden ein gegenüber dder Bezugsspannung (Vref) erhöhter Löschimpuls (-Vw) von gegenüber der Erstumsetzung entgegengesetzter Polarität zugeführt wird, und daß anschließend
    Bü 973 on 609828/0593
    die Speicherinformation aus dem Zwischenspeicher, vorzugsweise über einen Inverter, in die jeweiligen Speicherzellen zurückgeschrieben wird.
  6. 6. Speichersystem nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper im Bereich unterhalb der Gate-Elektroden des jeweiligen Ladungsübertragungselementes sowie des Speicherelementes von einer isolierenden Doppelschicht, vorzugsweise einer Oxid/Nitridschicht bedeckt ist.
  7. 7. Speichersystem nach Anspruch 6, dadurch gekennzeichnet, daß die den Halbleiterkörper bedeckende Isolationsschicht unterhalb der Speicher-Gate-Elektroden von geringerer Dicke als unterhalb der Gate-Elektroden der Ladungstibertragungselernente und diese wiederum von geringerer Dicke als in den übrigen Bereichen ist.
  8. 8. Verfahren zum Betrieb eines gegen Datenverlust bei Netzausfall gesicherten Speichersystems nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß nach Feststellung des Ausfalls der normalen Betriebsspannungsversorgung in der durch an sich bekannte Verfahren gewährleisteten Übergangszeit mit noch verfügbarer Betriebsspannung für einen kurzen Zeitabschnitt die in Form von je nach Speicherzustand im Halbleiterkörper lokal begrenzt angesammelten Ladungen durch Zuführung eines kurzzeitigen Spannungsimpulses an die den Halbleiterkörper in diesen Bereichen bedeckende und von einer dielektrischen Schicht, insbesondere Doppe!schicht,getrennten Speicher-Gate-Elektroden in von äußerer Energiezufuhr unabhängigen Weise in die dielektrische Schicht, vorzugsweise in die Grenzschicht der Doppelschichten, eingebaut werden, daß nach Feststellung der Wiederkehr der normalen Betriebsspannungsversorgung die in Form von Schwellwertzuständen permanent gespeicherte Information in einen Hilfsspeicher ausgelesen, derweil
    Bü 973 on 609828/0593
    die hohen Schwellwertzustande gelöscht und anschließend die Speicherinformationen vom Hilfsspeicher in vorzugsweise invertierter Form wieder in den dynamischen Speicher umgeschrieben werden.
    BU 973 on 6 0 9 8 2 8/0593
    Leerseite
DE2557359A 1974-12-31 1975-12-19 Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem Expired DE2557359C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US537796A US3916390A (en) 1974-12-31 1974-12-31 Dynamic memory with non-volatile back-up mode

Publications (2)

Publication Number Publication Date
DE2557359A1 true DE2557359A1 (de) 1976-07-08
DE2557359C2 DE2557359C2 (de) 1983-05-05

Family

ID=24144125

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2557359A Expired DE2557359C2 (de) 1974-12-31 1975-12-19 Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem

Country Status (7)

Country Link
US (1) US3916390A (de)
JP (1) JPS5615071B2 (de)
CA (1) CA1038496A (de)
DE (1) DE2557359C2 (de)
FR (1) FR2296913A1 (de)
GB (1) GB1483029A (de)
IT (1) IT1051404B (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279630A (en) * 1975-12-25 1977-07-04 Toshiba Corp Data processing unit
US3986180A (en) * 1975-09-22 1976-10-12 International Business Machines Corporation Depletion mode field effect transistor memory system
US4094008A (en) * 1976-06-18 1978-06-06 Ncr Corporation Alterable capacitor memory array
US4091460A (en) * 1976-10-05 1978-05-23 The United States Of America As Represented By The Secretary Of The Air Force Quasi static, virtually nonvolatile random access memory cell
US4064492A (en) * 1976-10-05 1977-12-20 Schuermeyer Fritz L Virtually nonvolatile random access memory cell
GB1545169A (en) * 1977-09-22 1979-05-02 Burroughs Corp Data processor system including data-save controller for protection against loss of volatile memory information during power failure
JPS55138104A (en) * 1979-04-13 1980-10-28 Hitachi Ltd Engine controller
US4327410A (en) * 1980-03-26 1982-04-27 Ncr Corporation Processor auto-recovery system
US4363110A (en) * 1980-12-22 1982-12-07 International Business Machines Corp. Non-volatile dynamic RAM cell
DE3174858D1 (en) * 1980-12-25 1986-07-24 Fujitsu Ltd Nonvolatile semiconductor memory device
US4525800A (en) * 1981-06-01 1985-06-25 General Electric Co. Enhanced reliability data storage system with second memory for preserving time-dependent progressively updated data from destructive transient conditions
DE3123654A1 (de) * 1981-06-15 1983-01-20 Vdo Adolf Schindling Ag, 6000 Frankfurt Schaltungsanordnung zur speicherung eines mehrstelligen dekadischen zaehlwerts einer von einem fahrzeug zurueckgelegten wegstrecke
US4446535A (en) * 1981-12-31 1984-05-01 International Business Machines Corporation Non-inverting non-volatile dynamic RAM cell
US4471471A (en) * 1981-12-31 1984-09-11 International Business Machines Corporation Non-volatile RAM device
US4432072A (en) * 1981-12-31 1984-02-14 International Business Machines Corporation Non-volatile dynamic RAM cell
JPS59967A (ja) * 1983-06-03 1984-01-06 Hitachi Ltd 半導体不揮発性記憶装置
US4615020A (en) * 1983-12-06 1986-09-30 Advanced Micro Devices, Inc. Nonvolatile dynamic ram circuit
US4959774A (en) * 1984-07-06 1990-09-25 Ampex Corporation Shadow memory system for storing variable backup blocks in consecutive time periods
US4651307A (en) * 1984-11-01 1987-03-17 Motorola, Inc. Non-volatile memory storage system
US4742482A (en) * 1985-10-29 1988-05-03 Hayes Microcomputer Products, Inc. Modem controller
US4860228A (en) * 1987-02-24 1989-08-22 Motorola, Inc. Non-volatile memory incremental counting system
US4861976A (en) * 1988-06-06 1989-08-29 American Telephone And Telegraph Company, At&T Bell Laboratories Optical or opto-electronic device having a trapping layer in contact with a semiconductive layer
US4965828A (en) * 1989-04-05 1990-10-23 Quadri Corporation Non-volatile semiconductor memory with SCRAM hold cycle prior to SCRAM-to-E2 PROM backup transfer
JP2825135B2 (ja) * 1990-03-06 1998-11-18 富士通株式会社 半導体記憶装置及びその情報書込読出消去方法
US5544312A (en) * 1994-04-29 1996-08-06 Intel Corporation Method of detecting loss of power during block erasure and while writing sector data to a solid state disk
US5598367A (en) * 1995-06-07 1997-01-28 International Business Machines Corporation Trench EPROM
US6181630B1 (en) * 1999-02-23 2001-01-30 Genatek, Inc. Method of stabilizing data stored in volatile memory
US6473355B2 (en) 2000-12-01 2002-10-29 Genatek, Inc. Apparatus for using volatile memory for long-term storage
US6742140B2 (en) 2000-12-01 2004-05-25 Jason R. Caulkins Method for using volatile memory for long-term storage
KR100719178B1 (ko) * 2003-08-29 2007-05-17 주식회사 하이닉스반도체 비휘발성 디램의 구동방법
US8904098B2 (en) 2007-06-01 2014-12-02 Netlist, Inc. Redundant backup using non-volatile memory
US8874831B2 (en) 2007-06-01 2014-10-28 Netlist, Inc. Flash-DRAM hybrid memory module
US8301833B1 (en) 2007-06-01 2012-10-30 Netlist, Inc. Non-volatile memory module
US8074034B2 (en) * 2007-07-25 2011-12-06 Agiga Tech Inc. Hybrid nonvolatile ram
US8046546B2 (en) * 2007-07-25 2011-10-25 AGIGA Tech Variable partitioning in a hybrid memory subsystem
US7865679B2 (en) * 2007-07-25 2011-01-04 AgigA Tech Inc., 12700 Power interrupt recovery in a hybrid memory subsystem
US8154259B2 (en) * 2007-07-25 2012-04-10 Agiga Tech Inc. Capacitor save energy verification
US9842628B2 (en) * 2008-07-10 2017-12-12 Agiga Tech Inc. Capacitor enablement voltage level adjustment method and apparatus
US8479061B2 (en) * 2009-09-24 2013-07-02 AGIGA Tech Solid state memory cartridge with wear indication
US8468317B2 (en) 2011-06-07 2013-06-18 Agiga Tech Inc. Apparatus and method for improved data restore in a memory system
US10198350B2 (en) 2011-07-28 2019-02-05 Netlist, Inc. Memory module having volatile and non-volatile memory subsystems and method of operation
US10838646B2 (en) 2011-07-28 2020-11-17 Netlist, Inc. Method and apparatus for presearching stored data
US10380022B2 (en) 2011-07-28 2019-08-13 Netlist, Inc. Hybrid memory module and system and method of operating the same
US9214465B2 (en) 2012-07-24 2015-12-15 Flashsilicon Incorporation Structures and operational methods of non-volatile dynamic random access memory devices
US10372551B2 (en) 2013-03-15 2019-08-06 Netlist, Inc. Hybrid memory system with configurable error thresholds and failure analysis capability
US9436600B2 (en) 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
US10248328B2 (en) 2013-11-07 2019-04-02 Netlist, Inc. Direct data move between DRAM and storage on a memory module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US3761901A (en) * 1972-06-28 1973-09-25 Ncr Nonvolatile memory cell
US3771148A (en) * 1972-03-31 1973-11-06 Ncr Nonvolatile capacitive memory cell
US3774177A (en) * 1972-10-16 1973-11-20 Ncr Co Nonvolatile random access memory cell using an alterable threshold field effect write transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003701A (en) * 1971-02-02 1977-01-18 Scott Paper Company Graft copolymerization processes
JPS5432915B2 (de) * 1971-09-10 1979-10-17
US3811076A (en) * 1973-01-02 1974-05-14 Ibm Field effect transistor integrated circuit and memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
US3771148A (en) * 1972-03-31 1973-11-06 Ncr Nonvolatile capacitive memory cell
US3761901A (en) * 1972-06-28 1973-09-25 Ncr Nonvolatile memory cell
US3774177A (en) * 1972-10-16 1973-11-20 Ncr Co Nonvolatile random access memory cell using an alterable threshold field effect write transistor

Also Published As

Publication number Publication date
GB1483029A (en) 1977-08-17
FR2296913B1 (de) 1978-05-12
JPS5180731A (de) 1976-07-14
FR2296913A1 (fr) 1976-07-30
US3916390A (en) 1975-10-28
IT1051404B (it) 1981-04-21
DE2557359C2 (de) 1983-05-05
CA1038496A (en) 1978-09-12
JPS5615071B2 (de) 1981-04-08

Similar Documents

Publication Publication Date Title
DE2557359C2 (de) Gegen Datenverlust bei Netzausfall gesichertes dynamisches Speichersystem
DE69425930T2 (de) Integrierte Halbleiterschaltung
DE4014117C2 (de)
DE3740361C2 (de)
DE69129138T2 (de) DRAM mit einem Wortleitungsbetriebsschaltungssystem
DE2650479C2 (de) Speicheranordnung mit Ladungsspeicherzellen
DE3247538C2 (de)
DE2548564A1 (de) Halbleiterspeicher mit wahlfreiem zugriff
DE3839114A1 (de) Nichtfluechtige dynamische halbleiterspeicheranordnung mit nand-zellenstruktur
DE2919166A1 (de) Speichervorrichtung
DE69127155T2 (de) Halbleiterspeicheranordnung
DE3932442A1 (de) Halbleiterspeicheranordnung
DE10323052B4 (de) Ferroelektrisches Speicherbauelement
DE3714980C2 (de)
DE60021041T2 (de) Nichtflüchtiger Speicher und Steuerungsverfahren dafür
DE2805664A1 (de) Dynamischer lese/schreib-randomspeicher
DE19602291A1 (de) Speicherschaltung und Verfahren zum Speichern von Daten
DE4203560A1 (de) Nicht-fluechtige halbleiterspeichereinrichtung und verfahren zum loeschen von daten in einer solchen
DE2431079C3 (de) Dynamischer Halbleiterspeicher mit Zwei-Transistor-Speicherelementen
DE2424858A1 (de) Integrierte treiberschaltung
DE2724646C2 (de)
DE69615441T2 (de) Ferroelektrische Speichermatrix und Herstellungsverfahren
DE3430144A1 (de) Halbleiter-speichereinrichtung
DE2101180A1 (de) Datenspeicher mit Feldeffekttransisto ren '
DE3430145A1 (de) Halbleiter-speichereinrichtung

Legal Events

Date Code Title Description
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: RUDOLPH, W., PAT.-ASS., 7030 BOEBLINGEN

8126 Change of the secondary classification

Ipc: ENTFAELLT

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee