[go: up one dir, main page]

DE19610586A1 - Leiterplatte und Verfahren zum lagegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte - Google Patents

Leiterplatte und Verfahren zum lagegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte

Info

Publication number
DE19610586A1
DE19610586A1 DE19610586A DE19610586A DE19610586A1 DE 19610586 A1 DE19610586 A1 DE 19610586A1 DE 19610586 A DE19610586 A DE 19610586A DE 19610586 A DE19610586 A DE 19610586A DE 19610586 A1 DE19610586 A1 DE 19610586A1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
areas
electronic components
incorporated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19610586A
Other languages
English (en)
Other versions
DE19610586B4 (de
Inventor
Ralf-Dieter Dipl Ing Busse
Carsten Dipl Ing Storbeck
Thomas Dipl Ing Lade
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Germany GmbH
Original Assignee
Krone GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19610586A priority Critical patent/DE19610586B4/de
Application filed by Krone GmbH filed Critical Krone GmbH
Priority to EP97101240A priority patent/EP0797379B1/de
Priority to AT97101240T priority patent/ATE224634T1/de
Priority to ES97101240T priority patent/ES2183993T3/es
Priority to DK97101240T priority patent/DK0797379T3/da
Priority to SI9730440T priority patent/SI0797379T1/xx
Priority to PT97101240T priority patent/PT797379E/pt
Priority to DE59708222T priority patent/DE59708222D1/de
Priority to NO970383A priority patent/NO970383L/no
Priority to IL12010297A priority patent/IL120102A/xx
Priority to NZ314160A priority patent/NZ314160A/en
Priority to CU1997016A priority patent/CU22566A3/es
Priority to AU12513/97A priority patent/AU713077B2/en
Priority to UY24454A priority patent/UY24454A1/es
Priority to CO97007791A priority patent/CO4560406A1/es
Priority to SG1997000604A priority patent/SG52925A1/en
Priority to TR97/00165A priority patent/TR199700165A2/xx
Priority to CZ1997716A priority patent/CZ292485B6/cs
Priority to ARP970100940A priority patent/AR006169A1/es
Priority to PL97318893A priority patent/PL182659B1/pl
Priority to US08/815,114 priority patent/US5999412A/en
Priority to JP9056228A priority patent/JPH104250A/ja
Priority to YU9197A priority patent/YU48977B/sh
Priority to BG101319A priority patent/BG62425B1/bg
Priority to KR1019970008277A priority patent/KR19990008482A/ko
Priority to CA002199898A priority patent/CA2199898A1/en
Priority to MXPA/A/1997/001909A priority patent/MXPA97001909A/xx
Priority to UA97031160A priority patent/UA42784C2/uk
Priority to IDP970818A priority patent/ID16239A/id
Priority to HU9700597A priority patent/HUP9700597A3/hu
Priority to ZA972269A priority patent/ZA972269B/xx
Priority to CN97104504A priority patent/CN1168078A/zh
Priority to BR9701324A priority patent/BR9701324A/pt
Publication of DE19610586A1 publication Critical patent/DE19610586A1/de
Application granted granted Critical
Publication of DE19610586B4 publication Critical patent/DE19610586B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0091Housing specially adapted for small components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09427Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10583Cylindrically shaped component; Fixing means therefore
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

Die Erfindung betrifft eine Leiterplatte und ein Ver­ fahren zum lagegenauen Bestücken derselben mit elek­ tronischen Bauelementen auf der Oberfläche der Lei­ terplatte, wobei die elektronischen Bauelemente mit einer Reflow-Löttechnik elektrisch leitend und stabil verbunden werden sollen. Insbesondere soll die erfin­ dungsgemäß ausgebildete Leiterplatte für den Einsatz in Überspannungsschutz-Baugruppen eingesetzt werden, wobei als elektronische Bauelemente Überspannungslei­ ter, PTC′s, Varistoren und Dioden eingesetzt werden sollen.
Es ist bekannt, die Überspannungsleiter durch ein Reflow-Lötverfahren auf der Leiterplatte aufzubringen und die anderen elektronischen Bauteile, wie PTC′s, Varistoren und Dioden als Chipbauelemente, mit Hilfe der herkömmlichen Klemmtechnik zu kontaktieren. Dabei treten Probleme bei der lagegenauen Ausrichtung des Überspannungsleiters auf, wenn dieser bei der Be­ stückung bzw. während des Lötvorganges nicht in der gewünschten Position gehalten wird und es so gegebe­ nenfalls zu Kontaktproblemen kommen kann oder bei der weiteren Bearbeitung oder Montage der Leiterplatte Schwierigkeiten auftreten können.
Durch die unterschiedlichen Verfahren, mit denen die verschiedenen Bauelemente auf die Leiterplatte ge­ bracht werden, sind zur Kontaktierung mehrere Ar­ beitsgänge erforderlich. Außerdem sind zusätzliche Kontaktbleche für die Bestückung der Leiterplatte mit den anderen Bauelementen (PTC′s und Varistoren) er­ forderlich, die den Material- und Fertigungsaufwand ebenfalls erhöhen.
Beim Reflow-Löten ist es üblich, auf den Leiterplat­ ten an Stellen, die ein Elektronikbauteil aufnehmen sollen, entsprechend Lotmaterial aufzutragen. Im An­ schluß daran wird auf das noch im pastösen Zustand befindliche Lot das jeweilige Bauteil aufgesetzt und im Anschluß daran die vollständig bestückte Leiter­ platte erwärmt, bis das Lot schmilzt und nach Abküh­ lung durch das wiedererstarrte Lotmaterial auf der Leiterplatte festgehalten wird und elektrisch kontak­ tiert wird.
Solange das Lotmaterial noch keine innige Verbindung des elektronischen Bauteils mit der Leiterplatte, also direkt nach dem Aufsetzen der Bauteile, bewirkt, kann das jeweilige elektronische Bauteil verrutschen und so die gewünschte Position werden. Da das Reflow- Lötverfahren in der Regel in Durchlauföfen, wie sie beispielsweise aus der DE 40 16 366 C2 bekannt sind, durchgeführt wird, müssen insbesondere beim Transport der vorab bestückten Leiterplatte Vorkehrungen ge­ troffen werden, die verhindern, daß durch die Bewe­ gung bzw. Erschütterungen ein Verrutschen der Bauele­ mente aus der gewünschten Position erfolgt.
Um ein solches Verrutschen zu verhindern, ist bei­ spielsweise aus der EP 0 540 497 A2 das Verwenden einer Matrize bekannt, die jedoch lediglich die Ober­ flächenform des Lotes, das auf Lötpunkte aufgebracht wird, vorgeben kann. Eine Fixierung des Bauteiles zumindest in einem gewissen Maß ist jedoch mit dieser Lösung nicht möglich. Das Positionieren soll dadurch erleichtert werden, daß die erzeugten Lötstellen eine ebene Oberfläche aufweisen.
Die Verwendung eines Klebstoffes, mit dem Bauelemente auf einer Leiterplatte befestigt werden sollen, geht aus der DE 41 26 913 A1 hervor. Hierbei wird die Ver­ bindung des jeweiligen Bauelementes mit einem Klebstoff auf der Leiterplatte hergestellt. Im An­ schluß daran wird der eigentliche Lötvorgang durchgeführt und die vollständige Verbindung letzt­ endlich hergestellt. Neben dem zusätzlich erforderli­ chen Klebstoff, dessen Zuführung einen entsprechenden erhöhten Aufwand bei der Leiterplattenbestückung er­ fordert, sind hohe Anforderungen an den zu verwenden­ den Klebstoff zu stellen. Da dieser während des Löt­ vorganges einem erhöhten Temperatureinfluß ausgesetzt wird, kann es zu Gefährdungen durch eventuell im Klebstoff verwendete Lösungsmittel kommen.
Es ist daher Aufgabe der Erfindung, eine Leiterplatte und ein Verfahren zur Bestückung einer solchen Lei­ terplatte vorzugeben, bei dem in einfacher Weise die auf die Oberfläche der Leiterplatte aufzusetzenden elektronischen Bauteile lagegenau positioniert und im Anschluß in dieser Lage verlötet werden können.
Erfindungsgemäß wird diese Aufgabe durch die Merkmale des Anspruchs 1 für die erfindungsgemäß ausgebildete Leiterplatte und die Merkmale des Anspruchs 8 für das Verfahren zur Bestückung einer solchen Leiterplatte gelöst. Vorteilhafte Ausgestaltungsformen und Weiter­ bildungen der Erfindung ergeben sich bei Verwendung der in den untergeordneten Ansprüchen enthaltenen Merkmale.
In der Oberfläche einer erfindungsgemäß ausgebildeten Leiterplatte sind Bereiche vorhanden, die so ausge­ bildet sind, daß sie Einbuchtungen vorgeben, die in ihrer Kontur zumindest teilweise der flächigen Außen­ kontur der jeweiligen elektronischen Bauelemente, mit denen die Leiterplatte zu bestücken ist, angepaßt sind. Dabei werden bevorzugt Nute oder Schlitzkontu­ ren in die Oberfläche der Leiterplatte eingearbeitet, in die die zu bestückenden elektronischen Bauelemente eingepaßt werden können. Dabei werden die Konturen der Nuten oder Schlitze so ausgebildet, daß sie in die Lage versetzt sind, die jeweiligen elektronischen Bauelemente, mit denen die Leiterplatte bestückt wer­ den soll, durch ihre entsprechend angepaßte Form in der gewünschten Position zu halten.
Bei der erfindungsgemäß ausgebildeten Leiterplatte ist es so möglich, alle Bauelemente in einem Ferti­ gungsschritt in einem Arbeitsgang gemeinsam aufzuset­ zen und die dann letztendlich bereits bestückte Lei­ terplatte mittels Reflow-Löttechnik fertig zu stellen und die Fixierung der elektronischen Bauelemente und die geforderte elektrische Verbindung herzustellen.
Durch die in die Oberfläche der Leiterplatte einge­ arbeiteten Bereiche, in die die elektronischen Bau­ elemente eingesetzt werden, ist es durch die versenk­ te Anordnung möglich, die gesamte erforderliche Bau­ höhe zu reduzieren oder bei Verwendung von dickeren Leiterplatten eine Vergrößerung der erforderlichen Bauhöhe zu vermeiden. Die Verwendung von in ihrer gesamten Höhe größeren Leiterplatten wirkt sich auch durch die höhere Wärmebelastbarkeit während des Löt­ prozesses positiv aus. Werden beispielsweise die er­ findungsgemäß ausgebildeten Leiterplatten mit Über­ spannungsableitern bestückt, bestimmen diese im we­ sentlichen die insgesamt erforderliche Bauhöhe, die, wie bereits ausgeführt, nicht erhöht oder gar verrin­ gert werden kann. Es sind Anschlußleisten bzw. Trenn­ leisten mit zwei Reihen von Schneidklemmkontakten bekannt. An den Schneidklemmkontakten sind Kabeladern angeschlossen. Wird die bestückte Leiterplatte als Schutzstecker verwendet und in eine Trennleiste ein­ gesteckt, so sind die mindestens zwei Schneidklemm­ kontakte der ersten Reihe durch den Schutzstecker abgedeckt. Aufgrund der geringen Bauhöhe des Schutz­ steckers ist gewährleistet, daß die zweite Reihe von Schneidklemmkontakten bei gestecktem Schutzstecker frei zugänglich und beschaltbar ist.
Auf der Oberfläche der Leiterplatte sind Anschlüsse vorhanden, die mit den Elektroden des Überspannungs­ ableiters verbindbar und mit dem gesamten Layout der Leiterplatte in Verbindung stehen können.
Als elektronische Bauelemente (PTC′s, Varistoren) können kostengünstige Bauelemente in Chipform verwen­ det werden, die zumindest über eine lötbare Oberflä­ che verfügen, wobei die Kontaktierung der jeweiligen Bauelemente innerhalb der Leiterplatte über eine be­ vorzugt für diese Elemente zu verwendende Schlitzkontur ausgeführt wird. Die Lageorientierung der Bauelemente soll günstigerweise senkrecht zur Leiterplatte bei der Bestückung erfolgen, wobei die eigentliche Lötverbindung über die Stirnseiten der jeweiligen Bauelemente hin zu den Anschlußflächen (PAD′s), die neben der Schlitzkontur oder der Nut angeordnet sind, erfolgt.
Die zur Aufnahme der jeweiligen Bauelemente ausgebil­ deten, in die Leiterplatte eingearbeiteten Bereiche sind so dimensioniert, daß die Tiefe der Leiterplatte weitestgehend ausnutzbar und dadurch eine möglichst große Lötfläche erreichbar ist.
Zur Erhöhung der Benetzungsfähigkeit der Bauelemente können die Schlitzkonturen oder die als Nut ausgebil­ deten Bereiche zumindest teilweise randmetallisiert sein. Dabei ist der metallisierte Teil der für die Aufnahme der Bauelemente ausgebildeten Bereiche be­ vorzugt an den Längsflächen metallisiert ausgebildet. Das Metallisieren kann, wie dies beispielsweise für durchkontaktierte Bohrungen bekannt ist, durch galva­ nisches Aufmetallisieren erfolgen.
Vor der eigentlichen Bestückung der Leiterplatte mit den elektronischen Bauelementen wird die zu verwen­ dende Lötpaste für alle Bauelemente bevorzugt in ei­ nem Arbeitsgang entweder mittels Schablonendruck oder in Form eines Dispensverfahrens aufgebracht. Dadurch kann erreicht werden, daß nur die Bereiche, die unbe­ dingt für die Herstellung der Verbindung erforderlich sind, mit Lötpaste versehen werden und dadurch trotz einer sicheren Herstellung der geforderten Verbindung zwischen Leiterplatte und Bauelementen keine zusätz­ liche Nachbearbeitung erforderlich wird.
Die erfindungsgemäß ausgebildete Leiterplatte und das Verfahren nach der Erfindung haben gegenüber den ein­ gangs beschriebenen bekannten Lösungen weiter den Vorteil, daß die Anzahl der erforderlichen Einzeltei­ le reduziert wird und insbesondere keine zusätzlichen Kontaktflächen mehr erforderlich sind.
Eine auf der Unterseite der Leiterplatte anzubringen­ de Folie deckt die Leiterplatte in dieser Richtung ab und bei Verwendung eines geeigneten Folienmaterials ist eine spannungsfeste Ausführung (Berührungsschutz) der gesamten Baugruppe von dieser Seite möglich. Auf der Unterseite der Leiterplatte kann auch mittels eines Dispensverfahrens ein Isolator aufgebracht sein, der ebenfalls eine spannungsfeste Ausführung ermöglicht. Bei der Verwendung einer erfindungsgemäß ausgebildeten Leiterplatte mit der ebenfalls entspre­ chend vorgeschlagenen Verfahrensweise kann die Ferti­ gung in bezug auf die Kosten positiv beeinflußt wer­ den, da der Aufwand insbesondere auch durch die Mög­ lichkeit der Automatisierung verringert werden kann. Ein weiterer Vorteil besteht darin, daß die Ausschuß­ quote senkbar ist, da die Positioniergenauigkeit ebenfalls durch einfache Maßnahmen verbessert und demzufolge entsprechende Fehler vermieden werden kön­ nen.
Nachfolgend soll die Erfindung an Hand eines Ausfüh­ rungsbeispieles näher beschrieben werden. Dabei zeigen:
Fig. 1 eine erfindungsgemäß ausgebildete Lei­ terplatte vor der Bestückung, und
Fig. 2 eine mit Bauelementen bestückte Lei­ terplatte nach Fig. 1.
In der Fig. 1 ist eine erfindungsgemäß ausgebildete Leiterplatte 1 dargestellt, die über verschiedene Bereiche 23 verfügt, die in das Material der Leiter­ platte 1 eingearbeitet sind. Dabei ist einmal eine Quernut 2 in die Oberfläche 12 der Leiterplatte 1 eingearbeitet, die zur Aufnahme eines in dieser Figur nicht dargestellten Überspannungsableiters vorgesehen ist. Die verwendete Leiterplatte 1 hat dabei im Ge­ gensatz zu bisher verwendeten Leiterplatten mit einer Dicke von 0,8 mm eine Gesamtstärke von 1,2 mm, so daß in die Leiterplatte 1 eine Nut 2 mit einer ausrei­ chenden Tiefe eingearbeitet werden kann. Die Breite der Nut 2 sollte unter Berücksichtigung ihrer Tiefe und der äußeren Abmessungen des Überspannungsablei­ ters gewählt werden, so daß der eingesetzte Überspan­ nungsableiter allein durch die Form der Nut 2 in der gewünschten Position gehalten und auch bei der Bewe­ gung durch einen Durchlaufofen ein Verschieben oder Verrücken vermieden wird.
Zusätzlich zur Nut 2 sind Schlitzkonturen 3 in die Oberfläche der Leiterplatte 1 eingearbeitet, in denen andere elektronische Bauelemente, die bei dieser Dar­ stellung ebenfalls nicht erkennbar sind, aufgenommen werden können.
Die eingearbeiteten Bereiche (Nut 2, Schlitzkonturen 3) können beispielsweise durch Fräsen oder Stanzen beim Herstellen der Leiterplatte 1 ausgebildet wer­ den.
Die Schlitzkonturen 3 sind bevorzugt nur an den In­ nenflächen (9) metallisiert, die mit Anschlußflächen (7) elektrisch versehen sind, wobei beispielsweise Kupfer galvanisch abgeschieden werden kann.
Nachdem Lötpaste an den entsprechenden Stellen im Bereich der eingearbeiteten Strukturen durch geeigne­ te Verfahren aufgetragen worden ist, kann die Be­ stückung mit den verschiedenen elektronischen Bauele­ menten in automatisierter Form und einem Arbeitsgang durchgeführt werden.
Die in der Fig. 2 dargestellte Leiterplatte 1 ist mit einem Überspannungsableiter 4, der in die Nut 2 eingesetzt ist, und zwei Varistoren 5 sowie zwei PTC′s 6, die in Schlitzkonturen 3 eingesetzt sind, bestückt. Dabei ist erkennbar, daß die verwendeten Bauelemente 4, 5 und 6 in ihren Abmessungen mit den als Nut 2 bzw. Schlitzkonturen 3 ausgebildeten Berei­ chen in ihrer Dimensionierung so aufeinander abge­ stimmt sind, daß allein die Form der Bereiche 2 und 3 ein Verschieben verhindert und die elektronischen Bauelemente 4, 5 und 6 in der gewünschten Position lagegenau gehalten werden. Werden zumindest einzelne der Flächen, die die eingearbeiteten Bereiche 2 und 3 einfassen, abgeschrägt, wirkt sich dieses beim Vor­ gang der Bestückung der Leiterplatte 1 positiv aus, da das Einfädeln der Bauelemente 4, 5 und 6 erleich­ tert wird.
Die gemäß Fig. 2 bestückte Leiterplatte 1 kann nun einem Reflow-Lötprozeß zugeführt werden, um eine sta­ bile Verbindung der Bauelemente 4, 5 und 6 mit der Leiterplatte 1 herzustellen, und es kann auch während der hierfür erforderlichen Bewegung der bestückten Leiterplatte 1 ein Verschieben der Bauelemente 4, 5 und 6 verhindert werden.
Die in die Leiterplatte 1 eingearbeiteten Nuten 2 und Schlitzkonturen 3 erhöhen zusätzlich die Festigkeit der mit dem Lötprozeß hergestellten Verbindung, da durch die Anpassung der jeweiligen Konturen unter Berücksichtigung der Außenkonturen des jeweils ver­ wendeten Bauelementes auch die verwendete Form einen Einfluß auf die letztendlich erreichbare Festigkeit der Verbindung hat.
Bezugszeichenliste
1 Leiterplatte
2 Quernut
3 Schlitzkontur
4 Überspannungsableiter
5 Varistoren
6 PTC′s
7 Anschlußflächen
8 Ränder
9 Innenflächen
10 Unterseite
11 Oberfläche
12 Oberfläche

Claims (11)

1. Leiterplatte zur lagegenauen Bestückung mit elektronischen Bauelementen, die insbesondere mittels Reflow-Löttechnik auf der Oberfläche der Leiterplatte angelötet werden, dadurch gekennzeichnet, daß in die Oberfläche (12) der Leiterplatte (1) der Außenkontur der jeweiligen Bauelemente (4, 5, 6) zumindest teilweise angepaßte Bereiche (2, 3) zur Aufnahme der elektronischen Bauelemente (4, 5, 6) eingearbeitet sind.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die eingearbeiteten Bereiche in Form einer Nut (2) ausgebildet sind.
3. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, daß die eingearbeiteten Bereiche als Schlitzkontur (3) ausgebildet sind.
4. Leiterplatte nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß neben den eingear­ beiteten Bereichen (2, 3) Anschlüsse oder An­ schlußflächen (7) angeordnet sind.
5. Leiterplatte nach Anspruch 4, dadurch gekennzeichnet, daß die Anschlüsse oder Anschlußflächen (7) an den Rändern (8) der einge­ arbeiteten Bereiche (2, 3) angeordnet sind.
6. Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Innenflächen (9) der eingearbeiteten Bereiche (2, 3) zumindest teilweise randmetallisiert sind.
7. Leiterplatte nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß auf die Unterseite (10) der Leiterplatte (1) eine isolierende Abdeckung aufbringbar ist.
8. Verfahren zum lagegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberflä­ che von Leiterplatten mittels Reflow-Löttechnik, bei dem Lötpaste dosiert auf zu verlötende An­ schlußflächen (7) der Leiterplatte (1), die sich in in die Oberfläche (12) der Leiterplatte (1) eingearbeiteten, der Außenkontur der jeweiligen Bauelemente (4, 5, 6) angepaßten Bereichen (2, 3) befinden aufgebracht wird, die elektronischen Bauelemente (4, 5, 6) in die eingearbeiteten Bereiche (2, 3) lagegenau einge­ setzt werden, und dann die Lötpaste auf eine Temperatur oberhalb ihres Schmelzpunktes erwärmt wird.
9. Verfahren nach Anspruch 8, dadurch gekenn­ zeichnet, daß die elektronischen Bauelemente (4, 5, 6) mit ihren lötbaren Oberflächen (11) senkrecht zur Leiterplatte (1) ausgerichtet und in die eingearbeiteten Bereiche (2, 3) eingesetzt werden.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Lötpaste mittels Schablonendruck dosiert aufgetragen wird.
11. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die Lötpaste mit einem Dispensverfahren dosiert aufgebracht wird.
DE19610586A 1996-03-18 1996-03-18 Leiterplatte und lagegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte Expired - Fee Related DE19610586B4 (de)

Priority Applications (33)

Application Number Priority Date Filing Date Title
DE19610586A DE19610586B4 (de) 1996-03-18 1996-03-18 Leiterplatte und lagegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte
DE59708222T DE59708222D1 (de) 1996-03-18 1997-01-28 Leiterplatte und Verfahren zum lagegegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte
ES97101240T ES2183993T3 (es) 1996-03-18 1997-01-28 Placa de circuitos impresos y procedimiento para montar y soldar en la posicion exacta componentes electronicos sobre la superficie de la placa de circuitos impresos.
DK97101240T DK0797379T3 (da) 1996-03-18 1997-01-28 Printplade og fremgangsmåde til bestykning og lodning af electroniske komponenter i nøjagtig position på printpladens overflade
SI9730440T SI0797379T1 (en) 1996-03-18 1997-01-28 Circuit board and process for mounting and soldering of electronic components in accurate positions on the surface of the circuit board
PT97101240T PT797379E (pt) 1996-03-18 1997-01-28 Placa de circuitos impressos para a colocacao na posicao exacta e a soldadura de componentes electronicos na superficie da placa de circuitos impressos
EP97101240A EP0797379B1 (de) 1996-03-18 1997-01-28 Leiterplatte und Verfahren zum lagegegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte
AT97101240T ATE224634T1 (de) 1996-03-18 1997-01-28 Leiterplatte und verfahren zum lagegegenauen bestücken und löten von elektronischen bauelementen auf der oberfläche der leiterplatte
NO970383A NO970383L (no) 1996-03-18 1997-01-29 Lederplate og fremgangsmåte for posisjonsnöyaktig komponentanbringelse og lodding av elektroniske komponenter på lederplatens overflate
IL12010297A IL120102A (en) 1996-03-18 1997-01-30 Printed-circuit board and method for the precise assembly and soldering of electronic components on the surface of the printed-circuit board
NZ314160A NZ314160A (en) 1996-03-18 1997-01-30 Components mounted to printed circuit board by soldering into contoured grooves
CU1997016A CU22566A3 (es) 1996-03-18 1997-02-03 Placa conductora y procedimiento para el posicionamiento preciso de los equipos y soldadura de los elementos de construcción electrónicos en las superficies de la placa conductora
AU12513/97A AU713077B2 (en) 1996-03-18 1997-02-04 Printed-circuit board and method for the precise assembly and soldering of electronic components on the surface of the printed-circuit board
UY24454A UY24454A1 (es) 1996-03-18 1997-02-07 Placa conductora y procedimiento para el posicionamiento preciso de los equipos y soldadura de los elementos de construccion electronicos en las superficies de la placa conductora
CO97007791A CO4560406A1 (es) 1996-03-18 1997-02-14 Placa conductora y procedimiento para el posicionamiento preciso de los equipos y soldadura de los elementos de construccion electronicos en las superficies de la placa conductora
SG1997000604A SG52925A1 (en) 1996-03-18 1997-02-28 Printed-circuit board and method for the precise assembly and soldering of electronic components on the surface of the printed-circuit board
TR97/00165A TR199700165A2 (xx) 1996-03-18 1997-03-06 Bask�l� devre levhas� ve bask�l� devre levhas�n�n �zerine elektronik bile�enlerin tam hassasl�kta ba�lanmas� ve lehimlenmesi i�in bir y�ntem.
CZ1997716A CZ292485B6 (cs) 1996-03-18 1997-03-10 Deska tištěných spojů a způsob přesného osazení a pájení elektronických součástek na povrchu desky tištěných spojů
ARP970100940A AR006169A1 (es) 1996-03-18 1997-03-10 Placa conductora y procedimiento para el equipamiento con elementos de construccion electronicos en posicion precisa
PL97318893A PL182659B1 (pl) 1996-03-18 1997-03-11 Płytka układowa dla elementów elektronicznych
US08/815,114 US5999412A (en) 1996-03-18 1997-03-11 Printed-circuit board and method for the precise assembly and soldering of electronic components on the surface of the printed-circuit board
JP9056228A JPH104250A (ja) 1996-03-18 1997-03-11 プリント回路基板及びプリント回路基板への電子部品組立てはんだ付け法
BG101319A BG62425B1 (bg) 1996-03-18 1997-03-12 Печатна платка, модул за защита от пренапрежение и метод заразполагане и запояване на електронни компоненти върхуповърхността на печатната платка
KR1019970008277A KR19990008482A (ko) 1996-03-18 1997-03-12 인쇄회로기판 및 인쇄회로기판의 표면상에 전자 부품을 정확하게 조립하여 납땜하기 위한 방법
YU9197A YU48977B (sh) 1996-03-18 1997-03-12 Ploča štampanog kola i postupak za precizno sklapanje i lemljenje elektronskih komponenata na površini ploče štampanog kola
MXPA/A/1997/001909A MXPA97001909A (en) 1996-03-18 1997-03-13 Conductor plate and procedure for the precise positioning of the equipment and welding the electronic construction elements to the surfaces of the conduct plate
CA002199898A CA2199898A1 (en) 1996-03-18 1997-03-13 Printed-circuit board and method for the precise assembly and soldering of electronic components on the surface of the printed-circuit board
UA97031160A UA42784C2 (uk) 1996-03-18 1997-03-14 Печатна плата і спосіб точного складання та припаювання електронних елементів на поверхні плати
IDP970818A ID16239A (id) 1996-03-18 1997-03-14 Papan rangkaian cetak dan metoda untuk penyusunan secara tepat dan penyolderan komponen-komponen elektronik pada permukaannya
HU9700597A HUP9700597A3 (en) 1996-03-18 1997-03-17 Printed circut board and method for the precise assembly and soldering of electronic componets on the surface of the printed circuit board
ZA972269A ZA972269B (en) 1996-03-18 1997-03-17 Printed-circuit board and method for the precise assembly and soldering of electronic components on the surface of the printed-circuit board
CN97104504A CN1168078A (zh) 1996-03-18 1997-03-18 印刷电路板和在印刷电路板表面准确安装并焊接电子元件的方法
BR9701324A BR9701324A (pt) 1996-03-18 1997-03-18 Placa de circuito impresso e processo para montagem precisa e solda de componentes eletrónicos na superfície da placa de circuito impresso

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19610586A DE19610586B4 (de) 1996-03-18 1996-03-18 Leiterplatte und lagegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte

Publications (2)

Publication Number Publication Date
DE19610586A1 true DE19610586A1 (de) 1997-09-25
DE19610586B4 DE19610586B4 (de) 2006-04-27

Family

ID=7788627

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19610586A Expired - Fee Related DE19610586B4 (de) 1996-03-18 1996-03-18 Leiterplatte und lagegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte

Country Status (3)

Country Link
CU (1) CU22566A3 (de)
DE (1) DE19610586B4 (de)
ZA (1) ZA972269B (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1942135A1 (de) * 1968-08-20 1970-10-01 Lilly Co Eli Neue chemische Verbindungen
DE8600878U1 (de) * 1986-01-16 1986-02-27 Philips Patentverwaltung GmbH, 22335 Hamburg Elektrische Schaltungsplatte aus einem isolierenden Schichtstoff-Papiermaterial
DE9012638U1 (de) * 1990-09-04 1990-11-08 Siemens AG, 8000 München Im Spritzgußverfahren hergestellte Leiterplatte
DE9201118U1 (de) * 1992-01-30 1992-03-12 Siemens AG, 8000 München Leiterplatte
JPH04373198A (ja) * 1991-06-21 1992-12-25 Sony Corp プリント基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1942135U (de) * 1965-03-06 1966-07-14 Norbert Knauer Gedruckte elektrische schaltung.
JPH02224293A (ja) * 1989-02-27 1990-09-06 Toshiba Corp 印刷配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1942135A1 (de) * 1968-08-20 1970-10-01 Lilly Co Eli Neue chemische Verbindungen
DE8600878U1 (de) * 1986-01-16 1986-02-27 Philips Patentverwaltung GmbH, 22335 Hamburg Elektrische Schaltungsplatte aus einem isolierenden Schichtstoff-Papiermaterial
DE9012638U1 (de) * 1990-09-04 1990-11-08 Siemens AG, 8000 München Im Spritzgußverfahren hergestellte Leiterplatte
JPH04373198A (ja) * 1991-06-21 1992-12-25 Sony Corp プリント基板
DE9201118U1 (de) * 1992-01-30 1992-03-12 Siemens AG, 8000 München Leiterplatte

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan, E-1251, 1992, Bd. 16, Nr. 392, JP 4-129290 (A) *

Also Published As

Publication number Publication date
CU22566A3 (es) 1999-08-03
ZA972269B (en) 1998-09-17
DE19610586B4 (de) 2006-04-27

Similar Documents

Publication Publication Date Title
DE19541334C2 (de) Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung
EP0934687B1 (de) Anordnung, umfassend ein trägersubstrat für leistungsbauelemente und einen kühlkörper sowie verfahren zur herstellung derselben
EP0012319B1 (de) Verfahren und Schablone zum Befestigen von Bauelementen mit flächigen Anschlusskontakten auf Leiterplatten
EP0797379B1 (de) Leiterplatte und Verfahren zum lagegegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte
DE3790315C2 (de)
DE112016005794B4 (de) Schaltungsanordnung und elektrischer Anschlusskasten
DE3687546T2 (de) Selbstloetbare flexible verbindung.
DE4203605A1 (de) Elektrischer verbinder
DE69933122T2 (de) Leiterplatte für schutzleiter für speicherbatterie, schutzleiter für speicherbatterie und speicherbatteriepack
DE3635800A1 (de) Leiterplatten mit koaxialen leiterzuegen
DE10126655A1 (de) Leiterplatte mit mindestens einem elektronischen Bauteil
EP1393604B1 (de) Leiterplatte mit einer darauf aufgebrachten kontakthülse
EP2361001A1 (de) Lötmaske für Wellenlötverfahren und Verfahren zum Selektivlöten einzelner Bauteile einer Leiterplatte in einem Wellenlöt-Automaten
EP0420050A2 (de) Verfahren zum Auflöten von Bauelementen auf Leiterplatten
DE2828146A1 (de) Elektrische leiterplatte
DE3731413C2 (de)
EP0307766A1 (de) Leiterplatte zum Bestücken mit SMD-Bausteinen
WO2013135791A1 (de) Verfahren, vorrichtung und system für eine leistungsschaltung
DE19805492C2 (de) Leiterplatte
WO2006013145A1 (de) Leiterplatte mit smd-bauteilen und mindestens einem bedrahteten bauteil sowie ein verfahren zum bestücken, befestigen und elektrischen kontaktieren der bauteile
DE19610586A1 (de) Leiterplatte und Verfahren zum lagegenauen Bestücken und Löten von elektronischen Bauelementen auf der Oberfläche der Leiterplatte
DE3303951A1 (de) Bestueckungstisch zum manuellen bestuecken von schaltungstraegern
DE3326968A1 (de) Traegerbauteil aus thermoplastischem material mit durch heisspraegen aufgebrachten metallischen leitern
DE3713318A1 (de) Elektrischer schalter
DE4204882C2 (de) Vorrichtung und Verfahren zum Bestücken von oberflächenmontierbaren Bauelementen mit kleinen Kontaktabständen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KRONE GMBH, 14167 BERLIN, DE

8127 New person/name/address of the applicant

Owner name: KRONE GMBH, 14167 BERLIN, DE

8127 New person/name/address of the applicant

Owner name: ADC GMBH, 14167 BERLIN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001