DE10149929B4

DE10149929B4 - A/D-Wandler

Info

Publication number: DE10149929B4
Application number: DE10149929.9A
Authority: DE
Inventors: Katsuyoshi Nishii; Takamoto Watanabe
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2000-10-11
Filing date: 2001-10-10
Publication date: 2015-11-05
Anticipated expiration: 2021-10-11
Also published as: US20020060638A1; JP2002118467A; US6466151B2; DE10149929A1

Abstract

A/D-Wandler (1), welcher aufweist: eine Impulszirkulierschaltung (10) umfassend eine Mehrzahl von Invertierschaltungen (95, 96), welche in einem Ring in Reihe geschaltet sind, um einen Impuls zum wiederholten Ausgeben dieses Impulses zu generieren und zu zirkulieren, wobei einer der Invertierschaltungen ein erstes Steuersignal (PA) zugeführt wird, um die Erzeugung des Impulses zu steuern, wobei jede Invertierschaltung hintereinander eine Flanke des Impulses mit einer Verzögerung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung variiert, an die nächste der Invertierschaltungen verschiebt; einen Eingangsanschluss (2a) zum Eingeben und Zuführen eines analogen Eingangsspannungssignals (Vin) zu den Invertierschaltungen als die Speisespannung; eine Zählerschaltung (12) zum Zählen der Impulse und zum Ausgeben von binären Zähldaten als Antwort auf ein zweites Steuersignal (PB); eine Impulspositions-Bestimmungsschaltung (16) zum Erfassen einer Position einer der Invertierschaltungen, welche eine Flanke des Impulses ausgibt, und zum Kodieren der Position in binärkodierte Daten als Antwort auf das zweite Steuersignal; eine Steuerschaltung (4) zum Erzeugen des ersten Steuersignals (PA), um die Impulszirkulierschaltung zu betreiben, und zum Erzeugen des zweiten Steuersignals (PB) nach einem vorbestimmten Intervall seit der Erzeugung des ersten Steuersignals, um die Position zu bestimmen; und eine Ausgangsschaltung (19) zum Ausgeben von A/D-Umwandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der binärkodierten Daten als niederwertige Bits, dadurch gekennzeichnet, dass nur das analoge Eingangsspannungssignal (Vin) den Invertierschaltungen zugeführt wird, und sowohl der Zähler, die Impulspositions-Bestimmungsschaltung, die Steuerschaltung als auch die Ausgangsschaltung, nicht aber die Impulszirkulierschaltung mit einer konstanten Speisespannung (VDDL) versorgt werden, und ...

Description

Diese Erfindung bezieht sich auf einen A/D-Wandler zum Umwandeln einer Spannung eines analogen Eingangsspannungssignals in digitale Daten.
Ein A/D-Wandler zum Umwandeln einer Spannung eines analogen Eingangsspannungssignals in digitale Daten mit einem Ringgatter-Verzögerungsschaltkreis ist bekannt. Die gleichen Erfinder der hier vorliegenden Erfindung haben diesen Stand der Technik in dem US-Patent Nr. 5,396,247 offenbart. Die Ringgatter-Verzögerungsschaltung wird auch als Impulszirkulierschaltung bezeichnet. Die Impulszirkulierschaltung umfaßt eine Mehrzahl von Invertierschaltungen, welche, um einen Impuls zu zirkulieren, in einem Ring in Reihe geschaltet sind, um den Impuls wiederholt auszugeben. Dieser A/D-Wandler besitzt keinen besonderen analogen Schaltkreis, so daß die Schaltungsfläche auf einem Substrat eines integrierten Schaltkreises verringert werden kann.
16 ist ein Blockdiagramm dieses A/D-Wandlers 100 nach dem Stand der Technik. Dieser A/D-Wandler 100 nach dem Stand der Technik umfaßt eine Impulszirkulierschaltung (Ringgatter-Verzögerungsschaltung) 110, einen Eingangsanschluß 102a, einen Zähler 112, eine Impulspositions-Bestimmungsschaltung 116, einen Kodierer 118, eine Signalverarbeitungsschaltung 119 und eine Steuerschaltung 104.
Die Impulszirkulierschaltung 110 beinhaltet eine Mehrzahl von Invertierschaltungen (ein NAND-Gatter und Invertierer), welche, um einen Impuls zu zirkulieren, in einem Ring in Reihe geschaltet sind, um den Impuls als Antwort auf ein Impulssignal PA wiederholt auszugeben. Das NAND-Gatter in der Impulszirkulierschaltung 110 besitzt einen Steuereingang, um die Erzeugung des Impulses zu steuern. Jede Invertierschaltung verschiebt hintereinander eine Flanke des Impulses an die nächste mit einer Verzögerung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung, d. h., dem analogen Eingangsspannungssignal Vin, variiert.
Der Zähler 112 zählt die Impulse und gibt binäre Zähldaten aus. Andererseits erfaßt die Impulspositions-Bestimmungsschaltung 116 eine Position einer der Invertierschaltungen, welche eine Flanke des Impulses als Antwort auf ein Impulssignal PB ausgibt. Der Kodierer 118 kodiert die Position in Binärdaten. Die Steuerschaltung 104 erzeugt das Impulssignal PA, welches an den Steuereingang des NAND-Gatters in der Impulszirkulierschaltung 110 angelegt wird, um die Impulszirkulierschaltung zu betreiben. Nach einem vorbestimmten Intervall nach Erzeugung des Impulssignals PA erzeugt die Steuerschaltung 104 das Impulssignal PB, welches an die Impulspositions-Bestimmungsschaltung angelegt wird, um die Position zu bestimmen. Die Ausgangsschaltung 119 gibt A/D-Umwandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und die Binärdaten als niederwertige Bits aus.
Obwohl das US Patent Nr. 5,396,247 nicht im einzelnen beschreibt, daß das analoge Eingangsspannungssignal in andere Schaltungen als die Impulszirkulierschaltung (Verzögerungsringschaltung) 110 eingeleitet wurde, wurde in diesem A/D-Wandler nach dem Stand der Technik das analoge Eingangsspannungssignal an alle der Schaltkreise in dem A/D-Wandler 100 als deren Speisespannung angelegt. Dies beeinflußt den Betrieb der A/D-Umwandlungsprozeß in Bezug auf Genauigkeit, insbesondere auf Linearität (Nicht-Linearität).
Aufgrund dieser Nichtlinearität ist der Eingangsspannungs-Dynamikbereich begrenzt, sofern eine hinreichende Genauigkeit benötigt wird.
17 ist eine graphische Darstellung, welche die Linearität zwischen gemessenen Spannungen und den Ausgangsdaten bei dem in 16 gezeigten A/D-Wandler nach dem Stand der Technik zeigt. Aus der gemessenen Spannung und den Ausgangsdaten wird der Linearitätsfehler NL gerechnet. Es zeigt sich, daß, falls der Eingangsspannungsbereich (FS: gesamter Wertebereich) auf 2,0 V bis 2,2 V begrenzt wird, NL = 0,4% FS ist. Demgemäß kann ein hinreichender Eingangsspannungsbereich ohne Kompensation nicht erreicht werden.
Der Linearitätsfehler NL, wenn das analoge Eingangsspannungssignal Vin von V1 bis V2 variiert, wird unter der Annahme, daß gemessene Werte durch A(Vi) repräsentiert werden, wenn Vin = Vi(i = 1, 2), wie folgt berechnet:
Darüberhinaus wird bei dem A/D-Wandler 100 des Stands der Technik das analoge Eingangsspannungssignal Vin in dem gesamten Impulsphasendifferenz-Kodierschaltkreis 2 verwendet. Falls sich also das analoge Eingangsspannungssignal Vin schnell ändert, wird zur Stabilisierung der Spannung des des in der Impulsphasendifferenz-Kodierschaltung 2 eingeleiteten analogen Eingangsspannungssignals V_in ein beträchtliches Intervall benötigt.
Falls eines einer Mehrzahl von Bildsignalen hintereinander in den A/D-Wandler nach dem Stand der Technik eingeleitet wird, würde demgemäß die Speisespannung an dem Phasendifferenzkodierschaltung 2 unter instabilen Bedingungen umgewandelt werden, so daß eine stabile A/D-Wandlung nicht erreicht werden könnte.
Die Aufgabe der Erfindung ist es, einen überlegenen A/D-Wandler zu schaffen bzw. den A/D-Wandler nach dem Stand der Technik zu verbessern.
Erfindungsgemäß wird diese Aufgabe durch einen A/D-Wandler mit den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der beigefügten Unteransprüche.
Gemäß der Erfindung sieht ein erster Gesichtspunkt somit einen A/D-Wandler vor, welcher aufweist: eine Impulszirkulierschaltung umfassend eine Mehrzahl von Invertierschaltungen, welche in einem Ring in Reihe geschaltet sind, um einen Impuls zum wiederholten Ausgeben dieses Impulses zu generieren und zu zirkulieren, wobei einer der Invertierschaltungen ein erstes Steuersignal zugeführt wird, um die Erzeugung des Impulses zu steuern, wobei jede Invertierschaltung hintereinander eine Flanke des Impulses mit einer Verzögerung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung variiert, an die nächste der Invertierschaltungen verschiebt; einen Eingangsanschluß zum Eingeben und Anlegen eines analogen Eingangsspannungssignals zu den Invertierschaltungen als die Speisespannung; eine Zählerschaltung zum Zählen der Impulse und als Antwort auf ein zweites Steuersignal und zum Ausgeben von binären Zähldaten; eine Impulspositions-Bestimmungsschaltung zum Erfassen einer Position einer der Invertierschaltungen, welche eine Flanke des Impulses ausgibt, und zum Kodieren der Position in binärkodierte Daten als Antwort auf das zweite Steuersignal; eine Steuerschaltung zum Erzeugen des ersten Steuersignals, um die Impulszirkulierschaltung zu betreiben, und zum Erzeugen des zweiten Steuersignals nach einem vorbestimmten Intervall seit Erzeugung des ersten Steuersignals, um die Position zu bestimmen; und eine Ausgangsschaltung zum Ausgeben von A/D-Umwandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der binärkodierten Daten als niederwertige Bits. Der A/D-Wandler ist dadurch gekennzeichnet, dass nur das analoge Eingangsspannungssignal den Invertierschaltungen zugeführt wird, und sowohl der Zähler, die Impulspositions-Bestimmungsschaltung, die Steuerschaltung als auch die Ausgangsschaltung, nicht aber die Impulszirkulierschaltung mit einer konstanten Speisespannung versorgt werden, und ein Schwellenpegel zum Unterscheiden zwischen einem hohen und einem niedrigen Ausgangsspannungspegel der Impulszirkulierschaltung an Eingängen der Zählerschaltung und der Impulspositions-Bestimmungsschaltung auf den mittleren Pegel (V_th = (L_up + H_low)/2) zwischen der oberen Grenze des niedrigen Ausgangsspannungspegels der Impulszirkulierschaltung und der unteren Grenze des hohen Ausgangsspannungspegels der Impulszirkulierschaltung festgelegt wird, wenn sich das analoge Eingangsspannungssignal über einen vorbestimmten Dynamikbereich hinweg ändert, wobei die obere Grenze des niedrigen Ausgangsspannungspegels der Impulszirkulierschaltung kleiner ist als die untere Grenze des hohen Ausgangsspannungspegels der Impulszirkulierschaltung.
Gemäß der Erfindung sieht ein zweiter Gesichtspunkt einen A/D-Wandler auf der Grundlage des ersten Gesichtspunkts vor, welcher weiter aufweist: eine Eingangssignal-Schalteinrichtung zum Eingeben entweder des analogen Eingangsspannungssignals oder einer Referenzspannung in Übereinstimmung mit einem Auswahlsignal; eine Datenspeichereinrichtung zum Speichern der A/D-Umwandlungsdaten, wenn das Referenzsignal durch die Eingangssignal-Schalteinrichtung in den Eingangsanschluß eingegeben wird; eine Teilungsschaltung zum Teilen der A/D-Umwandlungsdaten, wenn das analoge Eingangsspannungssignal von einem Ausgang der Datenspeichereinrichtung durch die Eingangssignal-Schalteinrichtung in den Eingangsanschluß eingegeben wird, um kompensierte A/D-Umwandlungsdaten auszugeben.
Gemäß der Erfindung sieht ein dritter Gesichtspunkt einen A/D-Wandler auf der Grundlage des ersten Aspekts vor, wobei die Steuerschaltung aufweist: einen durchstimmbaren Oszillator zum Erzeugen eines Schwingungsssignals, dessen Frequenz gesteuert wird; und eine Zeitablauf-Festlegungseinrichtung zum Zählen des Schwingungssignals und Erzeugen der ersten und zweiten Steuersignale in Übereinstimmung mit dem Zählergebnis, wobei der A/D-Wandler weiter aufweist: eine Eingangssignal-Schalteinrichtung zum Eingeben eines/einer des analogen Eingangsspannungssignals, einer ersten Referenzspannung und einer zweiten Referenzspannung; eine erste Datenspeichereinrichtung zum Speichern der A/D-Umwandlungsdaten, wenn das erste Referenzsignal durch die Eingangssignal-Schalteinrichtung in den Eingangsanschluss eingegeben wird; eine zweite Datenspeichereinrichtung zum Speichern der A/D-Umwandlungsdaten, wenn das zweite Referenzsignal durch die Eingangssignal-Schalteinrichtung in den Eingangsanschluss eingegeben wird; eine Schwingungsfrequenz-Steuereinrichtung zum Erhalten einer Differenz zwischen Ausgängen der ersten und zweiten Speichereinrichtung und Steuern der Frequenz des durchstimmbaren Oszillators, um die Differenz einem vorbestimmten Wert anzugleichen; und eine Abweichungsberechnungseinrichtung zum Berechnen einer Abweichung der A/D-Umwandlungsdaten, wenn das analoge Eingangsspannungssignal von einem der Ausgänge der ersten und zweiten Datenspeichereinrichtung durch die Eingangssignal-Schalteinrichtung in den Eingangsanschluss eingegeben wird, und Ausgeben der berechneten Abweichung als kompensierte A/D-Umwandlungsdaten.
Gemäß der Erfindung sieht ein vierter Gesichtspunkt einen A/D-Wandler auf der Grundlage des ersten bis dritten Gesichtspunkts vor, welcher weiter aufweist: eine Signalauswahleinrichtung zum Eingeben einer Mehrzahl von Eingangssignalen und Zuführen eines der Eingangssignale an den Eingangsanschluss als das analoge Eingangsspannungssignal.
Gemäß der Erfindung sieht ein fünfter Gesichtspunkt einen A/D-Wandler vor, welcher aufweist: eine Impulszirkulierschaltung zum wiederholten Erzeugen eines Impulses, wobei die Impulszirkulierschaltung eine Mehrzahl von Invertierschaltungen umfasst, welche in einem Ring in Reihe geschaltet sind, um die Impulse zu zirkulieren, wobei eine der Invertierschaltungen einen Steuereingang aufweist, um die Erzeugung des Impulses zu steuern, wobei jede Invertierschaltung hintereinander eine Flanke des Impulses mit einer Verzögerung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung variiert, an die nächste der Invertierschaltungen verschiebt; eine Spannungssignal-Erzeugungseinrichtung zum Erzeugen eines Spannungssignals als die Speisespannung in Übereinstimmung mit einem Auflösungssteuersignal; einen Zähler zum Zählen der Impulse und Ausgeben binärer Zähldaten; eine Impulspositions-Bestimmungsschaltung zum Bestimmen einer Position einer der Invertierschaltungen, welche eine Flanke des Impulses ausgibt, und Kodieren der Position in Binärdaten; einen ersten Eingangsanschluss zum Eingeben eines Startsignals, welches an den Steuereingang angelegt wird, um die Impulszirkulierschaltung zu betreiben; einen zweiten Eingangsanschluss zum Eingeben eines Stoppsignals an die Impulspositions-Bestimmungsschaltung, um die Position zu bestimmen; eine Ausgangsschaltung zum Ausgeben von A/D-Umwandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der Binärdaten als niederwertige Bits, wobei die binären Zähldaten einen zeitlichen Abstand zwischen dem Start- und Stoppsignal anzeigen, wobei eine Auflösung in den A/D-Umwandlungsdaten in Übereinstimmung mit dem Auflösungssteuersignal gesteuert wird. Nur das Spannungssignal wird den Invertierschaltungen zugeführt, und sowohl der Zähler, die Impulspositions-Bestimmungsschaltung, die Steuerschaltung als auch die Ausgangsschaltung, nicht aber die Impulszirkulierschaltung werden mit einer konstanten Speisespannung versorgt. Ein Schwellenpegel zum Unterscheiden zwischen einem hohen und einem niedrigen Ausgangsspannungspegel der Impulszirkulierschaltung an Eingängen der Zählerschaltung und der Impulspositions-Bestimmungsschaltung wird auf den mittleren Pegel (V_th = (L_up + H_low)/2) zwischen der oberen Grenze des niedrigen Ausgangsspannungspegels der Impulszirkulierschaltung und der unteren Grenze des hohen Ausgangsspannungspegels der Impulszirkulierschaltung festgelegt, wenn sich das analoge Eingangsspannungssignal über einen vorbestimmten Dynamikbereich hinweg ändert, wobei die obere Grenze des niedrigen Ausgangsspannungspegels der Impulszirkulierschaltung kleiner ist als die untere Grenze des hohen Ausgangsspannungspegels der Impulszirkulierschaltung
Die Aufgabe und Merkmale der Erfindung werden leichter ersichtlich aus der nachfolgenden genauen Beschreibung in Verbindung mit den begleitenden Zeichnungen, in welchen
1 ein Blockdiagramm eines A/D-Wandlers gemäß einer ersten Ausführungsform ist;
2 ein Blockdiagramm einer in 1 gezeigten Steuerschaltung ist;
3A bis 3D Zeitablaufdiagramme einer A/D-Umwandlung bezüglich der Impulssignale PA und PB aus der Steuerschaltung sind;
4A bis 4C Zeitablaufdiagramme eines modifizierten a/c-Umwandlungsprozesses gemäß der ersten Ausführungsform sind;
5 eine graphische Darstellung ist, welche ein Meßergebnis zeigt und die Beziehung zwischen der Spannung des analogen Eingangsspannungssignals Vin und den A/D-Umwandlungsdaten gemäß der ersten Ausführungsform zeigt;
6 ein schematisches Schaltbild ist, welches ein Beispiel einer Signalerfassungsschaltung unter Verwendung des A/D-Wandlers gemäß der ersten Ausführungsform zeigt;
7 eine graphische Darstellung eines A/D-Umwandlungsprozesses gemäß der ersten Ausführungsform ist, wenn der A/D-Wandler gemäß der ersten Ausführungsform in einer anderen Signalerfassungsschaltung verwendet wird,
8 ein Blockdiagramm eines A/D-Umwandlungssystems einschließlich einer Signalschalteinrichtung 90, eines Pufferverstärkers 92 und eines A/D-Wandlers gemäß der ersten, zweiten oder dritten Ausführungsform ist;
9 ein Blockdiagramm eines A/D-Wandlers gemäß einer zweiten Ausführungsform ist;
10A bis 10F Zeitdiagramme des A/D-Wandlers gemäß der zweiten Ausführungsform sind;
11 eine graphische Darstellung gemäß der dritten Ausführungsform ist, welche den Dynamikbereich und die Referenzspannungen jeweils für die minimale analoge Eingangsspannung und die maximale analoge Eingangsspannung zeigt;
12 ein Blockdiagramm eines A/D-Wandlers gemäß einer dritten Ausführungsform ist;
13A bis 13M Zeitdiagramme gemäß der dritten Ausführungsform sind;
14 eine graphische Darstellung ist, welche einen Kompensationsprozeß gemäß der dritten Ausführungsform zeigt;
15 ein Blockdiagramm eines A/D-Wandlers gemäß einer vierten Ausführungsform ist;
16 ein Blockdiagramm eines A/D-Wandlers nach dem Stand der Technik ist; und
17 eine graphische Darstellung ist, welche die Linearität gemäß des in 16 gezeigten A/D-Wandlers nach dem Stand der Technik zeigt.
Die gleichen oder entsprechenden Elemente oder Bauteile sind in den Zeichnungen durchgängig mit gleichen Bezugszeichen bezeichnet.
[ERSTE AUSFÜHRUNGSFORM]
1 zeigt ein Blockdiagramm eines A/D-Wandlers gemäß einer ersten Ausführungsform. Der A/D-Wandler 1 gemäß der ersten Ausführungsform umfaßt eine Steuerschaltung 4 zum Erzeugen von Impulssignalen PA und PB und eine Impulsphasendifferenz-Kodierschaltung 2 zum Kodieren einer Phasendifferenz zwischen den Impulssignalen PA und PB.
Die Impulsphasendifferenz-Kodierschaltung 2 enthält eine Ringgatter-Verzögerungsschaltung (Impulszirkulierschaltung) 10, welche eine Mehrzahl von in einem Ring in Reihe geschalteten Invertierern einschließlich eines NAND-Gatters NAND und Invertierers INV umfaßt, einen Zähler 12 zum Zählen von Impulsen von einem Invertierer INV-n unmittelbar vor dem NAND-Gatter in dem Ring, einen Signalspeicher (Latch) 14 zum Verriegeln von Daten aus dem Zähler 12, einen Impulspositionsdetektor 16 zum Erfassen einer Impulsflanke in dem Ring, einen Kodierer 18 zum Kodieren der Position der Flanke in Binärdaten und eine Signalverarbeitungsschaltung 19 zum Ausgeben von A/D-Umwandlungsdaten DO1 einschließlich der binären Zähldaten aus dem Zähler 14 als höherwertige Bits und der binärkodierten Daten aus dem Kodierer 18 als niederwertige Bits.
Die Verriegelungsschaltung 14 und der Impulspositionsdetektor 16 arbeiten in Reaktion auf das Impulssignal PB aus der Steuerschaltung 4. Die Signalverarbeitungsschaltung 19 erzeugt die A/D-Umwandlungsdaten DO1 durch Subtrahieren der höherwertigen Bits von den niederwertigen Bits.
Die Invertierschaltungen in dem Ringgatter-Verzögerungsschaltkreis 10 werden mit dem analogen Eingangsspannungssignal Vin als eine diesbezügliche Speisespannung durch eine Spannungsversorgungsleitung 10a versorgt. Andererseits werden ein Kodierungsverarbeitungsblock 3, welcher den Zähler 12, den Signalspeicher 14, den Impulspositionsdetektor 16, den Dekodierer 18 und die Signalverarbeitungsschaltung 19 umfaßt, mit einer Speisespannung VDDL, deren Spannung konstant ist, versorgt. Hier wird der A/D-Wandler, welcher die Ringgatter-Verzögerungsschaltung, den Kodierungsverarbeitungsblock und die Steuerschaltung umfaßt, wobei die Ringgatter-Verzögerungsschaltung und der Kodierungsverarbeitungsblock mit dem analogen Eingangsspannungssignal als der Speisespannung versorgt werden, in dem US Patent Nr. 5,396,247 , angemeldet am 15. März 1993 mit dem Titel ”ANALOG-TO-DIGITAL CONVERSION CIRCUIT HAVING A PULSE CIRCULATING PORTION”, deren Offenbarungsgehalt hiermit durch Verweis eingeschlossen wird, offenbart. In diesem A/D-Wandler wurde die gesamte Schaltung in der Impulsphasendifferenz-Kodierungsschaltung durch das analoge Eingangsspannungssignal betrieben, wie vorstehend erwähnt.
Unter Bezugnahme nun auf 1 beginnt die Ringgatter-Verzögerungsschaltung 10 mit der Zirkulierung eines Impulses als Reaktion auf den Übergang des Impulssignals PA auf H und setzt das Zirkulieren des Impulses fort, so lange das Impulssignal PA gleich H ist. Im einzelnen erzeugt das NAND-Gatter NAND den Impuls als Antwort auf das Impulssignal PA. Dann invertiert die zweite Invertierschaltung, d. h. der Invertierer INV-1, seinen Ausgangspegel als eine Flanke 96 als Antwort auf die Flanke 95 des Impulses aus dem NAND-Gatter mit einer Verzögerung. D. h., jede der Invertierschaltungen verschiebt hintereinander den Impuls. Die Anzahl der Invertierschaltungen ist ungerade. Der Zähler 12 zählt die Anzahl der Zirkulierungen. Der Signalspeicher 14 verriegelt den Zählwert in dem Zähler 12, wenn das Impulssignal PB gleich H wird.
Andererseits erfaßt der Impulspositionsdetektor 16 die Flanke des Impulses in dem Ringgatter-Verzögerungsschaltkreis 10 als Antwort auf das Impulssignal PB. Z. B. kann ein AND-Gatter, dessen erster Eingang mit dem Eingang der Invertierschaltung verbunden ist und dessen zweiter Eingang mit dem Ausgang der selben Invertierschaltungen verbunden ist, die Flanke 96 erfassen. Der Dekodierer 18 erzeugt digitale Daten, welche der Position der Flanke des Impulssignals in dem Ringgatter-Verzögerungsschaltkreis 10 entsprechen.
Der Signalverarbeitungsschaltkreis 19 erzeugt binäre Daten DO1 als A/D-Umwandlungsdaten aus den kodierten Daten von dem Kodierer 18 und den digitalen Daten, welche in dem Signalspeicher 14 verriegelt werden. Dann leitet die Signalverarbeitungsschaltung 19 die Binärdaten DO1, welche bezüglich eines Intervalls Tc von der ansteigenden Flanke des Impulssignals PA zu der ansteigenden Flanke des Impulssignals PB durch die Datenausgangsleitung 20 nach außen.
Eine Energieversorgungsleitung 10a zum Zuführen der Energie auf die Invertierschaltungen (Invertierer und das NAND-Gatter) in dem Ringgatter-Verzögerungsschaltkreis 10 wird mit dem Eingang 2a zum Empfangen des analog-zu-digital umzuwandelnden analogen Eingangsspannungssignals Vin verbunden. Somit werden jeweilige Invertierschaltungen mit dem analogen Eingangsspannungssignal als die Speisespannung durch die Speisespannungsleitung 10a versorgt.
Das Intervall, welcher für den Invertierungsprozeß jeder der Invertierschaltungen benötigt wird, ändert sich mit der Spannung der diesbezüglichen Speisespannung. Demgemäß ändern sich die von der Datenausgangsleitung 20 ausgegebenen digitalen Daten DO1 mit dem Spannungspegel des analogen Eingangsspannungssignals Vin. Ist dann das Intervall Tc konstant, repräsentieren die digitalen Daten das analoge Eingangsspannungssignal Vin.
2 zeigt den Aufbau der Steuerschaltung 4. Die Steuerschaltung 4 umfaßt einen Oszillator 22 zum Erzeugen eines Schwingungssignals CK, einen Zähler 24 zum Zählen des Schwingungssignals und einen Dekodierer 26 zum Erzeugen der Impulssignale PA und PB auf der Grundlage des Zählergebnisses des Zählers 24.
3A bis 3D zeigen Zeitablaufdiagramme der A/D-Umwandlung bezüglich der Impulssignale PA und PB. Der A/D-Umwandlungsprozeß wird als Antwort auf die ansteigende Flanke des Impulslsignals PA zyklisch begonnen. Nach dem vorbestimmten Intervall Tc geben der Impulspositionsdetektor 16, der Signalspeicher 14 und die Signalverarbeitungsschaltung 19 die Binärdaten DO1 als Antwort auf das Impulssignal PB wiederholt aus.
Demgemäß gibt der A/D-Wandler 1 die a/c-Umwandlungsdaten DO1 entsprechend der Spannung eines analogen Eingangsspannungssignals Vin aus. Darüber hinaus wird der A/D-Umwandlungsprozeß mit einer Periode, welche der Ausgangsperiode der Impulssignale PA und PB entspricht, periodisch ausgeführt. So ändert sich der Wert der A/D-Umwandlungsdaten DO1 zu D0, D1, D2, ... in Übereinstimmung mit der Spannungsänderung des eingegebenen analogen Eingangsspannungssignals Vin.
Bei diesem Aufbau vergrößert eine Erhöhung des Intervalls Tc von der ansteigenden Flanke des Impulssignals PA und der ansteigenden Flanke des Impulssignals PB die Auflösung der A/D-Umwandlungsdaten DO1. Im einzelnen halbiert eine Verdopplung des Intervalls Tc die Spannung je einem Bit der A/D-Umwandlungsdaten. D. h., die Auflösung des A/D-Wandlers 1 kann willkürlich festgelegt werden, so daß eine hohe Auflösung leicht bereitgestellt werden kann. Darüber hinaus besitzt dieser A/D-Wandler 1 keinen besonderen analogen Schaltkreis, was seine Schaltungsgröße reduziert.
4A bis 4C zeigen Zeitablaufdiagramme eines modifizierten a/c-Umwandlungsprozesses. In diesem Fall zeigt das Impulssignal PA nur den aufeinanderfolgenden Beginn einer A/D-Umwandlung. Andererseits zeigt das Impulssignal PB jeden Endzeitpunkt einer A/D-Umwandlung. Dies liefert die A/D-Umwandlungsdaten zu Abständen TC1, TC2, TC3 .... Somit können die A/D-Umwandlungsdaten zu jedem A/D-Umwandlungsintervall durch Subtraktion des Ergebnisses des vorausgehenden A/D-Umwandlungsintervalls von dem Ergebnis des vorliegenden A/D-Umwandlungsintervalls erhalten werden.
Wie oben erwähnt, werden die Invertierschaltungen in dem Ringgatter-Verzögerungsschaltkreis 10 mit dem analogen Eingangsspannungssignal Vin als eine Speisespannung durch die Spannungsversorgungsleitung 10a versorgt. Andererseits werden die Schaltung 12 einschließlich des Zählers 12, des Signalpeichers 14, des Impulspositionsdetektors 16 und des Kodierers 18 sowie die Signalvearbeitungsschaltung 19 mit der Speisespannung VDDL, dessen Spannung konstant ist, versorgt. An dieser Stelle wird die Speisespannung VDDL bestimmt, um zwischen den Pegeln L und H in dem vorbestimmten Dynamikbereich des A/D-Wandlers 1 zu unterscheiden. Genauer gesagt, falls sich die Spannung des analogen Eingangsspannungssignals ändert, ändern sich die Pegel L und H des Ausgangs des Ringgatter-Verzögerungsschaltkreises 10 ebenfalls. Wenn dann angenommen wird, daß die obere Grenze des Pegels L des Ausgangssignals des Ringgatter-Verzögerungsschaltkreises 10 gleich L_up ist und die untere Grenze des Pegels H des Ausgangssignals des Ringgatter-Verzögerungsschaltkreises 10 gleich H_low(L_up < H_low) sind, wird die Schwellwertpegel Vth zum Unterscheiden des Ausgangsspannungspegels an den Eingängen des Zählers 12 und des Impulspositionsdetektors 16 auf den mittleren Pegel zwischen L_up und H_low, d. h., Vth ≒ (L_up + H_low)/2.
Bei dem A/D-Wandler 1, welcher die vorstehend erwähnte Struktur aufweist, ändert sich die Betriebscharakteristik des Kodierungsverarbeitungsblocks 3 nicht, obwohl sich die Spannung des analogen Eingangsspannungssignals Vin ändert. Darüber hinaus können, falls sich die Spannung des analogen Eingangsspannungssignals Vin innerhalb des vorstehend erwähnten Dynamikbereichs ändert, die Pegel von Ausgangssignalen aus dem Ringgatter-Verzögerungsschaltkreis 10 korrekt unterschieden werden.
Dies beseitigt die Nichtlinearität in einem A/D-Umwandlungsergebnis aufgrund der ungünstigen Betriebscharakteristik, welche durch Anlegen des analogen Eingangsspannungssignals Vin an die von den Invertierschaltungen verschiedenen Schaltkreise in dem Ringgatter-Verzögerungsschaltkreis 10 als die Speisespannung hervorgerufen wird.
Demzufolge stellt der A/D-Wandler 1 gemäß dieser Ausführungsform, falls der zulässige Fehler festgelegt ist, einen größeren Eingangsdynamikbereich bereit. Falls der Eingangsdynamikbereich festgelegt ist, stellt dieser A/D-Wandler 1 ein genaueres A/D-Umwandlungsergebnis bereit.
5 zeigt eine graphische Darstellung, welche ein Meßergebnis zeigt und die Beziehung zwischen der Spannung eines analogen Eingangsspannungssignals Vin und dem A/D-Umwandlungsergebnis, d. h. die A/D-Umwandlungsdaten DO1 zeigt. Der Erfinder berechnet den Linearitätsfehler NL unter der Annahme, daß der Dynamikbereich des analogen Eingangsspannungssignals Vin von 1,4 V bis 2,2 V reicht. Dann wird der Linearitätsfehler NL ungefähr 0,26%, was eine beträchtliche Verbesserung gegenüber dem in 16 gezeigten A/D-Wandler nach dem Stand der Technik darstellt, welcher einen Linearitätsfehler NL ≒ 10% zeigt, falls der Dynamikbereich von 2,0 V bis 2,2 V reicht.
Weil der A/D-Wandler 1 gemäß der ersten Ausführungsform das analoge Eingangsspannungssignal Vin in die digitalen Daten ohne irgendwelche besonderen analogen Schaltkreise umwandeln kann, kann er darüberhinaus eine genaue A/D-Umwandlung bereitstellen, wenn auch die Umgebungstemperatur hoch ist. Falls der A/D-Wandler 1 in einer Signalerfassungsschaltung einschließlich eines Sensorelements 28 eingesetzt wird, wie in 6 gezeigt, können daher die Einsatzbedingungen des Sensorelements 28 erweitert werden. In 6 weist das Sensorelement 28 eine Brückenstruktur auf, welche mit einer Speisespannung Vcc versorgt wird, und seine Ausgangsspannung ändert sich mit einer physikalischen Größe (Druck, Beschleunigung, magnetisches Feld oder dergleichen). Dem A/D-Wandler 1 wird der Ausgang der Brückenstruktur als das analoge Eingangsspannungssignal Vin zugeführt, um die A/D-Umwandlungsdaten DO1 bereitzustellen, welche der Spannung des Ausgangs der Brücke entsprechen.
In dem Fall, daß dieser A/D-Wandler 1 in dieser Weise in der Signalerfassungsschaltung verwendet wird, und falls die Impedanz des Sensorelements 28 so groß ist, daß der A/D-Wandler 1 nicht richtig arbeitet, genügt es, eine allgemeine Impedanzumwandlungsschaltung wie etwa eine Spannungsfolgerschaltung, eine Sourcefolgerschaltung oder dergleichen zwischen dem Sensorelement 28 und dem A/D-Wandler 1 hinzuzufügen.
Falls darüber hinaus ein Hall-Element als das Sensorelement 28 anstelle der Brückenschaltung verwendet wird, wird die Hall-Spannung an den A/D-Wandler als das analoge Eingangsspannungssignal Vin angelegt.
Weil die A/D-Umwandlungsdaten DO1, welche durch den A/D-Wandler 1 ausgegeben werden, sich mit der Spannung des analogen Eingangsspannungssignals Vin ändern, wie in 7 gezeigt, kann darüberhinaus eine logische Schaltung zum Ausgeben eines Pegels H, wenn die A/D-Umwandlungsdaten DO1 ansteigen, und Ausgeben eines Pegels L, wenn die A/D-Umwandlungsdaten DO1 fallen, um ein sich in Phase mit dem Erfassungssignal änderndes Ausgangsimpulssignal bereitzustellen, als eine zusätzliche Ausgangsschaltung vorgesehen werden.
8 ist ein Blockdiagramm eines A/D-Umwandlungssystems, welches ein Signalumschaltnetz 90, einen Pufferverstärker 92 und den A/D-Wandler 1, 1a oder 1b umfaßt. In diesem System gibt das Signalumschaltnetz 90 eines der Signale S1 bis Sn zur fortlaufenden A/D-Umwandlung aufeinanderfolgend, d. h. schaltbar durch den Pufferverstärker 92 und den Eingangsanschluß 2a ein, um es in den A/D-Wandler 1 einzuleiten.
Da der Kodierungsverarbeitungsblock 3 bei dieser Struktur ohne Beeinflussung des analogen Eingangsspannungssignals Vin arbeitet, auch wenn sich das analoge Eingangsspannungssignal Vin aufgrund des Betriebs des Signalumschaltnetzes 90 schnell ändert, liefert diese Struktur ein stabiles A/D-Umwandlungsergebnis. Dieser A/D-Wandler 1 kann z. B. verwendet werden, um die Ausgangssignale jeweiliger Bildpunkte in einem Bildsensor umzuwandeln.
Dieser A/D-Wandler 1 gemäß der ersten Ausführungsform liefert eine genaue A/D-Umwandlung auch bei hoher Temperatur, weil die A/D-Umwandlung unter Verwendung einer Änderung in den Invertierprozeßintervallen der Invertierschaltungen in dem Ringgatter-Verzögerungsschaltkreis 10 bewirkt wird. Allerdings ändern sich die Invertierprozeßintervalle noch immer mit der Temperatur. Eine Änderung der Invertierprozeßintervalle beeinflußt das A/D-Umwandlungsergebnis.
Ein A/D-Wandler mit gegen die Temperaturänderung kompensierten A/D-Umwandlungsdaten wird in der zweiten Ausführungsform beschrieben.
[ZWEITE AUSFÜHRUNGSFORM]
9 ist ein Blockdiagramm eines A/D-Wandlers 1a gemäß einer zweiten Ausführungsform. Der A/D-Wandler 1a gemäß der zweiten Ausführungsform enthält eine Impulsphasendifferenz-Kodierungsschaltung 32, eine Steuerschaltung 34, einen Schalter 36, Register 38 und 40, einen Schalter 42 und einen Dividierer 44.
Die Impulsphasendifferenz-Kodierungsschaltung 32 weist die selbe Struktur wie die Impulsphasendifferenz-Kodierungschaltung 2 gemäß der ersten Ausführungsform auf. Die Steuerschaltung 34 weist die selbe Struktur wie die Steuerschaltung 4 in der ersten Ausführungsform zum Erzeugen der Impulssignale PA und PB und weiter zum Erzeugen eines Auswahlsignals SEL, welches zu einer gegebenen Zeitabstimmung nach der ansteigenden Flanke des Impulssignals PB invertiert wird, auf. Der Schalter 36 gibt entweder das analoge Eingangsspannungssignal Vin oder eine Referenzspannung Vr als Antwort auf das Auswahlsignal SEL ein.
Das Register 38 speichert die A/D-Umwandlungsdaten DVin der analogen Eingangsspannung Vi aus der Impulsphasendifferenz-Kodierungsschaltung 32 durch den Schalter 42. Das Register 40 speichert die A/D-Umwandlungsdaten DR der Referenzspannung VR aus der Impulsphasenreferenz-Kodierungsschaltung 32 durch den Schalter 42. Der Schalter 42 leitet die A/D-Umwandlungsdaten DO1 in entweder das Register 38 als A/D-Umwandlungsdaten DVin oder das Register 40 als A/D-Umwandlungsdaten DR in Übereinstimmung mit dem Auswahlsignal SEL ein. Der Dividierer 44 dividiert die A/D-Umwandlungsdaten DVin durch die A/D-Umwandlungsdaten DR, um die A/D-Umwandlungsdaten DVin zu kompensieren, um die kompensierten A/D-Umwandlungsdaten DO2 auszugeben.
Darüber hinaus werden die Steuerschaltung 34, der Schalter 36, die Register 38 und 40, der Schalter 42 und der Dividierer 44, nicht aber die Impulsphasendifferenz-Kodierungsschaltung 32 durch eine konstante Speisespannung, welche die gleiche oder eine andere als die Speisespannung VDDL für den Kodierungsprozeßblock 3 sein kann, betrieben. Daher ist der A/D-Umwandlungsprozeß genau.
10A bis 10F sind Zeitdiagramme des A/D-Wandlers 1a gemäß der zweiten Ausführungsform. Der Schalter 36 gibt abwechselnd das analoge Eingangsspannungssignal Vin und die Referenzspannung RV als seine Ausgänge VD1 als Antwort auf das Auswahlsignal SEL aus. Dann gibt die Impulsphasendifferenz-Kodierungsschaltung 32 abwechselnd die A/D-Umwandlungsdaten DVin und DR entsprechend dem analogen Eingangsspannungssignal Vin und der Referenzspannung VR aus.
Die A/D-Umwandlungsdaten DVin aus der Impulsphasendifferenz-Kodierungsschaltung 32 werden im dem Register 38 gespeichert, und die A/D-Umwandlungsdaten DR werden in dem Register 40 gespeichert.
Der Dividierer 44 dividiert die A/D-Umwandlungsdaten Vin durch die A/D-Umwandlungsdaten DR, um kompensierte A/D-Umwandlungsdaten DO2 auszugeben.
Wie vorstehend erwähnt, ändern sich, auch wenn sich die Invertierprozeßintervalle der Invertierschaltungen (NAND und INV) in Übereinstimmung mit der Temperatur ändern und somit die A/D-Umwandlungsdaten DVin, welche das analoge Eingangsspannungssignal Vin anzeigen, variieren, die A/D-Umwandlungsdaten DR, welche die Referenzspannung DR anzeigen, bei dem A/D-Wandler 1a ebenfalls in ähnlicher Weise, so daß die Änderung in den A/D-Umwandlungsdaten DVin durch die Änderung in den A/D-Umwandlungsdaten DR durch Teilen ausgelöscht wird.
Die Referenzspannung DR wird z. B. durch einen Spannungsteiler (nicht dargestellt) erzeugt. Der Spannungsteiler ist parallel mit einer Erfassungsschaltung (nicht dargestellt), welche das analoge Eingangsspannungssignal bezüglich der an diese Erfassungsschaltung angelegten Speisespannung erzeugt, verbunden. Die Erfassungsschaltung kann eine Meßwiderstandsschaltung, welche erste und zweite in Serie miteinander verbundene Meßwiderstände umfaßt, sein, wobei das analoge Eingangsspannungssignal an dem Verbindungspunkt dieser ersten und zweiten Sesnsorwiderstände ausgegeben wird. Darüberhinaus ist der Spannungsteiler in der Nähe der Erfassungsschaltung angeordnet, um deren Temperaturen anzugleichen. Die Spannung der Referenzspannung DR wird durch das Verhältnis der Widerstände der darin enthaltenen Widerstände in Übereinstimmung mit der erforderlichen Spannung bestimmt. Demzufolge ändert sich die Referenzspannung DR mit der analogen Eingangsspannung, so daß die A/C-Umwandlungsdaten kompensiert werden.
Der A/D-Wandler 1a gibt die in Übereinstimmung mit der Temperatur unter Verwendung des Dividierers, wie zuvor erwähnt, umgewandelten A/D-Umwandlungsdaten aus. Als nächstes wird in der dritten Ausführungsform ein einen PLL verwendender A/D-Wandler des Selbstkompensationstyps beschrieben.
[DRITTE AUSFÜHRUNGSFORM]
11 ist eine graphische Darstellung gemäß einer dritten Ausführungsform, welche jeweils den Dynamikbereich und die Referenzspannungen VR1 und VR2 für die minimale analoge Eingangsspannung Vin und die maximale analoge Eingangsspannung Vin zeigt. 12 ist ein Blockdiagramm eines A/D-Wandlers 1b gemäß der dritten Ausführungsform.
Der A/D-Wandler 1b verwendet die Referenzspannungen VR1 und VR2, um das A/D-Umwandlungsergebnis zu kompensieren. Im einzelnen wird das Intervall Tc von der ansteigenden Flanke der Impulssignale PA und PB zur Kompensation mit einem PLL gesteuert, um die Differenz zwischen dem A/D-Umwandlungsergebnis DR1, welches die minimale analoge Eingangsspannung VR1 zeigt, und der maximalen analogen Eingangsspannung VR2 konstant zu machen, z. B. 1100 – 1000 = 100, wenn auch die Temperatur variiert.
Falls z. B. angenommen wird, daß VR1 = 4,5 V und VR2 = 5,5 V, dann ist die Spannung je einem Bit (LSB), d. h. die Spannungsauflösung gegeben durch: LSB = (VR2 – VR1)/(DR2 – DR4) = 1000 mV/100 = 10 mV.
Falls hier angenommen wird, daß die Differenz zwischen der minimalen Spannung VR1 und dem analogen Eingangsspannungssignal Vin VS ist und daß die A/D-Umwandlungsdaten DO1 linear von dem minimalen Spannungssignal VR1 bis zu dem maximalen Spannungssignal VR2 variieren, ist die Differenzspannung VS zwischen dem analogen Eingangsspannungssignal Vin und dem minimalen Spannungssignal VR1 gegeben durch: VS = LSB·(DVin – DR1)
Das analoge Eingangsspannungssignal Vin ist gegeben durch: Vin = VR1 + LSB·(DVin – DR1)
12 zeigt eine solche Struktur eines A/D-Wandlers 1b gemäß der dritten Ausführungsform. 13A bis 13M sind Zeitdiagramme gemäß der dritten Ausführungsform.
Der A/D-Wandler 1b umfaßt einen Schalter 62 zum Eingeben entweder der minimalen Spannung VR1, des analogen Eingangsspannungssignals Vin oder der maximalen Spannung VR2, die Impulsphasendifferenz-Kodierungsschaltung 52, welche die gleiche Struktur wie die der ersten Ausführungsform aufweist, eine Steuerschaltung 54, welche eine ähnliche Schaltungsstruktur wie die der ersten Ausführungsform aufweist, Register 64, 66 und 68, einen Schalter 70 zum Ausgeben des A/D-Umwandlungsergebnisses an eines der Register 66, 68 oder 68, Subtrahierer 72, 74 und 82, einen digitalen Schleifenfilter 76, einen Addierer 78, ein Register 80 und ein Kompensations-ROM 84.
Die Steuerschaltung 54 umfaßt einen digital gesteuerten Oszillator 56, dessen Schwingungsfrequenz mittels digitaler Daten DC3 gesteuert werden kann, einen Zähler 58 zum Zählen des Schwingungssignals CK aus dem digital gesteuerten Oszillator 56, und einen Dekodierer 60 zum Erzeugen der Impulssignale PA und PB auf der Grundlage der Zählergebnisse des Zählers 58 und, zu einer gegebenen Zeitabstimmung nach der ansteigenden Flanke des Impulssignals PB, Erzeugen eines drei Zustände anzeigenden Auswahlsignal SEL3. Die Schwingungsfrequenz des digital gesteuerten Oszillators 56 wird mit den Daten DC3 aus dem Register 80 gesteuert, um das Intervall Tc zwischen den Impulssignalen PA und PB zu steuern.
Der Schalter 62 legt als Antwort auf das Auswahlsignal SEL3 entweder die minimale Spannung VR1, das analoge Eingangsspannungssignal Vin oder die maximale Spannung VR2 an den Eingangsanschluß 52a der Impulsphasendifferenz-Kodierungsschaltung 52 an.
Der Schalter 70 leitet als Antwort auf das Auswahlsignal SEL3 den Ausgang der Impulsphasendifferenz-Kodierungsschaltung 52 nacheinander in entweder das Register 66, das Register 68 oder das Register 64 ein.
Um das Intervall Tc zu steuern, um die Differenz zwischen den A/D-Umwandlungsdaten DR2 entsprechend dem maximalen Spannungssignal VR2 und den A/D-Umwandlungsdaten DR1 entsprechend dem minimalen Spannungssignal VR1 bei einem konstanten Wert DB aufrechtzuerhalten, wird die nachstehende Verarbeitung ausgeführt.
Der Subtrahierer 72 subtrahiert die digitalen Daten DR1, welche in dem Register 66 gespeichert sind, von den digitalen Daten DR2, um die Differenz ΔDR12 (= DR2 – DR1) bereitzustellen. Der Subtrahierer 74 erhält die Differenz DC1 (= DBS – ΔD12) zwischen der Differenz ΔDR12 und den Referenzdaten DBS, wobei das Intervall Tc zwischen den ansteigenden Flanken der Impulssignale PA und PB bestimmt wird.
Das Ergebnis DC1 des Subtrahierers 74 wird in den digitalen Schleifenfilter 76 eingeleitet. Der digitale Schleifenfilter 76 entfernt hochfrequentes Rauschen, um Daten DC2 auszugeben. Der Addierer 78 addiert die Daten DC2 zu Steuerdaten DC3, welche die Schwingungsfrequenz des digital gesteuerten Oszillators 56 bestimmten. Das Additionsergebnis wird in dem Register 80 gespeichert, um die Steuerdaten DC3 zu kompensieren.
Als Ergebnis werden, falls die Differenz DC1 zwischen ΔD12 und den Referenzdaten DBS positiv ist, die positiven Daten DC2 zu den vorliegenden Steuerdaten DC3 addiert, so daß die Steuerdaten DC3, welche in den digital gesteuerten Oszillator 56 eingegeben werden, ansteigen. Dies erhöht die Schwingungsfrequenz des digital gesteuerten Oszillators 56, so daß das Intervall Tc zwischen der ansteigenden Flanke des Impulssignals PA und PB verkürzt wird. Falls andererseits die Differenz DC1 zwischen ΔDR12 und den Referenzdaten DBS negativ ist, werden die negativen Daten DC2 zu den vorliegenden Steuerdaten DC3 addiert, so daß die Steuerdaten DC3, welche in den digital gesteuerten Oszillator 56 eingegeben werden, abfallen. Dies verringert die Schwingungsfrequenz des digital gesteuerten Oszillators 56, so daß das Intervall Tc zwischen den Impulssignalen PA und PB größer wird.
Darüberhinaus subtrahiert der Subtrahierer 82 die digitalen Daten DR1, welche dem in dem Register 66 gespeicherten minimalen Spannungssignal VR1 entsprechen, von den digitalen Daten DVin, welche dem in dem Register 64 gespeicherten Spannungssignal Vin entsprechen, d. h. berechnet die Differenz DO3 (= DVin – DR1). Des weiteren kompensiert das Kompensations-ROM 84 das Rechenergebnis DO3, um die kompensierten digitalen Daten DO4 auszugeben.
D. h., der Subtrahierer 82 erhält die dem Spannungssignal Vin entsprechenden digitalen Daten DO3 aus der Referenz des gleichen Spannungssignals VR1 durch Subtrahieren von DR1 von DVin. Das Rechenergebnis DO3 ändert sich mit der Änderung des Spannungssignals Vin nicht linear, wie in 14 gezeigt. Dann werden in dieser Ausführungsform die Kompensationswerte entsprechend dieser Charakteristik in dem Kompensations-ROM 84 gespeichert. Das Kompensations-ROM 84 kompensiert die digitalen Daten DO3 mit diesen Kompensationswerten, um die digitalen Daten DO4, welche sich mit der Änderung des Spannungssignals Vin linear ändern, auszugeben.
Der Grund, warum sich die digitalen Daten DO3 mit der Änderung des Spannungssignals Vin linear ändern, ist hier, daß die Verzögerungsintervalle der Invertierschaltungen wie etwa dem NAND-Gatter und den Invertierern INV, welche den Ringgatter-Verzögerungsschaltkreis 10 ausbilden, sich nicht linear mit der Änderung der diesbezüglichen Speisespannung ändern.
Ähnlich wie in der zweiten Ausführungsform werden außerdem entsprechende andere Schaltungen als die Impulsphasendifferenz-Kodierungsschaltung 52 mit einer konstanten Speisespannung, welche dieselbe oder eine andere als die Speisespannung VDDL für den Kodierungsprozeßblock 3 sein kann, betrieben.
Wie vorstehend erwähnt, wird in dem A/D-Wandler 1b gemäß dieser Ausführungsform das digitale PLL durch die Subtrahierer 72 und 74, den digitalen Schleifenfilter 76, den Addierer 78, das Register 80 und den digital gesteuerten Oszillator 56 zum Steuern des Intervalls Tc zwischen den ansteigenden Flanken der Impulssignale PA und PB ausgebildet, um die Differenz ΔD12 zwischen den digitalen Daten DR1 und DR2 gleich den Referenzdaten DBS zu machen, welche konstant und gleich 100 ist.
Diese Struktur stellt digitalen Daten DO3 bereit, welche immer dem analogen Eingangsspannungssignal Vin entsprechen, obwohl sich die Invertierprozeßintervalle der Invertierschaltungen in der Impulsphasendifferenz-Kodierungsschaltung 52 mit der Temperatur oder dergleichen ändern. Darüberhinaus sieht diese Ausführungsform das Kompensations-ROM 84 zum Kompensieren der digitalen Daten DO3 vor, so daß die digitalen Daten DO4, welche sich linear mit dem analogen Eingangsspannungssignal Vin ändern.
Darüber hinaus wird in dieser Ausführungsform das Kompensations-ROM 84 zum Erzielen der digitalen Daten DO4 verwendet, welche sich mit der Änderung des analogen Eingangsspannungssignals Vin linear ändern. Allerdings ist es auch möglich, das Kompensations-ROM 84 zum Bereitstellen einer gegebenen Charakteristik der digitalen Daten DO4 wie etwa einer Sinuskurve oder dergleichen durch Ändern der in dem Kompensations-ROM 84 gespeicherten Kompensationsdaten zu verwenden.
Darüber hinaus wird der digital gesteuerte Oszillator 56 als der Oszillator in der Steuerschaltung 54 verwendet, so daß die digitalen Daten aus dem Register 80 verwendet werden können, um die Schwingungsfrequenz des Oszillators unverändert zu steuern, was den Schaltungsaufbau vereinfacht.
Im einzelnen ist es, um einen PLL auszubilden, auch möglich, einen analogen spannungsgesteuerten Oszillator (VCO) als den Oszillator zu verwenden. Allerdings erfordert ein solcher Aufbau des weiteren einen D/C-Wandler und erlaubt es nicht, die Steuerdaten DC3 direkt in den Oszillator 56 einzuleiten.
Als einen digital gesteuerten Oszillator gab es Oszillatoren, in welchen ein feststehendes Schwingungssignal von einem schwingenden Element aus Quarzkristall geteilt wird. Ein solcher Oszillator erhält die gewünschte Schwingungsfrequenz durch Frequenzteilung des Taktsignals, so daß die resultierende Taktfrequenz relativ gering wird, d. h., niedriger als 100 kHz. So ist es wünschenswert, einen digital gesteuerten Oszillator 56 zu verwenden. Der digital gesteuerte Oszillator 56 kann von einer Bauart sein, welche in der US-Patentanmeldung Nr. 956,955, angemeldet am 2. Oktober 1992 mit dem Titel ”VARIABLE-FREQUENCY OSCILLATION CIRCUIT AND A DIGITALLY CONTROLLED OSCILLATOR”, deren Offenbarungsgehalt hiermit durch Verweis eingeschlossen wird. Dieser digital gesteuerte Oszillator verwendet den Ringoszillator, welcher die ähnliche Struktur wie der Ringgatter-Verzögerungsschaltkreis 10 gemäß der Erfindung aufweist, so daß er die Schwingungsfrequenz bis zu mehreren zehn Megahertz steuern kann.
[VIERTE AUSFÜHRUNGSFORM]
In den vorstehend erwähnten Ausführungsformen wird das analoge Eingangsspannungssignal Vin einer A/D-Umwandlung unterzogen. Andererseits führt der A/D-Wandler gemäß der vierten Ausführungsform eine A/D-Umwandlung des Intervalls zwischen Eingängen der Impulssignale PA und PB durch. Anders gesagt, der A/D-Wandler mißt dieses Intervall.
15 ist ein Blockdiagramm eines A/D-Wandlers gemäß der vierten Ausführungsform. Der A/D-Wandler gemäß der vierten Ausführungsform weist im wesentlichen die gleiche Struktur wie der der ersten Ausführungsform auf. Der Unterschied ist, daß die Steuerschaltung 4 weggelassen wird, andererseits jedoch Eingangsanschlüsse 2c und 2d vorgesehen werden, um die Impulssignale PA und PB einzugeben, welche jeweils Beginn und Ende des A/D-Umwandlungsprozesses der Ringgatter-Verzögerungsschaltung 10 anzeigen. Darüberhinaus wird weiter eine Auflösungssteuerschaltung 94 vorgesehen, um das analoge Eingangsspannungssignal in die Energieversorgungsleitung 10a der Invertierschaltungen in dem Ringgatter-Verzögerungsschaltkreis 10 einzuleiten. Der Bereich des analogen Eingangsspannungssignals aus der Auflösungssteuerschaltung 94 ist derselbe wie der Dynamikbereich des analogen Eingangsspannungssignals Vin in der ersten Ausführungsform.
Dieser A/D-Wandler 1c liefert ein A/D-Umwandlungsergebnis, welches sich in Übereinstimmung mit dem Zeitintervall von der Eingabe des Impulssignals PA bis zur Eingabe des Impulssignals PB als die digitalen Daten DO1 in der Datenausgangsleitung 20 ändert. Falls die Stellspannung in der Auflösungssteuerschaltung 94 in Übereinstimmung mit dem Auflösungssteuersignal 94a gesteuert wird, ändert sich darüberhinaus der Rechenzyklus der Impulse, so daß sich die Auflösung des A/D-Wandlers 1c ändert.
Hier wird der Kodierungsprozeßblock 3 nicht durch die Auflösungssteuerschaltung 94 betrieben, sondern durch die unterschiedliche Speisespannung VDDL betrieben, welche konstant ist. Dies liefert eine genaue Messung des Zeitintervalls zwischen den Impulssignalen PA und PB, weil sich die Auflösung mit der analogen Spannung aus der Auflösungssteuerschaltung 94 linear ändert.
Die A/D-Wandler 1a und 1b gemäß der zweiten und dritten Ausführungsform können mit einem analogen Eingangsspannungssignal Vin durch das Signalumschaltnetz 90 und den Pufferverstärker 92 versorgt werden, wie in 8 gezeigt.

Claims

A/D-Wandler (1), welcher aufweist: eine Impulszirkulierschaltung (10) umfassend eine Mehrzahl von Invertierschaltungen (95, 96), welche in einem Ring in Reihe geschaltet sind, um einen Impuls zum wiederholten Ausgeben dieses Impulses zu generieren und zu zirkulieren, wobei einer der Invertierschaltungen ein erstes Steuersignal (PA) zugeführt wird, um die Erzeugung des Impulses zu steuern, wobei jede Invertierschaltung hintereinander eine Flanke des Impulses mit einer Verzögerung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung variiert, an die nächste der Invertierschaltungen verschiebt; einen Eingangsanschluss (2a) zum Eingeben und Zuführen eines analogen Eingangsspannungssignals (V_in) zu den Invertierschaltungen als die Speisespannung; eine Zählerschaltung (12) zum Zählen der Impulse und zum Ausgeben von binären Zähldaten als Antwort auf ein zweites Steuersignal (PB); eine Impulspositions-Bestimmungsschaltung (16) zum Erfassen einer Position einer der Invertierschaltungen, welche eine Flanke des Impulses ausgibt, und zum Kodieren der Position in binärkodierte Daten als Antwort auf das zweite Steuersignal; eine Steuerschaltung (4) zum Erzeugen des ersten Steuersignals (PA), um die Impulszirkulierschaltung zu betreiben, und zum Erzeugen des zweiten Steuersignals (PB) nach einem vorbestimmten Intervall seit der Erzeugung des ersten Steuersignals, um die Position zu bestimmen; und eine Ausgangsschaltung (19) zum Ausgeben von A/D-Umwandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der binärkodierten Daten als niederwertige Bits, dadurch gekennzeichnet, dass nur das analoge Eingangsspannungssignal (V_in) den Invertierschaltungen zugeführt wird, und sowohl der Zähler, die Impulspositions-Bestimmungsschaltung, die Steuerschaltung als auch die Ausgangsschaltung, nicht aber die Impulszirkulierschaltung mit einer konstanten Speisespannung (VDDL) versorgt werden, und ein Schwellenpegel (V_tn) zum Unterscheiden zwischen einem hohen und einem niedrigen Ausgangsspannungspegel der Impulszirkulierschaltung (10) an Eingängen der Zählerschaltung (12) und der Impulspositions-Bestimmungsschaltung (16) auf den mittleren Pegel (V_th = (L_up + H_low)/2) zwischen der oberen Grenze (L_up) des niedrigen Ausgangsspannungspegels der Impulszirkulierschaltung und der unteren Grenze (H_low) des hohen Ausgangsspannungspegels der Impulszirkulierschaltung festgelegt wird, wenn sich das analoge Eingangsspannungssignal (V_in) über einen vorbestimmten Dynamikbereich hinweg ändert, wobei die obere Grenze (L_up) des niedrigen Ausgangsspannungspegels der Impulszirkulierschaltung kleiner ist als die untere Grenze (H_low) des hohen Ausgangsspannungspegels der Impulszirkulierschaltung.
A/D-Wandler (1a) nach Anspruch 1, gekennzeichnet durch: eine Eingangssignal-Schalteinrichtung (36) zum Eingeben des analogen Eingangsspannungssignals (V_in) oder einer Referenzspannung (VR) in Übereinstimmung mit einem Auswahlsignal (SEL); eine Datenspeichereinrichtung (40) zum Speichern der A/D-Umwandlungsdaten (DR), wenn das Referenzsignal (VR) durch die Eingangssignal-Schalteinrichtung (36) in den Eingangsanschluss (32a) eingegeben wird; und eine Teilungsschaltung (44) zum Teilen der A/D-Umwandlungsdaten (DV_in), wenn das analoge Eingangsspannungssignal (V_in) von einem Ausgang (DR) der Datenspeichereinrichtung durch die Eingangssignal-Schalteinrichtung (36) in den Eingangsanschluss (32a) eingegeben wird, um kompensierte A/D-Umwandlungsdaten (DV_in/DR) auszugeben.
A/D-Wandler (1b) nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerschaltung aufweist: einen durchstimmbaren Oszillator (56) zum Erzeugen eines Schwingungssignals (CK), dessen Frequenz gesteuert wird; und eine Zeitablauf-Festlegungseinrichtung (58) zum Zählen des Schwingungssignals (CK) und Erzeugen der ersten und zweiten Steuersignale (PA, PB) in Übereinstimmung mit dem Zählergebnis, wobei der A/D-Wandler (1b) weiter aufweist: eine Eingangssignal-Schalteinrichtung (62) zum Eingeben des analogen Eingangsspannungssignals (V_in), einer ersten Referenzspannung (VR1) oder einer zweiten Referenzspannung (VR2); eine erste Datenspeichereinrichtung (66) zum Speichern der A/D-Umwandlungsdaten (DO1), wenn das erste Referenzsignal (VR1) durch die Eingangssignal-Schalteinrichtung (62) in den Eingangsanschluss (52a) eingegeben wird; eine zweite Datenspeichereinrichtung (68) zum Speichern der A/D-Umwandlungsdaten (DO1), wenn das zweite Referenzsignal (VR2) durch die Eingangssignal-Schalteinrichtung (62) in den Eingangsanschluss (52a) eingegeben wird; eine Schwingungsfrequenz-Steuereinrichtung (72, 74, 76, 78, 80) zum Erhalten einer Differenz zwischen Ausgängen der ersten und zweiten Speichereinrichtung und Steuern der Frequenz des durchstimmbaren Oszillators, um die Differenz einem vorbestimmten Wert anzugleichen; und eine Abweichungsberechnungseinrichtung (82) zum Berechnen einer Abweichung der A/D-Umwandlungsdaten (DV_in), wenn das analoge Eingangsspannungssignal (V_In) von einem der Ausgänge der ersten und zweiten Datenspeichereinrichtungen (66, 68) durch die Eingangssignal-Schalteinrichtung (62) in den Eingangsanschluss (52a) eingegeben wird, und Ausgeben der berechneten Abweichung (DO3, DO4) als kompensierte A/D-Umwandlungsdaten.
A/D-Wandler (1) nach Anspruch 1, gekennzeichnet durch: eine Signalauswahleinrichtung (90) zum Eingeben einer Mehrzahl von Eingangssignalen (S1, ..., Sn) und Zuführen eines der Eingangssignale an den Eingangsanschluss (2a) als das analoge Eingangsspannungssignal.
A/D-Wandler (1a) nach Anspruch 2, gekennzeichnet durch: eine Signalauswahleinrichtung (90) zum Eingeben einer Mehrzahl von Eingangssignalen (S1, ..., Sn) und Zuführen eines der Eingangssignale an den Eingangsanschluss (2a) als das analoge Eingangsspannungssignal.
A/D-Wandler (1b) nach Anspruch 3, gekennzeichnet durch: eine Signalauswahleinrichtung (90) zum Eingeben einer Mehrzahl von Eingangssignalen (S1, ..., Sn) und Zuführen eines der Eingangssignale an den Eingangsanschluss als das analoge Eingangsspannungssignal.
A/D-Wandler (1c), welcher aufweist: eine Impulszirkulierschaltung (10) zum wiederholten Erzeugen eines Impulses, wobei die Impulszirkulierschaltung eine Mehrzahl von Invertierschaltungen (95, 96) umfasst, welche in einem Ring in Reihe geschaltet sind, um die Impulse zu zirkulieren, wobei eine der Invertierschaltungen einen Steuereingang (PA) aufweist, um die Erzeugung des Impulses zu steuern, wobei jede Invertierschaltung hintereinander eine Flanke des Impulses mit einer Verzögerung, welche in Übereinstimmung mit einer diesbezüglichen Speisespannung (10a) variiert, an die nächste der Invertierschaltungen verschiebt; eine Spannungssignal-Erzeugungseinrichtung (94) zum Erzeugen eines Spannungssignals (10a, V_in) als die Speisespannung (10a) in Übereinstimmung mit einem Auflösungssteuersignal (94a); einen Zähler (12) zum Zählen der Impulse und Ausgeben binärer Zähldaten; eine Impulspositions-Bestimmungsschaltung (16) zum Bestimmen einer Position einer der Invertierschaltungen, welche eine Flanke des Impulses ausgibt, und Kodieren der Position in Binärdaten; einen ersten Eingangsanschluss (2c) zum Eingeben eines Startsignals (PA), welches an den Steuereingang angelegt wird, um die Impulszirkulierschaltung zu betreiben; einen zweiten Eingangsanschluss (2d) zum Eingeben eines Stoppsignals (PB) an die Impulspositions-Bestimmungsschaltung, um die Position zu bestimmen; eine Ausgangsschaltung (19) zum Ausgeben von A/D-Umwandlungsdaten einschließlich der binären Zähldaten als höherwertige Bits und der Binärdaten als niederwertige Bits, wobei die binären Zähldaten einen zeitlichen Abstand zwischen den Start- und Stoppsignalen anzeigen, wobei eine Auflösung in den A/D-Umwandlungsdaten in Übereinstimmung mit dem Auflösungssteuersignal (94a) gesteuert wird, dadurch gekennzeichnet, dass nur das Spannungssignal (10a, V_in) den Invertierschaltungen zugeführt wird, und sowohl der Zähler, die Impulspositions-Bestimmungsschaltung, die Steuerschaltung als auch die Ausgangsschaltung, nicht aber die Impulszirkulierschaltung mit einer konstanten Speisespannung (VDDL) versorgt werden, und ein Schwellenpegel (V_th) zum Unterscheiden zwischen einem hohen und einem niedrigen Ausgangsspannungspegel der Impulszirkulierschaltung (10) an Eingängen der Zählerschaltung (12) und der Impulspositions-Bestimmungsschaltung (16) auf den mittleren Pegel (V_th = (L_up + H_low)/2) zwischen der oberen Grenze (L_up) des niedrigen Ausgangsspannungspegels der Impulszirkulierschaltung und der unteren Grenze (H_low) des hohen Ausgangsspannungspegels der Impulszirkulierschaltung festgelegt wird, wenn sich das analoge Eingangsspannungssignal (V_in) über einen vorbestimmten Dynamikbereich hinweg ändert, wobei die obere Grenze (L_up) des niedrigen Ausgangsspannungspegels der Impulszirkulierschaltung kleiner ist als die untere Grenze (H_low) des hohen Ausgangsspannungspegels der Impulszirkulierschaltung.