DE69123397T2 - Integrierender Spannung-Frequenzwandler - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf Spannungs- Frequenz-Wandler und insbesondere auf Spannungs-Frequenz- Wandler mit erhöhter Auflösung
• Herkömmliche integrierende, über einen Ausgangs-Frequenzbereich von 0 bis 10 MHz betriebene Spannungs-Frequenz-Wandler sind in ihrer Auflösung eingeschränkt. Zum Erzielen einer erhöhten Auflösung besteht eine direkte Lösung darin, den Frequenzbereich der Ausgangsimpulse auf 0 bis 400 MHz bzw. ±200 MHz zu erweitern. Nun führt ein Betrieb in diesen wesentlich höheren Frequenzbereichen zu wesentlich schwierigeren Konstruktions- und Herstellungsproblemen für die Schaltungen als ein Betrieb im Bereich von 0 bis 10 MHz.
• Eine weitere Lösung zur Erhöhung der Auflösung bei einem herkömmlichen integrierenden Spannungs-Frequenz-Wandler ist die Interpolation zum Erreichen einer erhöhten Auflösung. Bei dieser Lösung wird ein Spannungs-Frequenz-Wandler dazu verwendet, um die höchstwertigen Bits als eine Abtastung eines ursprünglichen analogen Eingangssignals zu bekommen. Die MSBs (höchstwertigen Bits) werden dann in eine analoge Version der MSBs zurückgewandelt, die dann ihrerseits von der Abtastung des ursprünglichen analogen Eingangssignals zum Erzeugen eines analogen Differenzabtastungssignals subtrahiert werden. Dieses analoge Differenzsignal wird dann mit einem A/D(Analog-Digital)-Wandler in ein digitales Format konvertiert, wodurch dann die niedrigstwertigen Bits (LSBs) der Probe des ursprünglichen analogen Eingangssignals erzeugt werden. Die in den LSBs enthaltene Information kann zum Erzielen einer erhöhten Auflösung verwendet werden. Diese Art eines Interpolationsverfährens bringt jedoch eine erhöhte Komplexität mit sich, da A/D-Schaltungen, Abtast-Halte-Schaltungen, digitale Haltespeicher, Addier-Subtrahier-Schaltungen usw. benötigt werden.
• Ein Spannungs-Frequenz-Wandler ist in einem Artikel von Mego (Electronic Design, Bd. 35, Nr. 15, Juni 87, New Jersey, US, S. 109-114) beschrieben, der eine Einrichtung zum Integrieren des Eingangssignals; eine auf das integrierte Eingangssignal zum Erzeugen eines Ausgangsimpulses ansprechende Einrichtung, wenn das integrierte Signal einen vorbestimmten Pegel erreicht; eine Einrichtung zum in Reaktion auf den Ausgangsimpuls erfolgendes Rückstellen des integrierten Signals auf einen Anfangspegel; und einen auf den Ausgangsimpuls ansprechenden Vorwärts-Rückwärts-Zähler (436) aufweist. Diese Anordnung löst jedoch nicht das Problem eines sich anhäufenden Fehlers.
• Es ist daher eine Aufgabe erfindungsgemäßer Ausführungsformen, einen Spannungs-Frequenz-Wandler mit verbesserter Auflösung vorzusehen, ohne dabei die nominelle Impulswiederholrate zu erhöhen.
• Nach einem Aspekt ist bei der Erfindung ein Spannungs- Frequenz-Wandler zum Umwandeln eines DSB-SC-Eingangssignals (DSB-SC = double-sideband, suppressed-carrier; Doppelseitenband mit unterdrücktem Träger) in ein frequenzcodiertes Ausgangssignal vorgesehen, mit Einrichtungen zum Integrieren des Eingangssignals, auf das integrierte Eingangssignal reagierenden Einrichtungen zum Liefern eines Ausgangsimpulses, wenn das integrierte Signal einen vorbestimmten Pegel erreicht, Einrichtungen zum Rücksetzen des integrierten Signals auf einen Anfangspegel in Reaktion auf den Ausgangsimpuls und einem auf den Ausgangsimpuls reagierenden Vorwärts-Rückwärts-Zähler; wobei der Spannungs-Frequenz-Wandler gekennzeichnet ist durch eine Einrichtung zum Umschalten des Vorwärts-Rückwärts-Zählers zwischen Vorwärts- und Rückwärtszählmodi in Reaktion auf Phasenübergänge in einem Referenzträger für das DSB-SC-Signal; Einrichtungen zum Speichern eines dem Pegel des integrierten Signals zur Zeit eines Phasenübergangs in dem Referenzträger entsprechenden Signals; und Einrichtungen zum Einstellen des Zählerstandes des Vorwärts-Rückwärts-Zählers in Übereinstimmung mit dem gespeicherten Signal, um über Signale, die integriert wurden, aber zur Zeit des Auftretens eines Übergangs ein zum Erzeugen eines Ausgangsimpulses ausreichenden Pegel nicht erreicht hatten, Rechnung zu legen.
• Nach einem weiteren Aspekt ist bei der Erfindung ein Verfahren vorgesehen zum Umwandeln eines DSB-SC-Eingangssignals in ein frequenzcodiertes Ausgangssignal mit folgenden Schritten: Integrieren des Eingangssignals, Überwachen des Eingangssignals und Liefern eines Ausgangsimpulses, wenn das integrierte Signal einen vorbestimmten Pegel erreicht, Rücksetzen des integrierten Signals auf einen Anfangspegel in Reaktion auf den Ausgangsimpuls und Vorrücken eines Vorwärts- Rückwärts-Zählers in Reaktion auf den Ausgangsimpuls, gekennzeichnet durch folgende Schritte: Umschalten des Vorwärts- Rückwärts-Zählers zwischen Vorwärts- und Rückwärtszählmodi in Reaktion auf Phasenübergänge in einem Referenzträger für das DSB-SC-Signal, Speichern eines dem Pegel des integrierten Signals zur Zeit eines Phasenübergangs in dem Referenzträger entsprechenden Signals und Einstellen des Zählerstandes des Vorwärts-Rückwärts-Zählers in Übereinstimmung mit dem gespeicherten Signal, um über Signale, die integriert wurden, aber zur Zeit des Auftretens eines Übergangs ein zum Erzeugen eines Ausgangsimpulses ausreichenden Pegel nicht erreicht hatten, Rechnung zu legen.
• Ausführungsformen der Erfindung weisen eine Einrichtung zum Verfolgen und Speichern analoger Teil-Bit-Signal-Pegel- Information auf, die am Ausgang des Integrators unmittelbar vor einem Phasenübergang des Referenzträgersignals erzeugt wird. Das Referenzträgersignal wird zum Verändern der Zählrichtung des Vorwärts-Rückwärts-Zählers verwendet. Es ist eine Einrichtung zum Korrigieren der Zählung des Vorwärts-Rückwärts-Zählers vorgesehen, durch die die analoge Teil-Bit- Signal-Pegel-Information mit einbezogen wird. Bei einer Ausführungsform der Erfindung weist der Wandler eine Einrichtung zum Sammeln analoger Teil-Bit-Signal-Pegel-Information auf, bei der die Einrichtung zum Sammeln und die Einrichtung zum Korrigieren weiter eine Einrichtung zum Injizieren einer Ladung in die nichtinvertierenden Eingänge des Operationsverstärkers aufweist, die ein umgekehrtes Vorzeichen besitzt und deren Pegel zweimal so hoch ist wie der des analogen Teil-Bit- Signals. Dies geschieht unmittelbar nach dem Phasenübergang des Referenz-Trägersignals, wodurch die Wirkung eines analogen Teil-Bit-Signal-Pegels einer ersten Halbperiode des Referenzsignals in die nächste Halbperiode dieses Referenzsignals einbezogen wird. Dadurch ergibt sich, daß bei der Demodulation eines DSB-SC-Signals durch einen Vorwärts-Rückwärts-Zähler die Teil-Bit-Information in der resultierenden Ausgangszählung des Vorwärts-Rückwärts-Zähler-Demodulators mit einbezogen wird.
• Ausführungsformen der Erfindung werden nun anhand der Zeichnungen beschrieben. Es zeigt:
• Fig. 1 ein Blockdiagramm eines bekannten Spannungs-Frequenz-Wandlers;
• Fig. 2 ein Blockdiagramm eines Systems zum Frequenzkodieren und digitalen Demodulieren eines DSB-SC- Signals;
• Fig. 3A ein Eingangssignal an den Spannungs-Frequenz- Wandler von Fig. 1;
• Fig. 3B eine Darstellung von Ausgangszählungen eines Vorwärts-Rückwärts-Zähler-DSB-SC-Demodulators von Fig. 2 unter Verwendung des Spannungs-Frequenz- Wandlers von Fig. 1 für das Eingangssignal von Fig. 2A;
• Fig. 4 ein Blockdiagramm einer Ausführungsform eines erfindungsgemäßen Spannungs-Frequenz-Wandlers;
• Fig. 5A - 5C Zeitdiagramme für die Schaltung von Fig. 4;
• Fig. 6 ein Blockdiagramm einer weiteren Ausführungsform eines Spannungs-Frequenz-Wandlers, bei dem digitale Interpolation zur Anwendung kommt.
• In Fig. 1 ist eine herkömmliche, bekannte Spannungs- Frequenz-Wandler-Schaltung 10 dargestellt, die ein Eingangs- Spannungssignal Vin an einem Eingang eines Operationsverstärkers 14 empfängt, der als aktive Integratorschaltung ausgelegt ist. Ein Reihen-Eingangswiderstand 16 ist zwischen den Eingang 12 und einen invertierenden Eingang 18 des Operationsverstärkers geschaltet. Ein integrierender Kondensator 20 ist zwischen einen Ausgang 22 und den invertierenden Eingang 18 des Operationsverstärkers 14 geschaltet. Der Ausgang 22 des Operationsverstärkers 14 ist mit einem Eingang 24 eines Komparators 26 verbunden. Am anderen Eingang 28 des Komparators liegt eine Referenzspannung an. Wenn der Ausgangssignalpegel der Integratorschaltung den Masse-Referenzspannungspegel überschreitet, erzeugt der Komparator 26 ein Ausgangssignal an einem Ausgang 30, das an einen Eingang 32 einer Logikschaltung 34 weitergeleitet wird. Die Logikschaltung 34 erzeugt für jedes der Ausgangssignals des Komparators 26 einen Ausgangsimpuls an einem Ausgang 36. Die Wiederholgeschwindigkeit der Ausgangsimpulse verhält sich proportional zur Amplitude des Eingangsspannungssignals an die Spannungs-Frequenz-Wandlerschaltung. Für jeden Ausgangsimpuls vom Komparator 26 wird ein Ausgleichssteuerungsimpulssignal von der Logikschaltung 34 erzeugt und über eine Signalleitung 38 zum Steuern eines Stromschalters geleitet, der bei 40 schematisch gezeigt ist, wodurch eine Ausgleichssteuerungsstromquelle 42 mit dem invertierenden Eingang 18 des Operationsverstärkers 14 verbunden wird. Die Impulsbreite eines Ausgleichssteuerungsimpulses wird durch ein Grundtaktsignal mit einer Frequenz von zum Beispiel 16 MHz bestimmt und über einen Eingang 44 an die Logikschaltung 34 geleitet. Jeder der Ausgleichssteuerungsimpulse verbindet die Ausgleichssteuerungsstromquelle 42 mit dem invertierenden Eingang 18 des Operationsverstärkers 14 über einen vorbestimmten Zeitraum, der durch die Impulsbreite des Ausgleichstaktimpulses bestimmt wird. Dadurch wird eine Ausgleichsladung erzeugt, die die Integrationsschaltung an einen Startpunkt für den nächsten Integrationszyklus zurückstellt. Eine Vorstromquelle 46 ist zum Bereitstellen eines Vorstroms oder eines Offsetstroms für den Eingang 18 des Operationsverstärkers 14 vorgesehen, wodurch das Eingangsspannungssignal Vin unipolar oder bipolar sein kann.
• Verschiedene Arten von Eingangsspannungssignalen können durch einen Spannungs-Frequenz-Wandler in ein frequenzkodiertes Format umgewandelt werden. Bei Präzisionsmessungsanwendungen wird oft ein die Veränderung des zu messenden Parameters darstellendes Signal als ein Doppelseitenbandsignal mit unterdrücktem Träger (DSB-SC-Signal) kodiert.
• Das Ausgangssignal aus einem Spannungs-Frequenz-Wandler nach Fig. 1 wird in einer Demodulatorschaltung demoduliert, wodurch eine rekonstruierte Version des ursprünglich an den Eingang der Spannungs-Frequenz-Wandlerschaltung gelieferten Spannungssignals erzeugt wird. Es wird jedoch aufgrund der begrenzten Auflösung des Spannungs-Frequenz -Wandlers nicht das vollständige Spannungssignal rekonstruiert.
• Fig. 2 zeigt ein System zum digitalen Demodulieren eines Doppelseitenbandsignals mit unterdrücktem Träger (DSB-SC- Signal). In dem System wird ein Vorwärts-Rückwärts-Frequenzzähler zum digitalen Zählen der Ausgangsimpulse eines Spannungs-Frequenz-Wandlers verwendet. Dieses System ist in der EP-A-0364273 beschrieben.
• Fig. 2 zeigt ein System 130, das ein frequenzkodiertes DSB-SC-Signal demoduliert. Ein Grundbandsignal wird an einen Eingang 132 eines Doppelseitenbandmodulators mit unterdrücktem Träger (eines DSB-SC-Modulators) 134 gesendet. Das Grundbandsignal kann typischerweise ein analoges Signal sein, das zum Beispiel einen Frequenzbereich von Gleichstrom bis einige hundert Hertz hat, und eine Genauigkeit erfordern, die genauer ist als einige Teile auf eine Million. Der Modulator ist zum Beispiel ein symmetrischer Modulator, der das Grundbandsignal linear mit einem Referenzträgersignal multipliziert, das von einer Referenzträgerfrequenzquelle 138 über eine Signalleitung 136 bereitgestellt wird. Dadurch wird ein niedrigpegliges DSB- SC-Ausgangssignal auf der Signalleitung 140 bereitgestellt, die mit dem Ausgang des Modulators 134 verbunden ist. Als Alternative wird in einigen Fällen in einer externen Schaltung ein DSB-SC-Signal, das dem auf der Signalleitung 140 ähnelt, und ein Referenzträgersignal, das dem auf der Signalleitung 136 gelieferten Signal ähnelt, abgeleitet und als Eingangssignal an das System geleitet. Das DSB-SC-Signal auf der Leitung 140 wird in einem Verstärker 142 verstärkt und dann über eine Signalleitung 144 an ein lineares Rückkopplungsverstärkeruntersystem 146 geleitet. Das Verstärkeruntersystem 164 weist eine Summiereinrichtung 148 auf, an deren positivem Eingang die Signalleitung 144 angeschlossen ist. Das Ausgangssignal aus der Summiereinrichtung wird an den Eingang eines dynmischen Formungsnetzverstärkers 150 geleitet, der das DSB- SC-Signal verstärkt und filtert. Das Ausgangssignal des Netzes wird dann über eine Rückkopplungssignalleitung 152 an den negativen Eingang der Summiereinrichtung 148 zum Aufheben einer eventuell durch den Formungsnetzverstärker 150 verursachten Verzerrung rückgekoppelt. Die Rückkopplung sorgt dafür, daß die Verstärkung und die Filterung lineare Prozesse sind.
• Das verstärkte DSB-SC-Signal am Ausgang des Verstärkers 150 wird nicht wieder in die analoge Domäne des Grundbandes zurückgewandelt. Das DSB-SC-Signal wird als Wechselstromsignal an den Eingang eines Spannungs-Frequenzwandlers 154 geleitet, wodurch ein Ausgangssignal entsteht, das zum Beispiel eine Reihe digitaler Impulse enthält, deren Wiederholungsrate bzw. Frequenz sich proportional zum Spannungspegel des DSB-SC- Signals verhält. Da der Spannungs-Frequenz-Wandler durch Wechselstrom angesteuert wird, wird seine Eingangsschaltung nicht durch Gleichspannungsdrifts beeinflußt, die durch Altern, Temperatur und Bestrahlung durch Partikel mit hoher Energie verursacht werden können. Eine Wechselspannungsansteuerung ist in Fällen gut geeignet, in denen Genauigkeiten erforderlich sind, die genauer sind als einige Teile auf eine Million.
• Die Ausgangssignalimpulse des Spannungs-Frequenz-Wandlers 154 werden an den Signaleingang 156 eines Vorwärts-Rückwärts- Frequenzzählers 158 geleitet. Der Zähler wirkt als ein digitaler Akkumulator oder Integrator der Signalimpulse vom Spannungs-Frequenz-Wandler. Da die verschiedenen Frequenzen die verschiedenen Spannungspegel des DSB-SC-Signals darstellen, stellt der Ausgangsimpulsstrom aus dem Spannungs-Frequenz- Wandler 154 das in einem "Frequenzformat" kodierte DSB-SC- Signal dar, und das Ausgangssignal des Zählers 158 stellt das Integral des DSB-SC-Signals als eine digitale bzw. binäre Zahl dar.
• Ein Referenzfrequenzsignal aus der Quelle 138 wird an die Vorwärts-Rückwärts-Steuerungsklemme 160 des Zählers 158 geleitet, wodurch die Richtung der Zählung je nach der Polarität des Referenzfrequenzsignals verändert werden kann. Bei einer Vorwärtszählung wird die Eingangsfrequenz zum Zähler-Gesamtausgangssignal addiert; bei einer Rückwärtszählung wird die Eingangsfrequenz vom Zähler-Gesamtausgangssignal abgezogen. Wenn das an die Vorwärts-Rückwärts-Steuerungsklemme gesendete Referenzfrequenzsignal eine Rechteckwelle mit einem Arbeitsspiel von 50% ist, multipliziert das Referenzfrequenzsignal das Zählerausgangssignal abwechselnd mit plus eins und minus eins. Eine Multiplikation eines DSB-SC-Signals in dieser Weise mit seinem Trägersignal, d.h. dem Referenzfrequenzsignal, demoduliert das DSB-SC-Signal synchron zum Erzeugen des ursprünglich kodierten Grundbandsignals. Folglich ist das Ausgangssignal des Vorwärts-Rückwärts-Zählers 58 auf den Datenleitungen 162 ein digitales Wort, das das Integral des Grundbandsignals mit einer Genauigkeit von einem Teil auf eine Million darstellt.
• Dabei sind typische numerische Werte für ein System die folgenden: ein Grundbandsignal mit einem Frequenzbereich von Gleichstrom bis einige hundert Hertz, ein Referenzfrequenzsignal von 10 kHz und ein gesamter Spannungs-Frequenz-Bereich von null bis 10 MHz. Bei diesen als Beispiel genannten Werten sollte beachtet werden, daß eine DSB-SC-Ausgangssignalfrequenz in einem Bereich von einigen hundert Hertz über oder unter 10 kHz liegt und daß die entsprechenden Ausgangsimpulse aus einem Spannungs-Frequenz-Wandler einen Frequenzbereich von null bis 10 MHz haben.
• Die Zählrichtung des Vorwärts-Rückwärts-Zählers wird abwechselnd synchron mit den Polaritätswechseln eines Referenzsignals mit unterdrücktem Träger geschaltet. So zählt zum Beispiel der Frequenzzähler während der jeweiligen positiven Halbzyklen des synchronen Referenzsignals mit unterdrücktem Träger vorwärts und während der jeweiligen negativen Halbzyklen des synchronen Referenzsignals mit unterdrüktem Träger rückwärts. Wie zuvor erwähnt, demoduliert der Vorwärts-Rückwärts-Zähler somit das DSB-SC-Signal synchron.
• Bei bestimmten Anwendungsgebieten, wie zum Beispiel bei Trägheitsnavigationssystemen, können sich aufgrund von Quantisierungsfehlern des Spannungs-Frequenz-Wandlers unannehmbare Fehler bei dem vom Vorwärts-Rückwärts-Zähler gezählten Wert ansammeln. Ein Spannungs-Eingangssignal, das zu einer Zeit empfangen wird, die dem Ende des positiven Halbzyklus des Zwischenträger-Referenzsignals entspricht, kann eine Amplitude haben, die nicht so groß ist, als daß sie durch die Integratorschaltung zu einem Pegel integriert wird, der den Referenzspannungswert übersteigt und der Komparator zum Erzeugen eines Ausgangsimpulses auslöst. Diese analoge Eingangssignalinformation, die entweder am unmittelbaren Ende eines positiven Halbzyklus des Referenzsignal oder am unmittelbaren Ende eines negativen Halbzyklus des Referenzsignals gegeben wird, wird in den ersten Teil des nächsten Halbzyklus des Referenzsignals hinein als integrierte Information übertragen. Diese Information wird Teil-Bit-Information ("partial-bit" information) genannt und erzeugt einen Fehler, wenn das DSB-SC-Signal demoduliert wird, da die Teil-Bit-Information zu einer Zählung des Vorwärts-Rückwärts-Zählers beiträgt, deren Richtung der Richtung der Teil-Bit-Information entgegengesetzt ist. Zum Beispiel sollte im Integrator während des postivien Halbzyzklus des Referenzsignals gespeicherte analoge Information zu Aufwärtszählungen beitragen. In ähnlicher Weise sollte während des negativen Halbzyklus des Referenzsignals gespeicherte analoge Information normalerweise zu Rückwärtszählungen des Vorwärts-Rückwärts-Zählers beitragen. Die Teil-Bit-Information wird in den nächsten Halbzyklus des Referenzsignals hinein übertragen, indem sie im Integrator gespeichert wird. Diese Teil-Bit-Information fehlt zum Beispiel bei Aufwärtszählungen und wird fälschlicherweise zum Erzeugen von Rückwärtszählungen verwendet. Zwar ist die Auswirkung der Teil- Bit-Information relativ klein, doch sammeln sich Fehler aufgrund der falschen Verwendung solcher Information an und wirken sich auf die Feinauflösungsleistung aus.
• Die Auswirkungen dieses Fehlertyps können am besten anhand eines Beispiels beschrieben werden. Angenommen, ein Eingangsspannungssignal bewirkt nominell die Erzeugung von 250 Ausgangsimpulsen während einer Referenz-Halbzykluszeit von 50 µs. Die ±1-Impuls-Unsicherheit über das Auftreten des letzten Ausgangsimpulses in der Halbzykluszeit führt zu einem Quantisierungfehler von einem Teil auf 250 oder 0,4%, was ungefähr einer Auflösung eines 8-Bit-Codewortes entspricht. Diese Auflösung ist wesentlich ungenauer als die erwünschte Auflösung von einem Teil auf eine Million (1 ppm).
• In Fig. 3A ist ein analoges Eingangsspannungssignal dargestellt, das eine Sinuswelle mit einer Frequenz von 10kHz ist. Die Perioden eines 10kHz-Zwischenträgersignals sind als T1 bis T8 in der Zeichnung dargestellt. Die ungeradzahligen Perioden stellen zum Beispiel die positiven Phasen des Referenzsignals dar, während die geradzahligen Perioden die negativen Phasen des Referenzträgersignals darstellen. Während einer jeden dieser Perioden zählt der Vorwärts-Rückwärts- Zähler 158 von Fig. 2 je nach der Steuerung der Phase des Referenzsignals in die eine oder die andere Richtung. Fig. 3B zeigt die Ausgangszählungen des Vorwärts-Rückwärts-Zählers 158. Die Zählungen sind als N1 bis N8 dargestellt. Die ungeradzahligen Zählungen sind zum Beispiel Aufwährtszählungen, während die geradzahligen Zählungen Rückwärtszählungen sind. Wenn kein Signal anliegt, das heißt, bei einem analogen Eingangssignal mit einer Eingangsspannung von 0 Volt, zeigt der in der Zeichnung dargestellte Pegel 199, daß die Vorwärtszählung N1' und die Rückwärtszählung N2' die gleichen sind. Folglich würden sich diese beiden Zählungen gegeneinander aufheben. Wenn ein wie in Fig. 3A gezeigtes analoges Eingangssignal anliegt, erzeugen die analogen positiven Eingangsspannungen während der Periode T1 die Vorwärtszählung N1 im Vorwärts-Rückwärts-Zähler 158. Während der negativen Phase des analogen Eingangsspannung während der Periode T2 erzeugt der Vorwärts-Rückwärts-Zähler 158 eine Rückwärtszählung N2. In ähnlicher Weise erzeugt der Vorwärts-Rückwärts-Zähler 158 die Vorwärtszählungen N3, N5 und N7 während der positiven Phase des Referenzträgers, während die Rückwärtszählungen N2, N6 und N8 während der negativen Phase des Referenzträgers erzeugt werden.
• Gleichungen 1 bis 4 zeigen das Verhältnis zwischen den Zählungen, wie sie der Aufwärts-Abwärts-Zähler 158 erzeugt, mit und ohne die erfindungsgemäße Verbesserung. Die angesammelte Zählung N, die durch ein Subtrahieren der Rückwärtszählungen von den Vorwärtszählungen zustande kommt, wird durch den Vorwärts-Rückwärts-Zähler 158 übertragen.
• N OUT (W/O CARRY FWD ERRS) = (N1+N3+NS+N7) - (N2+N4+N6+N8) (1)
• N OUT (IDEAL) = (N1+ΔN1+N3+ΔN3+N5+ΔN5+N7+ΔN7) - (N2+ΔN2+N4+ΔN4+N6+ΔN6+N8+ΔN8) (2)
• N OUT (W/O CARRY FWD) = (N1+N3+ΔN2+N5+ΔN4+N7+ΔN6) - (N2+ΔN1+N4+ΔN3+N6+ΔN5+N8+ΔN7) (3)
• N OUT (W/O C.F.)-N OUT (IDEAL) = (ΔN0+2xΔN2+2xΔN4+2xΔN6+ΔN8) - (2xΔN1+2xΔN3+2xΔN5+2xΔN7) (4)
• Gleichung 1 beschreibt die angesammelte Zählung des Vorwärts-Rückwärts-Zählers 158, wenn keine Übertragungsfehler berücksichtigt werden. Gleichung 2 zeigt das Zählerausgangssignal des Vorwärts-Rückwärts-Zählers 158 für eine ideale Situation, bei der die Teil-Bits, die durch ΔN1, ΔN3, ΔN5 und ΔN7 für die Vorwärtszählungen akkumuliert werden und bei der ΔN2, ΔN4, ΔN6 und ΔN8 für die Rückwärtszählungen akkumuliert werden. In dieser Situation würden beim Demodulationsvorgang keine Fehler auftreten.
• Gleichung 3 zeigt die Ausgangszählung N des Vorwärts- Rückwärts-Zählers 158, wenn die Teil-Bit-Fehler berücksichtigt aber nicht korrigiert sind. Zum Beispiel sind ΔN2 ΔN4 und ΔN6 bei der Vorwärtszählung dabei, während ΔN1, ΔN3, ΔN5 und ΔN7 zur Rückwärtszählung gezählt werden. Im Vergleich zu dem in der Gleichung 2 gezeigten Idealfall ist die Teil-Bit-Information in der falschen Zählungssequenz. Gleichung 4 zeigt die Fehlerausdrücke, die erzeugt werden, wenn die den Idealfall darstellende Gleichung 2 von Gleichung 3 abgezogen wird, in der der Fall ohne entsprechende Korrektur dargestellt ist. Um die Fehlerausdrücke von Gleichung 4 aus einem System zu entfernen, ist es notwendig, zum Beispiel einen 2ΔN2-Ausdruck zum Zählerausgangssignal zu addieren. In ähnlicher Weise ist es zum Entfernen der Auswirkungen des ΔN1-Fehlers notwendig, eine 2ΔN1-Zählung vom Vorwärts-Rückwärts-Zähler 158 zu subtrahieren.
• Fig. 4 zeigt ein Blockdiagramm einer Ausführungsform eines verbesserten erfindungsgemäßen Spannungs-Frequenz-Wandlers 200. Dieser Spannungs-Frequenz-Wandler 200 ist ähnlich dem Spannungs-Frequenz-Wandler von Fig. 1, mit noch zu identifizierenden Hinzufügungen. Der Wandler 200 empfängt ein Eingangsspannungssignal EIN an einem Eingang 212 eines Operationsverstärkers 214, der als eine aktive Integratorschaltung konfiguriert ist. Ein Reihen-Eingangswiderstand 216 ist zwischen den Eingang 212 und einen invertierenden Eingang 218 des Operationsverstärkers 214 geschaltet. Ein integrierender Kondensator 220 ist zwischen einen Ausgang 222 und den invertierenden Eingang 218 des Operationsverstärkers 214 geschaltet. Der Ausgang 222 des Operationsverstärkers 214 ist mit einem Eingang 224 eines Komparators 226 verbunden. Der andere Eingang 228 des Komparators ist zum Beispiel mit einer Referenz-Erdungsspannung verbunden. Wenn der Ausgangssignalpegel des Integrators den Referenzspannungspegel übersteigt, erzeugt der Vergleicher 224 ein Ausgangssignal am Ausgang 230, das an den Eingang 232 einer Ladungs-Injektions-Zählerschaltung 234 weitergeleitet wird. Die Ladungs-Injektions-Zählerschaltung 234 erzeugt für jedes Ausgangssignal vom Komparator 226 einen Ausgangsimpuls am Ausgang 236. Die Wiederholungsrate der Ausgangsimpulse am Ausgang 236 verhält sich proportional zur Amplitude des Eingangsspannungssignals EIN. Für jeden Ausgangsimpuls vom Komparator 226 wird von der Ladungs-Injektions-Zählerschaltung 234 ein Ausgleichsimpulssignal erzeugt und auf einer Signalleitung 238 zum Steuern einer Stromschaltanordnung bereitgestellt, die eine Ausgleichsstromquelle 242 mit dem invertierenden Eingang 218 des Operationsverstärkers 214 verbindet. Die Stromschaltungsanordnung weist einen ersten Stromschalter 240 auf, der von dem Signal auf der Signalleitung 238 gesteuert wird, und einen zweiten Stromschalter 241, der von einem umgekehrten Steuerungsimpulssignal gesteuert wird, das vom Wechselrichter 243 erzeugt wird. Der zweite Stromschalter 241 verbindet den Ausgang der Stromquelle 242 mit einem Erdungspotential zum Ausschalten von Signalspitzen während der Schalt-Übergangszeiten. Die Impulsbreite eines Ausgleichsimpulses auf der Signalleitung 238 wird durch die Ladungs-Injektions-Zählerschaltung 234 zum Verbinden der Ausgleichsstromquelle 242 mit dem invertierenden Eingang 218 des Operationsverstärkers 214 über einen vorbestimmten Zeitraum eingestellt. Dadurch wird eine Ausgleichsladung zum Rücksetzen des Integrators an einen Startpunkt für den nächsten Integrationszyklus erzeugt. Eine Vorstromquelle 246 ist zum Liefern eines Offsetstroms an den Eingang 218 des Operationsverstärkers 214 angeschlossen, wodurch das Eingangssignal unipolar oder bipolar sein kann.
• Zum Ausgleichen der Teil-Bit-Information, die nämlich auf dem integrierenden Kondensator 220 unmittelbar vor dem Übergang des Zwischenträgerreferenzsignals gespeichert ist, ist eine Einrichtung zum Nachführen und Speichern der analogen Teil-Bit-Signalinformation vorgesehen, die am Ausgang der Integratorschaltung bereitgestellt wird. Der Pegel des analogen Teil-Bitsignals entspricht dem Pegel des Integratorausgangssignals unmittelbar vor einem Phasenübergang des Referenzträgersignals. Eine gemeinsame Klemme 252 des Schalters 250 ist mit einer Klemme eines Kondensators 254 verbunden. Der Kondensator 254 hat einen Wert 2xC, wobei C der Wert des integrierenden Kondensators 220 ist. Die andere Klemme des Kondensators 254 ist mit einem Erdungs-Referenzpotential verbunden, wie das in der Zeichnung angegeben ist. In einer ersten Position verbindet der Schalter 250 den Kondensator 254 mit einer Klemme 256, die mit dem Ausgang 222 des Integrators verbunden ist. In einer zweiten Position verbindet der Schalter 251 den Kondensator 254 mit einer Klemme 258, die mit dem invertierenden Eingang des Operationsverstärkers 214 verbunden ist. Es ist zu beachten, daß der Schalter 250 und die Schalter 240 und 241, sowie andere in dieser Patentanmeldung beschriebene Schalter zum Beispiel als analoge Schalter ausgeführt sind, die Transistoren oder äquivalente Strukturen aufweisen. Die Positionen des Schalters 250 werden durch eine Logikschaltung 260 gesteuert. Wenn der Schalter 250 die Klemme 256 kontaktiert, ist der Schalter in der Abtast/Verfolgungs-Betriebsart, wodurch die Spannung an der Klemme 222 am Ausgang der Integratorschaltung abgetastet und verfolgt wird. Wenn der Schalter 250 die Klemme 258 kontaktiert, ist er in der Ladungswiedergewinnungsbetriebsart, in der eine auf dem Kondensator 254 in der Abtast/Verfolgungs-Betriebsart gespeicherte Ladung an den invertierenden Eingang 218 des integrierenden Operationsverstärkers übertragen wird. Der Logikschaltung 260 wird ein Abtast-Verfolgungs/Ladungs-Wiedergewinnungs- Eingangssignal an einer Klemme 262 zugeleitet.
• Fig. 5A-5C zeigen Zeitabstimmungsverhältnisse für das System von Fig. 4. Das Vorwärts-Rückwärts-Zähler-Ansteuerungssignal, das in Fig. 5A gezeigt ist, ist eine Rechteckwelle, die von einem DSB-SC-Zwischenträgerreferenzsignal abgeleitet wird. Es hat zum Beispiel eine Periode von 100 µs. Fig. 5B zeigt das Abtast-Verfolgungs/Ladungs-Wiedergewinnungs-Eingangssignal, das eine Rechteckwelle mit einer Periode von 50 µs ist. Fig. 5C ist für Vergleichszwecke gezeigt und stellt ein Eingangssignal von ungefähr 10 kHz mit einer Periode von 100 µs dar. Fig. 5C zeigt auch an, daß der Spannungs-Frequenz-Wandler eine Ausgangsfrequenz über einen Bereich von zum Beispiel 0 bis 8 MHz erzeugt.
• Das Abtast-Verfolgungs/Ladungs-Wiedergewinnungs-Signal wird zeitlich synchron mit den Kanten des Vorwärts-Rückwärts- Steuersignals für den Vorwärts-Rückwärtszähler abgestimmt. Wenn die Zählrichtung des Vorwärts-Rückwärtszählers von vorwärts nach rückwärts oder von rückwärts nach vorwärts umgeschaltet wird, wird die Spannung am Ausgang 222 des Integrators durch den Kondensator 254 abgetastet, also wenn der Schalter 250 die Klemme 256 kontaktiert. Da der Wert des Kondensators 254 2xC ist oder das zweifache von C, ist das Zweifache der Ladung, die im Kondensator 220 gespeichert ist, im Kondensator 254 gespeichert. Nach dem Übergang des Vorwärts-Rückwärts-Steuerungssignals kontaktiert der Schalter 250 die Klemme 252, wodurch die im Kondensator 252 gespeicherte Ladung vor dem nächsten Übergang im Vorwärts-Rückwärts-Zähler in den invertierenden Eingang 218 des Operationsverstärkers 214 injiziert wird. Die injizierte Ladung stellt das doppelte Integral der analogen Teil-Bit-Spannung dar. Eine entgegengesetzte Ladung der doppelten Ladung für ein Teil-Bit wird in den Kondensator 220 injiziert. Die Langzeitwirkung eines Injizierens der doppelten im Kondensator 220 gespeicherten Ladung in den Eingang 218 des Operationsverstärkers 214 für jedes der Teil-Bits ist eine Langzeitkorrektur der akkumulierten Zählungen des Zählers 160 von Figur 2.
• Folglich wird der nächste Ausgleichsimpuls nach jedem Übergang des 10-kHz-Referenzzwischenträgersignals gesperrt, was mehr oder weniger vom Wert der mit der Teil-Bit-Information verbundenen Korrekturladung abhängt. Die Logikschaltung 260 erzeugt ein Ausgleichssperrsignal, das an einem Ausgang 264 bereitgestellt und über eine Signalleitung 266 an den Ladungs-Injektions-Zähler 234 weitergeleitet wird. Auf diese Weise wird die Teil-Bit-Information, die sonst in richtiger Weise zur Vorwärts-Rückswärts-Zählung beigetragen hätte, erhalten. Diese Information wird in die nächste Periode von 50 µs des Referenzzwischenträgers mit hinein übernommen und trägt schließlich in korrekter Weise zu einer Vorwärts-Rückwärts- Zählung bei. Dadurch wird verhindert, daß sich ansammelnde Langzeitfehler sich bei der angesammelten Information im digitalen Zähler einschleichen. Dieses System verringert beträchtlich die Quantisierungsstörung, die von der Teil-Bit- Information reproduziert würde. Da die erhaltene und übernommene Teil-Bit-Information analoge Information ist, kann sie mit einer sehr hohen Auflösung reproduziert und übertragen werden.
• In Fig. 6 ist ein digitales System 400 zum Erzeugen von Digital-Teil-Bit-Korrektion dargestellt. Das System hat eine Eingangsklemme 402, an der eine Eingangsspannung EIN anliegt. Ein Reihenwiderstand 404 ist zwischen den Eingang 402 und den invertierenden Eingang 406 eines als Integrator ausgelegten Operationsverstärkers 408 geschaltet. Ein integrierender Kondensator 410 ist zwischen den invertierenden Eingang 406 und einen Ausgang 412 geschaltet. An einem nichtinvertierenden Eingang 414 liegt ein Erdungs-Referenzpotential an. Der Ausgang 412 des Operationsverstärkers 408 ist mit einem Eingang 416 eines ersten Komparators 418 verbunden. Der Komparator 418 erzeugt ein Ausgangssignal an einem Ausgang 420, wenn das Eingangssignal am Eingang 416 einen an einem Referenzeingang 422 anliegenden Referenzpegel überschreitet. Ähnlich dem Ladungs- Injektions-Zähler 234 von Fig. 4 erzeugt ein Ladungs-Injektions-Zähler 424 für jedes der Ausgangssigale vom Komparator 418 einen Ausgangsimpuls an einem Ausgang 426. Die Ausgangsimpulse am Ausgang 426 werden auf einer Signalleitung 428 an einen Eingang 430 eines ODER-Gatters 432 geleitet, dessen Ausgang 434 mit einem Eingang eines 12-Bit-Zählers 436 verbunden ist. Die Ausgangsbits vom 12-Bit-Zähler 436 auf einem Signalbus 438 sind die höchstwertigen Bits des erfaßten DSB-SC- Signals. Der Zähler 436 ist ein Vorwärts-Rückwärts-Zähler, dessen Richtung durch ein Referenzträgersignal an dessen Klemme 440 gesteuert wird. Ein Eingang 452 eines zweiten Komparators 450 ist mit dem Ausgang 412 des Integrators verbunden. Der zweite Komparator 450 erzeugt ein Steuerungssignal, das auf einer Signalleitung 453 zu einer Ausgleichsstromquelle 454 geleitet wird. Das Signal auf der Leitung 452 bewirkt, daß die Stromquelle je nach der Polarität des Ausgangssignals auf der Signalleitung vom Ausgang 412 des Operationsverstärkers 408 einen bidirektionalen Strom erzeugt. Ein Signal auf einer Leitung 456 von der Ladungs-Injektions-Zählerschaltung 424 steuert eine Schaltungsanordnung, wobei die Stromquelle 454 über einen ersten Schalter 458 mit dem invertierenden Eingang 406 des Operationsverstärkers 408 verbunden ist. Alternativ verbindet der Schalter 460 den Ausgang der Stromquelle 454 mit einem Erdungspotential.
• Der Ausgang 412 des Operationsverstärkers 408 ist auch über eine Signalleitung 470 mit der Klemme 472 einer Abtast- Halte-Schaltung 474 verbunden. Die Abtast-Halte-Schaltung weist einen Steuerungseingang 476 auf, der die Abtast-Halte- Schaltung 474 aktiviert, so daß sie zur entsprechenden Zeit die der Teil-Bit-Information entsprechende Integratorspannung abtastet. Das Ausgangssignal der Abtast-Halte-Schaltung 474 wird auf einer Signalleitung 478 an den Eingang 480 eines 8- Bit-Analog-Digital-Wandlers 482 geleitet, der die analoge Teil-Bit-Signal-Information in ein dem analogen Teil-Bit- Signal entsprechendes binäres Code-Wort umwandelt. Die 8 Ausgangsbits des Wandlers 482 werden auf einem Signalbus 484 an die entsprechenden Eingänge einer digitalen Addierschaltung 486 geleitet. Die Ausgangssignale der Addierschaltung 486 werden auf einem Bus 488 an die Eingänge eines 8-Bit-Zählers 490 geleitet. Die Ausgänge des 8-Bit-Zählers 490 werden über einen Bus 492 mit den Eingängen einer temporären Speichereinrichtung 497 geleitet, und die Ausgangssignale der Speichereinrichtung werden über einen Bus 495 an einen zweiten Satz Eingänge der Addierschaltung 286 geleitet. Diese Anordnung wirkt als Akkumulator zum Akkumulieren der Teil-Bit- Information aufeinanderfolgender Abtastungen des analogen Teil-Bit-Signals. Die Ausgangsbits des 8-Bit-Zählers 490 stellen die niedrigstwertigen Bits eines demodulierten DSB-SC- Signals dar. Wenn der 8-Bit-Zähler 490 überfließt, erzeugt er einen Impuls auf einer Signalleitung 494 an einen zweiten Eingang des ODER-Gatters 432. Dieses inkrementiert den 12-Bit- Zähler 436 um eins, und so wird die Teil-Bit-Information berücksichtigt, indem der 12-Bit-Zähler inkrementiert wird. Die Ausgangsbits des 12-Bit-Zählers 436, die die höchstwertigen Bits darstellen, und die Ausgangsbits aus dem 8-Bit-Zähler 490, die die niedrigstwertigen Bits darstellen, werden in einem 20-Bit-Parallel-Seriell-Schieberegister 496 kombiniert. Die Bits im Schieberegister 496 stellen das demodulierte DSB- SC-Signal in einem digitalen Format dar. Diese Bits können über die Ausgangssignalleitung 498 in serieller Weise aus dem Schieberegister 496 gelesen werden.

Claims (16)

1. Spannungs-Frequenz-Wandler zum Umwandeln eines DSB-SC-Eingangssignals (DSB-SC = double-sideband, suppressed-carrier; Zweiseitenband, unterdrückter Träger) in ein frequenzcodiertes Ausgangssignal mit

- Einrichtungen (214, 220; 408, 410) zum Integrieren des Eingangssignals,

- auf das integrierte Eingangssignal reagierende Einrichtungen (226; 418, 424) zum Liefern eines Ausgangsimpulses, wenn das integrierte Signal einen vorbestimmten Pegel erreicht,

- Einrichtungen (234, 240; 454, 458) zum Rücksetzen des integrierten Signals auf einen Anfangspegel in Reaktion auf den Ausgangsimpuls und

- einem auf den Ausgangsimpuls reagierenden Vorwärts-Rückwärts-Zähler (436),

gekennzeichnet durch

- eine Einrichtung (440) zum Umschalten des Vorwärts-Rückwärts-Zählers (436) zwischen Vorwärts- und Rückwärtszählmodi in Reaktion auf Phasenübergänge in einem Referenzträger für das DSB-SC-Signal,

- Einrichtungen (254; 474) zum Speichern eines dem Pegel des integrierten Signals zur Zeit eines Phasenübergangs in dem Referenzträger entsprechenden Signals und

- Einrichtungen (482, 496, 486, 490) zum Einstellen des Zählerstandes des Vorwärts-Rückwärts-Zählers (436) in Übereinstimmung mit dem gespeicherten Signal, um über Signale, die integriert wurden, aber zur Zeit des Auftretens eines Übergangs ein zum Erzeugen eines Ausgangsimpulses ausreichenden Pegel nicht erreicht hatten, Rechnung zu legen.

2. Spannungs-Frequenz-Wandler nach Anspruch 1, worin die Einrichtung (482, 496, 486, 490) zum Einstellen des Zählerstandes eine Einrichtung (454) zum Verringern des Pegels des integrierten Signals nach dem Übergang um einen durch den Pegel des integrierten Signals zur Zeit des Übergangs bestimmten Betrag aufweist.

3. Spannungs-Frequenz-Wandler nach Anspruch 1, worin die Einrichtung (474) zum Speichern eines Signals Einrichtungen zum Bereitstellen eines dem Pegel des integrierten Signals zur Zeit des Übergangs entsprechenden digitalen Signals aufweist und die Einrichtung (482, 496, 486, 490) zum Einstellen des Zählerstandes eine Einrichtung (486) zum Kombinieren des digitalen Signals mit dem Zählerstand aufweist.

4. Spannungs-Frequenz-Wandler nach einem der vorhergehenden Ansprüche, worin die Einrichtung (254; 474) zum Speichern einen Speicherkondensator (254) aufweist und die Einrichtung (254; 474) zum Speichern darauf eingerichtet ist, eine Ladung auf dem Speicherkondensator (254) zu speichern, und Einrichtungen (51, 252, 256) zum Anlegen der gespeicherten Ladung an die Einrichtungen (214, 220) zum Integrieren nach dem Übergang, um den Pegel des integrierten Signals um einen Betrag, der dem Zweifachen des Pegels des integrierten Signals zur Zeit des Übergangs entspricht, zu verringern, aufweist.

5. Spannungs-Frequenz-Wandler nach Anspruch 4, worin die Einrichtung (214, 220) zum Integrieren einen Operationsverstärker (214) und einen zwischen den Ausgang und den invertierenden Eingang des Operationsverstärkers (214) geschalteten Integrationskondensator (220) aufweist, der Speicherkondensator (254) eine Kapazität hat, die gleich dem Zweifachen der Kapazität des Integrationskondensators (220) ist, und die Einrichtung (51, 252, 256) zum Anlegen der gespeicherten Ladung an die Einrichtungen (214, 220) zum Integrieren eine Einrichtung zum Verbinden des Speicherkondensators (254) mit dem invertierenden Eingang des Operationsverstärkers (214) aufweist.

6. Spannungs-Frequenz-Wandler nach einem der vorhergehenden Ansprüche,

worin

- der Vorwärts-Rückwärts-Zähler (436) ein Signal liefert, das Höchstwertiges-Bit-Information für ein dem Eingangssignal entsprechendes demoduliertes Signal enthält,

mit

- einer auf den Pegel des integrierten Signals zur Zeit eines Phasenübergangs in dem Referenzträger reagierenden Einrichtung (490) zum Liefern eines digitalen Signals, welches Niedrigstwertiges-Bit-Information für ein dem Eingangssignal entsprechendes demoduliertes Signal enthält und

- einer Einrichtung (496) zum Kombinieren der die Höchstwertiges-Bit-Information und die Niedrigstwertiges-Bit- Information enthaltenden Signale zum Liefern eines Ausgangssignal.

7. Spannungs-Frequenz-Wandler nach Anspruch 6, worin die Einrichtung (490) zum Liefern des digitalen Signals, welches die Niedrigstwertiges-Bit-Information enthält,

- einen Analog-Digital-Wandler (482) zum Liefern digitaler Wörter, die dem Pegel des integrierten Signals zur Zeit aufeinanderfolgender Übergänge in dem Referenzträger entsprechen,

- einen Akkumulator (486, 490) mit Einrichtungen zum Addieren der digitalen Wörter für aufeinanderfolgende Übergänge und

- eine Einrichtung (494) zum Inkrementieren des Zählerstandes in dem Vorwärts-Rückwärts-Zähler (436), wenn eine Bereichsüberschreitung in dem Akkumulator (486, 490) auftritt,

aufweist.

8. Spannungs-Frequenz-Wandler nach Anspruch 6 oder 7, worin die Einrichtung (496) zum Kombinieren der die Bit-Information enthaltenden Signale zum Liefern des Ausgangssignals

- ein Schieberegister, an das die die Bit-Information enthaltenden Signale angelegt werden und

- eine Einrichtung (498) zum seriellen Auslesen der Information aus dem Schieberegister

aufweist.

9. Verfahren zum Umwandeln eines DSB-SC-Eingangssignals in ein frequenzcodiertes Ausgangssignal mit folgenden Schritten:

- Integrieren des Eingangssignals,

- Überwachen des Eingangssignals und Liefern eines Ausgangsimpulses, wenn das integrierte Signal einen vorbestimmten Pegel erreicht,

- Rücksetzen des integrierten Signals auf einen Anfangspegel in Reaktion auf den Ausgangsimpuls und

- Vorrücken eines Vorwärts-Rückwärts-Zählers (436) in Reaktion auf den Ausgangsimpuls,

gekennzeichnet durch folgende Schritte:

- Umschalten des Vorwärts-Rückwärts-Zählers (436) zwischen Vorwärts- und Rückwärtszählmodi in Reaktion auf Phasenübergänge in einem Referenzträger für das DSB-SC-Signal,

- Speichern eines dem Pegel des integrierten Signals zur Zeit eines Phasenübergangs in dem Referenzträger entsprechenden Signals und

- Einstellen des Zählerstandes des Vorwärts-Rückwärts-Zählers (436) in Übereinstimmung mit dem gespeicherten Signal, um über Signale, die integriert wurden, aber zur Zeit des Auftretens eines Übergangs ein zum Erzeugen eines Ausgangsimpulses ausreichenden Pegel nicht erreicht hatten, Rechnung zu legen.

10. Verfahren nach Anspruch 9, worin der Zählerstand durch Verringern des Pegels des integrierten Signals nach dem Übergang um einen durch den Pegel des integrierten Signals zur Zeit des Übergangs bestimmten Betrag eingestellt wird.

11. Verfahren nach Anspruch 9 oder Anspruch 10, worin das Signal durch Bereitstellen eines dem Pegel des integrierten Signals zur Zeit des Übergangs entsprechenden digitalen Signals gespeichert und der Zählerstand durch Kombinieren des digitalen Signals mit dem Zählerstand eingestellt wird.

12. Verfahren nach einem der Ansprüche 9 bis 11, worin

- das Eingangssignal in einem Integrator (214, 220) integriert wird,

- das dem Pegel des integrierten Signals zur Zeit des Phasenübergangs entsprechende Signal in Form einer Ladung auf einem Speicherkondensator (254) gespeichert wird und

- die gespeicherte Ladung nach dem Übergang an den Integrator (214, 220) angelegt wird, um den Pegel des integrierten Signals um einen Betrag, der dem Zweifachen des Pegels des integrierten Signals zur Zeit des Übergangs entspricht, zu verringern.

13. Verfahren nach Anspruch 12, worin der Integrator (214, 220) einen einen Operationsverstärker (214) und einen zwischen den Ausgang und den invertierenden Eingang des Operationsverstärkers (214) geschalteten Integrationskondensator (220) aufweist, der Speicherkondensator (254) eine Kapazität hat, die gleich dem Zweifachen der Kapazität des Integrationskondensators (220) ist, und die gespeicherte Ladung an den Integrator (214, 220) durch Verbinden des Speicherkondensators (254) mit dem invertierenden Eingang des Operationsverstärkers (214) angelegt wird.

14. Verfahren nach einem der Ansprüche 9 bis 13, worin

- der Vorwärts-Rückwärts-Zähler (436) in Reaktion auf den Ausgangsimpuls ein Signal liefert, das Höchstwertiges-Bit-Information für ein dem Eingangssignal entsprechendes demoduliertes Signal enthält,

- der Pegel des integrierten Signals zur Zeit des Phasenübergangs in ein digitales Signal, welches Niedrigstwertiges-Bit-Information für ein dem Eingangssignal entsprechendes demoduliertes Signal enthält, umgewandelt wird und

- die die Höchstwertiges-Bit-Information und die Niedrigstwertiges-Bit-Information enthaltenden Signale zum Liefern eines Ausgangssignal kombiniert werden.

15. Verfahren nach Anspruch 14, worin das die Niedrigstwertiges-Bit-Information enthaltende Signal bereitgestellt wird durch:

- Bereitstellen digitaler Wörter, die dem Pegel des integrierten Signals zur Zeiten aufeinanderfolgender Übergänge in dem Referenzträger entsprechen,

- Akkumulieren der digitalen Wörter für aufeinanderfolgende Übergänge in einem Akkumulator (486, 490) und

- Inkrementieren des Zählerstandes in dem Vorwärts-Rückwärts-Zähler (436), wenn eine Bereichsüberschreitung in dem Akkumulator (486, 490) auftritt.

16. Verfahren nach Anspruch 14 oder Anspruch 15, worin die die Bit-Information enthaltenden Signale durch Anlegen dieser Signale an die Eingänge eines Schieberegisters (496) und serielles Auslesen der Information aus dem Schieberegister (496) kombiniert werden, um das Ausgangssignal zu liefern.