[go: up one dir, main page]

DE10134444A1 - Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben

Info

Publication number
DE10134444A1
DE10134444A1 DE10134444A DE10134444A DE10134444A1 DE 10134444 A1 DE10134444 A1 DE 10134444A1 DE 10134444 A DE10134444 A DE 10134444A DE 10134444 A DE10134444 A DE 10134444A DE 10134444 A1 DE10134444 A1 DE 10134444A1
Authority
DE
Germany
Prior art keywords
trench
semiconductor substrate
zone
spacer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10134444A
Other languages
English (en)
Other versions
DE10134444B4 (de
Inventor
Jae-Kyu Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10134444A1 publication Critical patent/DE10134444A1/de
Application granted granted Critical
Publication of DE10134444B4 publication Critical patent/DE10134444B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213Channel regions of field-effect devices
    • H10D62/221Channel regions of field-effect devices of FETs
    • H10D62/235Channel regions of field-effect devices of FETs of IGFETs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es ist eine Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und zur Milderung des Schmalbreiteneffektes und ein Herstellungsverfahren für die Halbleitervorrichtung offenbart. Die Halbleitervorrichtung umfaßt ein Halbleitersubstrat, in welchem eine aktive Zone und eine Isolationszone mit einem darin ausgebildeten Graben vorgesehen sind, mit einem Abstandshalter, der auf beiden Seitenwänden des Grabens ausgebildet ist, einer Kanal-Stop-Fremdstoffzone, die selbstausrichtend durch den Abstandshalter ausgebildet wird und örtlich lediglich an dem unteren Abschnitt der Isolationszone ausgebildet wird, mit einer Isolationsisolierschicht, in welcher der Graben eingegraben ist, und mit einem Gatemuster, welches auf der Isolationsisolierschicht und der aktiven Zone ausgebildet ist. Wenn die Kanal-Stop-Fremdstoffzone lediglich an dem unteren Abschnitt der Isolationszone ausgebildet wird, können die Isolationseigenschaften zwischen Einheitszellen verbessert werden und es kann auch ein Übergangszonenleckstrom reduziert werden. Ferner kann durch die vorliegende Erfindung ein Schmalbreiteneffekt reduziert werden, bei dem eine Schwellenwertspannung mit enger werdender Kanalbreite plötzlich abnimmt, und zwar dank der Ausbildung der Kanal-Stop-Fremdstoffzone an den Rändern der aktiven Zone.

Description

HINTERGRUND DER ERFINDUNG 1. Gebiet der Erfindung
Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsver­ fahren für dieselbe, und spezieller eine Halbleitervorrichtung zum Reduzieren eines Übergangszonenleckstromes und eines Schmalweiteneffektes, bei dem eine Schwellen­ wertspannung plötzlich abfällt, wenn die Kanalbreite schmaler wird, unter Verwendung einer Selbstausrichtortsfeld-Implantationstechnik, und ein Herstellungsverfahren für die Vorrichtung.
2. Beschreibung des Standes der Technik
Ein Seichtgrabenisolationsverfahren (STI) wird allgemein zur Herstellung einer Isola­ tion zwischen Einheitszellen einer Halbleitervorrichtung verwendet, beispielsweise ei­ ner dynamischen Speichervorrichtung (DRAM) mit wahlfreiem Zugriff. Jedoch wird im Falle des STI-Verfahrens die Weite oder Breite einer Isolationszone, die durch einen Graben eingegraben ist, schmaler, und zwar mit Zunahme der Integrationsdichte der Halbleitervorrichtung und es ist als ein Ergebnis nicht einfach, den Graben mit Isolier­ materialien zu füllen.
Es wurde daher vorgeschlagen, daß der Graben dadurch einfach mit Isoliermaterialien zugegraben werden kann, indem man eine seichte Grabentiefe ausbildet. Bei dem Fall, bei dem der Graben seicht ausgebildet wird, um die Vergrabungseigenschaften des Gra­ bens zu verbessern, arbeitet ein Feldtransistor derart, daß die Isolationseigenschaften zwischen den Einheitszellen wesentlich reduziert werden. Um dieses Problem zu lösen wird, nachdem der Graben mit einem Isoliermaterial zugegraben wurde, eine große Do­ sismenge (8E 12/cm2) eines p-leitenden Dotierungsstoffes, wie beispielsweise Bor (B), feldionenimplantiert, und zwar auf der gesamten Oberfläche des Grabens, und in eine aktive Zone hinein mit einem Energiewert von 100 KeV. Es wird somit eine Kanal- Stop-Fremdstoffzone in dem unteren Abschnitt der Isolationszone ausgebildet und auch in der aktiven Zone ausgebildet, so daß die Schwellenwertspannung des Feldtransistor erhöht wird und die Isolationseigenschaften zwischen den Einheitszellen verbessert werden.
Um jedoch die Isolation zwischen den Einheitszellen bei dem STI-Verfahren zu er­ höhen, und zwar auf Grund der hohen Dosismenge des Dotierungsstoffes für einen Ka­ nalstop, die mit einem hohen Energiewert implantiert wird, erhöht sich ein Übergangs­ leckstrom, und zwar auf Grund des Feldprofils zwischen den Übergangszonen (Source-/Drain­ zonen) und einer unteren Zone der Übergangszone. Der Übergangszonenleck­ strom wird ferner durch Defektstellen in der Übergangszone erhöht, die während der Implantation eines Dotierungsstoffes mit einem hohen Energiewert verursacht werden, um den Kanal-Stop auszubilden.
Um mit diesen Problemen fertig zu werden, wurden eine Reihe von Kompensati­ onstechniken vorgeschlagen. Diese umfassen ein Verfahren zum Vertiefen des Grabens und zum Füllen des Grabens mit einem unterschiedlichen Material, ein Verfahren zum Reduzieren der Dosismenge während der Feldionenimplantation zum Implantieren eines Dotierungsstoffes auf der gesamten Oberfläche eines Substrats, und ein Kompensa­ tionsionenimplantationsverfahren zum Implantieren eines Dotierungsstoffes eines ent­ gegengesetzten Typs in die Übergangszone hinein, um einen Anstieg in der Dotierungs­ stoffkonzentration der Übergangszone auf Grund der Feldionenimplantation zu kom­ pensieren.
Jedoch ist es keine einfache Operation, den Graben mit Hilfe des Verfahrens zum Er­ höhen der Tiefe des Grabens zu füllen und den Graben mit einem unterschiedlichen Material aufzufüllen, und es erhöht sich der Übergangszonenleckstrom auf Grund einer Ätzbeschädigung und auf Grund einer Spannung, die während der Ausbildung eines tieferen Grabens mit auftreten. Bei dem Verfahren, welches die Reduzierung der Do­ sismenge während der Feldionenimplantation involviert, kann eine Isolation zwischen den Einheitszellen nicht unmittelbar auf Grund der Aktivierung des Feldtransistors er­ zielt werden. Auch wird im Falle des Kompensationsionenimplantationsverfahrens, da die hochenergetische Ionenimplantation bei einem herkömmlichen Ionenimplantations­ zustand zusätzlich durchgeführt werden muß, der Leckstrom in der Übergangszone er­ höht, und zwar auf Grund von Defektstellen, die durch die Ionenimplantationsbeschädi­ gung verursacht werden.
Darüber hinaus tritt bei dem STI-Verfahren ein Schmalweiteneffekt auf. Bei diesem Effekt fällt die Schwellenwertspannung plötzlich ab, und zwar mit sich verengender oder enger werdender Kanalweite oder -breite, und zwar auf Grund einer Ausscheidung oder Ausfällung von Bor (B) in Form eines p-leitenden Dotierungsstoffes auf Grund der Defekte, die an der Zwischenschicht des Grabens während der nachfolgenden Prozesse verursacht werden.
ZUSAMMENFASSUNG DER ERFINDUNG
Um gegen die oben erläuterten Einschränkungen anzugehen, ist es Aufgabe der vorlie­ genden Erfindung, eine Halbleitervorrichtung zu schaffen, die einen reduzierten Über­ gangszonenleckstrom und/oder reduzierten Schmalweiteneffekt aufweist, während je­ doch die Isolationseigenschaften zwischen den Einheitszellen verbessert werden sollen.
Ein anderes Ziel der vorliegenden Erfindung richtet sich darauf, ein Verfahren zur Her­ stellung der Halbleitervorrichtung anzugeben.
Um demzufolge die oben erläuterte Aufgabe zu lösen, wird eine Halbleitervorrichtung geschaffen. Die Halbleitervorrichtung enthält ein Halbleitersubstrat, in welchem eine aktive Zone und eine Isolationszone mit einem Graben ausgebildet sind, ein Abstands­ halter an beiden Seitenwänden des Grabens ausgebildet ist, eine Kanal-Stop-Fremd­ stoffzone ausgebildet ist, die durch den Abstandshalter selbstausrichtend ist und örtlich lediglich an dem unteren Abschnitt der Isolationszone ausgebildet ist, eine Isolati­ onsisolierschicht, in die der Graben eingegraben ist, und ein Gatemuster, welches auf der Isolier-Isolationszone und der aktiven Zone ausgebildet ist.
Das Halbleitersubstrat besteht in bevorzugter Weise aus einem p-leitenden Halbleiter­ substrat, und die Kanal-Stop-Fremdstoffzone ist mit einem p-leitenden Dotierungsstoff dotiert.
Wenn die Kanal-Stop-Fremdstoffzone lediglich an dem unteren Abschnitt der Isola­ tionszone ausgebildet ist, können die Isolationseigenschaften zwischen den Einheitszel­ len verbessert werden und auch ein Feld, welches durch eine Spannung hervorgerufen wird, die an die Übergangszone angelegt wird, kann geschwächt werden, so daß ein Übergangszonenleckstrom reduziert werden kann.
Die Kanal-Stop-Fremdstoffzone wird an den Rändern oder Kanten der aktiven Zone ausgebildet. Wenn die Kanal-Stop-Fremdstoffzone örtlich an den Kanten oder Rändern der aktiven Zone ausgebildet ist, kann ein Schmalweiteneffekt, bei dem eine Schwel­ lenwertspannung plötzlich abnimmt, wenn die Kanalbreite schmäler wird, reduziert werden.
Um ein anderes Ziel zu erreichen, wird ein Verfahren zur Herstellung einer Halbleiter­ vorrichtung geschaffen. Gemäß dem Verfahren wird ein Maskenmuster auf einem Halbleitersubstrat ausgebildet. Es wird dann ein Graben dadurch hergestellt, indem das Halbleitersubstrat unter Verwendung des Maskenmusters als eine Ätzmaske geätzt wird. Als ein Ergebnis wird die aktive Zone des Halbleitersubstrats durch die Isolationszone festgelegt, in der der Graben ausgebildet ist. Eine Grabenoxidationsschicht kann an bei­ den Seitenwänden und auf dem Boden des Grabens dadurch hergestellt werden, indem die gesamte Oberfläche des Grabens nach der Ausbildung des Grabens oxidiert wird.
Als nächstes wird eine Materialschicht zur Bildung eines Abstandshalters auf der ge­ samten Oberfläche des Halbleitersubstrats ausgebildet, in welchem der Graben ausge­ bildet ist. Nachfolgend wird eine Kanal-Stop-Fremdstoffzone örtlich lediglich an dem unteren Abschnitt der Isolationszone durch eine selbstausrichtende Feldionenimplanta­ tion eines Dotierungsstoffes ausgebildet, und zwar auf der gesamten Oberfläche des Halbleitersubstrats unter Verwendung des Maskenmusters und der Materialschicht für den Abstandshalter, der an den Seitenwänden des Grabens ausgebildet wurde, als eine Ionenimplantationsmaske. Wenn die Kanal-Stop-Fremdstoffzone lediglich an dem un­ teren Abschnitt der Isolationszone ausgebildet ist, können die Isolationseigenschaften zwischen den Einheitszellen verbessert werden und es kann auch ein Feld, welches durch eine Spannung verursacht wird, die an die Übergangszone angelegt wird, ge­ schwächt werden, so daß ein Übergangszonenleckstrom reduziert werden kann.
Es kann ein Abstandshalter an beiden Seitenwänden des Grabens durch anisotropes Ätz­ en der Materialschicht für einen Abstandshalter ausgebildet werden. Hierbei können der Abstandshalter und das Maskenmuster als eine Ionenimplantationsmaske zur Ausbil­ dung der Kanal-Stop-Fremdstoffzone verwendet werden.
Als nächstes wird eine Isolationsisolierschicht in dem Graben ausgebildet, und zwar nach dem Entfernen des Maskenmusters, welches als eine Ionenimplantationsmaske verwendet wurde. Dann wird ein Gatemuster auf der aktiven Zone und der Isolati­ onsisolierschicht ausgebildet.
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung können die Ränder der aktiven Zone ferner dadurch freigelegt werden, indem das Maskenmuster weiter geätzt wird, nachdem der Graben gebildet worden ist. In diesem Fall wird auch die Ka­ nal-Stop-Fremdstoffzone an den Rändern der aktiven Zone ausgebildet. Wenn auf diese Weise die Kanal-Stop-Fremdstoffzone örtlich an den Rändern der aktiven Zone ausge­ bildet worden ist, nimmt ein Schmalweiteneffekt, bei dem eine Schwellenwertspannung plötzlich abfällt, wenn die Kanalbreite oder -weite schmäler wird, reduziert werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Die oben angegebenen Ziele und Vorteile der vorliegenden Erfindung ergeben sich kla­ rer aus der detaillierten Beschreibung bevorzugter Ausführungsformen unter Hinweis auf die beigefügten Zeichnungen, in denen zeigen:
Fig. 1 eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausfüh­ rungsform der vorliegenden Erfindung;
Fig. 2 bis 6 Schnittansichten, die ein Verfahren zur Herstellung der Halbleitervor­ richtung gemäß einer ersten Ausführungsform der vorliegenden Erfin­ dung veranschaulichen;
Fig. 7 eine Draufsicht auf eine Halbleitervorrichtung gemäß einer zweiten Aus­ führungsform der vorliegenden Erfindung;
Fig. 8 bis 11 Schnittansichten, die ein Verfahren zur Herstellung der Halbleitervor­ richtung gemäß einer zweiten Ausführungsform der vorliegenden Erfin­ dung veranschaulichen;
Fig. 12 einen Graphen, der ein Profil einer Dotierungsstoffdotierkonzentration und die elektrische Feldstärke in bezug auf die Tiefe von der Oberfläche einer Übergangszone einer Halbleitervorrichtung aus gemäß der vorlie­ genden Erfindung und von einer herkömmlichen Halbleitervorrichtung veranschaulicht;
Fig. 13 einen Graphen, der einen Übergangszonenleckstrom und eine Über­ gangszonendurchbruchsspannung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung und einer herkömmlichen Halbleitervorrichtung veranschaulicht;
Fig. 14 einen Graphen, der die Durchgreifspannungseigenschaften zwischen Zellenknotenpunkten der Halbleitervorrichtung gemäß der vorliegenden Erfindung und gemäß einer herkömmlichen Halbleitervorrichtung veran­ schaulicht; und
Fig. 15 einen Graphen, der einen Schmalweiteneffekt einer Halbleitervorrichtung gemäß der vorliegenden Erfindung und gemäß einer herkömmlichen Halbleitervorrichtung veranschaulicht.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Die vorliegende Erfindung wird im folgenden vollständiger unter Hinweis auf die beige­ fügten Zeichnungen beschrieben, in welchen bevorzugte Ausführungsformen der Erfin­ dung gezeigt sind. Die Erfindung kann jedoch auch in vielen unterschiedlichen Ausfüh­ rungen realisiert werden und ist nicht auf die hier dargestellten Ausführungsformen be­ schränkt. Vielmehr dienen diese Ausführungsformen dazu, um eine sorgfältige und vollständige Offenbarung zu liefern und dem Fachmann eine vollständige Lehre zu vermitteln. In den Zeichnungen sind die Formen der Elemente der Übersichtlichkeit halber übertrieben dargestellt. Gleiche Bezugszeichen bezeichnen gleiche Elemente in den gesamten Zeichnungen. Es sei darauf hingewiesen, daß dann, wenn eine Schicht so bezeichnet wird, daß sie aus einer anderen Schicht oder einer "auf" einem Halbleitersub­ strat vorhandenen Schicht besteht, diese direkt auf der anderen Schicht oder auf dem Halbleitersubstrat vorhanden sein kann cder auch dazwischenliegende Schichten vor­ handen sein können.
Zuerst wird eine Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorlie­ genden Erfindung unter Hinweis auf die Fig. 1 und 6 beschrieben.
Fig. 1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß der ersten Ausführungs­ form der vorliegenden Erfindung, und Fig. 6 ist eine Schnittansicht entlang den Linien a-a, b-b und c-c von Fig. 1.
Spezifischer ausgedrückt, enthält die Halbleitervorrichtung gemäß der ersten Aus­ führungsform ein Halbleitersubstrat 21, in welchem eine aktive Zone AR und eine Iso­ lationszone IR mit einem Graben ausgebildet sind. Bei diesem Beispiel besteht das Halbleitersubstrat 21 aus einem p-leitenden Substrat. Es wird eine Grabenoxidations­ schicht 29 auf beiden Seitenwänden und auf dem Boden des Grabens ausgebildet und es wird ein Abstandshalter 31a auf der Grabenoxidationsschicht 29 ausgebildet. Der Gra­ ben ist mit einer Isolationsisolierschicht 35 gefüllt und es ist ein Gatemuster 37 auf der Isolationsisolierschicht 35 und auf der aktiven Zone AR ausgebildet.
Insbesondere ist eine Kanal-Stop-Fremdstoffzone 33a durch den Abstandshalter 31a selbstausgerichtet vorgesehen und ist örtlich lediglich an dem unteren Abschnitt der Isolationszone IR ausgebildet. Die Kanal-Stop-Fremdstoffzone 33a wird unter Verwen­ dung einer selbstausrichtenden örtlichen Feldionenimplantation hergestellt. Die Kanal- Stop-Fremdstoffzone 33a ist mit einem p-leitenden Dotierungsstoff dotiert, beispiels­ weise mit Bor. Die Isolationseigenschaften zwischen den Einheitszellen kann durch die Kanal-Stop-Fremdstoffzone 33a verbessert werden, die exklusiv an dem unteren Ab­ schnitt der Isolationszone IR ausgebildet ist. Darüber hinaus wird ein Feld, welches durch eine Spannung verursacht wird, die an eine Übergangszone (eine Source-/Drain­ zone) angelegt wird, geschwächt werden, so daß der Übergangszonenleckstrom reduziert werden kann. Dies wird weiter unten in Einzelheiten erläutert. In Fig. 6 be­ zeichnet das Bezugszeichen 39 eine Source-/Drainzone und das Bezugszeichen 37 be­ zeichnet ein Gatemuster.
Als nächstes wird eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung unter Hinweis auf die Fig. 7 und 11 beschrieben.
Fig. 7 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß der zweiten Aus­ führungsform der vorliegenden Erfindung, und Fig. 11 zeigt eine Schnittansicht entlang den Linien a-a, b-b und c-c von Fig. 7.
Speziell ausgedrückt, ist die Halbleitervorrichtung gemäß der zweiten Ausführungsform die gleiche wie diejenige bei der ersten Ausführungsform mit der Ausnahme, daß eine Kanal-Stop-Fremdstoffzone, wie beispielsweise eine p-leitende Dotierungszone, an den Rändern (siehe PB in Fig. 7) der aktiven Zone ausgebildet ist. Somit wird zusätzlich zu der vorteilhaften Wirkung, die bei der ersten Ausführungsform realisiert wird, bei der die Isolationseigenschaften zwischen den Einheitszellen verbessert ist, und der Über­ gangszonenleckstrom ebenfalls reduziert ist, ein Schmalbreiteneffekt, bei dem eine Schwellenwertspannung rapide mit enger werdender Kanalweite oder -breite abnimmt, durch die Kanal-Stop-Fremdstoffzonen reduziert werden, die an den Rändern der akti­ ven Zone ausgebildet sind.
Im folgenden wird ein Herstellungsverfahren für eine Halbleitervorrichtung gemäß der ersten und der zweiten Ausführungsform der vorliegenden Erfindung beschrieben.
Die Fig. 2 bis 6 zeigen Schnittansichten, die ein Herstellungsverfahren für die Herstel­ lung der Halbleitervorrichtung gemäß der ersten Ausführungsform der vorliegenden Erfindung veranschaulichen, und spezieller zeigen die Fig. 2 bis 6 Schnittansichten ent­ lang den Linien a-a, b-b und c-c von Fig. 1.
Gemäß Fig. 2 werden eine Kontaktfleckoxidschicht 23 und eine Maskenschicht 25 auf­ einanderfolgend auf ein Halbleitersubstrat 21, wie beispielsweise einem p-leitenden Siliziumsubstrat, ausgebildet. Die Maskenschicht 25 ist beispielsweise aus Siliziumni­ trid hergestellt.
Gemäß Fig. 3 wird ein Maskenmuster 25a dadurch ausgebildet, indem die Masken­ schicht 25 in ein Muster gebracht wird. Ein Graben 27 wird dadurch hergestellt, indem das Halbleitersubstrat 21 unter Verwendung des Maskenmusters 25a als Ätzmaske ge­ ätzt wird. Die Tiefe des Grabens 27 beträgt beispielsweise 0,25 µm. Eine Isolationszone IR, die den Graben 27 und eine aktive Zone AR enthält, werden in dem Halbleitersub­ strat 21 ausgebildet.
Anschließend wird eine Grabenoxidationsschicht 29 auf beiden Seitenwänden und auf dem Boden des Grabens 27 ausgebildet, indem die Oberfläche des Grabens 27 oxidiert wird. Die Grabenoxidationsschicht 29 wird in einer Dicke von etwa 50 Å ausgebildet. Das Oxidieren der Oberfläche des Grabens 27 erhöht die Wiederauffrischzeit der Halb­ leitervorrichtung, indem nämlich der Übergangszonenleckstrom reduziert wird, wo­ durch eine Beschädigung vermindert wird, die an der Oberfläche des Grabens 27 wäh­ rend des Ätzvorganges zur Ausbildung des Grabens 27 auftritt. Die Grabenoxidations­ schicht 29 ist bei der vorliegenden Ausführungsform ausgebildet, kann jedoch je nach den Forderungen des jeweiligen Falles weggelassen werden oder kann durch ein anderes Material ersetzt werden.
Gemäß Fig. 4 ist eine Materialschicht 31 zur Herstellung eines Abstandshalters, der mit strichlierten Linien angedeutet ist, auf der Oberfläche des Halbleitersubstrats 21 ausge­ bildet, in welcher die Grabenoxidationsschicht 29 ausgebildet ist. Die Materialschicht 31 für den Abstandshalter ist aus Siliziumnitrid mit einer Dicke von etwa 100 Å ausge­ bildet. Als nächstes wird ein Abstandshalter 31a auf beiden Seitenwänden der Gra­ benoxidationsschicht 29 ausgebildet, die an den Wänden und auf dem Boden des Gra­ bens 27 und auf beiden Seitenwänden des Maskenmusters 25a ausgebildet wird, und zwar mit Hilfe eines anisotropen Ätzvorganges der Materialschicht 31. Abhängig von den Forderungen des jeweiligen Falles kann in einem Fall, bei dem die Grabenoxi­ dationsschicht 29 nicht auf dem Halbleitersubstrat 21 ausgebildet ist, der Abstandshalter 31a direkt auf den Wänden des Grabens 27 ausgebildet werden und auch auf beiden Seitenwänden des Maskenmusters 25a.
Da der Abstandshalter 31a als ein Puffer arbeitet, um eine Beschädigung der Oberfläche des Grabens minimal zu halten, und zwar während der folgenden Feldionenimplanta­ tion, kann eine Zunahme in dem Übergangszonenleckstrom verhindert werden. Ferner verhindert der Abstandshalter 31a eine Seitenwandoxidation des Grabens 27 während des folgenden Oxidationsprozesses, beispielsweise während des Prozesses der Ausbil­ dung einer Gateoxidationsschicht. Da insbesondere die Seitenwandoxidation eine Span­ nung an den Wänden des Grabens 27 hervorruft, und zwar auf Grund der Volumener­ weiterung entsprechend der Heiß-Oxidation, läßt sich diese Spannung in dem Fall un­ terdrücken, bei dem die Seitenwandoxidation unterdrückt wird.
Anschließend wird ein p-leitender Dotierungsstoff, wie beispielsweise Bor (B) oder BF2, feldionenimplantiert, und zwar in einer Dosismenge von beispielsweise 8E 12/cm2 mit einer niedrigen Energie von 15 KeV unter Verwendung des Abstandshalters 31a und des Maskenmusters 25a als eine Ionenimplantationsmaske auf der Oberfläche des Halbleitersubstrats 21, und es wird demzufolge eine Kanal-Stop-Fremdstoffzone 33a beispielsweise eine p-leitende Dotierungszone örtlich ausgebildet, und zwar exklusiv auf dem Boden des Grabens 27. Somit wird die Kanal-Stop-Fremdstoffzone 33a örtlich lediglich auf dem Boden des Grabens 27 ausgebildet, das heißt lediglich in der Isolati­ onszone IR, und zwar durch ein Selbstausrichtungsverfahren.
Bei der oben beschriebenen herkömmlichen Ausführung wird die Kanal-Stop-Fremd­ stoffzone auf dem Boden des Grabens ausgebildet und auch in der unteren aktiven Zone in der gleichen Tiefe, und zwar durch eine Feldionenimplantation, nachdem der Graben mit einem isolierenden Material gefüllt worden ist. Im Gegensatz dazu wird gemäß der vorliegenden Erfindung die Kanal-Stop-Fremdstoffzone 33a lediglich auf dem Boden des Grabens 27 mit Hilfe des Selbstausrichtungsverfahrens ausgebildet, und zwar nach der Ausbildung des Grabens 27. So können durch die vorliegende Erfindung die Isolati­ onseigenschaften zwischen den Einheitszellen verbessert werden und es wird die Kanal- Stop-Fremdstoffzone 33a nicht an der aktiven Zone ausgebildet und wird insbesondere nicht an dem unteren Abschnitt der Übergangszone (einer Source-/Drainzone) ausgebil­ det, was im Gegensatz zum Stand der Technik steht. Somit kann ein elektrisches Feld, welches durch eine Spannung verursacht wird, die an die Übergangszone während des Betriebes eines Zellentransistors angelegt wird, in vorteilhafter Weise geschwächt wer­ den und es kann ein Übergangszonenleckstrom in vorteilhafter Weise reduziert werden.
Bei der ersten Ausführungsform wird ein p-leitender Dotierungsstoff feldionenimplan­ tiert, und zwar nachdem der Abstandshalter 31a ausgebildet wurde; jedoch kann alter­ nativ der p-leitende Dotierungsstoff in einem Zustand feldionenimplantiert werden, bei dem die isolierende Schicht 31 für den Abstandshalter an früherer Stelle ausgebildet wurde. In diesem Fall arbeitet die isolierende Schicht 31, die zur Ausbildung eines Ab­ standshalters auf den Seitenwänden des Maskenmusters 25a und des Grabens 27 ver­ wendet wird, als eine Ionenimplantationsmaske.
Gemäß Fig. 5 wird der Graben 27 dadurch gefüllt, indem eine Isolationsisolierschicht 35 auf der Oberfläche des Halbleitersubstrats 21 ausgebildet wird, auf der der Ab­ standshalter 31a ausgebildet ist. Anschließend wird eine Einebnung durchgeführt, indem das Maskenmuster 25a und der Abstandshalter 31a entfernt werden, der auf beiden Sei­ tenwänden des Maskenmusters 25a ausgebildet ist. Die Einebnung oder Planierung kann unter Verwendung eines Rückätzprozesses oder eines chemisch/mechanischen Polier­ prozesses (CMP) durchgeführt werden.
Gemäß Fig. 6 ist ein Gatemuster 37 auf der aktiven Zone AR und der Isolationszone IR ausgebildet. Das Gatemuster 37 wird auf einer dielektrischen Gateschicht und einer Gateelektrode ausgebildet, die auf der dielektrischen Gateschicht ausgebildet ist. Nach­ folgend wird eine Source-/Drainzone 39 dadurch hergestellt, indem ein n-leitender Do­ tierungsstoff, wie beispielsweise Phosphor (P), in die Oberfläche des Halbleitersubstrats 21 implantiert wird, auf welcher das Gatemuster 37 ausgebildet ist. Der Prozeß wird dann fortgesetzt, und zwar unter Anwendung herkömmlicher Herstellungsverfahren.
Die Fig. 8 bis 11 sind Schnittansichten, die ein Verfahren zur Herstellung einer Halb­ leitervorrichtung gemäß der zweiten Ausführungsform der Erfindung veranschaulichen, wobei spezieller die Fig. 8 bis 11 Schnittansichten sind, und zwar entlang den Linien a-a, b-b und c-c in Fig. 7. Die gleichen Bezugszeichen wie diejenigen der ersten Ausfüh­ rungsform bezeichnen gleiche Teile.
Spezifischer gesagt, ist das Herstellungsverfahren zur Herstellung einer Halbleitervor­ richtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung das gleiche wie das erste mit der Ausnahme hinsichtlich des Schrittes der Durchführung der Feldio­ nenimplantation, bei dem das Maskenmuster 25a, nachdem das Maskenmuster 25a aus­ gebildet wurde, weiter geätzt wird und die Ränder oder Kanten PB der aktiven Zone AR somit freigelegt werden.
Zuerst werden die Schritte gemäß den Fig. 2 und 3 entsprechend der ersten Ausfüh­ rungsform durchgeführt. Als nächstes wird gemäß Fig. 8 das Maskenmuster 25a erneut behandelt, und zwar über die Zone PB, und zwar durch weiteres anisotropes Ätzen des Maskenmusters 25a. Als ein Ergebnis wird, wie dies in Fig. 7 dargestellt ist, die aktive Zone AR um den Graben 27 herum, das heißt der Rand PB der aktiven Zone AR, frei­ gelegt. Es wird Bor (B), ein p-leitendre Dotierungsstoff bei dem nachfolgenden Prozeß verwendet und wird somit in den Randbereich PB der freigelegten aktiven Zone AR implantiert.
Gemäß Fig. 9 wird eine Materialschicht 31 für einen Abstandshalter, der durch eine strichlierte Linie angezeigt ist, auf der Oberfläche des Halbleitersubstrats 21 ausgebil­ det, in welcher der Rand PB der aktiven Zone AR freigelegt ist. Die Materialschicht 31 für den Abstandshalter wird beispielsweise aus Siliziumnitrid hergestellt. Als nächstes wird ein Abstandshalter 31a auf einer Grabenoxidationsschicht 29 ausgebildet, die an den Wänden des Grabens 27 und an den Seitenwänden des Maskenmusters 25a ausge­ bildet ist, was mit Hilfe eines anisotropen Ätzvorganges der Materialschicht 31 für den Abstandshalter geschieht.
Anschließend wird ein p-leitender Dotierungsstoff, beispielsweise Bor (B) oder Bit, feldionenimplantiert, und zwar in einer Dosismenge von 8E 12/cm2 mit einer niedrigen Energie von 15 KeV unter Verwendung des Abstandshalters 31a und des Maskenmu­ sters 25a als Ionenimplantationsmaske, auf der Oberfläche des Halbleitersubstrats 21 und den Kanal-Stop-Fremdstoffzonen 33a und 33b als Beispiel, und es werden p-lei­ tende Dotierungszonen örtlich hergestellt, exklusiv an den Rändern PB der aktiven Zone AR und an dem unteren Abschnitt der Isolationszone IR. Die Kanal-Stop-Fremdstoff­ zone 33a und 33b werden somit örtlich ausgebildet, und zwar exklusiv an den Rändern oder Kanten PB der aktiven Zone AR und an dem unteren Abschnitt der Isolationszone IR.
In Verbindung damit treten bei einem Seichtgrabenisolationsverfahren (STI) Störstellen an der Zwischenschicht (Interface) des Grabens während des Prozesses auf und es wird Bor (B), ein p-leitender Dotierungsstoff, an der Zwischenschicht (Interface) des Grabens um die Oberfläche des Halbleitersubstrats herum ausgeschieden. Wenn Bor (B) ausge­ schieden wird, tritt ein Schmalbreiten- oder -weiteneffekt auf, bei dem eine Schwellen­ wertspannung schnell abnimmt und mit schmaler werdender Kanalbreite. Jedoch kann die Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfin­ dung die Borausscheidungserscheinung verbessern, wenn die Kanal-Stop-Fremdstoff­ zone 33b ausgebildet wird, indem ein Bordotierungsstoff in die Ränder oder Kanten der aktiven Zone implantiert wird. Als Folge kann bei der Halbleitervorrichtung gemäß der zweiten Ausführungsform der vorliegenden Erfindung der Schmalweiteneffekt reduziert werden, der auf der Borausscheidungserscheinung basiert, und zwar zusätzlich zu den Vorteilen der ersten Ausführungsform.
Bei der zweiten Ausführungsform wird der p-leitende Dotierungsstoff feldionenimplan­ tiert, und zwar nachdem der Abstandshalter 31a ausgebildet worden ist, jedoch kann der p-leitende Dotierungsstoff auch in einem Zustand feldionenimplantiert werden, bei dem eine isolierende Schicht 31 für einen Abstandshalter ausgebildet wird. Hier arbeitet dann die isolierende Schicht für einen Abstandshalter 31, der an den Seitenwänden des Mas­ kenmusters 25a und dem Graben 27 ausgebildet ist, als eine Ionenimplantationsmaske.
Gemäß Fig. 10 wird der Graben 27 dadurch aufgefüllt, indem eine Isolationsisolier­ schicht 35 auf der Oberfläche des Halbleitersubstrats 21 ausgebildet wird, auf der der Abstandshalter 31a hergestellt wurde. Nachfolgend wird eine Einebnung oder Planie­ rung dadurch durchgeführt, indem das Maskenmuster 25a und der Abstandshalter 31a entfernt werden, der auf beiden Seitenwänden des Maskenmusters 25a ausgebildet ist. Die Einebnung oder Planierung kann unter Verwendung eines Rückätzprozesses oder eines chemischen/mechanischen Polierprozesses (CMP) durchgeführt werden.
Gemäß Fig. 11 wird ein Gatemuster 37 auf der aktiven Zone AR und der Isolationszone IR ausgebildet. Das Gatemuster 37 wird aus einer dielektrischen Gateschicht und einer Gateelektrode hergestellt, die auf der dielektrischen Gateschicht ausgebildet wird. Nach­ folgend wird eine Source-/Drainzone (39 in Fig. 6) dadurch hergestellt, indem ein n- leitender Dotierungsstoff, wie beispielsweise Phosphor (P), in die Oberfläche des Halb­ leitersubstrats 21 implantiert wird, auf der das Gatemuster 37 ausgebildet wurde. Es folgt dann ein herkömmlicher Herstellungsprozeß.
Im folgenden werden die Eigenschaften der Halbleitervorrichtung nach der vorliegenden Erfindung und nach dem Stand der Technik beschrieben. Bei der vorliegenden Erfin­ dung ist keine Kanal-Stop-Fremdstoffzone an dem unteren Abschnitt der Übergangs­ zone (der Source-/Drainzone) ausgebildet, und die Kanal-Stop-Fremdstoffzone wird örtlich lediglich an dem unteren Abschnitt der Isolationszone ausgebildet. Im Gegensatz dazu wird beim Stand der Technik die Kanal-Stop-Fremdstoffzone an dem unteren Ab­ schnitt der Übergangszone (einer Source-/Drainzone) als auch der Isolationszone ausge­ bildet.
Gemäß Fig. 12 verläuft ein Dotierungsstoffdotierkonzentrationsprofil P1 und P1' der Halbleitervorrichtung der vorliegenden Erfindung nicht so steil, verglichen mit dem Dotierungsstoffdotierkonzentrationsprofil C1 und C1' des Standes der Technik. Das heißt, bei der Halbleitervorrichtung gemäß dem Stand der Technik verläuft ein Profil, welches von einer n-leitenden Dotierungsstoffdotierkonzentrationslinie C1 zu einer p­ leitenden Dotierungsstoffdotierkonzentrationslinie C1' verläuft, ziemlich abrupt, jedoch verläuft bei der Halbleitervorrichtung nach der vorliegenden Erfindung ein Profil von einer n-leitenden Dotierungsstoffdotierkonzentrationslinie P1 zu einer p-leitenden Do­ tierungsstoffdotierkonzentrationslinie P1' allmählicher. Als Konsequenz ist eine maxi­ male elektrische Feldstärke P2 der Halbleitervorrichtung nach der vorliegenden Erfin­ dung während des Betriebes der Halbleitervorrichtung niedriger als diejenige der maxi­ malen elektrischen Feldstärke C2 beim Stand der Technik.
Gemäß Fig. 13 ist ein Übergangszonenleckstrom P der Halbleitervorrichtung nach der vorliegenden Erfindung kleiner als ein Übergangszonenleckstrom C gemäß dem Stand der Technik. Somit wird eine Übergangszonendurchbruchsspannung die Halbleitervor­ richtung nach der vorliegenden Erfindung um einen Betrag verbessern, der durch einen Pfeil in Fig. 13 angezeigt ist, und zwar verglichen mit der Übergangszonendurchbruchs­ spannung nach dem Stand der Technik.
Gemäß Fig. 14 ist eine Isolationsspannung P der Halbleitervorrichtung der vorliegenden Erfindung größer als eine Isolationsspannung C der Halbleitervorrichtung gemäß dem Stand der Technik, und zwar für eine Aktivzonenisolationsweite oder -breite von bei­ spielsweise 0,10 µm. Somit sind die Durchgreifeigenschaften zwischen den Zellenkno­ tenpunkten der Halbleitervorrichtung der vorliegenden Erfindung höher als diejenigen beim Stand der Technik.
Gemäß Fig. 15 ist eine Steigung oder Neigung P, mit der eine Schwellenwertspannung abnimmt, und zwar mit schmäler werdender Kanalbreite, bei der Halbleitervorrichtung der vorliegenden Erfindung kleiner als die entsprechende Neigung oder Steigung C, in der eine Schwellenwertspannung mit schmäler werdender Kanalbreite abnimmt, und zwar bei der Halbleitervorrichtung nach dem Stand der Technik. Es kann somit ersehen werden, daß der Schmalbreiteneffekt der vorliegenden Erfindung verglichen mit demje­ nigen beim Stand der Technik verbessert wird.
Wie oben beschrieben wurde, kann durch die vorliegende Erfindung der Übergangszo­ nenleckstrom dadurch reduziert werden, indem ein elektrisches Feld durch eine Span­ nung, die an die Übergangszone eines Zellentransistors angelegt wird, geschwächt wer­ den, während jedoch eine hohe Schwellenwertspannung eines Feldtransistors zur Her­ stellung einer Isolation zwischen den Einheitszellen beibehalten wird, ohne daß eine Kanal-Stop-Fremdstoffzone an dem unteren Abschnitt der Übergangszone ausgebildet wird und durch Ausbilden der Kanal-Stop-Fremdstoffzone lediglich an dem unteren Abschnitt der Isolationszone.
Ferner kann durch die vorliegende Erfindung der Schmalbreiteneffekt reduziert werden, bei dem die Schwellenwertspannung sehr schnell abfällt, und zwar mit schmäler wer­ dender Kanalbreite, da der Dotierungsstoff für die Kanal-Stop-Fremdstoffzone örtlich in die Ränder oder Kanten der aktiven Zone implantiert wird.
Während die vorliegende Erfindung unter Hinweis auf bevorzugte Ausführungsformen dargestellt und beschrieben wurde, ist es für Fachleute offensichtlich, daß vielfältige Änderungen in der Form und in Einzelheiten vorgenommen werden können, ohne da­ durch den Rahmen der vorliegenden Erfindung, wie er durch die anhängenden Ansprü­ che festgehalten ist, zu verlassen.

Claims (19)

1. Halbleitervorrichtung, mit:
einem Halbleitersubstrat, in welchem eine aktive Zone und eine Isolationszone mit einem Graben ausgebildet sind;
einem Abstandshalter, der an den Seitenwänden des Grabens ausgebildet ist;
einer Kanal-Stop-Fremdstoffzone, die durch den Abstandshalter selbstausge­ richtet wird und die örtlich lediglich an einem unteren Abschnitt der Isolations­ zone ausgebildet ist;
einer Isolationsisolierzone, in welcher der Graben eingegraben ist; und
einem Gatemuster, welches auf der Isolationsisolierzone und auf der aktiven Zone ausgebildet ist.
2. Halbleitervorrichtung nach Anspruch 1, bei der die Kanal-Stop-Fremdstoffzone ferner an den Rändern der aktiven Zone an einer Zwischenschicht (Interface) der aktiven Zone und der Isolationszone ausgebildet ist.
3. Halbleitervorrichtung nach Anspruch 2, bei der das Halbleitersubstrat aus einem p-leitenden Halbleitersubstrat besteht und bei der die Kanal-Stop-Fremdstoffzone mit einem p-leitenden Dotierungs­ stoff dotiert ist.
4. Halbleitervorrichtung nach Anspruch 1, bei der das Halbleitersubstrat aus einem p-leitenden Halbleitersubstrat besteht und bei der die Kanal-Stop-Fremdstoffzone mit einem p-leitenden Dotierungs­ stoff dotiert ist.
5. Halbleitervorrichtung nach Anspruch 1, bei dem eine Grabenoxidationsschicht auf den Seitenwänden und auf einem Bo­ den des Grabens ausgebildet ist.
6. Verfahren zur Herstellung einer Halbleitervorrichtung, mit den folgenden Schritten:
Ausbilden eines Maskenmusters auf einem Halbleitersubstrat;
Herstellen eines Grabens durch Ätzen des Halbleitersubstrats unter Verwendung des Maskenmusters als eine Ätzmaske und Festlegen einer Isolationszone, in der der Graben ausgebildet wird, und einer aktiven Zone in dem Halbleitersubstrat;
Ausbilden eines Abstandshalters (Abstandshalterschicht) auf den Seitenwänden des Grabens;
örtliches Ausbilden einer Kanal-Stop-Fremdstoffzone lediglich an dem unteren Abschnitt der Isolationszone durch selbstausrichtendes Feldionenimplantieren eines Dotierungsstoffes in die gesamte Oberfläche des Halbleitersubstrats unter Verwendung des Abstandshalters und des Maskenmusters als eine Ionenim­ plantationsmaske;
Entfernen des Maskenmusters, welches als eine Ionenimplantationsmaske ver­ wendet wurde;
Ausbilden einer Isolationsisolierschicht zum Eingraben des Grabens; und
Ausbilden eines Gatemusters auf der aktiven Zone und auf der Isolationsisolier­ schicht.
7. Verfahren nach Anspruch 6, ferner mit einem Schritt gemäß der Ausbildung einer Grabenoxidationsschicht an den Seitenwänden und auf einem Boden des Grabens durch Oxidieren der Oberfläche des Grabens nach der Ausbildung des Grabens.
8. Verfahren nach Anspruch 7, bei dem der Abstandshalter durch einen anisotropen Ätzprozeß hergestellt wird, und zwar nachdem eine Materialschicht für einen Abstandshalter auf der ge­ samten Oberfläche des Halbleitersubstrats ausgebildet wurde, auf der der Graben ausgebildet wird.
9. Verfahren nach Anspruch 7, bei dem die Kanal-Stop-Fremdstoffzone an den Rändern der aktiven Zone da­ durch ausgebildet wird, indem die Ränder der aktiven Zone durch weiteres Ätzen des Maskenmusters nach dem Schritt der Ausbildung des Grabens freigelegt werden.
10. Verfahren nach Anspruch 9, bei dem das Halbleitersubstrat aus einem p-leitendem Halbleitersubstrat besteht und bei dem die Kanal-Stop-Fremdstoffzone mit einem p-leitenden Dotierungs­ stoff dotiert ist.
11. Verfahren nach Anspruch 7, bei dem das Halbleitersubstrat aus einem p-leitenden Halbleitersubstrat besteht und die Kanal-Stop-Fremdstoffzone mit einem p-leitendem Dotierungsstoff do­ tiert ist.
12. Verfahren zur Herstellung einer Halbleitervorrichtung, mit den folgenden Schritten:
Herstellen eines Maskenmusters auf einem Halbleitersubstrat;
Ausbilden eines Grabens durch Ätzen des Halbleitersubstrats unter Verwendung des Maskenmusters und einer Ätzmaske und Festlegen einer Isolationszone, in der der Graben ausgebildet wird, und einer aktiven Zone in dem Halbleitersub­ strat;
Ausbilden einer Materialschicht für einen Abstandshalter auf der gesamten Oberfläche des Halbleitersubstrats, in welcher der Graben ausgebildet ist;
örtliches Ausbilden einer Kanal-Stop-Fremdstoffzone lediglich an einem unteren Abschnitt der Isolationszone durch selbstausrichtendes Feldionenimplantieren eines Dotierungsstoffes in die gesamte Oberfläche des Halbleitersubstrats unter Verwendung des Maskenmusters und der Materialschicht für einen Abstands­ halter, die auf den Seitenwänden des Grabens ausgebildet ist, als Ionenimplanta­ tionsmaske;
Ausbilden einer Isolationsisolierschicht zum Eingraben des Grabens; Entfernen des Maskenmusters; und
Ausbilden eines Gatemusters auf der aktiven Zone und auf der Isolationsisolier­ schicht.
13. Verfahren nach Anspruch 12, ferner mit einem Schritt gemäß einem Ausbilden einer Grabenoxidationsschicht auf den Seitenwänden und auf dem Boden des Grabens durch Oxidieren der Oberfläche des Grabens nach der Ausbildung des Grabens.
14. Verfahren nach Anspruch 12, ferner mit einem Schritt gemäß der Ausbildung eines Abstandshalters auf den Seitenwänden des Grabens durch Ätzen der Materialschicht für den Abstands­ halter nach der Ausbildung der Materialschicht für einen Abstandshalter.
15. Verfahren nach Anspruch 12, bei dem die Kanal-Stop-Fremdstoffzone an den Rändern der aktiven Zone da­ durch ausgebildet wird, indem die Ränder der aktiven Zone freigelegt werden und das Maskenmuster nach dem Schritt der Ausbildung des Grabens weiter ge­ ätzt wird.
16. Verfahren nach Anspruch 15, bei dem das Halbleitersubstrat aus einem p-leitenden Halbleitersubstrat besteht und bei dem die Kanal-Stop-Fremdstoffzone mit einem p-leitenden Dotierungs­ stoff dotiert ist.
17. Verfahren nach Anspruch 12, bei dem das Halbleitersubstrat aus einem p-leitenden Halbleitersubstrat besteht und bei dem die Kanal-Stop-Fremdstoffzone mit einem p-leitenden Dotierungs­ stoff dotiert ist.
18. Verfahren zur Herstellung einer Halbleitervorrichtung, mit den folgenden Schritten:
Ausbilden eines Maskenmusters auf einem Halbleitersubstrat;
Herstellen eines Grabens durch Ätzen des Halbleitersubstrats unter Verwendung des Maskenmusters als eine Ätzmaske und Festlegen einer Isolationszone, in der der Graben ausgebildet wird, und einer aktiven Zone in dem Halbleitersubstrat;
Freilegen der Ränder der aktiven Zone durch Ätzen des Maskenmusters;
Ausbilden einer Grabenoxidationsschicht auf den Seitenwänden und auf einem Boden des Grabens durch Oxidieren der Oberfläche des Grabens;
Ausbilden eines Abstandshalters auf den Seitenwänden der Grabenoxidations­ schicht, die auf den Seitenwänden des Grabens ausgebildet wurde;
örtliches Ausbilden einer Kanal-Stop-Fremdstoffzone lediglich an dem unteren Abschnitt der Isolationszone und an den Rändern oder Kanten der aktiven Zone durch selbstausrichtendes Feldionenimplantieren eines Dotierungsstoffes in die gesamte Oberfläche des Halbleitersubstrats unter Verwendung des Abstandshal­ ters und des Maskenmusters als eine Ionenimplantationsmaske;
Ausbilden einer Isolationsisolierschicht zum Eingraben des Grabens;
Entfernen des Maskenmusters; und
Ausbilden eines Gatemusters auf der aktiven Zone und auf der Isolationsisolier­ schicht.
19. Verfahren nach Anspruch 18, bei dem das Halbleitersubstrat aus einem p-leitenden Halbleitersubstrat besteht und bei dem die Kanal-Stop-Fremdstoffzone mit einem p-leitenden Dotierungs­ stoff dotiert ist.
DE10134444A 2000-07-26 2001-07-16 Verfahren zur Herstellung einer Halbleitervorrichtung mit örtlich ausgebildeten Kanal-Stop-Fremdstoffzonen. Expired - Lifetime DE10134444B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020000043009A KR100327348B1 (en) 2000-07-26 2000-07-26 Semiconductor capable of decreasing junction leakage current and narrow width effect and fabricating method thereof
KR00-43009 2000-07-26

Publications (2)

Publication Number Publication Date
DE10134444A1 true DE10134444A1 (de) 2002-02-14
DE10134444B4 DE10134444B4 (de) 2007-04-05

Family

ID=19680015

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10134444A Expired - Lifetime DE10134444B4 (de) 2000-07-26 2001-07-16 Verfahren zur Herstellung einer Halbleitervorrichtung mit örtlich ausgebildeten Kanal-Stop-Fremdstoffzonen.

Country Status (5)

Country Link
US (2) US6537888B2 (de)
JP (1) JP2002076112A (de)
KR (1) KR100327348B1 (de)
DE (1) DE10134444B4 (de)
TW (1) TW490799B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2381122B (en) * 2001-10-16 2006-04-05 Zetex Plc Termination structure for a semiconductor device
JP4139105B2 (ja) * 2001-12-20 2008-08-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US20040097027A1 (en) * 2002-11-14 2004-05-20 Won-Kyu Park Method for manufacturing semiconductor device
DE10318604B4 (de) * 2003-04-24 2008-10-09 Qimonda Ag Feldeffekttransistor
JP4578785B2 (ja) * 2003-05-21 2010-11-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101016953B1 (ko) 2003-06-30 2011-02-25 주식회사 하이닉스반도체 유동성 절연막을 이용한 트렌치형 소자분리막의 제조 방법
US7387942B2 (en) * 2003-12-09 2008-06-17 Promos Technologies Inc. Substrate isolation in integrated circuits
US7339253B2 (en) * 2004-08-16 2008-03-04 Taiwan Semiconductor Manufacturing Company Retrograde trench isolation structures
KR100606935B1 (ko) * 2004-08-23 2006-08-01 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
US7491614B2 (en) * 2005-01-13 2009-02-17 International Business Machines Corporation Methods for forming channel stop for deep trench isolation prior to deep trench etch
KR100600044B1 (ko) * 2005-06-30 2006-07-13 주식회사 하이닉스반도체 리세스게이트를 구비한 반도체소자의 제조 방법
US7859026B2 (en) * 2006-03-16 2010-12-28 Spansion Llc Vertical semiconductor device
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US8120094B2 (en) 2007-08-14 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation with improved structure and method of forming
US8637135B2 (en) 2009-11-18 2014-01-28 Taiwan Semiconductor Manufacturing Company, Ltd. Non-uniform semiconductor device active area pattern formation
TWI451498B (zh) * 2011-12-28 2014-09-01 Pfc Device Corp 具快速反應速度的金氧半p-n接面二極體及其製作方法
KR20130078210A (ko) * 2011-12-30 2013-07-10 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
CN107026192B (zh) 2016-02-02 2020-05-29 中芯国际集成电路制造(上海)有限公司 半导体装置的制造方法
CN114446886B (zh) 2020-11-04 2024-10-18 长鑫存储技术有限公司 半导体器件及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356211A (en) 1980-12-19 1982-10-26 International Business Machines Corporation Forming air-dielectric isolation regions in a monocrystalline silicon substrate by differential oxidation of polysilicon
US4476622A (en) 1981-12-24 1984-10-16 Gte Laboratories Inc. Recessed gate static induction transistor fabrication
DE3902701A1 (de) * 1988-01-30 1989-08-10 Toshiba Kawasaki Kk Verfahren zur herstellung einer halbleiteranordnung
US5293061A (en) * 1990-04-09 1994-03-08 Seiko Instruments Inc. Semiconductor device having an isolation layer region on the side wall of a groove
US5643822A (en) * 1995-01-10 1997-07-01 International Business Machines Corporation Method for forming trench-isolated FET devices
US5770504A (en) * 1997-03-17 1998-06-23 International Business Machines Corporation Method for increasing latch-up immunity in CMOS devices
US6069057A (en) * 1998-05-18 2000-05-30 Powerchip Semiconductor Corp. Method for fabricating trench-isolation structure
JP3691963B2 (ja) * 1998-05-28 2005-09-07 株式会社東芝 半導体装置及びその製造方法
US6177333B1 (en) * 1999-01-14 2001-01-23 Micron Technology, Inc. Method for making a trench isolation for semiconductor devices
US6472301B1 (en) * 1999-10-19 2002-10-29 Infineon Technologies Ag Method and structure for shallow trench isolation

Also Published As

Publication number Publication date
US6537888B2 (en) 2003-03-25
US20030134480A1 (en) 2003-07-17
TW490799B (en) 2002-06-11
US6740954B2 (en) 2004-05-25
DE10134444B4 (de) 2007-04-05
US20020011644A1 (en) 2002-01-31
JP2002076112A (ja) 2002-03-15
KR100327348B1 (en) 2002-03-06

Similar Documents

Publication Publication Date Title
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2707652A1 (de) Verfahren zur bildung von kanalsperren entgegengesetzter leitungstypen im zwischenbereich zwischen zwei mos-bauelementen zugeordneten zonen eines siliziumsubstrats
DE4235534A1 (de) Verfahren zum isolieren von fets
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE10050357A1 (de) Graben-Isolierstruktur, eine damit ausgestattete Halbleitervorrichtung und Graben-Isolierverfahren
DE10259745A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE3334624A1 (de) Verfahren zum herstellen einer halbleiteranordnung und nach diesem verfahren hergestellte halbleiteranordnung
DE10330070A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
EP1631990B1 (de) Herstellungsverfahren für einen feldeffekttransistor
DE69738558T2 (de) Verfahren zur Herstellung eines Transistors mit selbstausrichtenden Kontakten
DE19727264B4 (de) Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung
DE102004063025B4 (de) Speicherbauelement und Verfahren zur Herstellung desselben
DE4112044A1 (de) Halbleitereinrichtung mit wenigstens zwei feldeffekttransistoren und herstellungsverfahren fuer diese
DE69819719T2 (de) Verfahren zur isolierung von mos- transistoren
DE4411851C2 (de) Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür
DE10239310B4 (de) Verfahren zur Herstellung einer elektrisch leitenden Verbindung zwischen einer ersten und einer zweiten vergrabenen Halbleiterschicht
DE19957123B4 (de) Verfahren zur Herstellung einer Zellenanordnung für einen dynamischen Halbleiterspeicher
DE10242145B4 (de) Halbleiterbauelement mit lokaler Zwischenverbindungsschicht und Herstellungsverfahren
DE19740947B4 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE10245249B4 (de) Verfahren zum Herstellen eines Trenchtransistors
DE19931916A1 (de) Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right