DE10060874C2

DE10060874C2 - Feldeffekttransistorquadrierer

Info

Publication number: DE10060874C2
Application number: DE10060874A
Authority: DE
Inventors: Lutz Dathe; Wolfram Kluge
Original assignee: Advanced Micro Devices Inc
Current assignee: GlobalFoundries Inc
Priority date: 2000-12-07
Filing date: 2000-12-07
Publication date: 2003-11-06
Anticipated expiration: 2020-12-08
Also published as: DE10060874A1; US6815997B2; US20020070789A1

Description

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft das Gebiet der analogen Signalverarbeitung und be trifft insbesondere das Quadrieren eines Eingangssignals unter Verwendung von Feld effekttransistoren, die im Sättigungsgebiet betrieben werden, um ein Ausgangssignal zu erhalten, das proportional dem Quadrat des Eingangssignals ist.

2. Beschreibung des Stands der Technik

Auf dem Gebiet der analogen Signalverarbeitung wird sehr häufig ein quadriertes Aus gangssignal eines Eingangssignals benötigt. Da Feldeffekttransistoren eine Reihe von Vorteilen gegenüber bipolaren Transistoren beispielsweise in Hinsicht der Leistungsauf nahme bieten, wurden große Anstrengungen unternommen, analoge Schaltungen zu entwerten, die eine Quadrierschaltung unter Verwendung von Feldeffekttransistoren anstelle von Bipolartransistoren enthalten. In den meisten dieser analogen Schaltungen beispielsweise in Vierquadrantenmultiplizierer wird für die Quadriererstufe der Schaltung die quadratische Abhängigkeit des Drainstroms I_DS zur Differenz der Gate-Source- Spannung V_GS und der Schwellwertspannung eines Feldeffekttransistors V_Th verwendet, wenn dieser im Sättigungsgebiet betrieben wird. Das Sättigungsgebiet eines Feldeffekt transistors ist als das Gebiet definiert, in dem die an die Drain-Source-Anschlüsse an gelegte Spannung VDS größer als die Differenz von V_GS und V_Th ist. In dieser Betriebs weise ist der Drainstrom durch die folgende Gleichung gegeben:

I_DS = K(V_GS - V_Th)²,

wobei K = 1/2 µ₀C_ox (W/L) der Transkonduktanzparameter ist, wobei µ₀ die effektive O berflächenbeweglichkeit, C_ox die Gatekapazität pro Einheitsfläche und W/L das Aspekt verhältnis der Transistorkanalbreite W und der Transistorkanallänge L ist. Trotz dieser inhärenten quadratischen Abhängigkeit zwischen dem Drain-Source-Strom und der Gate-Source-Spannung ist es dennoch schwierig, eine einfache und effiziente Schal tung zu realisieren, die ein reines quadratisches Ausgangssignal liefert, wobei eine Änderung der Transistoreigenschaften den Betrieb der Schaltung nicht nachteilig beein flusst.

Die Schrift "An MOS Four-Quadrant Analog Multiplier Using Simple Two-Input Squaring Circuits with Source Followers" von Ho-Jun Song und Choong-Ki Kim, veröffentlicht in IEEE Journal of Solid-State Circuits, Band 25, Nr. 3, Juni 1990, (841-848), beschreibt einen Vierquadrantenmultiplizierer, der auf der quadratisch algebraischen Identität (V₁ + V₂)² - (V₁-V₂)² = 4V₁V₂ beruht und die oben erwähnte Gesetzmäßigkeit von MOS- Transistoren verwendet. Der Multiplizierer umfasst Schaltungen zum Quadrieren der Summe und der Differenz zweiter Differenzeingangssignale. Jede Quadrierschaltung umfasst zwei MOS-Transistoren, die als Source-Folger arbeiten, zwei sogenannte Quadriertransistoren und eine Last, beispielsweise in Form eines Widerstands. Für die Quadrierschaltungen in diesem Dokument ist es jedoch erforderlich, dass das Aspekt verhältnis der Source-Folger viel größer als das Aspektverhältnis der quadrierenden Transistoren ist, und dass der Drain-Strom der Quadriertransistoren kleiner als ein Vor spannungsstrom ist, der durch die Quadriertransistoren und die Source-Folger fließt, so dass der Gate-Source-Spannungsabfall der Source-Folger als konstant angesehen wer den kann. Der konstante Gate-Source-Spannungsabfall ist notwendig, um jeweils das benötigte Quadrieren der Summe und der Differenz der Eingangssignale zu erreichen. Ferner ist es schwierig, MOS-Transistoren bereitzustellen, die die oben erwähnte Be dingung hinsichtlich ihres Aspektverhältnisses erfüllen.

Die Schrift "A Four-Quadrant CMOS Analog Multiplier for Analog Neural Networks" von N. Saxena und J. J. Clark, veröffentlicht in IEEE Journal of Solid-State Circuits, Band 29, Nr. 6, Juni 1994, (746-749), beschreibt einen analogen Vierquadrantenmultiplizierer mit 5 n-MOS-Feldeffekttransistoren und zwei Stromspiegeln. Die Betriebsweise des Vier quadrantenmultiplizierers basiert auf der algebraischen Identität (V₁ + V₂)² - V₁ ² - V₂ ² = 2V₁V₂ und liefert einen Ausgangsstrom I_out = -2K V_in1V_in2. Der Multiplizierer liefert jedoch kein quadriertes Signal der Eingangssignale, sondern erzeugt jeweilige Drainströme in den Transistoren, die proportional dem Quadrat der Differenzen der Eingangsspannun gen und der Schwellwertspannungen der Transistoren sind. Da die MOS-Transistoren identisch sind, eliminiert die Summenbildung der einzelnen Drainströme die Schwell wertspannungen und erzeugt eine Ausgangsspannung, die gegeben ist durch I_out = -2K V_in1V_in2.

Die Druckschrift "A CMOS Four-Quadrant Analog Multiplier with Single-Ended Voltage Output and Improved Temperature Performance", von Z. Wang, veröffentlicht in IEEE Journal of Solid-State Circuits, Band 26, Nr. 9, September 1991, (1293-1301), offenbart einen Multiplizierer, der aus einem Differenztranskonduktor basierend auf der Quadrat differenz-Technik, einem Generator zur Erzeugung eines schwebenden Spannungspaa res, einem MOS-Widerstand und einem Vorspannungsgenerator besteht. Der MOS- Transkonduktor verwendet zwei über Kreuz gekoppelte Paare MOS-Transistoren, die im Sättigungsgebiet betrieben werden. Eine referenzfreie Vorspannung wird zwischen den Gateanschlüssen eines entsprechenden Transistorpaares angelegt. Die Schaltung lie fert einen Ausgangsstrom, der proportional zu der Eingangsspannung mal der Vorspan nung ist anstatt eines Ausgangsstromes, der proportional zum Quadrat des Eingangs signals.

Da die Erzeugung des Quadrats eines Eingangssignals für viele elektronische Geräte und Verfahren, etwa das Messen des quadratischen Mittelwerts eines beliebigen Sig nals, erforderlich ist, ist es die Aufgabe der vorliegenden Erfindung einen verbesserten Quadratmultiplizierer, der eine schnelle Signalverarbeitung bei geringer Leistungsauf nahme liefert, bereitzustellen.

ÜBERBLICK ÜBER DIE ERFINDUNG

Gemäß einem erfindungsgemäßen Aspekte wird ein Feldeffekttransistor (FET)- Quadrierer zum Quadrieren eines Eingangssignals bereitgestellt, mit einem ersten Feld effekttransistor, der auf einem Substrat gebildet ist und ein Gate, ein Source, ein Drain und einen Kanal aufweist, wobei das Gate des ersten Feldeffekttransistors so geschaltet ist, um eine Summe des Eingangssignals und eines Referenzsignals zu empfangen. Der FET-Quadrierer umfasst ebenfalls einen zweiten Feldeffekttransistor, der auf dem Sub strat ausgebildet ist und ein Gate, ein Source, ein Drain und einen Kanal aufweist, wobei das Gate des zweiten Feldeffekttransistors so geschaltet ist, um eine Differenz des Ein gangssignals und des Referenzsignals zu empfangen, wobei die ersten und zweiten Feldeffekttransistoren ein erstes Aspektverhältnis der Kanalbreite zur Kanallänge, eine erste Gateisolierschichtkapazität pro Einheitsfläche und eine erste Ladungsträgerbe weglichkeit aufweisen. Der FET-Quadrierer umfasst ebenfalls einen dritten Feldeffekt transistor, der auf dem Substrat ausgebildet ist und ein Gate, ein Source, ein Drain und einen Kanal aufweist, wobei das Gate des dritten Feldeffekttransistors so geschaltet ist, um das Referenzsignal zu empfangen, wobei der dritte Feldeffekttransistor ein zweites Aspektverhältnis der Kanalbreite zur Kanallänge, eine zweite Gateisolierschichtkapazität pro Einheitsfläche und eine zweite Ladungsträgerbeweglichkeit aufweist. Ferner umfasst der FET-Quadrierer eine Konstantstromquelle, die mit dem Source des ersten, zweiten und dritten Feldeffekttransistors jeweils verbunden ist, wobei das Drain des ersten Feld effekttransistors mit dem Drain des zweiten Feldeffekttransistors verbunden ist, und ein Parameterwert, der als das Produkt des Aspektverhältnisses, der Gateisolierschichtka pazität pro Einheitsfläche und der Ladungsträgerbeweglichkeit definiert ist, des dritten Feldeffekttransistors zweimal so groß ist wie der entsprechende Parameterwert der ersten und zweiten Feldeffekttransistoren, wobei der Feldeffekttransistorquadrierer aus gebildet ist, um einen Strom I₁ an einem gemeinsamen Knotenpunkt bereitzustellen, der mit dem Drain des ersten und zweiten Feldeffekttransistors verbunden ist, und einen Strom 12 am Drain des dritten Feldeffekttransistors liefert, wobei eine Differenz aus I₁ und 12 proportional zum Quadrat des Eingangssignals ist, wenn die ersten, zweiten und dritten Feldeffekttransistoren im Sättigungsgebiet betrieben werden.

Gemäß einem weiteren erfindungsgemäßen Aspekt wird eine Analogsignalverarbei tungseinheit bereitgestellt, wobei die Analogsignalverarbeitungseinheit umfasst: Mehrere funktionsmäßig verbundene Quadrierer, um ein Ausgangssignal in Reaktion auf zumin dest ein Eingangssignal zu bilden, wobei das Ausgangssignal eine vordefinierte Funkti on des zumindest einen Eingangssignals repräsentiert. Jeder der Quadrierer in der A nalogsignalverarbeitungseinheit umfasst einen ersten Feldeffekttransistor, der auf einem Substrat ausgebildet und ein Gate, eine Source, ein Drain und einen Kanal aufweist, wobei das Gate des ersten Feldeffekttransistors so geschaltet ist, um eine Summe des zumindest einen Eingangssignals und eines Referenzsignals zu empfangen. Jeder der Quadrierer umfasst ebenfalls einen zweiten Feldeffekttransistor, der auf dem Substrat ausgebildet ist und ein Gate, eine Source, ein Drain und einen Kanal aufweist, wobei das Gate des zweiten Feldeffekttransistors so geschaltet ist, um eine Differenz des zu mindest einen Eingangssignals und des Referenzsignals zu empfangen, wobei die ers ten und zweiten Feldeffekttransistoren ein erstes Aspektverhältnis der Kanalbreite zur Kanallänge, eine erste Gateisolierschichtkapazität pro Einheitsfläche und eine erste La dungsträgerbeweglichkeit aufweisen. Jeder der Quadrierer umfasst ferner einen dritten Feldeffekttransistor, der auf dem Substrat ausgebildet ist und ein Gate, eine Source, ein Drain und einen Kanal aufweist, wobei das Gate des dritten Feldeffekttransistors so ge schaltet ist, um das Referenzsignal zu empfangen, wobei der dritte Feldeffekttransistor ein zweites Aspektverhältnis der Kanalbreite zur Kanallänge, eine zweite Gateisolier schichtkapazität pro Einheitsfläche und eine zweite Ladungsträgerbeweglichkeit auf weist. Ferner umfasst jeder der Quadrierer eine Konstantstromquelle, die mit dem Sour ce des ersten, zweiten und dritten Feldeffekttransistors jeweils verbunden ist, wobei das Drain des ersten Feldeffekttransistors mit dem Drain des zweiten Feldeffekttransistors verbunden ist, und ein Parameterwert, der als das Produkt des Aspektverhältnisses, der Gateisolierschichtkapazität pro Einheitsfläche und der Ladungsträgerbeweglichkeit defi niert ist, des dritten Feldeffekttransistors, zweimal so groß wie der entsprechende Para meterwert der ersten und zweiten Feldeffekttransistoren ist, wobei jeder der Feldef fekttransistorquadrierer ausgebildet ist, um einen Strom I₁ an einem mit dem Drain des ersten und zweiten Feldeffekttransistors verbundenen gemeinsamen Knotenpunkt und einen Strom I₂ am Drain des dritten Feldeffekttransistorelements zu liefern, wobei eine Differenz von I₁ und I₂ proportional dem Quadrat des zumindest einen Eingangssignals ist. Die Analogsignalverarbeitungseinheit umfasst ferner einen gemeinsamen Strom spiegel, der mit jedem der mehreren Quadrierer verbunden ist, um einen Ausgangs strom zu bilden, der das Ausgangssignal repräsentiert.

Gemäß einem weiteren erfindungsgemäßen Aspekt wird ein Verfahren zum Quadrieren eines Eingangssignals mit mehreren Feldeffekttransistoren bereitgestellt, wobei das Verfahren umfasst: Bereitstellen eines ersten Feldeffekttransistors mit einem Gate, einer Source, einem Drain und einem Kanal, wobei das Gate des ersten Feldeffekttransistors so geschaltet ist, um eine Summe des Eingangssignals und eines Referenzsignals zu empfangen. Ferner umfasst das Verfahren das Bereitstellen eines zweiten Feldeffekt transistors mit einem Gate, einer Source, einem Drain und einem Kanal, wobei das Gate des zweiten Feldeffekttransistors so geschaltet ist, um eine Differenz des Eingangssig nals und des Referenzsignals zu empfangen, wobei der erste und zweite Feldeffekttran sistor ein erstes Aspektverhältnis der Kanalbreite zur Kanallänge, eine erste Gateisolier schichtkapazität pro Einheitsfläche und eine erste Ladungsträgerbeweglichkeit aufwei sen. Das Verfahren umfasst ferner das Bereitstellen eines dritten Feldeffekttransistors mit einem Gate, einer Source, einem Drain und einem Kanal, wobei das Gate des dritten Feldeffekttransistors so geschaltet ist, um das Referenzsignal zu empfangen, wobei der dritte Feldeffekttransistor ein zweites Aspektverhältnis der Kanalbreite zur Kanallänge, eine zweite Gateisolierschichtkapazität pro Einheitsfläche und eine zweite Ladungsträ gerbeweglichkeit aufweist. Ferner umfasst das Verfahren das Bereitstellen einer Konstantstromquelle, die mit dem Source der ersten, zweiten und dritten Feldeffekttransisto ren jeweils verbunden ist, wobei das Drain des ersten Feldeffekttransistors mit dem Drain des zweiten Feldeffekttransistors verbunden ist, und ein Parameterwert, der als das Produkt des Aspektverhältnisses, der Gateisolierschichtkapazität pro Einheitsfläche und der Ladungsträgerbeweglichkeit definiert ist, des dritten Feldeffekttransistors zwei mal so groß wie der entsprechende Parameterwert der ersten und zweiten Feldeffekt transistoren ist. Ferner umfasst das Verfahren das Verbinden der Drainanschlüsse der ersten und zweiten Feldeffekttransistoren mit einer ersten Spannung und Verbinden des Drains des dritten Feldeffekttransistors mit einer zweiten Spannung und Hervorrufen eines Stroms I durch die Konstantstromquelle, um jeweils die ersten, zweiten und dritten Feldeffekttransistoren im Sättigungsgebiet zu halten, wobei eine Differenz eines Stroms I, an einem mit dem Drain der ersten und zweiten Feldeffekttransistoren verbundenen gemeinsamen Knotenpunkt und ein Strom 12 durch den dritten Feldeffekttransistor pro portional zum Quadrat des Eingangssignals ist.

Die vorliegende Erfindung erlaubt die Bildung eines Quadrierers mit einer minimalen Anzahl an Feldeffekttransistoren, die auf einem gemeinsamen Substrat gebildet sind. Folglich kann ein schnelles und stromsparendes Gerät hergestellt werden, das eine mi nimale Chipfläche beansprucht, so dass diese Quadrierer auf einfache Weise in diver sen Signalverarbeitungsschaltungen implementiert werden können, sogar, wenn eine große Anzahl an Multiplizierern notwendig ist. Die Feldeffekttransistoren des Multiplizie rers sind so ausgebildet, dass einer der Transistoren einen Transkonduktanzwert auf weist, der gleich zweimal dem Transkonduktanzwert jedes der beiden anderen Transis toren ist. Daher können die Transistoren in einfacher Weise während eines gemeinsa men Herstellungsprozesses geschaffen werden, wobei beispielsweise die Transistorka nalbreite eines Transistors zweimal so groß gewählt wird wie die Breite der beiden an deren Transistoren. Die entsprechenden Prozesse zum Definieren der Abmessungen der Kanalbreite sind im Herstellungsprozess, etwa einem MOS-Prozess, gut steuerbar, und damit kann das erforderliche Breiten-zu-Breiten-Verhältnis der ersten und zweiten Feldeffekttransistoren zu dem dritten Feldeffekttransistor mit hoher Genauigkeit erzielt werden, wobei ein hohes Maß an Gleichförmigkeit der verbleibenden Parameter des Transistors, etwa der Gatekapazität pro Einheitsfläche und der Ladungsträgerbeweg lichkeit gewährleistet ist. In ähnlicher Weise und/oder alternativ kann die Kanallänge entsprechend angepasst werden, um das erforderliche doppelte Aspektverhältnis zu liefern. Ferner kann es in einigen Fällen vorteilhaft sein, die Gatekapazität pro Einheits fläche des Transistors und/oder die Ladungsträgerbeweglichkeit zu ändern, um die er forderliche Transkonduktanzabhängigkeit für einen geeigneten Betrieb des erfindungs gemäßen Quadrierers zu erhalten. Vorzugsweise sind jedoch die Aspektverhältnisse der ersten, zweiten und dritten Transistoren so gestaltet, um die Anforderung für einen dop pelt so großen Transkonduktanzwert des dritten Transistors zu erfüllen.

In einer weiteren erfindungsgemäßen Ausführungsform werden im Wesentlichen identi sche Feldeffekttransistoren auf einem gemeinsamen Substrat bereitgestellt, wobei zwei oder mehr Transistoren so zusammenwirkend betrieben werden, um einen oder mehre re jeweils des ersten, zweiten und dritten Feldeffekttransistors mit der benötigen Transkonduktanzabhängigkeit zu bilden. Dies kann dadurch erreicht werden, dass zwei oder mehr Transistoren elektrisch in Reihe und/oder parallel verbunden werden, um einzelne oder alle der ersten und/oder der zweiten und/oder der dritten Feldeffekttran sistoren zu bilden.

Ferner kann ein erfindungsgemäßer Quadrierer einen Stromspiegel umfassen, der aus zwei Transistorelementen gebildet sein kann, um eine Ausgangsstufe zum Ausgeben der Differenz der Ströme I₁ und I₂, die das Quadrat des Eingangssignals darstellen, zu liefern, wobei das Stromausgangssignal ein einfaches Addieren der Ausgangssignals mehrerer Quadrierer ermöglicht. Ferner können zwei oder mehr Quadrierer miteinander verbunden werden, um eine funktionale Einheit zu bilden, die eine vordefinierte Funktion eines oder mehrerer Eingangssignale ausgibt, wenn das Erzeugen der definierten Aus gangsfunktion mehrere Quadriervorgänge benötigt. Die funktionale Einheit kann mehre re Stromspiegel oder alternativ einen einzelnen Stromspiegel umfassen, die mit jedem der zwei oder mehr Quadrierer verbunden sind, um ein kombiniertes Stromsignal zu liefern, das die benötigte Ausgangsfunktion darstellt.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Weitere Vorteile und Ausführungsformen der vorliegenden Erfindung sind in den ange fügten Patentansprüchen definiert und werden anhand der folgenden detaillierten Be schreibung ersichtlich, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:

Fig. 1 ein Schaltbild des grundlegenden Aufbaus eines Quadrierers gemäß einer Ausführungsform der vorliegenden Erfindung; und

Fig. 2 ein Schaltbild eines Beispiels einer Quadrierschaltung einschließlich des in Fig. 1 dargestellten grundlegenden Aufbaus mit Eingangs- und Ausgangs stufen.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Obwohl die vorliegende Erfindung mit Bezug zu den in der folgenden detaillierten Be schreibung sowie in den Zeichnungen dargestellten Ausführungsformen beschrieben ist, ist es selbstverständlich, dass die folgende detaillierte Beschreibung sowie die Zeich nungen nicht beabsichtigen, die vorliegende Erfindung auf die speziellen offenbarten anschaulichen Ausführungsformen zu beschränken, sondern die beschriebenen an schaulichen Ausführungsformen stellen lediglich in beispielhafter Weise die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.

Fig. 1 ist ein Schaltbild, das ein Beispiel zum Erläutern des grundlegenden Aufbaus des erfindungsgemäßen Quadrierers darstellt. In Fig. 1 ist ein erster n-Kanal- Feldeffekttransistor (FET) T₁ mit einem Drain, einer Source und einem Gate elektrisch mit seinem Source mit dem Source eines zweiten n-Kanal-FET T₂ verbunden, dessen Drain mit dem Drain des T₁ verbunden ist. Ein dritter FET T₃ mit einem Drain, einer Source und einem Gate ist elektrisch mit seinem Source mit einem gemeinsamen Kno tenpunkt 1 verbunden. Die Sourceanschlüsse jeweils von T₁ und T₂ sind ebenfalls mit dem gemeinsamen Knotenpunkt 1 verbunden. Eine Konstantstromquelle 2 ist mit einem Anschluss des gemeinsamen Knotenpunkts 1 verbunden und ist mit dem anderen An schluss mit einem ersten Referenzpotential, etwa Massepotential oder der negativen Versorgungsspannung, oder alternativ der positiven Versorgungsspannung als der ers ten Referenzspannung, wenn T₁, T₂ und T₃ p-Kanal-Transistoren sind, verbunden.

Beim Betrieb empfängt der Transistor T₁ an seinem Gate ein Signal, das die Summe eines zu quadrierenden Eingangssignals AU und einer zweiten Referenzspannung Ucm ist. Der Transistor T₂ empfängt an seinem Gate ein Signal, das die Differenz von ΔU und Ucm ist. Es sollte erwähnt werden, dass die zweite Referenzspannung durch eine ge eignete Konstantspannungsquelle erzeugt werden kann, oder dass die gemeinsame Bezugsspannung eines vollständig differenziellen Systems als die zweite Referenz spannung Ucm verwendet werden kann. Es kann ebenfalls ein Spannungsteiler ver wendet werden, um die zweite Referenzspannung Ucm zu erzeugen. Die zweite Refe renzspannung Ucm wird dem Gate des T₃ zugeführt. Wie zuvor erläutert wurde, werden die FETs T₁, T₂ und T₃ im Sättigungsgebiet betrieben, indem U_DS < U_GS - U_Th ist, wobei U_DS, U_GS und U_Th jeweils die Drain-Source-Spannung, die Gate-Source-Spannung und die Gateschwellwertspannung sind. Unter dieser Bedingung ist der Strom durch T₃, e benfalls als I₂ bezeichnet, gegeben durch:

I₂ = K₃(U_GS3 - U_Th3)² = K₃(UCm - U_x - U_Th3)²;

wobei U_x die Spannung an dem gemeinsamen Knotenpunkt 1 und K₃ der Transkonduk tanzwert von T₃ ist. Aus Darstellungsgründen wird der Ausdruck (Ucm - U_x - U_Th3) als eine Spannung U₂ bezeichnet.

In ähnlicher Weise ist ein Strom I₁ durch T₁ und T₂ als die Summe der einzelnen Ströme I₁₁ und I₁₂ durch die FETs T₁ und T₂ gegeben, wobei

I₁₁ = K₁ (Ucm - U_x - U_Th1 + ΔU)², und

I₁₂ = K₂ (UCm - U_x - U_Th2 - ΔU)².

K₁ und K₂ sind die Transkonduktanzwerte jeweils der FETs T₁ und T₂, wobei K_1/2 = ½ µ₀C_oxW/L des jeweiligen FETs ist, wie zuvor erläutert wurde. Wenn die Transkonduk tanzwerte von T₁ und T₂ so gewählt werden, dass sie einander gleich sind, und wenn die Schwellwertspannungen U_th von T₁, T₂ und T₃ gleich sind, dann ist der Strom 11 ge geben durch:

I₁ = K[(U_z + ΔU)² + (U_z - ΔU)²]; K = K₁ = K₂, und somit:

I₁ = 2K(U_z ² + ΔU²).

Wenn man die Differenz der Ströme I₁ und I₂ betrachtet,

I₂ - I₁ = K₃U_z ² - 2KU_z ² - 2KAU²,

dann kann der ungewünschte Term UZ eliminiert werden, wenn K₃ zu: K₃ = 2K festgelegt wird. Somit ist der Strom ΔI = I₂ - I₁ = -2KΔU² proportional zum Quadrat der Eingangs spannung ΔU.

Entsprechend der obigen Erläuterung werden die Transistoren in der Weise hergestellt, dass die Schwellwertspannungen im Wesentlichen identisch sind und die Transkon duktanzwerte K der FETs T₁ und T₂ miteinander übereinstimmen, wohingegen der K- Wert des FET T₃ zweimal so groß wie der Wert von T₁ und T₂ ist. Eine im Wesentlichen identische Schwellwertspannung kann beispielsweise erhalten werden mittels eines ge meinsamen Sourceanschlusses, der das Auftreten von Schwellwertspannungsänderun gen aufgrund einer unterschiedlichen Spannung zwischen dem Source und dem Sub strat des jeweiligen Transistors vermeidet. Daher spüren Transistoren mit einem ge meinsamen Sourceanschluss einen sogenannten "gemeinsamen Körpereffekt". Dies kann in einfacher Weise erreicht werden, indem beispielsweise die FETs während eines gemeinsamen Herstellungsvorgangs, etwa einem CMOS-Prozess oder dergleichen, hergestellt werden, wobei beispielsweise die Kanalbreite von T₃ zweimal so groß wie die Kanalbreite des FET T₁ gewählt wird.

Entsprechend dimensionierte Transistoren können durch ein entsprechendes Design der Transistorabmessungen erhalten werden. In ähnlicher Weise und/oder alternativ kann die Kanallänge des T₃ halb so groß wie die Länge von T₁ und T₂ ausgebildet wer den. Vorzugsweise werden mehrere im Wesentlichen identische Transistorelemente auf einem gemeinsamen Substrat, etwa einem Halbleitersubstrat wie Silicium, Germanium oder einem beliebigen Typ einer Halbleiterverbindung, oder einem isolierenden Sub strat, beispielsweise in einem SOI (Silicium auf Isolator)-Element, gebildet. T₃ wird dann gebildet, indem zwei einzelne Transistorelemente verwendet und elektrisch parallel ver bunden werden, um ein doppeltes Aspektverhältnis zu erhalten, wobei eine ausgezeich nete Konformität der verbleibenden Parameter der Transistorelemente, etwa der La dungsträgerbeweglichkeit und der Gatekapazität pro Einheitsfläche, erhalten bleibt.

Es sollte erwähnt werden, dass die Transistoren T₁ und T₂ ebenfalls aus zwei oder mehr einzelnen Transistorelementen gebildet werden können. Beispielsweise können zwei Transistorelemente in Reihe verbunden werden, um das Aspektverhältnis zu halbieren. Ferner kann jeder der Transistoren T₁, T₂ und T₃ als eine Kombination mehrerer einzel ner Transistorelemente gebildet werden, die in Reihe und/oder parallel verbunden sind, solange das Aspektverhältnis die benötigte Abhängigkeit erfüllt. Somit können Parame ter wie etwa Stromstärke, Gesamtgatekapazität pro Einheitsfläche und dergleichen der Transistoren T₁, T₂ und T₃ in Übereinstimmung mit Designanforderungen eingestellt werden.

Da die Ladungsträgerbeweglichkeit und die Gatekapazität stark von den Herstellungspa rametern abhängen, erkennt der Fachmann leicht, dass Justieren des Transkonduk tanzwerts von T₃ zu jenem von T₁ und T₂ mittels Einstellen des Aspektverhältnisses die bevorzugte Methode ist. Es ist jedoch auch möglich, die Ladungsträgerbeweglichkeit und/oder die Gatekapazität und/oder das Aspektverhältnis einzustellen, um die ge wünschten K-Werte für T₁, T₂ und T₃ zu erhalten.

Die Konstantstromquelle 2, die zum Einprägen eines Vorspannungsstroms in den ge meinsamen Knotenpunkt 1 erforderlich ist, kann aus zumindest einem Transistor gebil det sein, der vorteilhafterweise während des Vorgangs zur Bildung der FETS T₁, T₂ und T₃ geschaffen wird. Die Konstantstromquelle 2 muss jedoch nicht mittels eines FETs gebildet sein, sondern kann ebenso andere Elemente, etwa einen Widerstand und/oder einen bipolaren Transistor, enthalten. Ferner ist die vorliegende Erfindung nicht auf FETs beschränkt, die in einem CMOS-Prozess hergestellt werden, sondern ist konform zu einem beliebigen Prozess zur Herstellung von FETs, etwa einem NMOS-Prozess, einem PMOS-Prozess, Prozesstechnologien, die FETs mit einer beliebigen geeigneten Gateisolierschicht, etwa Nitridschichten und dergleichen bilden.

Fig. 2 ist ein Schaltplan einer Ausführungsform der vorliegenden Erfindung, die einen Quadrierer 400, der ähnlich ist zu jenem, der mit Bezug zu Fig. 1 beschrieben ist, eine Eingangsstufe 200, eine Ausgangsstufe 600, eine Konstantstromquelle 500, eine Refe renzspannungsquelle 300 und eine Versorgungsspannungsquelle 100 umfasst. Die Ein gangsstufe 200 umfasst einen ersten Eingangsverstärker 201 mit einem Eingang und einem Ausgang zum Bereitstellen eines Ausgangssignals als der Summe der von der Referenzspannungsquelle 300 zugeführten Referenzspannung und des Eingangssig nals. Die Eingangsstufe 200 umfasst ferner einen zweiten Eingangsverstärker 202 mit einem Eingang und einem Ausgang zum Bereitstellen der Differenz der Referenzspan nung und des Eingangssignals. Der Quadrierer 400 umfasst p-Kanal-MOSFETs T₁, T₂ und T₃, wobei jeder ein Gate, ein Drain, ein Source und einen Körperanschluss aufweist. Wie zuvor mit Bezug zu Fig. 1 beschrieben wurde, sind die Sourceanschlüsse der FETs verbunden, und die Drainanschlüsse von T₁ und T₂ sind miteinander verbunden.

Die Konstantstromquelle 500 umfasst p-Kanal-MOSFETs T₄ und T₅, die einen ersten Stromspiegel bilden, und ein Stromjustierelement 501, etwa einen weiteren Transistor, einen auf dem gemeinsamen Substrat gebildeten Widerstand, einen externen Wider stand oder dergleichen. Die Ausgangsstufe 600 wird durch einen zweiten Stromspiegel mit n-Kanal-MOSFETs T₆ und T₇ gebildet. Die Körperanschlüsse aller p-Kanal- Transistoren sind mit dem positiven Anschluss der Versorgungsspannungsquelle 100 verbunden und die Körperanschlüsse der n-Kanal-Transistoren sind mit dem negativen Anschluss der Versorgungsspannungsquelle 100 verbunden.

Zu erwähnen ist, dass in einer SOI-Schaltung Source und das Substrat jedes Transis tors einzeln kurzgeschlossen sein können. Es ist ausreichend, einen gemeinsamen Sourceknotenpunkt und einen gemeinsamen Substratknotenpunkt für alle drei Transis toren bereitzustellen. Der gemeinsame Sourceknotenpunkt und der gemeinsame Sub stratknotenpunkt müssen nicht notwendigerweise miteinander verbunden sein. Bei spielsweise kann der gemeinsame Substratknotenpunkt mit einer anderen Spannung, etwa der Versorgungsspannung, verbunden sein.

Während des Betriebs wird ein Eingangssignal jeweils den Eingängen des ersten und zweiten Eingangsverstärkers 201, 202 zugeführt. Der erste Eingangsverstärker 201 lie fert die Summe des Eingangssignals und der Referenzspannung (in diesem Beispiel ist die Referenzspannung auf 1 V eingestellt) zu dem Gate des T₁, und der zweite Ein gangsverstärker 202 liefert die Differenz der Referenzspannung und des Eingangssig nals zu dem Gate des T₂. Die Referenzspannung wird dem Gate von T₃ zugeführt. Die Konstantstromquelle 500 liefert einen konstanten Strom, der auf 40 µA festgelegt ist, indem das Stromjustierelement 501 zu den Sourceanschlüssen von T₁ T₂ und T₃ einge stellt wird. Die Differenz der einerseits durch T₁, T₂ fließenden Ströme und des andererseits durch T₃ fließenden Stromes hängen von dem Eingangssignal in der mit Bezug zu Fig. 1 zuvor beschriebenen Art und Weise ab, da der Transkonduktanzwert von T₃ zweimal so groß ist wie jener der Transistoren T₁ und T₂. Der durch T₁ und T₂ fließende Strom bestimmt den Strom durch T₅ des zweiten Stromspiegels in der Ausgangsstufe 600. Folglich ist der Strom von T₇ durch den Strom von T₆ bestimmt und die Differenz der Ströme von T₁, T₂ und T₃ ist mit Bezug zur Referenzspannung als ein Ausgangssig nal am Drainanschluss von T₇ verfügbar, wobei das Ausgangssignal proportional zum Quadrat des Eingangssignals ist. In diesem Beispiel wird eine Versorgungsspannung von 3.3 V angelegt und die Transistoren sind so gestaltet, dass die in Fig. 2 gezeigten Spannungs- und Stromwerte erhalten werden. Entsprechend dieser Anordnung werden die Transistoren T₁, T₂ und T₃ jeweils im Sättigungsgebiet für Eingangsspannungen bis zu 0.7 V betrieben. Der Stromwert von 66.295 nA des Ausgangssignals bezieht sich auf ein Eingangssignal von 0 V in Bezug zur Referenzspannung von 1 V und repräsentiert somit die "Mittelstellung" des Quadrierers. Der Ausgangsstrom von 66.295 nA, der sich in diesem Beispiel auf ein Eingangssignal von 0 V bezieht, wird durch den Ausgangswi derstand der MOSFETs bewirkt, da durch den Stromspiegel und die Referenzspannung von 1 V unterschiedliche Drainspannungen bewirkt werden. Eine geeignete Zusatz schaltung, etwa eine Kaskode-Stufe, kann den Ausgangsstrom für das 0 V- Eingangssignal deutlich verringern. Es sollte ferner erwähnt werden, dass die in Fig. 2 dargestellte Ausführungsform ein Beispiel zur Erläuterung der vorliegenden Erfindung ist, und der Fachmann erkennt leicht, dass eine beliebig andere Konfiguration, z. B. eine andere Versorgungsspannung und/oder eine andere Referenzspannung und/oder ein anderes Transistordesign verwendet werden kann, solange T₁, T₂ und T₃ im Sättigungs gebiet betrieben werden. Ferner sind die ersten und zweiten Eingangsverstärker 201 und 202 so dargestellt, dass sie einen Verstärkungsfaktor von 1 aufweisen, aber jeder andere Wert kann bei Bedarf gewählt werden, um ein gewünschtes Ausgangssignal zu erhalten.

In einer weiteren erfindungsgemäßen Variation können zwei oder mehr Quadrierer kombiniert werden, um als ein Ausgangssignal eine vordefinierte Funktion eines oder mehrerer Eingangssignale zu erhalten, die an einen oder mehrere Quadrierer angelegt werden. In dieser Ausgestaltung kann eine gemeinsame Ausgangsstufe, etwa ein Stromspiegel ähnlich zu dem Stromspiegel T₆ und T₇, für die zwei oder mehr Quadrierer vorgesehen werden, um das gewünschte Ausgangssignal zu erhalten, anstatt entspre chende Ausgangsstufen für jeden Quadrierer vorzusehen.

Wie zuvor beschrieben wurde, werden, da die Signaleigenschaften des Quadrierers von den Transistoreigenschaften abhängen, etwa von der Gateschwellwertspannung, der Ladungsträgerbeweglichkeit, der Gatekapazität pro Einheitsfläche und dem Aspektver hältnis des Kanals, die den Quadrierer bildenden FETs vorzugsweise auf einem ge meinsamen Substrat hergestellt, wobei alle FETs im Wesentlichen den gleichen Her stellungsverfahren unterzogen werden. Somit wird vorteilhafterweise das Aspektverhält nis der FETs eingestellt, indem identische Transistorelemente bereitgestellt werden, wobei zwei Transistorelemente kombiniert werden, um einen Transistor mit doppelter Größe zu bilden. Ferner kann eine zusätzliche Schaltung, beispielsweise Eingangsstu fen und Ausgangsstufen, auf dem gleichen Substrat gebildet werden, so dass eine schnelle und effiziente Schaltung bereitgestellt werden kann, die lediglich ein Minimum an Chipfläche benötigt. Die vorliegende Erfindung ist jedoch auf ein System anwendbar, in dem der zumindest 3 FETs zum Realisieren der oben hergeleiteten algebraischen Identität umfassende Multiplizierer mit einem externen Gerät verbunden ist, das bei spielsweise Eingangs- und Ausgangsstufen, eine Stromquelle und dergleichen umfas sen kann.

Das Grundprinzip der vorliegenden Erfindung kann ebenfalls in einem Verfahren zum Quadrieren eines Eingangssignals mittels drei einzelner FET-Elemente verwendet wer den, die so ausgewählt und verbunden sind, um die obigen Beziehung zwischen den Transkonduktanzwerten der FETs zu erfüllen. Da ein gewisser Grad an Abweichung der Transistoreigenschaften zwischen einzelnen Transistorelementen auftritt, ist dieses Verfahren auf unkritische Anwendungen eingeschränkt, die keine hohe Genauigkeit er fordern, aber die Vorteile von FETs gegenüber Bipolarelementen, etwa minimale Strom aufnahme, einfache Herstellung und dergleichen, hervorheben.

Weitere Modifikationen und alternative Ausführungsformen diverser Aspekte der Erfin dung werden dem Fachmann angesichts dieser Beschreibung offenkundig. Folglich ist diese Beschreibung lediglich als illustrativ zu betrachten und dient dem Zwecke, dem Fachmann die allgemeine Art und Weise des Ausführens der vorliegenden Erfindung zu vermitteln. Selbstverständlich sind die hierin beschriebenen und gezeigten Formen der Erfindung als die gegenwärtig bevorzugten Ausführungsformen zu betrachten. Hierin beschriebene Elemente und Materialien können geeignet ersetzt werden.

Claims

1. Feldeffekttransistorquadrierer zum Quadrieren eines Eingangssignals, wobei der Feldeffekttransistorquadrierer umfasst:
einen ersten auf einem Substrat gebildeten Feldeffekttransistor mit einem Gate, einem Source, einem Drain und einem Kanal, wobei das Gate des ersten Feldef fekttransistors so angeschlossen ist, um eine Summe des Eingangssignals und ei nes Referenzsignals zu empfangen;
einen zweiten, auf dem Substrat gebildeten Feldeffekttransistor mit einem Gate, einem Source, einem Drain und einem Kanal, wobei das Gate des zweiten Feld effekttransistors so angeschlossen ist, um eine Differenz des Referenzsignals und des Eingangssignals zu empfangen,
wobei der erste und der zweite Feldeffekttransistor ein erstes Aspektverhältnis von Kanalbreite zu Kanallänge, eine erste Gateisolierschichtkapazität pro Einheitsflä che und eine erste Ladungsträgerbeweglichkeit aufweisen;
einen dritten, auf dem Substrat gebildeten Feldeffekttransistor mit einem Gate, einer Source, einem Drain und einem Kanal, wobei das Gate des dritten Feldef fekttransistors so angeschlossen ist, um das Referenzsignal zu empfangen, wobei der dritte Feldeffekttransistor ein zweites Aspektverhältnis von Kanalbreite zu Ka nallänge, eine zweite Gateisolierschichtkapazität pro Einheitsfläche und eine zweite Ladungsträgerbeweglichkeit aufweist; und
eine Konstantstromquelle, die jeweils mit dem Source des ersten, zweiten und dritten Feldeffekttransistors verbunden ist;
wobei das Drain des ersten Feldeffekttransistors mit dem Drain des zweiten Feld effekttransistors verbunden ist, und ein als das Produkt aus Aspektverhältnis, Ga teisolierschichtkapazität und Ladungsträgerbeweglichkeit definierter Parameter wert des dritten Feldeffekttransistors zweimal so groß ist wie der entsprechende Parameterwert der ersten und zweiten Feldeffekttransistoren, und wobei der Feldeffekttransistorquadrierer ausgebildet ist, um einen Strom I₁ an einen gemeinsa men Knotenpunkt, der mit dem Drain des ersten und zweiten Feldeffekttransistors verbunden ist, und einen Strom I₂ am Drain des dritten Feldeffekttransistors bereit zustellen, wobei eine Differenz von I₁ und I₂ proportional zum Quadrat des Ein gangssignals ist.

2. Feldeffekttransistorquadrierer nach Anspruch 1, wobei das Aspektverhältnis des dritten Feldeffekttransistors zweimal so groß ist wie das Aspektverhältnis der ersten und zweiten Feldeffekttransistoren.

3. Feldeffekttransistorquadrierer nach Anspruch 1, wobei das Referenzsignal durch einen Spannungsteiler geliefert wird.

4. Feldeffekttransistorquadrierer nach Anspruch 1, wobei die ersten und zweiten Feldeffekttransistoren und der dritte Feldeffekttransistor p-Kanal-Transistoren sind.

5. Feldeffekttransistorquadrierer nach Anspruch 1, wobei die ersten und zweiten Feldeffekttransistoren und der dritte Feldeffekttransistor n-Kanal-Transistoren sind.

6. Feldeffekttransistorquadrierer nach Anspruch 1, wobei das Substrat ein Halb leitersubstrat ist.

7. Feldeffekttransistorquadrierer nach Anspruch 1, wobei das Substrat ein isolie rendes Substrat ist.

8. Feldeffekttransistorquadrierer nach Anspruch 1, wobei die ersten und zweiten Feldeffekttransistoren und der dritte Feldeffekttransistor MOS-Transistoren sind.

9. Feldeffekttransistorquadrierer nach Anspruch 1, wobei die Konstantstrom quelle auf dem Substrat gebildet ist.

10. Feldeffekttransistarquadrierer nach Anspruch 9, wobei die Konstantstrom quelle ein Transistorelement und/oder einen Widerstand umfasst.

11. Feldeffekttransistorquadrierer nach Anspruch 1, der weiterhin eine Eingangs stufe zum Bereitstellen der Summe des Eingangssignals und des Referenzsignals und der Differenz des Referenzsignals und des Eingangssignals umfasst.

12. Feldeffekttransistorquadrierer nach Anspruch 1, der weiterhin einen Strom spiegel umfasst, der so geschaltet ist, um den Strom I₁ und den Strom I₂ zu emp fangen und einen mit der Referenzspannung verbundenen Ausgang aufweist, wo bei der Stromspiegel einen Ausgangsstrom bildet, der die Differenz der Ströme I₁ und I₂ darstellt.

13. Feldeffekttransistorquadrierer nach Anspruch 12, wobei der Stromspiegel durch zwei oder mehr auf dem Substrat gebildete Feldeffekttransistoren gebildet ist.

14. Feldeffekttransistorquadrierer nach Anspruch 1, wobei der dritte Feldeffekt transistor zwei oder mehr einzelne Transistorelemente, die auf dem Substrat ge bildet sind, aufweist.

15. Feldeffekttransistorquadrierer nach Anspruch 1, wobei jeweils der erste und der zweite Feldeffekttransistor aus zwei oder mehreren auf dem Substrat gebilde ten einzelnen Transistorelementen gebildet sind.

16. Feldeffekttransistorquadrierer nach Anspruch 14, wobei die ersten und zwei ten Feldeffekttransistoren und der dritte Feldeffekttransistor im Wesentlichen iden tische Gateschwellwertspannungen aufgrund des im Wesentlichen gleichen Her stellungsprozesses aufweisen.

17. Analogsignalverarbeitungseinheit mit mehreren Quadrierern, die zusammenwir kend verbunden sind, um ein Ausgangssignal in Reaktion auf zumindest ein Ein gangssignal zu bilden, wobei das Ausgangssignal eine vordefinierte Funktion des zumindest einen Eingangssignals repräsentiert, und wobei jeder Quadrierer auf weise:
einen ersten auf einem Substrat gebildeten Feldeffekttransistor mit einem Gate, einer Source, einem Drain und einem Kanal, wobei das Gate des ersten Feldef fekttransistors so geschaltet ist, um eine Summe des zumindest einen Eingangs signals und eines Referenzsignals zu empfangen;
einen zweiten auf dem Substrat gebildeten Feldeffekttransistor mit einem Gate, einer Source, einem Drain und einem Kanal, wobei das Gate des zweiten Feldef fekttransistors so geschaltet ist, um eine Differenz des Referenzsignals und des zumindest einen Eingangssignals zu empfangen,
wobei die ersten und zweiten Feldeffekttransistoren ein erstes Aspektverhältnis einer Kanalbreite zu einer Kanallänge, eine erste Gateisolierschichtkapazität pro Einheitsfläche und eine erste Ladungsträgerbeweglichkeit aufweisen;
einen dritten auf dem Substrat gebildeten Feldeffekttransistor mit einem Gate, ei ner Source, einem Drain und einem Kanal, wobei das Gate des dritten Feldeffekt transistors so geschaltet ist, um das Referenzsignal zu empfangen, wobei der dritte Feldeffekttransistor ein zweites Aspektverhältnis einer Kanalbreite zu einer Kanallänge, eine zweite Gateisolierschichtkapazität pro Einheitsfläche und eine zweite Ladungsträgerbeweglichkeit aufweist; und
eine Konstantstromquelle, die jeweils mit dem Source des ersten, zweiten und dritten Feldeffekttransistors verbunden ist;
wobei das Drain des ersten Feldeffekttransistors mit dem Drain des zweiten Feld effekttransistors verbunden ist, und ein als das Produkt von Aspektverhältnis, Ga teisolierschichtkapazität und Ladungsträgerbeweglichkeit definierter Parameter wert für den dritten Feldeffekttransistor zweimal so groß ist wie der entsprechende Parameterwert der ersten und zweiten Feldeffekttransistoren, wobei jeder der Fel deffekttränsistorquadrierer so ausgebildet ist, um einen Strom I₁ an einem mit dem Drain des ersten und zweiten Feldeffekttransistors verbundenem gemeinsamen Knotenpunkt und einen Strom I₂ am Drain des dritten Feldeffekttransistors bereit zustellen, wobei eine Differenz von I₁ und I₂ proportional zum Quadrat des zumindest einen Eingangssignals ist, und wobei die Analogsignalverarbeitungseinheit ferner umfasst:
einen gemeinsamen Stromspiegel, der mit jedem der mehreren Quadrierer ver bunden ist, um einen das Ausgangssignal darstellenden Ausgangsstrom zu bilden.

18. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei das Aspektver hältnis des dritten Feldeffekttransistors zweimal so groß ist wie das Aspektverhält nis der ersten und zweiten Feldeffekttransistoren.

19. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei das Referenzsig nal durch einen Spannungsteiler bereitgestellt wird.

20. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei die ersten, zweiten und dritten Feldeffekttransistoren p-Kanal-Transistoren sind.

21. Die Analogsignalverarbeitungseinheit nach Anspruch 17, wobei die ersten, zweiten und dritten Feldeffekttransistoren n-Kanal-Transistoren sind.

22. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei das Substrat ein Halbleitersubstrat ist.

23. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei das Substrat ein isolierendes Substrat ist.

24. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei die ersten, zweiten und dritten Feldeffekttransistoren MOS-Transistoren sind.

25. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei die Konstant stromquelle auf dem Substrat gebildet ist.

26. Analogsignalverarbeitungseinheit nach Anspruch 25, wobei die Konstant stromquelle ein Transistorelement und/oder einen Widerstand umfasst.

27. Analogsignalverarbeitungseinheit nach Anspruch 17, die weiterhin eine Ein gangsstufe zum Bereitstellen der Summe des Eingangssignals und des Referenz signals und der Differenz des Referenzsignals und des Eingangssignals aufweist.

28. Analogsignalverarbeitungseinheit nach Anspruch 17, die weiterhin einen Stromspiegel zum Bilden der Differenz der Ströme l~ und 12 umfasst.

29. Analogsignalverarbeitungseinheit nach Anspruch 28, wobei der Stromspiegel aus zwei oder mehr auf dem Substrat gebildeten Feldeffekttransistoren gebildet ist.

30. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei der dritte Feldef fekttransistor zwei oder mehrere auf dem Substrat gebildete Transistoren umfasst.

31. Analogsignalverarbeitungseinheit nach Anspruch 17, wobei jeweils der erste und der zweite Feldeffekttransistor aus zwei oder mehr auf dem Substrat gebilde ten Transistoren zusammengesetzt sind.

32. Analogsignalverarbeitungseinheit nach Anspruch 29, wobei jeweils eine Ga teschwellwertspannung der ersten, zweiten und dritten Feldeffekttransistoren im Wesentlichen aufgrund eines im Wesentlichen gleichen Herstellungsprozesses i dentisch sind.

33. Verfahren zum Quadrieren eines Eingangssignals mit Feldeffekttransistoren, wo bei das Verfahren umfasst:
Bereitstellen
eines ersten Feldeffekttransistors, wobei ein Gate des ersten Feldeffekt transistors so geschaltet ist, um eine Summe des Eingangssignals und eines Referenzsignals zu empfangen;
eines zweiten Feldeffekttransistors, wobei ein Gate des zweiten Feldef fekttransistors so geschaltet ist, um eine Differenz des Referenzsignals und des Eingangssignals zu empfangen,
wobei die ersten und zweiten Feldeffekttransistoren ein erstes Aspektver hältnis einer Kanalbreite zu einer Kanallänge, eine erste Gateisolierschichtkapazi tät pro Einheitsfläche und eine erste Ladungsträgerbeweglichkeit aufweisen;
eines dritten Feldeffekttransistors, wobei ein Gate des dritten Feldeffekt transistors so angeschlossen ist, um das Referenzsignal zu empfangen, wobei der dritte Feldeffekttransistor ein zweites Aspektverhältnis einer Kanalbreite zu einer Kanalfänge, eine zweite Gateisolierschichtkapazität pro Einheitsfläche und eine zweite Ladungsträgerbeweglichkeit aufweist; und
einer Konstantstromquelle, die mit einem Source des ersten, zweiten und dritten Feldeffekttransistors jeweils verbunden ist;
wobei ein Drain des ersten Feldeffekttransistors mit einem Drain des zweiten Feldeffekttransistors verbunden ist, und wobei ein als das Produkt des Aspektverhältnisses, der Gateisolierschichtkapazität pro Einheitsfläche und der Ladungsträgerbeweglichkeit definierter Parameterwert für den dritten Feldeffekt transistor zweimal so groß wie der entsprechende Parameterwert der ersten und zweiten Feldeffekttransistoren ist, wobei das Verfahren ferner umfasst:
Verbinden der Drainanschlüsse der ersten und zweiten Feldeffekttransistoren mit einer ersten Spannung und Verbinden des Drains des dritten Feldeffekttransistors mit einer zweiten Spannung; und
Erzeugen eines Stroms I durch die Konstantstromquelle, um die ersten und zwei ten Feldeffekttransistoren und den dritten Feldeffekttransistor jeweils im Sätti gungsgebiet zu halten;
wobei die Differenz der Ströme I₁ und I₂ proportional zum Quadrat des Eingangs signals ist.