-
Die vorliegende Erfindung betrifft eine
Spannungsvergleichsschaltung und insbesondere eine Spannungsvergleichsschaltung,
welche sich zur Verwendung in einem A/D-(Analog-/Digital)-
Wandler eignet.
-
Bisherige Spannungsvergleichsschaltungen sind in
Veröffentlichungen, wie z. B. "Monolithic Expendable 6 bit 20 MHz CMOS/
SOS A/D Converter", 1979, IEEE Journal of Solid-State
Circuits, Bd. SC-14, U.S.-Patentschrift Nr. 3,676,702 und dergl.
beschrieben worden.
-
Im folgenden wird eine herkömmliche
Spannungsvergleichsschaltung unter Bezugnahme auf die Fig. 1 bis 5 beschrieben. Die
Fig. 1 ist ein Schaltschema einer herkömmlichen
Spannungsvergleichsschaltung. Die Fig. 2 zeigt Wellen- bzw. Impulsformen
der Takte Φ&sub1; und Φ&sub2; zur Steuerung des Betriebs der
Spannungsvergleichsschaltung gemäß Fig. 1.
-
In der Fig. 1 wird bei Φ&sub1; = VSS ("logisch" 0") und Φ&sub2; = VDD
("logisch 1") ein Übertragungsgatter 1 durch die Takte Φ&sub1; und
Φ&sub2; geöffnet, und eine Spannung Vc eines Ausgangsknotens 2
davon wird ein Eingangssignal Vin2. Mit anderen Worten, Vc =
Vin2. Ein Übertragungsgatter wird durch die Parallelschaltung
eines N-Kanal- und eines P-Kanal-MOS-Transistors gebildet.
Ein aus einem P-Kanal- und einem N-Kanal-MOS-Transistor
gebildetes Übertragungsgatter 4 wird in ähnlicher Weise durch
die Takte Φ&sub1; und Φ&sub2; geöffnet, und eine Ausgangsspannung Vout
eines Ausgangsanschlusses 7 eines Verstärkers 6 wird zu einem
Knoten 5 des Übertragungsgatters 4 zurückgeführt. Der
Verstärker
6 besteht aus einem P-Kanal- und einem N-Kanal-MOS-
Transistor, welche zwischen VDD und VSS in Reihe geschaltet
sind. Die Fig. 3 ist ein charakteristisches Diagramm der Ein-
und Ausgangsspannung des Verstärkers 6. In der Fig. 3 stellt
die Abszisse eine Eingangsspannung Vin des Verstärkers und
die Ordinate eine Ausgangsspannung Vout desselben dar. Die
Eingangs-/Ausgangs-Kennlinie des Verstärkers ist durch die
Kurve A wiedergegeben. Die
Gleichspannungs-Rückkopplungskennlinie, welche abgeleitet wird, wenn Eingang und Ausgang
kurzgeschlossen sind, entspricht der Kurve B. Eine Spannung Vin
am Knoten 5 wird deshalb die Spannung im Schnittpunkt der
Kurven A- und B in der Fig. 3. Die Spannung am Schnittpunkt
der Kurven A und B ist definiert als die Spannung Vop im
Betriebspunkt des Verstärkers 6; d. h. Vin = Vout = Vop.
-
Danach werden die Übertragungsgatter 1 und 4 geschlossen,
wenn der Takt Φ&sub1; = VDD ("logisch 1") und Φ&sub2; = VSS ("logisch
0"), und eine Übertragungsgatter 8 geöffnet, so daß eine
Eingangsspannung Vin1 anliegt und die Spannung Vc am Knoten 2 zu
Vc = Vin1 wird. Da sich in diesem Fall die Potentialdifferenz
über einen Kondensator 10 nicht ändert, ändert sich das
Potential am Knoten 5 nur um den Betrag der Potentialänderung
am Knoten 2, d. h. nur um den Betrag von (Vin1 - Vin2). Das
Potential am Knoten 5 wird deshalb
-
Vin = (Vin1 - Vin2) + Vop
-
Unter der Annahme, daß ein Verstärkungsfaktor K des
Verstärkers 6 kleiner als Null ist, wird die Ausgangsspannung Vout
-
Vout = K·(Vin1 - Vin2) + Vop
-
Um die Arbeitsgeschwindigkeit und die Eingangsempfindlichkeit
der Spannungsvergleichsschaltung zu erhöhen, muß der
Verstärker einen groben Spannungsverstärkungsfaktor K und eine
niedrige Ausgangsimpedanz Zout besitzen. Nunmehr werden der
Spannungsverstärkungsfaktor K und die Ausgangsimpedanz Zout
eines herkömmlichen Verstärkers betrachtet.
-
Die Fig. 4 ist eine Ersatzschaltung der Verstärkerschaltung 6
des Komparators der Fig. 1. Die Fig. 5 stellt
VDS-IDS-Kennlinien (VDS: Drain-Source-Spannung; IDS: Drain-Source-Strom)
des P-Kanal- und des N-Kanal-MOS-Transistors dar, welche den
Verstärker 6 bilden.
-
Auf Basis der Ersatzschaltung gemäß Fig. 4, kann der
Verstärkungsfaktor K wie folgt ausgedrückt werden:
-
K = gm·rdst
-
wobei gm = gmN + gmP und rdst - rdsN·rdsP/rdsN + rdsp
-
Die Ausgangsimpedanz Zout wird zu
-
Zout = rdst
-
wobei gm eine Gegeninduktivität, gmN eine Gegeninduktivität
des N-Kanal-MOS-Transistors, gmP eine Gegeninduktivität ,des
P-Kanal-MOS-Transistors, rdst ein Sättigungsdrainwiderstand,
rdsN ein Sättigungsdrainwiderstand des
N-Kanal-MOS-Transistors, und rdsp ein Sättigungsdrainwiderstand des P-Kanal-
MOS-Transistors ist.
-
Aus der Fig. 5 ergibt sich, daß rdsN und rdsp wie folgt
ausgedrückt werden:
-
rdsN = ΔVN/ΔIN
-
rdsp = ΔVP/ΔIp
-
ΔVN und ΔVp bezeichnen Mikroänderungen im Betrag der
zwischen Source und Drain jedes der N-Kanal- bzw. P-Kanal-MOS-
Transistoren angelegten Spannungen. ΔIN und ΔIP bezeichnen
Mikroänderungen im Betrag der durch die N-Kanal- und P-Kanal-
MOS-Transistoren entsprechend ΔVN bzw. ΔVP fliegenden
Ströme. Werden die Kanallängen der P-Kanal- und N-Kanal-MOS-
Transistoren verkürzt, nehmen ΔVP/ΔIP und ΔVN/ΔIN wie
auch die Ausgangsimpedanz Zout ab. Der
Spannungsverstärkungsfaktor K nimmt jedoch ebenfalls ab. Werden andererseits die
Gatelängen vergrößert, so werden der
Spannungsverstärkungsfaktor K wie auch die Ausgangsimpedanz Zout größer.
-
Wie oben erwähnt, nimmt bei dem im herkömmlichen Beispiel
gemäß Fig. 1 verwendeten Verstärker bei einer Erhöhung des
Verstärkungsfaktors des Verstärkers auch die Ausgangsimpedanz
zu. Wird andererseits die Ausgangsimpedanz des Verstärkers
verringert, so wird auch der Verstärkungsfaktor kleiner.
Folglich kann eine Spannungsvergleichsschaltung mit hoher
Geschwindigkeit und hoher Eingangsempfindlichkeit nicht
problemlos verwirklicht werden.
-
Die zum Stand der Technik gehörige EP-A-0 090 349 beschreibt
eine der in der Fig. 1 dargestellten ähnliche
Spannungsvergleichsschaltung. Diese bekannte Spannungsvergleichsschaltung
umfaßt einen ersten und zweiten Transistor, deren Strompfade
an einem ersten Ende eine erste bzw. zweite Eingangsspannung
aufnehmen, und die an ihrem-anderen Ende miteinander
verbunden sind, um einen ersten Knoten zu bestimmen. Die Gates
dieses ersten und zweiten Transistors empfangen erste bzw.
zweite Taktsignale, so daß der erste und zweite Transistor
abwechselnd die erste und zweite Eingangsspannung synchron
mit den ersten bzw. zweiten Taktsignalen an den Knoten
liefern. Ein dritter Transistor, dessen Strompfad zwischen einem
Arbeits- bzw. Betriebspunkt-Spannungsgenerator und einem
ersten mit dem ersten Knoten gekoppelten kapazitiven Element
geschaltet ist, liefert eine Betriebspunktspannung vom
Betriebspunkt-Spannungsgenerator an synchron mit dem ersten
Taktsignal an das erste kapazitive Element. Eine
Halteeinrichtung, welche ein zweites kapazitives Element und einen
vierten Transistor enthält, dessen Gate zwischen dem zweiten
kapazitiven Element und einem zweiten durch den dritten
Transistor und das erste kapazitive Element definierten Knoten
geschaltet ist, hält die Differenz zwischen der ersten und
zweiten Eingangsspannung und legt diese synchron mit dem
zweiten Taktsignal an einen Verstärker.
-
Weiterhin beschreibt die dem Stand der Technik zuzurechnende
US-A-4 028 558 einen hochgenauen MOS-Komparator, bei dem zu
vergleichende Spannungen an eine passive MOS-Kondensator-
Differenzschaltung zu Erzeugung eines
Spannungsdifferenzsignals gelegt werden, welches dann durch einen
hochverstärkenden FET-Grobverstärker verstärkt wird. Der Ausgang dieses
FET-Verstärkers wird durch einen FET-Pufferverstärker mit
niedriger Ausgangsimpedanz an eine
FET-Zwischenspeicherschaltung übergeben. Um eine unabhängige Vorspannung der
Verstärker zu ermöglichen und um Gleichspannungsversatz zu
vermeiden, wendet man eine kapazitive Kopplung an. Der
Arbeitszyklus des Komparators hat zwei Perioden. Während einer
Anfangseinstellperiode werden die Verstärker durch geeignete
Schaltmaßnahmen automatisch vorgespannt, welche bewirken, daß
jeder Verstärker auf einen gewünschten Betriebspunkt
eingestellt wird, welcher erhalten bleibt, wenn die entsprechende
Vorspannungsschaltverbindung anschließend geöffnet wird. Die
Vorspannungsschaltöffnungen in den entsprechenden Verstärker-
und Zwischenspeicherstufen sind in einer gewählten Folge
auftretenden Zeiten, welche eine Absorption der Schaltstöße
bewirken. Am Ende der Einstellperiode wird der Komparator in
die Vergleichsperiode gebracht, während der die
Eingangssignale miteinander verglichen werden.
-
Es ist eine Aufgabe der vorliegenden Erfindung, einen
Verstärker mit einem großen Spannungsverstärkungsfaktor und
niedriger Ausgangsimpedanz und damit eine
Spannungsvergleichsschaltung
mit hoher Geschwindigkeit und hoher
Eingangsempfindlichkeit bereitzustellen.
-
Zur Lösung dieser Aufgabe stellt die vorliegende Erfindung
eine Spannungsvergleichsschaltung gemäß Anspruch 1 bereit.
-
Bei der Spannungsvergleichsschaltung der vorliegenden
Erfindung ist der Verstärker aus einer Kaskadenschaltung aus einem
invertierenden Verstärkerabschnitt mit grobem
Spannungsverstärkungsfaktor und einem nichtinvertierenden
Verstärkerabschnitt mit niedriger Ausgangsimpedanz aufgebaut. Der
Spannungsverstärkungsfaktor des invertierenden
Verstärkerabschnitts mit einer hohen Spannungsverstärkung wird derjenige
des Verstärkers. Die Ausgangsimpedanz des nichtinvertierenden
Verstärkerabschnitts mit einer niedrigen Ausgangsimpedanz
wird diejenige des Verstärkers.
-
Diese Erfindung wird anhand der folgenden detaillierten
Beschreibung in Zusammenhang mit den beiliegenden Zeichnungen
erläutert; es zeigen:
-
Fig. 1 ein Diagramm einer herkömmlichen
Spannungsvergleichsschaltung;
-
Fig. 2 Taktsignale, welche an die
Spannungsvergleichsschaltung gemäß Fig. 1 gelegt werden;
-
Fig. 3 Kurven der Eingangsspannung über der
Ausgangsspannung eines Verstärkers der
Spannungsvergleichsschaltung gemäß Fig. 1;
-
Fig. 4 eine Ersatzschaltung der Verstärkerschaltung der
Spannungsvergleichsschaltung gemäß Fig. 1;
-
Fig. 5 Kurven der Drain-Source-Spannung über dem Drain-
Source-Strom eines P-Kanal- und eines N-Kanal-MOS-
Transistros, welche den Verstärker der
Spannungsvergleichsschaltung gemäß Fig. 1 bilden;
-
Fig. 6 ein Diagramm einer Spannungsvergleichsschaltung
gemäß einem Ausführungsbeispiel der vorliegenden
Erfindung;
-
Fig. 7 bis 11 Schaltpläne, welche jeweils einen
hochverstärkenden invertierenden Verstärkerabschnitt eines
Verstärkers der Spannungsvergleichsschaltung gemäß
Fig. 6 zeigen;
-
Fig. 12 bis 15 Schaltpläne, welche jeweils einen
nichtinvertierenden Verstärkerabschnitt niedriger
Ausgangsimpedanz des Verstärkers der
Spannungsvergleichsschaltung gemäß Fig. 6 zeigen;
-
Fig. 16 und 17 Schaltpläne, welche jeweils eine Stromquelle
in den invertierenden Verstärkerabschnitten der
-
Fig. 8 und 9 oder Stromquellen in den
nichtinvertierenden Verstärkerabschnitten der Fig. 12 und 13
zeigen;
-
Fig. 18 einen Schaltplan einer Spannungsvergleichsschaltung
einschließlich eines aus dem invertierenden
Verstärker der Fig. 7 und dem nichtinvertierenden
Verstärker der Fig. 12 gebildeten Verstärkers;
-
Fig. 19 einen Schaltplan einer Spannungsvergleichsschaltung
einschließlich eines aus dem invertierenden
Verstärker der Fig. 7 und dem nichtinvertierenden
Verstärker der Fig. 13 gebildeten Verstärkers;
-
Fig. 20 einen Schaltplan einer Spannungsvergleichsschaltung
einschließlich eines aus dem invertierenden
Verstärker der Fig. 7 und dem nichtinvertierenden
Verstärker der Fig. 14 gebildeten Verstärkers; und
-
Fig. 21 einen Schaltplan einer Spannungsvergleichsschaltung
einschließlich eines aus dem invertierenden
Verstärker der Fig. 7 und dein nichtinvertierenden
Verstärker der Fig. 15 gebildeten Verstärkers.
-
Nachfolgend wird nunmehr ein Ausführungsbeispiel der
vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen
beschrieben.
-
Die Fig. 6 ist ein Diagramm einer Spannungsvergleichsschaltung
entsprechend der Ausführungsform und zeigt ein Beispiel
der Spannungsvergleichsschaltung gemäß Fig. 1 entsprechendes
Beispiel; einander entsprechende Teile und Komponenten sind
deshalb mit identischen Bezugszeichen gekennzeichnet.
Eingangssignale Vin1 und Vin2 werden an die Eingangsanschlüsse
von Übertragungsgattern (Schalteinrichtung) 8 und 1 gelegt,
welche aus einem P-Kanal- und einem dazu parallel
geschaltenten N-Kanal-MOS-Transistor bestehen. Die
Ausgangsanschlüsse der Übertragungsgatter 8 und 1 sind gemeinsam
angeschlossen und ein gemeinsamer Verbindungsanschluß .2 ist über
einen Kondensator 10 mit einem Eingangsanschluß eines
Verstärkers 6 gekoppelt. Ein Übertragungsgatter 4, welches
ebenfalls aus einem P-Kanal- und einem dazu parallel
geschaltenten N-Kanal-MOS-Transistor besteht, ist zwischen einem
Eingangsanschluß 5 und einem Ausgangsanschluß 7 des
Verstärkers 6 eingeschaltet. Der Ausgangsanschluß 7 des Verstärkers
6 bildet des Ausgangsanschluß der gesamten Schaltung. Der
Verstärker 6 ist aus einer Kaskadenschaltung aus einem
invertierenden Verstärker 21 mit einem grobe
Spannungsverstärkungsfaktor und einem nichtinvertierenden Verstärker 22 mit
einer niedrigen Ausgangsimpedanz aufgebaut. Die Fig. 7 bis 11
zeigen praktische Beispiele des invertierenden Verstärkers
21, während die Fig. 12 bis 15 praktische Beispiele des
nichtinvertierenden Verstärkers 22 zeigen. Die Fig. 16 zeigt
ein praktisches Beispiel einer Stromquelle. In den Fig. 7 bis
16 kennzeichnen die Bezugszeichen 31 bis 40 MOS-Transistoren
des P-Kanaltyps; 41 bis 50 kennzeichnen MOS-Transistoren den
N-Kanaltyps; 51 bis 56 Stromquellen; 57 und 58 kennzeichnen
Widerstände.
-
Der in der Fig. 7 dargestellte invertierende Verstärker 21
mit hoher Spannungsverstärkung ist aus einem CMOS-Inverter
aufgebaut, welcher aus einem P-Kanal-MOS-Transistor 31 und
einem N-Kanal-MOS-Transistor 41 besteht, welche zwischen
einem hohen Versorgungsspannungspotential VDD und einem
niedrigen Versorgungsspannungspotential VSS in Reihe
geschaltet sind. Die Eingangsspannung Vin wird an die Gates der
Transistoren 31 und 41 gelegt. Die Ausgangsspannung Vout wird
am Knoten der Transistoren 31 und 41 abgenommen.
-
Der in der Fig. 8 dargestellte invertierende Verstärker 21
ist aus einer Stromquelle 21 zur Lieferung eines Stroms I&sub0;
und einem N-Kanal-MOS-Transistor 42 aufgebaut, welche
zwischen den Potentialen VDD und VSS in Reihe geschaltet sind.
Die Eingangsspannung Vin wird an das Gate des Transistors 42
gelegt. Die Ausgangsspannung Vout wird am Knoten der
Stromquelle 51 und des Transistors 42 abgenommen.
-
Der in der Fig. 9 dargestellte invertierende Verstärker 21
ist aus einem P-Kanal-MOS-Transistor 32 und einer Stromquelle
52 zur Lieferung eines Stroms I&sub0; aufgebaut, welche zwischen
den Potentialen VDD und VSS in Reihe geschaltet sind. Die
Eingangsspannung Vin wird an das Gate des Transistors 32
gelegt. Die Ausgangsspannung Vout wird am Knoten des
Transistors 32 und der Stromquelle 52 ausgegeben.
-
Der in der Fig. 10 dargestellte invertierende Verstärker 21
ist aus einem P-Kanal-MOS-Transistor 33 und einem Widerstand
57 aufgebaut, welche zwischen den Versorgungsspannungs-
Potentialen VDD und VSS in Reihe geschaltet sind. Die
Eingangsspannung Vin wird an das Gate des Transistors 33 gelegt.
Die Ausgangsspannung Vout wird am Knoten des Transistors 32
und des Widerstands 57 ausgegeben.
-
Der invertierende Verstärker 21 gemäß Fig. 11 ist aus einem
einem Widerstand 58 und einem N-Kanal-MOS-Transistor 43
aufgebaut, welche zwischen den Versorgungsspannungs-Potentialen
VDD und VSS in Reihe geschaltet sind. Die Eingangsspannung
Vin wird an das Gate des Transistors 43 gelegt. Die
Ausgangsspannung Vout wird am Knoten des Widerstands 58 und des
Transistors 43 ausgegeben.
-
Durch Vergrößerung der Kanallängen der CMOS-Transistoren 31
und 41 in der Schaltung gemäß Fig. 7 wird der
Spannungsverstärkungsfaktor erhöht. In ähnlicher Weise wird durch
Vergrößerung der Kanallänge des Transistors in der Schaltung
gemäß Fig. 8, 9, 10 oder 11 der Spannungsverstärkungsfaktor
erhöht
-
Der in der Fig. 12 dargestellte niedrigimpedante
nichtinvertierende Verstärker 22 umfaßt: eine aus einer Stromquelle 53
zur Lieferung eines Stroms I&sub0; und einem
P-Kanal-MOS-Transistor 34 bestehende Reihenschaltung, welche zwischen den
Versorgungsspannungspotentialen VDD und VSS in Reihe geschaltet
sind; und eine aus einem N-Kanal-MOS-Transistor 44 und einer
Stromquelle 54 zur Lieferung eines Stroms I&sub0;' bestehende
Reihenschaltung, welche zwischen den Potentialen VDD und VSS in
Reihe geschaltet sind.
-
Die Eingangsspannung Vin wird an das Gate des Transistors 34
gelegt. Das Gate des Transistors 44 ist mit dem Knoten der
Stromquelle 53 und des Transistors 34 gekoppelt. Die
Ausgangsspannung Vout wird vom Knoten des Transistors 44 und der
Stromquelle 54 ausgegeben.
-
Der nichtinvertierende Verstärker 22 gemäß Fig. 12 besteht im
wesentlichen aus einer Sourcefolgeschaltung des Transistors
34 und einer Sourcefolgeschaltung des Transistors 44, welche
miteinander kaskadiert gekoppelt sind.
-
Der in der Fig. 13 dargestellte nichtinvertierende Verstärker
22 umfaßt: eine aus einem N-Kanal-MOS-Transistor 45 und einer
Stromquelle 55 zur Lieferung eines Stroms I&sub0; bestehende
Reihenschaltung, welche zwischen den Potentialen VDD und VSS in
Reihe geschaltet sind; und eine aus einer Stromquelle 56 zur
Lieferung eines Stroms I&sub0;' und einem P-Kanal-MOS-Transistor
35 bestehende Reihenschaltung, welche zwischen den
Potentialen VDD und VSS in Reihe geschaltet sind. Die
Eingangsspannung Vin wird an das Gate des Transistors 45 gelegt. Das Gate
des Transistors 35 ist mit dem Knoten des Transistors 45 und
der Stromquelle 55 gekoppelt. Die Ausgangsspannung Vout wird
vom Knoten der Stromquelle 55 und des Transistors 35
ausgegeben.
-
Der nichtinvertierende Verstärker 22 gemäß Fig. 13 besteht im
wesentlichen aus einer Sourcefolgeschaltung des Transistors
45 und einer Sourcefolgeschaltung des Transistors 35.
-
Der in der Fig. 14 dargestellte nichtinvertierende Verstärker
22 umfaßt: eine aus einem P-Kanal-MOS-Transistor 36 und einem
N-Kanal-MOS-Transistor 46 bestehende Reihenschaltung, welche
zwischen den Potentialen VDD und VSS in Reihe geschaltet
sind; und eine aus einem P-Kanal-MOS-Transistor 37 und einem
N-Kanal-MOS-Transistor 47 bestehende Reihenschaltung, welche
zwischen den Potentialen VDD und VSS in Reihe geschaltet
sind. Die Eingangsspannung Vin wird an das Gate des
Transistors 36 gelegt. Das Gate des Transistors 46 ist mit dessen
Drain und mit dem Gate des Transistors 47 gekoppelt. Das Gate
des Transistors 37 ist mit dessen Drain gekoppelt. Die
Ausgangsspannung Vout wird vom Knoten der Transistoren 37 und 47
ausgegeben.
-
Der in der Fig. 15 dargestellte nichtinvertierende Verstärker
22 umfaßt: eine aus einem P-Kanal-MOS-Transistor 38 und einem
N-Kanal-MOS-Transistor 48 bestehende Reihenschaltung, welche
zwischen den Potentialen VDD und VSS in Reihe geschaltet
sind; und eine aus einem P-Kanal-MOS-Transistor 39 und einem
N-Kanal-MOS-Transistor 49 bestehende Reihenschaltung, welche
zwischen den Potentialen VDD und VSS in Reihe geschaltet
sind. Die Eingangsspannung Vin wird an das Gate des
Transistors 48 gelegt. Das Gate des Transistors 38 ist mit dessen
Drain und mit dem Gate des Transistors 39 gekoppelt. Das Gate
des Transistors 49 ist mit dessen Drain gekoppelt. Die
Ausgangsspannung Vout wird vom Knoten der Drains der
Transistoren 39 und 49 ausgegeben.
-
Die in der Fig. 16 dargestellte Stromquelle ist aus einem
zwischen den Versorgungsspannungspotentialen VDD und VSS
eingeschalteten P-Kanal-MOS-Transistor 40 aufgebaut. An das Gate
des Transistors 40 wird eine Spannung VB gelegt.
-
Die in der Fig. 17 dargestellte Stromquelle ist aus einem
zwischen den Potentialen VDD und VSS eingeschalteten N-Kanal-
MOS-Transistor 50 aufgebaut. An das Gate des Transistors 50
wird eine Spannung VB gelegt.
-
Es sei nunmehr angenommen, daß man mit der invertierenden
Verstärkerschaltung des Sourcefolgetyps 22 gemäß Fig. 12
einen Spannungsverstärkungsfaktor Ko und eine
Ausgangsimpedanz Zout erhält. Hinsichtlich der Verstärkerschaltung der
Fig. 12 ergeben sich die folgenden Ausdrücke:
-
ΔVinN bezeichnet eines Mikroänderung im Betrag derjenigen
Spannung, die an das Gate des N-Kanal-MOS-Transistors 44
gelegt wird. ΔVoutN bezeichnet eine Mikroänderung im Betrag
von Vout des Transistors 44. Aus den obigen Gleichungen
folgt, daß ein Spannungsverstärkungsfaktor Ki der den
Transistor 34 enthaltenden Eingangsschaltung und ein
Spannungsverstärkungsfaktor K2 der den Transistor 44 enthaltenden
Ausgangsschaltung wie folgt ausgedrückt werden können:
-
Wie aus diesen Gleichungen ersichtlich ist, wird der
Spannungsverstärkungsfaktor Ko der Sourcefolgeschaltung gemäß
Fig. 12 nahezu 1.
-
Die Ausgansimpedanz Zout ergibt sich zu
-
Zout = rdsN = 1/gmN
-
IN ist ein durch den N-Kanal-MOS-Transistor 44 fließender
Strom. W und L bezeichnen die Kanalbreite und die Kanallänge
des Transistors 44. Tox gibt die Dicke des Gateisolierfilms
des Transistors 44 an. εox bezeichnet die
Dielektrizitätskonstante des Gateisolierfilms des Transistors 44. u
bezeichnet die Mobilität der Elektronen im Gateisolierfilm des
Transistors 44.
-
Es sei nunmehr angenommen, daß man mit der
Verstärkerschaltung gemäß Fig. 14 den Spannungsverstärkungsfaktor Ko und die
Ausgangsimpedanz Zout erhält. Zunächst wird eine
Mikroänderung Δ&sub1;
im Betrag des durch den Transistor 47 fließenden
Stroms wie folgt angegeben:
-
Δi = gmN2·ΔVin or Δi = gmP2·δVout
-
wobei gmN2 eine Gegeninduktivität des Transistors 47, gmP2
eine Gegeninduktivität des Transistors 37, ΔVout2 eine
Mikroänderung im Betrag der Ausgangsspannung des aus den
Transistoren 37 und 47 aufgebauten Verstärkers und ΔVin2
eine Mikroänderung im Betrag der Gateeingangsspannung des
Transistors 47 bezeichnet. Aus den obigen Gleichungen ergeben
sich ein Spannungsverstärkungsfaktor K&sub2; und eine
Ausgangsimpedanz Zout des aus den Transistoren 37 und 47 aufgebauten
ausgangsseitigen Verstärkers wie folgt:
-
In ähnlicher Weise ergibt sich der
Spannungsverstärkungsfaktor Ki des aus den Transistoren 36 und 46 aufgebauten
eingangsseitigen Verstärkers zu:
-
K&sub1; = qmP1/gmN1
-
wobei gmP1 eine Gegeninduktivität des Transistors 36 und gmN1
eine Gegeninduktivität des Transistors 46 bezeichnen.
-
Indem man gmP1 = gmN1 und gmP2 = gmN2 setzt, wird ein
Spannungsverstärkungsfaktor A des Verstärkers der Fig. 14 zu
K&sub0; = 1.
-
Bei den nichtinvertierenden Verstärkerschaltungen der vor
angegangenen Beispiele wird der Spannungsverstärkungsfaktor 1,
und die Ausgangsimpedanz wird durch den Transistor 44 oder 47
bestimmt. Folglich haben die beispielhaften
nichtinvertierenden Verstärkerschaltungen durch Verbreiterung der
Kanalbreiten W des Transistors 44 oder 47 und durch Verkürzung von
deren Kanallängen L jeweils eine niedrige Ausgangsimpedanz.
-
Wird also die in jeder der Fig. 7 bis 11 dargestellte
Schaltung als invertierender Verstärker 21 mit grobem
Spannungsverstärkungsfaktor und die in jeder der Fig 12 bis 15
dargestellte Schaltung als nichtinvertierender Verstärker 22 mit
niedriger Ausgangsimpedanz verwendet, so werden der
Spannungsverstärkungsfaktor des Verstärkers 6 der
Spannungsvergleichsschaltung gemäß Fig. 6 durch den
Spannungsverstärkungsfaktor des invertierenden Verstärkers 21 mit großem
Spannungsverstärkungsfaktor und die Ausgangsimpedenz durch
die Ausgangsimpedanz des nichtinvertierenden Verstärkers 22
mit niedriger Ausgangsimpedanz bestimmt. Somit wird ein
Verstärker 6 mit grobem Ausgangsverstärkungsfaktor und niedriger
Ausgangsimpedanz bereitgestellt.
-
In der Komparatorschaltung gemäß Fig. 18 ist der Verstärker 6
aus dem invertierenden Verstärker 21 der Fig. 7 und dem
nichtinvertierenden Verstärker 22 der Fig. 12 aufgebaut.
-
Die Gates der Transistoren 31 und 41 des invertierenden
Verstärkers 21 sind miteinander verbunden. Der gemeinsame
Gateknoten der Transistoren 31 und 41 bildet einen
Eingangsanschluß des Verstärkers 6 und ist mit dem Ausgangsanschluß
eines Kondensators c gekoppelt. Die Transistoren 31 und 41
sind zwischen dem hohen Versorgungsspannungspotential VDD und
dem niedrigen Versorgungsspannungspotential VSS in Reihe
geschaltet. Der gemeinsame Knoten der Drain-Source-Pfade der
Transistoren 31 und 41 ist mit dem Gate des Transistors 34
des nichtinvertierenden Verstärkers 22 gekoppelt. Ein
Anschluß des Drain-Source-Pfades des Transistors 34 ist über
die Stromquelle 53 mit dem hohen
Versorgungsspannungspotential VDD und der andere Anschluß mit dem
Versorgungsspannungspotential VSS verbunden. Der Knoten der Stromquelle 53
und des Transistors 34 ist mit dem Gate des Transistors 44
verbunden. Ein Anschluß des Drain-Source-Pfades des
Transistors 44 ist über die Stromquelle 54 mit dem hohen
Versorgungsspannungspotential VDD, und der andere Anschluß ist- über
die Stromquelle 54 mit dem Versorgungsspannungspotential VSS
verbunden. Der Knoten des Transistors 44 und der Stromquelle
54 des nichtinvertierenden Verstärkers 22 ist mit dem
Ausgangsanschluß der Gesamtschaltung gemäß Fig. 18 gekoppelt.
-
In der Komparatorschaltung gemäß Fig. 18 ist der Verstärker 6
aus dem invertierenden Verstärker 21 mit grobem
Verstärkungsfaktor und dem nichtinvertierenden Verstärker 22 mit
niedriger Ausgangsimpedanz aufgebaut. Die Komparatorschaltung hat
deshalb eine hohe Eingangsempfindlichkeit. Außerdem kann die
Komparatorschaltung mit hoher Geschwindigkeit arbeiten.
-
In der Komparatorschaltung gemäß Fig. 19 ist der Verstärker 6
aus dem invertierenden Verstärker 21 der Fig. 7 und dem
nichtinvertierenden Verstärker 22 der Fig. 13 aufgebaut.
-
Der gemeinsame Gateknoten der Transistoren 31 und 41 des
invertierenden Verstärkers 21 ist mit dem Ausgangsanschluß
des Kondensators c gekoppelt. Der gemeinsame Knoten der
Drain-Source-Pfade der Transistoren 31 und 41 ist mit dem
Gate des Transistors 45 des nichtinvertierenden Verstärkers
22 gekoppelt. Der Knoten der Stromquelle 56 und des
Transistors 35 des nichtinvertierenden Verstärkers 22 ist mit dem
Ausgangsanschluß der Gesamtschaltung gemäß Fig. 19 gekoppelt.
-
In der Komparatorschaltung gemäß Fig. 20 ist der Verstärker 6
aus dem invertierenden Verstärker 21 gemäß Fig. 7 und dem
nichtinvertierenden Verstärker 22 gemäß Fig. 14 aufgebaut.
-
Der gemeinsame Gateknoten der Transistoren 31 und 41 des
invertierenden Verstärkers 21 ist mit dem Ausgangsanschluß
des Kondensators c gekoppelt. Der gemeinsame Knoten der
Drain-Source-Pfade der Transistoren 31 und 41 ist mit dem
Gate des Transistors 36 des nichtinvertierenden Verstärkers
22 gekoppelt. Der Knoten der Transistoren 37 und 47 des
nichtinvertierenden Verstärkers 22 ist mit dem
Ausgangsanschluß der Gesamtschaltung gemäß Fig. 20 gekoppelt.
-
In der Komparatorschaltung gemäß Fig. 21 ist der Verstärker 6
aus dem invertierenden Verstärker 21 gemäß Fig. 7 und dem
nichtinvertierenden Verstärker 22 gemäß Fig. 15 aufgebaut.
-
Der gemeinsame Gateknoten der Transistoren 31 und 41 des
invertierenden Verstärkers 21 ist mit dem Ausgangsanschluß
des Kondensators c gekoppelt. Der gemeinsame Knoten der
Drain-Source-Pfade der Transistoren 31 und 41 ist mit dem
Gate des Transistors 38 des nichtinvertierenden Verstärkers
22 gekoppelt. Der Knoten der Transistoren 39 und 49 des
nichtinvertierenden Verstärkers 22 ist mit dem
Ausgangsanschluß der Gesamtschaltung gemäß Fig. 21 gekoppelt.
-
In der Komparatorschaltung gemäß Fig. 19, 20 oder 21 ist der
Verstärker 6 aus dem invertierenden Verstärker 21 mit grobem
Verstärkungsfaktor und dem nichtinvertierenden Verstärker 22
mit niedriger Ausgangsimpedanz aufgebaut. Die
Komparatorschaltung hat deshalb eine hohe Eingangsempfindlichkeit.
Außerdem kann die Komparatorschaltung mit hoher
Geschwindigkeit arbeiten.
-
Wie oben beschrieben worden ist, kann gemäß der vorliegenden
Erfindung der Spannungsverstärkungsfaktor des Verstärkers
vergrößert und die Ausgangsimpedanz verringert werden.
Deshalb kann im Gegensatz zur herkömmlichen Schaltung eine
schnelle Spannungsvergleichsschaltung mit hoher
Eingangsempfindlichkeit bereitgestellt werden.