[go: up one dir, main page]

CN208062051U - 阵列基板及显示装置 - Google Patents

阵列基板及显示装置 Download PDF

Info

Publication number
CN208062051U
CN208062051U CN201820659349.XU CN201820659349U CN208062051U CN 208062051 U CN208062051 U CN 208062051U CN 201820659349 U CN201820659349 U CN 201820659349U CN 208062051 U CN208062051 U CN 208062051U
Authority
CN
China
Prior art keywords
thin film
film transistor
data line
line
control gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820659349.XU
Other languages
English (en)
Inventor
龙春平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201820659349.XU priority Critical patent/CN208062051U/zh
Application granted granted Critical
Publication of CN208062051U publication Critical patent/CN208062051U/zh
Priority to JP2019556814A priority patent/JP7358240B2/ja
Priority to EP19796781.3A priority patent/EP3790051A4/en
Priority to PCT/CN2019/074093 priority patent/WO2019210724A1/zh
Priority to US16/607,575 priority patent/US11282863B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • General Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

本实用新型提供一种阵列基板，其解复用器结构包括平行的第一控制栅线至第三控制栅线，以及第一薄膜晶体管至第六薄膜晶体管，其中，第一薄膜晶体管至第三薄膜晶体管均位于邻近第一控制栅线的一侧；四薄膜晶体管至第六薄膜晶体管均位于邻近第三控制栅线的一侧；第一薄膜晶体管至第六薄膜晶体管的六个漏极分别与依次排列的六条数据线连接。本实用新型提供的阵列基板，其可以节省解复用器与数据线及其引线在面板上的布线空间，从而有利于在中小尺寸面板上完成布线。

Description

阵列基板及显示装置
技术领域
本实用新型涉及显示技术领域，具体地，涉及一种阵列基板及显示装置。
背景技术
显示装置已被广泛地应用于手机、笔记本电脑、个人电脑及个人数字助理等的消费电子产品的显示屏幕。由于窄边框的限制，在高分辨率的中小尺寸面板上完成数据线及其引线的布线，是一项较大的挑战。
解复用器(demultiplexer，简称DEMUX)，用于把一个信号通道分解为多个信号通道，在中小尺寸面板中被广泛应用。但是，如何节省解复用器与数据线及其引线在面板上的布线空间是目前亟待解决的问题。
实用新型内容
本实用新型旨在至少解决现有技术中存在的技术问题之一，提出了一种阵列基板及显示装置，其可以节省解复用器与数据线及其引线在面板上的布线空间，从而有利于在中小尺寸面板上完成布线。
为实现本实用新型的目的而提供一种阵列基板，包括多条数据线引线、多条数据线及解复用器结构，所述解复用器结构包括平行的第一控制栅线至第三控制栅线，以及第一薄膜晶体管至第六薄膜晶体管，其中，
所述第一薄膜晶体管至第三薄膜晶体管均位于邻近所述第一控制栅线的一侧；所述第四薄膜晶体管至第六薄膜晶体管均位于邻近所述第三控制栅线的一侧；
所述第一薄膜晶体管至第三薄膜晶体管的三个源极均与任意相邻的两条所述数据线引线中的第一数据线引线连接；
所述第四薄膜晶体管至第六薄膜晶体管的三个源极均与两条所述数据线引线中的第二数据线引线连接；
所述第一薄膜晶体管至第六薄膜晶体管的六个漏极分别与依次排列的六条所述数据线连接。
可选的，所述第一薄膜晶体管至第三薄膜晶体管的三个栅极分别与所述第一控制栅线、第三控制栅线和第二控制栅线连接；所述第四薄膜晶体管至第六薄膜晶体管的三个栅极分别与所述第二控制栅线、第一控制栅线和第三控制栅线连接。
可选的，所述第一薄膜晶体管至第三薄膜晶体管的三个漏极分别与依次排列的六条所述数据线中的第一数据线、第三数据线和第五数据线连接；所述第四薄膜晶体管至第六薄膜晶体管的三个漏极分别与依次排列的六条所述数据线中的第二数据线、第四数据线和第六数据线连接。
可选的，与所述阵列基板对盒的彩膜基板包括多个像素单元，每个像素单元包括红色子像素、绿色子像素和蓝色子像素，其中，所述第一数据线和所述第四数据线分别对应相邻两个所述像素单元中的红色子像素；所述第二数据线和所述第五数据线分别对应相邻两个所述像素单元中的绿色子像素；所述第三数据线和所述第六数据线分别对应相邻两个所述像素单元中的蓝色子像素。
可选的，所述第一数据线引线和所述第二数据线引线均位于邻近所述第一控制栅线的一侧；所述第一数据线至第六数据线均位于邻近所述第三控制栅线的一侧。
可选的，所述第一薄膜晶体管至第六薄膜晶体管的六个栅极与所述第一控制栅线至第三控制栅线异层设置，且与位于显示区的薄膜晶体管的源极和漏极同层设置；所述第一薄膜晶体管至第六薄膜晶体管的六个源极和六个漏极、六条所述数据线以及两条所述数据线引线与所述第一控制栅线至第三控制栅线同层设置；所述第一控制栅线至第三控制栅线与位于显示区的薄膜晶体管的源极和漏极同层设置。
可选的，所述第一薄膜晶体管至第六薄膜晶体管的六个栅极与所述第一控制栅线至第三控制栅线同层设置，且所述第一薄膜晶体管至第六薄膜晶体管的六个源极和六个漏极、六条所述数据线以及两条所述数据线引线均与所述第一控制栅线至第三控制栅线异层设置。
可选的，所述解复用器结构还包括第一栅极连接部至第六栅极连接部、引线连接部和三条数据线连接部，其中，
所述第一薄膜晶体管至所述第三薄膜晶体管的栅极分别通过所述第一栅极连接部至所述第三栅极连接部与所述第一控制栅线、第三控制栅线和第二控制栅线连接；所述第四薄膜晶体管至所述第六薄膜晶体管的栅极分别通过所述第四栅极连接部至所述第六栅极连接部与所述第二控制栅线、第一控制栅线和第三控制栅线连接；
所述引线连接部用于将所述第二数据线引线与所述第四薄膜晶体管至第六薄膜晶体管的源极连接；
三条所述数据线连接部用于将所述第一数据线、第三数据线和第五数据线分别与所述第一薄膜晶体管至所述第三薄膜晶体管的漏极连接。
可选的，所述第一薄膜晶体管至第三薄膜晶体管的沟道宽长比大于10；所述四薄膜晶体管至第六薄膜晶体管的沟道宽长比大于10。
可选的，所述第一薄膜晶体管和第二薄膜晶体管共用一个源极，所述源极通过至少一个过孔与第一有源层电连接；
所述第四薄膜晶体管和第五薄膜晶体管共用一个源极，所述源极通过至少一个过孔与第二有源层电连接。
可选的，还包括衬底基板、第一绝缘层和第二绝缘层，其中，
所述第一薄膜晶体管至第六薄膜晶体管的有源层均设置在所述衬底基板上；
所述第一绝缘层设置在所述衬底基板上，且覆盖所述第一薄膜晶体管至第六薄膜晶体管的有源层；
所述第一薄膜晶体管至第六薄膜晶体管的栅极均设置在所述第一绝缘层上；
所述第二绝缘层设置在所述第一绝缘层上，且覆盖所述第一薄膜晶体管至第六薄膜晶体管的栅极；
所述第一薄膜晶体管至第六薄膜晶体管的源极和漏极、所述第一控制栅线至第三控制栅线、所述数据线引线和所述数据线均设置在所述第二绝缘层上。
可选的，还包括衬底基板、第一绝缘层和第二绝缘层，其中，
所述第一薄膜晶体管至第六薄膜晶体管的栅极均设置在所述衬底基板上；
所述第一绝缘层设置在所述衬底基板上，且覆盖所述第一薄膜晶体管至第六薄膜晶体管的栅极；
所述第一薄膜晶体管至第六薄膜晶体管的源极和漏极、所述第一控制栅线至第三控制栅线、所述数据线引线和所述数据线均设置在所述第一绝缘层上；
所述第二绝缘层设置在所述第一绝缘层上，且覆盖所述第一薄膜晶体管至第六薄膜晶体管的源极和漏极、所述第一控制栅线至第三控制栅线、所述数据线引线和所述数据线；
所述第一薄膜晶体管至第六薄膜晶体管的有源层均设置在所述第二绝缘层上。
作为另一个技术方案，本实用新型还提供一种显示装置，其包括本实用新型提供的上述阵列基板。
本实用新型具有以下有益效果：
本实用新型提供的阵列基板及显示装置的技术方案中，通过使解复用器结构的第一薄膜晶体管至第三薄膜晶体管均位于邻近第一控制栅线的一侧；四薄膜晶体管至第六薄膜晶体管均位于邻近第三控制栅线的一侧，可以节省解复用器结构与数据线及其引线在面板上的布线空间，从而有利于在中小尺寸面板上完成布线。
附图说明
图1为本实用新型实施例提供的阵列基板的俯视图；
图2为图1中沿A-A线的剖视图；
图3为图1中沿B-B线的剖视图。
具体实施方式
为使本领域的技术人员更好地理解本实用新型的技术方案，下面结合附图来对本实用新型提供的阵列基板及显示装置进行详细描述。
请参阅图1至图3，本实用新型第一实施例提供的阵列基板，其包括多条数据线引线、多条数据线及解复用器结构。图1中仅示出了从左至右依次排列的任意两条数据线引线(201，202)，以及从左至右依次排列的任意六条数据线(101～106)。
解复用器结构包括平行的第一控制栅线至第三控制栅线(301～303)，以及第一薄膜晶体管至第六薄膜晶体管，其中，第一薄膜晶体管至第三薄膜晶体管均位于邻近第一控制栅线301的一侧；第四薄膜晶体管至第六薄膜晶体管均位于邻近第三控制栅线303的一侧。这样，可以节省解复用器结构与数据线及其引线在面板上的布线空间，从而有利于在中小尺寸面板上完成布线。
下面对薄膜晶体管、数据线及其引线和控制栅线的连接方式进行详细描述。具体地，第一薄膜晶体管至第三薄膜晶体管的三个源极(13，13，33)均与第一数据线201引线连接。第四薄膜晶体管至第六薄膜晶体管的三个源极(43，43，63)均与第二数据线引线202连接。第一薄膜晶体管至第六薄膜晶体管的六个漏极(12，22，32，42，52，62)分别与六条数据线(101～106)连接。
在本实施例中，第一薄膜晶体管至第三薄膜晶体管的三个栅极(11，21，31)分别与第一控制栅线301、第三控制栅线303和第二控制栅线302连接。第四薄膜晶体管至第六薄膜晶体管的三个栅极(41，51，61)分别与第二控制栅线302、第一控制栅线301和第三控制栅线303连接。
在本实施例中，第一薄膜晶体管至第三薄膜晶体管的三个漏极(12，22，32)分别与第一数据线101、第三数据线103和第五数据线105连接；第四薄膜晶体管至第六薄膜晶体管的三个漏极(42，52，62)分别与第二数据线102、第四数据线104和第六数据线106连接。
这样，可以使相邻的两个晶体管连接到不同的数据线引线，从而在减少驱动IC引脚、不增加周边电路面积和降低电路功耗的前提下，可以实现阵列基板的点反转和列反转模式，有利于提高显示画面品质。
进一步的，与阵列基板对盒的彩膜基板包括多个像素单元，每个像素单元包括红色子像素、绿色子像素和蓝色子像素，其中，第一数据线101和第四数据线104分别对应相邻两个像素单元中的红色子像素；第二数据线102和第五数据线105分别对应相邻两个像素单元中的绿色子像素；第三数据线103和第六数据线106分别对应相邻两个像素单元中的蓝色子像素。
这样，可以使每条数据线引线对应同一个像素单元中的红色子像素、绿色子像素和蓝色子像素的三条数据线，同时，通过各个薄膜晶体管的漏极交叉排列，可以使绿色子像素的数据线对应交叉的数据引线。
在本实施例中，第一数据线引线201和第二数据线引线202均位于邻近第一控制栅线301的一侧；第一数据线至第六数据线(101～106)均位于邻近第三控制栅线303的一侧，也就是说，数据线引线与数据线分别位于控制栅线的两侧，这更有利于节省布线空间。
在本实施例中，第一薄膜晶体管至第六薄膜晶体管的六个栅极(11，21，31，41，51，61)与第一控制栅线至第三控制栅线(301～303)异层设置，且与位于显示区的薄膜晶体管的源极和漏极(图中未示出)同层设置；第一薄膜晶体管至第六薄膜晶体管的六个源极和六个漏极、六条数据线(101～106)以及两条数据线引线(201，202)与第一控制栅线至第三控制栅线(301～303)同层设置；第一控制栅线至第三控制栅线(301～303)与位于显示区的薄膜晶体管的源极和漏极(图中未示出)同层设置。
在本实施例中，解复用器结构还包括第一栅极连接部至第六栅极连接部(801～806)、引线连接部和三条数据线连接部，其中，第一薄膜晶体管至第三薄膜晶体管的栅极(11，21，31)分别通过第一栅极连接部至第三栅极连接部(801～803)与第一控制栅线301、第三控制栅线303和第二控制栅线302连接。第四薄膜晶体管至第六薄膜晶体管的栅极(41，51，61)分别通过第四栅极连接部至第六栅极连接部(804～806)与第二控制栅线302、第一控制栅线301和第三控制栅线303连接。
具体来说，第一薄膜晶体管的栅极11通过第一栅极连接部801与第一控制栅线301连接，第一栅极连接部801通过过孔与第一控制栅线301连接。第二薄膜晶体管的栅极21通过第二栅极连接部802与第三控制栅线303连接，第二栅极连接部802通过过孔与第三控制栅线303连接。第三薄膜晶体管的栅极31通过第三栅极连接部803与第二控制栅线302连接，第三栅极连接部803通过过孔与第二控制栅线302连接。第四薄膜晶体管的栅极41通过第四栅极连接部804与第二控制栅线302连接，第四栅极连接部804通过过孔与第二控制栅线302连接。第五薄膜晶体管的栅极51通过第五栅极连接部805与第一控制栅线301连接，第五栅极连接部805通过过孔与第一控制栅线301连接。第六薄膜晶体管的栅极61通过第六栅极连接部806与第三控制栅线303连接，第六栅极连接部806通过过孔与第三控制栅线303连接。
引线连接部用于将第二数据线引线202与第四薄膜晶体管至第六薄膜晶体管的源极(43，63)连接。具体地，在本实施例中，引线连接部包括第一引线连接部401和第二引线连接部402，其中，第一引线连接部401与第一控制栅线至第三控制栅线(301～303)异层设置，且第一引线连接部401分别与第二数据线引线202和第二引线连接部402连接；该第二引线连接部402与第四薄膜晶体管至第六薄膜晶体管的源极(43，63)连接。由此，可以实现数据线引线与薄膜晶体管的源极的连接。
三条数据线连接部用于将第一数据线101、第三数据线103和第五数据线105分别与第一薄膜晶体管至所述第三薄膜晶体管的漏极(12，22，32)连接。具体地，在本实施例中，三条数据线连接部分别为第一数据线连接部501、第三数据线连接部和第五数据线连接部701，其中，第一数据线连接部501分别与第一数据线101和第一薄膜晶体管的漏极12连接，且第一数据线连接部501均与第一控制栅线至第三控制栅线异层设置。第三数据线连接部包括第一分部601a、第二分部601b和第三分部601c，其中，第一分部601a与第三数据线103异层设置，且横跨第四数据线104，并且第一分部601a分别与第三数据线103和第二分部601b连接。第三分部601c均与第一控制栅线至第三控制栅线(301～303)异层设置，且分别与第二分部601b和第二薄膜晶体管的漏极22连接。第五数据线连接部701分别与第五数据线105和第三薄膜晶体管的漏极32连接，且第五数据线连接部701均与第一控制栅线至第三控制栅线(301～303)异层设置。由此，可以实现数据线与薄膜晶体管的漏极的连接。
如图2和图3所示，第一引线连接部401通过过孔79与第二数据线引线202连接，且第一引线连接部401通过过孔(图中未示出)和第二引线连接部402连接。第一数据线连接部501通过过孔71与第一薄膜晶体管的漏极12连接，且第一数据线连接部501通过过孔81与第一数据线101连接；第一薄膜晶体管的漏极12通过过孔72与第一有源层14连接；第一薄膜晶体管的源极13通过过孔73与第一有源层14连接。第一分部601a通过过孔(图中未示出)与第三数据线103连接，且第一分部601a通过过孔(图中未示出)与第二分部601b连接。第三分部601c通过过孔85与第二分部601b连接，且第三分部601c通过过孔75与第二薄膜晶体管的漏极22连接；第二薄膜晶体管的漏极22通过过孔74与第一有源层14连接。第五数据线连接部701通过过孔86与第五数据线105连接，且第五数据线连接部701通过过孔76和第三薄膜晶体管的漏极32连接；第三薄膜晶体管的漏极32通过过孔77与第二有源层34连接；第三薄膜晶体管的源极33通过过孔78与第二有源层34连接。
第四薄膜晶体管的漏极42通过过孔82与第三有源层44连接；第四薄膜晶体管的源极43通过过孔83与第三有源层44连接；第五薄膜晶体管的漏极52通过过孔84与第三有源层44连接。第六薄膜晶体管的漏极62通过过孔87与第四有源层64连接；第六薄膜晶体管的源极63通过过孔88与第四有源层64连接。
第一薄膜晶体管至第六薄膜晶体管的六个栅极(11，21，31，41，51，61)均与第一控制栅线至第三控制栅线(301～303)异层设置。而且，解复用器结构还包括第一栅极连接部至第六栅极连接部(801～806)，且均与所述第一薄膜晶体管至第六薄膜晶体管的六个栅极(11，21，31，41，51，61)同层设置。
可选的，第一薄膜晶体管至第三薄膜晶体管的沟道宽长比大于10；四薄膜晶体管至第六薄膜晶体管的沟道宽长比大于10。通过试验发现，通过使测试晶体管的沟道宽长比大于10，可以增大充电电流，从而提高效率。这里，沟道宽长比是指沟道的宽度与长度的比值，其中，沟道的宽度为薄膜晶体管的有源层在漏极或源极的延伸方向上的尺寸；沟道的长度为薄膜晶体管的源极与漏极的间隔尺寸。并且，第一薄膜晶体管至第三薄膜晶体管的沟道宽长比是指第一薄膜晶体管至第三薄膜晶体管的沟道宽长比之和。
在实际应用中，薄膜晶体管的有源层可以采用诸如非晶硅、低温多晶硅、氧化物半导体等的材料制作。
可选的，第一薄膜晶体管和第二薄膜晶体管共用一个源极13，该源极13通过至少一个过孔73与第一有源层14电连接；第四薄膜晶体管和第五薄膜晶体管共用一个源极43，该源极43通过至少一个过孔83与第二有源层44电连接。这样，可以增大薄膜晶体管的沟道宽长比。
在本实施例中，阵列基板还包括衬底基板1、缓冲层2、第一绝缘层3和第二绝缘层4，其中，第一薄膜晶体管至第六薄膜晶体管的有源层(14，34，44，64)均设置在缓冲层2上。第一绝缘层3设置在缓冲层2上，且覆盖第一薄膜晶体管至第六薄膜晶体管的有源层(14，34，44，64)。第一薄膜晶体管至第六薄膜晶体管的栅极(11，21，31，41，51，61)均设置在第一绝缘层3上。第二绝缘层4设置在第一绝缘层3上，且覆盖第一薄膜晶体管至第六薄膜晶体管的栅极(11，21，31，41，51，61)。第一薄膜晶体管至第六薄膜晶体管的源极和漏极、第一控制栅线至第三控制栅线、数据线引线和数据线均设置在第二绝缘层4上。
需要说明的是，在本实施例中，阵列基板采用的是顶栅结构，但是本实用新型并不局限于此，在实际应用中，也可以采用底栅结构，具体地，第一薄膜晶体管至第六薄膜晶体管的栅极均设置在衬底基板上；第一绝缘层设置在衬底基板上，且覆盖第一薄膜晶体管至第六薄膜晶体管的栅极；第一薄膜晶体管至第六薄膜晶体管的有源层均设置在第一绝缘层上；第二绝缘层设置在第一绝缘层上，且覆盖第一薄膜晶体管至第六薄膜晶体管的有源层；第一薄膜晶体管至第六薄膜晶体管的源极和漏极、第一控制栅线至第三控制栅线、数据线引线和数据线均设置在第二绝缘层上。
本实用新型第二实施例提供的阵列基板，其与上述第一实施例相比，其区别仅在于：第一薄膜晶体管至第六薄膜晶体管的六个栅极与第一控制栅线至第三控制栅线同层设置，且第一薄膜晶体管至第六薄膜晶体管的六个源极和六个漏极、六条数据线以及两条数据线引线均与第一控制栅线至第三控制栅线异层设置。
与上述第一实施例相类似的，解复用器结构还包括第一栅极连接部至第六栅极连接部、引线连接部和三条数据线连接部，这些部件的结构和功能与上述第一实施例相类似，由于在上述第一实施例中已有了详细描述，在此不再赘述。
综上所述，本实用新型提供的阵列基板，通过使解复用器结构的第一薄膜晶体管至第三薄膜晶体管均位于邻近第一控制栅线的一侧；四薄膜晶体管至第六薄膜晶体管均位于邻近第三控制栅线的一侧，可以节省解复用器结构与数据线及其引线在面板上的布线空间，从而有利于在中小尺寸面板上完成布线。
作为另一个技术方案，本实用新型还提供一种显示装置，其包括本实用新型提供的上述阵列基板。
本实用新型提供的显示装置，其通过采用本实用新型提供的上述阵列基板，可以节省解复用器结构与数据线及其引线在面板上的布线空间，从而有利于在中小尺寸面板上完成布线。
可以理解的是，以上实施方式仅仅是为了说明本实用新型的原理而采用的示例性实施方式，然而本实用新型并不局限于此。对于本领域内的普通技术人员而言，在不脱离本实用新型的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本实用新型的保护范围。

Claims (13)

1.一种阵列基板，包括多条数据线引线、多条数据线及解复用器结构，其特征在于，所述解复用器结构包括平行的第一控制栅线至第三控制栅线，以及第一薄膜晶体管至第六薄膜晶体管，其中，
所述第一薄膜晶体管至第三薄膜晶体管均位于邻近所述第一控制栅线的一侧；所述第四薄膜晶体管至第六薄膜晶体管均位于邻近所述第三控制栅线的一侧；
所述第一薄膜晶体管至第三薄膜晶体管的三个源极均与任意相邻的两条所述数据线引线中的第一数据线引线连接；
所述第四薄膜晶体管至第六薄膜晶体管的三个源极均与两条所述数据线引线中的第二数据线引线连接；
所述第一薄膜晶体管至第六薄膜晶体管的六个漏极分别与依次排列的六条所述数据线连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管至第三薄膜晶体管的三个栅极分别与所述第一控制栅线、第三控制栅线和第二控制栅线连接；所述第四薄膜晶体管至第六薄膜晶体管的三个栅极分别与所述第二控制栅线、第一控制栅线和第三控制栅线连接。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管至第三薄膜晶体管的三个漏极分别与依次排列的六条所述数据线中的第一数据线、第三数据线和第五数据线连接；所述第四薄膜晶体管至第六薄膜晶体管的三个漏极分别与依次排列的六条所述数据线中的第二数据线、第四数据线和第六数据线连接。
4.根据权利要求3所述的阵列基板，其特征在于，与所述阵列基板对盒的彩膜基板包括多个像素单元，每个像素单元包括红色子像素、绿色子像素和蓝色子像素，其中，所述第一数据线和所述第四数据线分别对应相邻两个所述像素单元中的红色子像素；所述第二数据线和所述第五数据线分别对应相邻两个所述像素单元中的绿色子像素；所述第三数据线和所述第六数据线分别对应相邻两个所述像素单元中的蓝色子像素。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一数据线引线和所述第二数据线引线均位于邻近所述第一控制栅线的一侧；所述第一数据线至第六数据线均位于邻近所述第三控制栅线的一侧。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管至第六薄膜晶体管的六个栅极与所述第一控制栅线至第三控制栅线异层设置，且与位于显示区的薄膜晶体管的源极和漏极同层设置；所述第一薄膜晶体管至第六薄膜晶体管的六个源极和六个漏极、六条所述数据线以及两条所述数据线引线与所述第一控制栅线至第三控制栅线同层设置；所述第一控制栅线至第三控制栅线与位于显示区的薄膜晶体管的源极和漏极同层设置。
7.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管至第六薄膜晶体管的六个栅极与所述第一控制栅线至第三控制栅线同层设置，且所述第一薄膜晶体管至第六薄膜晶体管的六个源极和六个漏极、六条所述数据线以及两条所述数据线引线均与所述第一控制栅线至第三控制栅线异层设置。
8.根据权利要求6或7所述的阵列基板，其特征在于，所述解复用器结构还包括第一栅极连接部至第六栅极连接部、引线连接部和三条数据线连接部，其中，
所述第一薄膜晶体管至所述第三薄膜晶体管的栅极分别通过所述第一栅极连接部至所述第三栅极连接部与所述第一控制栅线、第三控制栅线和第二控制栅线连接；所述第四薄膜晶体管至所述第六薄膜晶体管的栅极分别通过所述第四栅极连接部至所述第六栅极连接部与所述第二控制栅线、第一控制栅线和第三控制栅线连接；
所述引线连接部用于将所述第二数据线引线与所述第四薄膜晶体管至第六薄膜晶体管的源极连接；
三条所述数据线连接部用于将所述第一数据线、第三数据线和第五数据线分别与所述第一薄膜晶体管至所述第三薄膜晶体管的漏极连接。
9.根据权利要求1-7任意一项所述的阵列基板，其特征在于，所述第一薄膜晶体管至第三薄膜晶体管的沟道宽长比大于10；所述四薄膜晶体管至第六薄膜晶体管的沟道宽长比大于10。
10.根据权利要求1-7任意一项所述的阵列基板，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管共用一个源极，所述源极通过至少一个过孔与第一有源层电连接；
所述第四薄膜晶体管和第五薄膜晶体管共用一个源极，所述源极通过至少一个过孔与第二有源层电连接。
11.根据权利要求1所述的阵列基板，其特征在于，还包括衬底基板、第一绝缘层和第二绝缘层，其中，
所述第一薄膜晶体管至第六薄膜晶体管的有源层均设置在所述衬底基板上；
所述第一绝缘层设置在所述衬底基板上，且覆盖所述第一薄膜晶体管至第六薄膜晶体管的有源层；
所述第一薄膜晶体管至第六薄膜晶体管的栅极均设置在所述第一绝缘层上；
所述第二绝缘层设置在所述第一绝缘层上，且覆盖所述第一薄膜晶体管至第六薄膜晶体管的栅极；
所述第一薄膜晶体管至第六薄膜晶体管的源极和漏极、所述第一控制栅线至第三控制栅线、所述数据线引线和所述数据线均设置在所述第二绝缘层上。
12.根据权利要求1所述的阵列基板，其特征在于，还包括衬底基板、第一绝缘层和第二绝缘层，其中，
所述第一薄膜晶体管至第六薄膜晶体管的栅极均设置在所述衬底基板上；
所述第一绝缘层设置在所述衬底基板上，且覆盖所述第一薄膜晶体管至第六薄膜晶体管的栅极；
所述第一薄膜晶体管至第六薄膜晶体管的源极和漏极、所述第一控制栅线至第三控制栅线、所述数据线引线和所述数据线均设置在所述第一绝缘层上；
所述第二绝缘层设置在所述第一绝缘层上，且覆盖所述第一薄膜晶体管至第六薄膜晶体管的源极和漏极、所述第一控制栅线至第三控制栅线、所述数据线引线和所述数据线；
所述第一薄膜晶体管至第六薄膜晶体管的有源层均设置在所述第二绝缘层上。
13.一种显示装置，其特征在于，包括权利要求1-12任意一项所述的阵列基板。
CN201820659349.XU 2018-05-04 2018-05-04 阵列基板及显示装置 Active CN208062051U (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201820659349.XU CN208062051U (zh) 2018-05-04 2018-05-04 阵列基板及显示装置
JP2019556814A JP7358240B2 (ja) 2018-05-04 2019-01-31 デマルチプレクサ、それを備えたアレイ基板、及び表示装置
EP19796781.3A EP3790051A4 (en) 2018-05-04 2019-01-31 DEMULTIPLEXER, ARRAY SUBSTRATE WITH DEMULTIPLEXER AND DISPLAY DEVICE
PCT/CN2019/074093 WO2019210724A1 (zh) 2018-05-04 2019-01-31 解复用器、包括该解复用器的阵列基板及显示装置
US16/607,575 US11282863B2 (en) 2018-05-04 2019-01-31 Demultiplexer and array substrate including the same, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820659349.XU CN208062051U (zh) 2018-05-04 2018-05-04 阵列基板及显示装置

Publications (1)

Publication Number Publication Date
CN208062051U true CN208062051U (zh) 2018-11-06

Family

ID=63984157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820659349.XU Active CN208062051U (zh) 2018-05-04 2018-05-04 阵列基板及显示装置

Country Status (5)

Country Link
US (1) US11282863B2 (zh)
EP (1) EP3790051A4 (zh)
JP (1) JP7358240B2 (zh)
CN (1) CN208062051U (zh)
WO (1) WO2019210724A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019210724A1 (zh) * 2018-05-04 2019-11-07 京东方科技集团股份有限公司 解复用器、包括该解复用器的阵列基板及显示装置
CN111627932A (zh) * 2020-05-29 2020-09-04 福建华佳彩有限公司 一种Demux电路结构及显示面板
WO2020211817A1 (zh) * 2019-04-18 2020-10-22 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
US20220077194A1 (en) * 2020-09-10 2022-03-10 Samsung Display Co., Ltd. Display panel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4694134B2 (ja) 2004-03-09 2011-06-08 株式会社 日立ディスプレイズ 表示装置
KR101547325B1 (ko) * 2008-10-27 2015-08-26 삼성전자주식회사 트랜지스터 및 이를 포함하는 반도체 소자
KR100962921B1 (ko) 2008-11-07 2010-06-10 삼성모바일디스플레이주식회사 유기전계발광표시장치
KR101985247B1 (ko) 2011-12-02 2019-06-04 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
US9685557B2 (en) * 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US9190005B2 (en) 2014-03-05 2015-11-17 Innolux Corporation Display panel
JP2018017789A (ja) * 2016-07-26 2018-02-01 セイコーエプソン株式会社 電気光学装置および電子機器
CN208062051U (zh) * 2018-05-04 2018-11-06 京东方科技集团股份有限公司 阵列基板及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019210724A1 (zh) * 2018-05-04 2019-11-07 京东方科技集团股份有限公司 解复用器、包括该解复用器的阵列基板及显示装置
US11282863B2 (en) 2018-05-04 2022-03-22 Boe Technology Group Co., Ltd. Demultiplexer and array substrate including the same, display device
WO2020211817A1 (zh) * 2019-04-18 2020-10-22 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
US11195484B2 (en) 2019-04-18 2021-12-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display panel including demultiplexer, method of driving the same and display device
CN111627932A (zh) * 2020-05-29 2020-09-04 福建华佳彩有限公司 一种Demux电路结构及显示面板
US20220077194A1 (en) * 2020-09-10 2022-03-10 Samsung Display Co., Ltd. Display panel
US11881488B2 (en) * 2020-09-10 2024-01-23 Samsung Display Co., Ltd. Display panel

Also Published As

Publication number Publication date
WO2019210724A1 (zh) 2019-11-07
EP3790051A1 (en) 2021-03-10
US11282863B2 (en) 2022-03-22
JP2021520055A (ja) 2021-08-12
EP3790051A4 (en) 2022-01-26
US20210408066A1 (en) 2021-12-30
JP7358240B2 (ja) 2023-10-10

Similar Documents

Publication Publication Date Title
CN106950772B (zh) 阵列基板、显示面板和显示装置
CN111624827B (zh) 阵列基板、显示面板和显示装置
CN208062051U (zh) 阵列基板及显示装置
CN101364017B (zh) 薄膜晶体管基板及其制造方法、液晶显示装置及其驱动方法
CN101706637B (zh) 高显示质量的画素电极结构
CN105159001A (zh) 阵列基板及其制造方法、显示面板以及显示装置
CN104880852B (zh) 一种阵列基板及其制备方法、显示面板和显示装置
CN207183274U (zh) 阵列基板、显示面板和显示装置
CN103941503B (zh) 一种tft阵列基板及显示装置
CN107132685A (zh) 一种显示基板、显示面板和显示装置
CN105097825B (zh) 显示装置
CN105278194A (zh) 一种阵列基板及其制备方法、显示装置及其控制方法
CN107632443A (zh) 显示面板及其显示装置
CN106886112A (zh) 阵列基板、显示面板和显示装置
CN108807488A (zh) 显示面板和显示装置
CN103217846A (zh) 阵列基板及显示装置
CN109188805A (zh) 像素阵列结构、显示面板及显示装置
CN106873225A (zh) 阵列基板、显示面板、显示装置和阵列基板驱动方法
CN104730781A (zh) Ads阵列基板及其制作方法、显示装置
CN111627936A (zh) 一种阵列基板及其制备方法和远程触控液晶显示装置
CN208795983U (zh) 显示基板及显示装置
CN101561609A (zh) 主动阵列基板、液晶显示面板及制造主动阵列基板的方法
CN101950755B (zh) 像素结构以及有机发光元件的像素结构
WO2021227122A1 (zh) 阵列基板和显示面板
CN206741462U (zh) 阵列基板、显示面板及显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant