CN1934558A - 信令设备以及用于其的方法 - Google Patents
信令设备以及用于其的方法 Download PDFInfo
- Publication number
- CN1934558A CN1934558A CNA2005800087305A CN200580008730A CN1934558A CN 1934558 A CN1934558 A CN 1934558A CN A2005800087305 A CNA2005800087305 A CN A2005800087305A CN 200580008730 A CN200580008730 A CN 200580008730A CN 1934558 A CN1934558 A CN 1934558A
- Authority
- CN
- China
- Prior art keywords
- pci express
- point devices
- communication link
- tag field
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
- Near-Field Transmission Systems (AREA)
Abstract
一种通信设备被实现为用于标记字段类型的通信信令。依照本发明的示例性实施例,诸如PCI Express类型设备之类的通信设备可配置为使用标记(或类似的)可用字段来经由通信链路通信。依照本发明涉及PCI Express通信的示例性实施例,第一PCI Express端点装置(150)适于使用向PCI Express通信链路(130)所投寄数据的标记字段来把所选择的信息(例如,同步事件信号)传送到第二PCI Express端点装置(152)。标记字段被设置为用于表明同步事件的特性,并且被从第一PCI Express端点装置传递到第二PCI Express端点装置。
Description
发明领域
本发明总体上涉及传递信息并且尤其涉及使用标记(或类似的)字段来传送信息的信息传递。
背景技术
为了各种目的并且利用各种不同类型的装置和系统来进行许多不同类型的电子通信。一种类型的电子通信系统涉及与在两个或多个不同组件之间的BUS类型通信相关联的那些通信。例如,计算机典型情况下包括经由总线与外围装置通信的中央处理器(CPU)。在CPU和通信总线或其它链路上的外围装置之间传递指令及其它信息。
一种类型的通信方法涉及使用PCI(外围组件互连)系统。PCI是在微处理器和附属装置之间的互连系统,在所述附属装置中使扩展槽紧密地相间隔以便高速操作。使用PCI,计算机可以支持新的PCI卡同时继续支持工业标准体系结构(ISA)扩展卡,所述工业标准体系结构是一个更老的标准。PCI被设计成用于独立于微处理器设计并且与微处理器的时钟速度同步。PCI使用(多点连接(multi-drop)总线上的)活动路径来发送地址和数据信号,在一个时钟周期上发送地址并且在下一个时钟周期上发送数据。PCI总线可以用要求彼此快速访问的适配器和/或系统存储器来组装,并且可以由主机处理器以接近于处理器的完全本地总线速度的速度来访问。经由PCI bust的读取和写入传输利用突发数据传输来实现,所述突发数据传输可以采用开始在第一周期发送地址并且随后在确定数目的连续周期上发送数据序列的方式来发送。突发数据的长度在发起者和目标装置之间进行协商并且可以具有任何长度。PCI类型的体系结构广泛地被实现,并且现在安装在大部分台式计算机上。
PCI Express(快速PCI)体系结构呈现出相似于PCI的体系结构,同时又有确定的变化。PCI Express体系结构使用交换机,所述交换机利用用于向输入/输出(I/O)总线提供扇出(fan-out)的交换机来代替PCI体系结构的多点连接总线。开关的扇出能力便于把附加高性能的I/O进行一系列的连接。交换机是可以在组件内实现的逻辑元件,所述组件还包含主机桥接器。PCI交换机在逻辑上例如可以被看作PCI到PCI桥接器的集合,其中一个桥接器是到一组附加PCI到PCI桥接器的上游端的上游桥接器,所述上游桥接器经由其下游端连接到专用本地总线。
在某些情况下,希望把诸如用于表明同步事件的信息发信号通知到可通信地彼此耦合的装置,诸如PCI Express端点装置。典型情况下,此发信号通知涉及使用要求多个分组的中断、销售商唯一消息处理或趋向于减缓通信处理的其它处理。这些中断通常涉及总线上通信的周期性间断,因而中断流送诸如写入数据之类的数据。这些间断趋向于增加同步化事件的通信开销(例如,通过增加等待时间并且占用通信带宽)。
这些及其它限制向利用包括PCI Express通信方法的各种通信方法来实现集成器件提出了挑战。
发明内容
本发明的各个方面涉及用于各种计算电路的通信方法,诸如那些包括通信BUS类型结构(例如PCI类型的结构)的计算电路等。在多个实现方式和应用中举例说明本发明,下面概括了其中的一些。
依照本发明的示例性实施例,把信息包括在向通信链路投寄的数据的标记字段中,所述数据诸如投寄的请求数据。此投寄的数据在耦合到链路的装置之间传送并且例如可以用来发信号通知同步事件。利用此方法,典型情况下与中断及其它类型的同步事件信令相关联的上述限制被减少和/或消除了,同时完全符合任何现场使用相关联的要求,诸如以PCI Express要求所实现的。
依照本发明的另一示例性实施例,通过把所投寄的写入请求数据的标记字段设置为“真”值来向PCI Express装置发信号通知同步事件。例如,可以依照PCI Express通信方法使用标记字段来利用共同的PCI Express链路把与同步事件相关的数据从PCI Express端点装置发送到另一PCI Express端点装置,其中所述装置可通信地耦合到所述PCI Express链路。当利用所投寄的写入请求数据来实现时,所述写入请求数据不要求响应(例如,完成),可以依照PCI Express要求来实现标记字段,以使这种请求的标记字段包括任何值。标记字段中的信息可以跨过集线器和交换机来转送并且相应地与PCIExpress协议要求和检验器相兼容。
本发明的以上概要并不意在描述本发明的每个实施例或每个实现方式。本发明的以上概要并不意在描述本发明的每个图示的实施例或每个实现方式。随后的附图和详细描述尤其例证了这些实施例。
附图说明
结合附图考虑到本发明的各个实施例的以下详细描述可以更完全地理解本发明,其中:
图1是依照本发明的示例性实施例的用于通信的设备,所述通信涉及在与链路可通信地耦合的装置之间发信号通知同步事件;和
图2是依照本发明的另一示例性实施例,用于在PCI Express链路上的端点之间发信号通知同步事件的方法的流程图。
具体实施方式
虽然本发明顺从各种改变和候选形式,然而已经在附图中以举例方式示出了其特定形式并将对其详细描述。然而应当理解,并不意在把本发明限制为所描述的特定实施例。相反地,意在覆盖落入所附权利要求所定义的本发明范围内的所有改变、等效物和候选方式。
本发明被认为适用于涉及电子通信的各种电路和方法,并且尤其适用于那些涉及在耦合到共用链路的端点类型装置之间通信的电路和方法。虽然本发明不必限于这种应用,然而借助论述在这种环境中的例子可以最佳地获得对本发明各个方面的正确评价。
依照本发明的示例性实施例,一种通信设备包括通信链路,所述通信链路具有适于使用通信标记(或类似)字段经由通信链路传送(例如,经由所投寄的写入数据的标记字段)来传递信息的至少两个端点类型装置。通信链路例如可以包括PCI Express总线、交换机和/或其它组件。利用此方法,可以实现标记字段通信,同时利用其它通信(即不必要求或不允许使用所述标记字段的通信)来使所选择信息的传递便于进行。
在一个实现方式中,上述方法利用PCI Express设备来实现。标记字段由请求器功能(Requester function)识别并且由完成器功能(Completer function)返回,并且在某些情况下,其中请求器功能涉及并不要求完成的投寄写入。请求器功能由请求器(用于把序列或逻辑转换引入到PCI Express域中的逻辑装置)来实现,所述请求器实现了请求或分组。完成器功能由完成器(由请求器寻址的逻辑装置)来实现,所述完成器响应于请求来产生完成或分组,并且终止或部分终止序列。在确定的PCI Express应用中,其中完成器对标记字段中的数据并不敏感(即完成器功能并不处理所述标记字段),请求器功能依照任何方式来使用所述标记字段,诸如用于发信号通知同步事件。
对于关于如结合“与PCI Express相适应”的应用所实现的上述功能(及这里的其它功能)的更多信息,可以参考可从Oregon,Portland的PCI-SIG(PCI专用业务组)中获得的“PCI Express BaseSpecification Revision 1.0a”,2003年4月。与此PCI Express基础规范相适应的方法可以被认为是“与PCI Express相适应的”。
现在转向附图,图1依照本发明的另一示例性实施例示出了PCIExpress类型的通信系统100,其被实现用来使用所投寄的写入分组的标记字段来传输同步事件。虽然利用PCI Express类型的方法来示出并进行论述,然而通信系统100可以使用其它通信类型和协议来实现,无论是同于PCI Express还是不同于PCI Express。
通信系统100包括PCI Express交换机110,适于在主机105和包括端点装置150和152的多个端点装置之间传递通信。主机105(例如,CPU、基于网络的芯片组、主机桥接器或另一PCI Express类型的链路)向上游端口120传递数据并从上游端口120接收数据,所述上游端口120耦合到虚拟的(例如用软件实现的)PCI Express总线130。包括下游端口140、142、144和146的多个下游端口也被耦合到虚拟PCI Express总线130,每个下游端口均适于向PCI Express端点装置传递数据并且从PCI Express端点装置接收数据。
每个端点装置150和152被配置用来使用在虚拟总线130上所传递的投寄写入分组的标记字段来传送同步事件信息。例如,当端点装置150经由虚拟总线130以分组形式传送信息时,可以利用与同步事件相关的数据来设置分组部分中的标记字段。然后端点装置152分析所述分组并且使用标记字段中的信息来确定同步事件信息。
在一个实现方式中,端点装置150在投寄写入数据中充当请求器,写入请求被以分组形式投寄到虚拟PCI Express总线130。此写入请求包括在写入请求首部中的“标记内(tag in)”信号(例如,一个或多个比特),向写入请求的接收者警告同步事件情况。数据中的标记当同步事件为“真”时被设置并且当同步事件不为真时被移除(或不设置)。
用于分析所投寄的写入请求的端点装置(例如端点装置152)使用数据中的标记来标识同步事件并且采用适当动作对来自端点装置150的同步事件信号作出响应。这里此端点装置充当不对端点装置150作出响应的完成器装置(即包括标记字段信令的请求并不要求完成)。
在某些实现方式中,所打算的投寄写入数据的接收者不必是所打算的同步事件信号的接收者。在这点上,完成器装置152和/或耦合到下游端口140-146之一的另一端点装置可以处理同步事件数据,同时不同的端点装置处理所投寄写入数据的其它部分。
在另一实现方式中,使用适配器来创建分组以便响应于每个端点装置的请求来在虚拟PCI Express总线130上发送。每个适配器例如可以结合用于产生所投寄写入的PCI Express端点装置或在PCIExpress交换机110处实现。每个适配器具有输入和相应的输出(例如,单个比特或多达大约8个比特宽的扩展比特),用于在标记字段中提供同步事件信号。
在一个实现方式中,适配器与输入和输出信号一起用于如下提供同步事件信号。利用适配器(例如,动态终止逻辑(dynamictermination logic DTL)目标接口)来在输入接口按地址采样输入信号。此输入信号(例如,一个或多个比特)把标记字段的最高有效位驱动到存储器写入命令的首部中。在接口(例如,DTL发起者接口)向对应于输入信号的输出信号(例如,一个或多个比特)提供地址。用于存储器写入的标记字段的最高有效位(字节6的比特7)按照与存储器地址输出计时一致的计时来驱动来自所有存储器写入命令的首部的此输出信号。输出信号对于所有其它周期(即其中并未执行发信号通知同步事件的周期)来说是零并且只有当地址输出有效时才有效。
在某些实现方式中,当连接到非使用者的PCI Express组件和/或系统时禁止同步信令。例如当端点装置150和152具有不同类型时,其中利用非使用者的PCI Express组件和/或系统来实现端点装置152,禁止来自端点装置150的信令。此禁止例如可以使用交换机或门类型方法来实现。另外如上所述,此方法可以利用可兼容的端点装置的制造商结合选择性使用同步事件信令来实现。
上述结合图1的方法以及这里的其它方法可以对于各种应用并且依照各种方式来实现。例如,在另一示例性实施例中,在PCI Express设备中的投寄写入数据的标记字段被实现并定义,以致要求完成的每个未完成事务(要求响应的未投寄操作)具有唯一的标记。这些未完成的事务没有被实现用来在标记字段中传送同步事件数据,并且与PCI Express类型的通信相适应。当利用8比特数据字段实现时,读取操作使用四个最低有效位(LSB)而不是用四个MSB,并且据此利用“0”值来实现。完成逻辑被配置为忽略所投寄写入的标记字段,所述标记字段如上所述在典型情况下被实现用于PCI Express类型的通信。在这点上,标记字段被实现用来利用投寄写入数据(即不要求完成的数据)进行同步事件通信。
标记字段的长度适合于特定的应用,其中使用PCI Express设备并且依照可用的比特来进一步实现。例如,典型情况下在许多PCIExpress实现方式中为标记字段保留5个比特。在其它实现方式中,如在前段中所论述,用8个或更多比特来实现标记字段(例如当启用扩展标记时)。
在另一示例性实施例中,结合标记字段同步方法来使用可从田纳西州的Nashville的Perle系统中获得的JetStream PCI Express核心。当实现JetStream核心时,对于要求完成的周期来说并不使用最高有效位(MSB),并且整个8比特字段被固定到全零以便写入。选择性地,为同步事件信令实现此8比特字段。可以对于不同的销售商PCI Express核心类型,来进一步不同地实现此方法。
在更特定的示例性实施例中,被实现为利用标记字段来进行同步事件信令的端点装置被配置为把事件信令限制为选择的装置类型。例如当同步事件将被发信号通知由满足特定制造商准则的装置收到时,代码或其它识别方法被实现用来确保接收同步事件信号的端点装置满足所述准则(例如,由特定的制造商制造)。在代码或其它识别方法标识已经满足所述准则之后启用同步事件信令。例如当同步事件信令将对于具有共同制造商的两个PCI Express端点装置执行时,在确定另一个PCI Express端点装置具有相同的制造商之后使第一PCI Express端点装置发信号通知。
例如使用适配器把标记内信号(例如单个比特或多个比特)添加到标记字段,所述适配器把所述标记信号置于通信首部中。当‘同步事件’为真时,例如当最后的写入或帧同步脉冲为真时,设置此标记内信号,选择性地基本上与任何地址线相同的方式来实现计时。当已经实现同步事件时,标记外(tag out)信号(例如,单个比特或多个比特)添加到通信的标记字段以便从经由适配器所实现的附加通信中除去同步事件信息。可以依照类似于上述实现标记内信号的方式来实现标记外信号。例如,可以使用适配器来依照类似于从首部提取地址比特的方式来从首部的标记字段中获取比特,因而向新信号提供与地址输出计时相同的时间。
图2依照本发明的另一示例性实施例示出了用于同步事件信令的流程图。在块210,在第一PCI Express端点装置产生写入数据以便投寄到PCI Express通信链路。如果在块220同步事件是活动的,那么在块230设置写入数据的标记字段首部,以表明所述同步事件的活动性质。在块240,利用同步事件信号(例如,用于表示同步事件的数据,诸如“真”比特)来投寄写入数据。如果在块220同步事件不是活动的,那么作为替代在没有同步事件信号的情况下在块225投寄写入数据。
在块250投寄写入数据被访问(例如,在另一PCI Express端点装置接收)。如果在块260投寄写入数据具有同步事件信号,那么在块270它被利用同步事件信号处理。如果在块260投寄写入数据不具有同步事件信号,那么它在块280被处理(不考虑同步)。在某些情况下,例如当特定的同步事件适用于PCI Express端点装置时,在不处理写入数据的情况下处理同步事件信号,其中所述PCI Express端点装置未必是所打算的其它投寄写入数据的接收者。
这里所论述的方法可以利用各种PCI Express类型的设备和方法来实现。在某些实现方式中,此方法与PCI Express类型的协议兼容,为此考虑并不要求完成的请求(投寄的请求),标记字段中的值未被定义并且可以包含任何值(参见上面所引用的PCI Express基础规范修订版1.0a)。此方法进一步与PCI Express协议兼容,所述协议表明对于所投寄的请求,标记字段中的值必须不能影响接收器对所述请求的处理;因而非零的标记比特是合法的。另外,可以实现此方法以致标记字段并不影响接收器对请求的处理。
仅以示例形式提供了如上所述并在附图中示出的各个实施例并且不应当将其解释为限制本发明。根据上述论述和示例,那些本领域技术人员容易地认识到在不严格遵守这里所图示并描述的示例性实施例和应用的情况下可以对本发明进行各种修改和改变。例如,除同步事件类型数据之外的数据可以修正为使用类似方法来传输。另外,一个或多个上述示例性实施例和实现方式可以利用各种PCIExpress装置及其它方法来实现,包括芯片和印刷电路板(PCB)。上述示例性实施例和实现方式还可以与各种电路、装置、系统和方法集成,包括结合存储装置、显示器、互联网和移动通信使用的那些电路、装置、系统和方法。此外,在PCI和PCI Express类型应用范围内所论述的各个实施例可以使用各种装置和通信方法来实现,包括那些不必适用于PCI或PCI Express的装置和通信方法。结合本发明的各个示例性实施例实现了这些方法。这种修改和变化并不脱离在下面权利要求中所阐明的本发明的真正精神和范围。
Claims (20)
1.一种PCI Express设备,包括:PCI Express通信链路(110);PCI Express端点装置(150),与所述PCI Express通信链路可通信地耦合并且适于使用经由所述PCI Express通信链路所传递的投寄数据的标记字段,来把所选择的信息传送到与所述PCI Express通信链路可通信地耦合的另一PCI Express端点装置(152)。
2.如权利要求1所述的设备,其中所述PCI Express通信链路适于使用经由所述PCI Express通信链路所传递的投寄写入数据的标记字段,来把所选择信息传送到与所述PCI Express通信链路可通信地耦合的另一PCI Express端点装置,其中所选择信息包括异步事件信息。
3.如权利要求2所述的设备,其中所述PCI Express端点装置还适于使用投寄写入数据的标记字段来专门地传送所选择的信息。
4.如权利要求2所述的设备,其中所述PCI Express端点装置还适于向经由所述PCI Express通信链路所传递的数据分配唯一的标记,其中所述数据不包括所选择的信息。
5.如权利要求4所述的设备,其中所述PCI Express端点装置还适于向经由所述PCI Express通信链路所传递的数据分配唯一的标记,其中所述数据要求来自另一PCI Express端点装置的响应。
6.如权利要求1所述的设备,其中所述PCI Express端点装置还适于使用所投寄数据的标记字段来专门地传送信息,所述投寄数据不要求来自另一PCI Express端点装置的响应。
7.如权利要求1所述的设备,其中所述PCI Express端点装置被配置并布置成使用经由所述PCI Express通信链路所传递的投寄数据分组的标记字段来传送信息。
8.如权利要求1所述的设备,其中所述PCI Express端点装置被配置并布置成使用投寄数据分组的首部中的标记字段来传送所选择的信息。
9.如权利要求1所述的设备,其中所述PCI Express通信链路适于使用经由所述PCI Express通信链路所传递的投寄数据的标记字段来把所选择信息传送到另一PCI Express端点装置,其中所选择信息包括同步事件信息。
10.如权利要求9所述的设备,其中所述PCI Express端点装置适于使用所述标记字段来传送用于表明同步事件为真的逻辑“真”信号。
11.如权利要求1所述的设备,其中所述PCI Express端点装置适于检测另一PCI Express端点装置的特性并且根据所检测的特性,使用所述标记字段来传送所选择的信息。
12.如权利要求11所述的设备,其中所述PCI Express端点装置适于检测另一PCI Express端点装置的制造商特性并且根据所检测的制造商特性,使用所述标记字段来传送所选择的信息。
13.如权利要求1所述的设备,其中所述PCI Express端点装置适于依照与PCI Express相适应的方式,使用所述标记字段来传送所选择的信息。
14.如权利要求1所述的设备,还包括适配器,被配置并布置成从所述PCI Express端点装置接收用于把所选择信息投寄到PCIExpress通信链路的请求,并且响应于所述请求,产生包括标记字段的数据分组,所述标记字段具有用于把所选择信息传送到另一PCIExpress端点装置的信息。
15.一种PCI Express系统,包括:PCI Express通信链路;与所述PCI Express通信链路可通信地耦合的至少两个PCI Express端点装置;至少两个PCI Express端点装置中的第一个适于把同步事件信息包括在向所述PCI Express通信链路所投寄的写入数据的标记字段中,所投寄的写入数据并不要求来自另一PCI Express端点装置的完成响应;并且至少两个PCI Express端点装置中的第二个适于接收并处理所述标记字段中的同步事件信息。
16.如权利要求15所述的系统,其中所述PCI Express通信链路包括PCI Express交换机。
17.如权利要求16所述的系统,其中所述PCI Express交换机包括:虚拟PCI Express总线;与所述PCI Express总线可通信地耦合的交换机的上游端口;和与所述PCI Express总线可通信地耦合的交换机的多个下游端口,交换机的下游端口的第一个耦合到所述第一PCI Express端点装置,并且交换机的下游端口的第二个耦合到所述第二PCI Express端点装置。
18.一种用于在PCI Express设备中传送信息的方法,所述PCIExpress设备包括可通信地耦合到PCI Express通信链路的PCIExpress端点装置,所述方法包括:使用经由所述PCI Express通信链路所传递的投寄数据的标记字段来把所选择信息传送到与所述PCI Express通信链路可通信地耦合的另一PCI Express端点装置。
19.如权利要求18所述的方法,其中使用经由所述PCI Express通信链路所传递的数据的标记字段来把所选择信息传送到与所述PCI Express通信链路可通信地耦合的另一PCI Express端点装置包括:使用并不要求完成响应的投寄写入数据的标记字段来传送所选择的信息。
20.如权利要求19所述的方法,其中把所选择信息传送到另一PCI Express端点装置包括:使用所述投寄写入数据的标记字段来把同步事件数据传送到另一PCI Express端点装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55450404P | 2004-03-19 | 2004-03-19 | |
US60/554,504 | 2004-03-19 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1934558A true CN1934558A (zh) | 2007-03-21 |
Family
ID=34962013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005800087305A Pending CN1934558A (zh) | 2004-03-19 | 2005-03-19 | 信令设备以及用于其的方法 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1728170A2 (zh) |
JP (1) | JP2007529815A (zh) |
KR (1) | KR20060130664A (zh) |
CN (1) | CN1934558A (zh) |
WO (1) | WO2005091156A2 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102341797A (zh) * | 2009-06-02 | 2012-02-01 | 国际商业机器公司 | 检测外围组件互连(pci)快速网络中的丢失和乱序的发布写入分组 |
CN114207382A (zh) * | 2019-07-31 | 2022-03-18 | 西门子股份公司 | 信令设备 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5057548B2 (ja) * | 2006-05-02 | 2012-10-24 | 株式会社リコー | 画像データ転送装置及び画像データ転送方法 |
US7702827B2 (en) | 2007-06-29 | 2010-04-20 | International Business Machines Corporation | System and method for a credit based flow device that utilizes PCI express packets having modified headers wherein ID fields includes non-ID data |
US8139575B2 (en) * | 2007-06-29 | 2012-03-20 | International Business Machines Corporation | Device, system and method of modification of PCI express packet digest |
JP5151567B2 (ja) * | 2008-03-07 | 2013-02-27 | 日本電気株式会社 | データ通信システムのデットロック回避方法及びそのシステム並びにその制御プログラム |
JPWO2015155997A1 (ja) * | 2014-04-11 | 2017-04-27 | 日本電気株式会社 | 設定装置、制御装置、設定方法及びネットワークスイッチ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5751723A (en) * | 1996-07-01 | 1998-05-12 | Motorola, Inc. | Method and system for overhead bandwidth recovery in a packetized network |
US7120722B2 (en) * | 2002-05-14 | 2006-10-10 | Intel Corporation | Using information provided through tag space |
-
2005
- 2005-03-19 CN CNA2005800087305A patent/CN1934558A/zh active Pending
- 2005-03-19 KR KR1020067019311A patent/KR20060130664A/ko not_active Application Discontinuation
- 2005-03-19 JP JP2007503488A patent/JP2007529815A/ja not_active Withdrawn
- 2005-03-19 WO PCT/IB2005/051031 patent/WO2005091156A2/en not_active Application Discontinuation
- 2005-03-19 EP EP05718562A patent/EP1728170A2/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102341797A (zh) * | 2009-06-02 | 2012-02-01 | 国际商业机器公司 | 检测外围组件互连(pci)快速网络中的丢失和乱序的发布写入分组 |
CN102341797B (zh) * | 2009-06-02 | 2014-07-23 | 国际商业机器公司 | 检测外围组件互连(pci)快速网络中的丢失和乱序的发布写入分组的系统和方法 |
CN114207382A (zh) * | 2019-07-31 | 2022-03-18 | 西门子股份公司 | 信令设备 |
CN114207382B (zh) * | 2019-07-31 | 2024-01-02 | 西门子股份公司 | 信令设备 |
US12018961B2 (en) | 2019-07-31 | 2024-06-25 | Siemens Aktiengesellschaft | Signaling device |
Also Published As
Publication number | Publication date |
---|---|
EP1728170A2 (en) | 2006-12-06 |
JP2007529815A (ja) | 2007-10-25 |
KR20060130664A (ko) | 2006-12-19 |
WO2005091156A3 (en) | 2006-03-02 |
WO2005091156A2 (en) | 2005-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10108578B2 (en) | Single wire communications interface and protocol | |
Anderson | USB system architecture | |
US7689687B2 (en) | Communication controller with automatic time stamping | |
US6725388B1 (en) | Method and system for performing link synchronization between two clock domains by inserting command signals into a data stream transmitted between the two clock domains | |
CN1608255B (zh) | 使用包括扩展类型/扩展长度字段的分组头部的计算机系统中的代理之间的通信事务类型 | |
US6766479B2 (en) | Apparatus and methods for identifying bus protocol violations | |
US6070204A (en) | Method and apparatus for using universal serial bus keyboard to control DOS operations | |
KR101298862B1 (ko) | Pci 익스프레스를 통해 ⅰd 기반 스트림을 가능하게 하는 방법 및 장치 | |
EP1825382B1 (en) | Low protocol, high speed serial transfer for intra-board or inter-board data communication | |
US6694392B1 (en) | Transaction partitioning | |
US8463962B2 (en) | MAC and PHY interface arrangement | |
CN102984123A (zh) | 使用多个消息组的计算机系统中的代理之间的通信消息请求事务类型 | |
US7269666B1 (en) | Memory utilization in a network interface | |
CN101221550A (zh) | 一种串行通讯的方法及芯片 | |
CN1934558A (zh) | 信令设备以及用于其的方法 | |
US20080052431A1 (en) | Method and Apparatus for Enabling Virtual Channels Within A Peripheral Component Interconnect (PCI) Express Bus | |
US7007115B2 (en) | Removing lane-to-lane skew | |
US20070208985A1 (en) | Multi-stream interface for parallel test processing | |
US20050024926A1 (en) | Deskewing data in a buffer | |
CN109992556A (zh) | 一种i2c驱动方法和装置 | |
US20040111543A1 (en) | Apparatus for period promotion avoidance for hubs | |
US7990983B2 (en) | Modular interconnect structure | |
US7028124B2 (en) | Method and apparatus for dual queue head processing of interrupt endpoints | |
US7610415B2 (en) | System and method for processing data streams | |
US7707336B2 (en) | Universal serial bus (USB) system with single port and host controller thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: NXP CO., LTD. Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V. Effective date: 20070720 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20070720 Address after: Holland Ian Deho Finn Applicant after: Koninkl Philips Electronics NV Address before: Holland Ian Deho Finn Applicant before: Koninklijke Philips Electronics N.V. |
|
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |