[go: up one dir, main page]

CN102341797A - 检测外围组件互连（pci）快速网络中的丢失和乱序的发布写入分组 - Google Patents

检测外围组件互连（pci）快速网络中的丢失和乱序的发布写入分组 Download PDF

Info

Publication number
CN102341797A
CN102341797A CN2010800104566A CN201080010456A CN102341797A CN 102341797 A CN102341797 A CN 102341797A CN 2010800104566 A CN2010800104566 A CN 2010800104566A CN 201080010456 A CN201080010456 A CN 201080010456A CN 102341797 A CN102341797 A CN 102341797A
Authority
CN
China
Prior art keywords
pcie
labeled identifier
equipment
identifier
issue
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800104566A
Other languages
English (en)
Other versions
CN102341797B (zh
Inventor
T·格雷格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102341797A publication Critical patent/CN102341797A/zh
Application granted granted Critical
Publication of CN102341797B publication Critical patent/CN102341797B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

一种处理快速外围组件互连(PCIe)网络中的分组的装置、方法和计算机程序，所述装置、方法和计算机程序提供了在接收设备处接收PCIe发布的写入分组的手段，所述PCIe发布的写入分组包括所接收的标记标识符和标识请求设备的请求设备标识符。确定所述请求设备的预期标记标识符。将所接收的标记标识符与所述预期标记标识符相比较。如果所接收的标记标识符不匹配所述预期标记标识符，则设置错误标志。

Description

检测外围组件互连(PCI)快速网络中的丢失和乱序的发布写入分组
技术领域
本发明一般地涉及计算机系统，更具体地说，涉及在快速外围组件互连(PCIe)网络中写入数据。
背景技术
外围组件互连(PCI)是在计算机中连接硬件设备的计算机总线架构。PCI express(PCIe)是PCI的更高版本，它使用点对点串行连接，而非PCI所采用的共享并行总线架构。采用PCIe的计算机系统通过发送分组进行通信。
发明内容
相应地，本发明在第一方面提供了一种用于处理PCIe网络中的分组的系统，所述系统包括：接收器，其与PCIe交换机通信以接收PCIe发布的写入分组，所述PCIe发布的写入分组包括所接收的标记标识符和标识请求设备的请求设备标识符；存储机制，其用于存储所述请求设备的预期标记标识符；比较器，其用于将所接收的标记标识符与所述预期标记标识符相比较以及响应于所接收的标记标识符不匹配所述预期标记标识符而设置错误标志。
所述系统还可以包括用于响应于完成所述比较而递增所述请求设备的所述预期标记标识符的递增器。优选地，在所述请求设备与所述接收设备之间定期同步所接收的标记标识符和所述预期标记标识符。优选地，所述接收设备是PCIe根复合体设备，并且所述存储机制包括通过请求设备标识符索引的设备表。优选地，所述接收设备是PCIe端点，并且所述存储机制包括与所述请求设备对应的寄存器。所述系统还可以包括位于请求设备处的发布的写入分组机制，其用于访问标识接收设备的PCIe发布的写入分组以及用于将对应于所述接收设备的当前标记标识符插入所述发布的写入分组中的标记字段；位于所述请求设备处的存储机制，其用于存储对应于所述接收设备的当前标记标识符；位于所述请求设备处的与PCIe交换机通信的发送器，其用于经由所述PCIe交换机将所述PCIe发布的写入分组发送到所述接收设备。所述系统还可以包括位于所述请求设备处的递增器，其用于响应于完成所述插入而递增与所述接收设备对应的当前标记标识符。
在第二方面，本发明提供了一种用于处理PCIe网络中的分组的方法，所述方法包括：在接收设备处接收PCIe发布的写入分组，所述PCIe发布的写入分组包括所接收的标记标识符和标识请求设备的请求设备标识符；确定所述请求设备的预期标记标识符；将所接收的标记标识符与所述预期标记标识符相比较；以及响应于所接收的标记标识符不匹配所述预期标记标识符而设置错误标志。优选地，所述方法还包括：响应于完成所述比较而递增所述请求设备的所述预期标记标识符。所述方法还可以包括：在请求设备处访问标识接收设备的PCIe发布的写入分组；确定与所述接收设备对应的当前标记标识符；将所述当前标记标识符插入所述发布的写入分组中的标记字段；以及将发布的写入分组发送到所述接收设备。所述方法还可以包括：响应于完成所述插入而递增与所述接收设备对应的当前标记标识符。优选地，将所述请求设备处的当前标记标识符与所述接收设备处的预期标记标识符定期同步。优选地，所述请求设备是所述PCIe网络中的根复合体设备，并且确定当前标记标识符包括访问地址查找表和下行标记表中的一个或多个。优选地，所述请求设备是PCIe网络中的端点，并且确定当前标记标识符包括读取与所述接收设备对应的寄存器。
在第三方面，提供了一种包括计算机程序代码的计算机程序，当所述计算机程序代码被载入计算机系统并在其上执行时，将导致所述计算机系统执行第二方面中的方法的所有步骤。
一个示例性实施例包括用于处理快速外围组件互连(PCIe)网络中的分组的计算机程序产品。所述计算机程序产品包括可由处理电路读取的有形存储介质，所述有形存储介质存储由所述处理电路执行以执行方法的指令。所述方法包括：在接收设备处接收PCIe发布的写入分组，所述PCIe发布的写入分组包括所接收的标记标识符和标识请求设备的请求设备标识符。确定所述请求设备的预期标记标识符。将所接收的标记标识符与所述预期标记标识符相比较。如果所接收的标记标识符不匹配所述预期标记标识符，则设置错误标志。
另一示例性实施例是一种用于处理PCIe网络中的分组的系统。所述系统包括：接收器，其与PCIe交换机通信以接收PCIe发布的写入分组。所述PCIe发布的写入分组包括所接收的标记标识符和标识请求设备的请求设备标识符。所述系统还包括：存储机制，其用于存储所述请求设备的预期标记标识符。所述系统还包括：比较器，其用于将所接收的标记标识符与所述预期标记标识符相比较以及在所接收的标记标识符不匹配所述预期标记标识符时设置错误标志。
另一示例性实施例是一种用于处理PCIe网络中的分组的方法，所述方法包括：在接收设备处接收PCIe发布的写入分组，所述PCIe发布的写入分组包括所接收的标记标识符和标识请求设备的请求设备标识符。确定所述请求设备的预期标记标识符。将所接收的标记标识符与所述预期标记标识符相比较。如果所接收的标记标识符不匹配所述预期标记标识符，则设置错误标志。
进一步的示例性实施例是一种用于处理PCIe网络中的分组的计算机程序产品。所述计算机程序产品包括可由处理电路读取的有形存储介质，所述有形存储介质存储由所述处理电路执行以执行方法的指令。所述方法包括：在请求设备处访问标识接收设备的PCIe发布的写入分组。确定与所述接收设备对应的当前标记标识符。将所述当前标记标识符插入所述发布的写入分组中的标记字段。经由PCIe网络将所述发布的写入分组发送到所述接收设备。
进一步的示例性实施例包括一种用于处理PCIe网络中的分组的系统。所述系统包括：位于请求设备处的发布的写入分组机制，其用于访问标识接收设备的PCIe发布的写入分组，以及用于将与所述接收设备对应的当前标记标识符插入所述发布的写入分组中的标记字段。所述系统还包括：位于所述请求设备处的存储机制，其用于存储与所述接收设备对应的当前标记标识符。所述系统还包括：位于所述请求设备处的与PCIe交换机进行通信的发送器，所述发送器经由所述PCIe交换机将所述PCIe发布的写入分组发送到所述接收设备。
附图说明
现在将参考附图仅通过实例的方式描述本发明的优选实施例，这些附图是：
图1示出了可由一个示例性实施例实现的PCIe网络；
图2示出了可由一个示例性实施例实现的PCIe分组标头和有效负载格式；
图3示出了可由一个示例性实施例实现的使用顺序标记生成发布的写入分组的过程；
图4示出了可由一个示例性实施例实现的使用顺序标记接收发布的写入分组的过程；
图5示出了可由一个示例性实施例实现的包括根复合体和多个端点的PCIe网络；
图6示出了可由一个示例性实施例实现的PCI功能结构；以及
图7示出了可由一个示例性实施例实现的一件制品。
具体实施方式
外围组件互连(PCI)和快速PCI(PCIe)实现上行和下行两个方向的“发布的写入存储器请求”的概念，其中包含发布的写入命令、写入地址和写入数据的分组在中间位置(例如，PCIe交换机)处发布，然后才到达会发生写入的最终目的地(例如，端点或根复合体)。发布的写入分组没有关联的完成，因此不会指示它们是否丢失并且没有检测它们是否丢失的机制。PCIe的一个问题是随着PCIe、PCIe到PCIe桥、根复合体、交换机以及端点复杂性的增加，存在很小(但不为零)的以静默的方式丢弃、复制或重新排列发布的写入存储器请求的概率。因此，在出现分组丢失、重复分组或分组乱序时，在PCIe中使用发布的写入存储器请求会在主机或适配器存储器中遗留漏洞(或未知值)并且这些漏洞可能破坏数据完整性。
一个示例性实施例包括PCIe分组标头的事务标识符中的PCIe定义的标头标记字段的新定义。此新定义使用标记字段作为由请求者生成并由完成者检验的端到端序号。定义了新的功能结构以控制和初始化新定义的标记字段。在各示例性实施例中，PCIe交换机保持未受使用新标记字段提供发布的存储器写入分组的端到端检查的影响。在“PCI Express BaseSpecification，Revision 2.0(PCI Express基本规范，修订版2.0，PCI-SIG，2006年12月20日，其全部内容在此引入作为参考)”中描述了有关PCIe的详细信息。
图1示出了可由一个示例性实施例实现的PCIe网络。图1包括经由PCIe交换机104通信的根复合体设备102(例如，位于主机系统中)和多个端点设备106(例如，存储控制器、网络适配器等)。如在此使用的，术语“请求设备”指PCIe网络中生成发布的存储器写入请求的设备。所述请求设备可以是根复合体设备102，也可以是端点设备106。如在此使用的，术语“接收设备”指PCIe网络中接收发布的存储器写入请求并完成存储器写入(即，将指定数据写入指定地址)的设备。所述接收设备可以是根复合体设备102，也可以是端点设备106。所述接收设备在此还称为“完成者”或“完成设备”。如在此使用的，术语“PCIe设备”指在PCIe网络中通信的设备(例如，经由PCIe交换机104)。根复合体设备102和端点设备106都是PCIe设备的实例。
在一个示例性实施例中，PCIe交换机104是基于PCI的透明多主机交换机104，例如与本申请一起共同受让给Gregg的美国专利第7,519,761号中披露的交换机，此交换机可具备多个北向(north facing)端口以便将交换机104连接到多个主机。多主机交换机104可以包括在各种交换机配置中，其中包括具有一个多主机交换机的配置、具有多个多主机交换机的配置以及包括一个或多个多主机交换机和一个或多个单主机交换机的配置。交换机104被设计为包括通过交换机准确地路由分组的控件。
图2示出了可由一个示例性实施例实现的PCIe分组标头和有效负载格式。标准的PCIe分组标头格式由一个示例性实施例实现，但存在一个例外：标记字段202被重新定义为由发布的写入的请求者生成并由发布的写入的完成者检验的端到端序号。通过以此方式使用标记字段202，发布的写入的完成者可以检验已接收到由请求者发送的所有分组(即，按次序接收并接收一次)。
图2中所示的示例性发布的存储器写入请求分组通过为‘00000’b的“类型”字段标识。如果地址字段如图所示是八字节字段，则格式字段(“Fmt”)为‘11’b，并且如果地址字段是四字节字段，则格式字段为‘10’b。保留“R”位和“保留”字段并将其设为0。“TC”字段是业务类，“TD”字段指示事务层分组(TLP)摘要(四字节循环冗余校验或“CRC”)是否被附加到分组末尾。“EP”字段指示TLP是否被污染，“Attr”(属性)字段包括松散排序和无窥探位，并且“长度”字段是分组数据有效负载的长度，以四字节为单位。“请求者ID”(RID)字段指示请求者的总线号(八位)，设备号(三位)和功能号(五位)。
“最后一个双字字节”和“第一个双字字节”字段是双字字节使能；每一个为四位并且指示最后一个和第一个双字(四字节双字)中有效的有效负载字节。地址字段指向要在完成者(在此还称为接收设备)处写入分组数据有效负载的位置。八字节地址包含在“地址[63:32]”和“地址[31:2]”中，而四字节地址包含在“地址[31:2]”中，此时不存在地址[63:32]。包含要写入的数据的“分组数据有效负载”字段的长度可以从4到4096个字节。
图3示出了可由一个示例性实施例实现的使用顺序标记生成发布的写入分组的过程。图3中所示的过程包括由示例性实施例实现的额外处理(即，标准PCIe处理以外的处理)，即请求设备使用标记字段202作为标识丢失的、重复的和乱序的分组的顺序计数器。图3中所示的部分或全部处理可以由发布的写入分组机制实现。图3中所示的处理可以由硬件和和/或软件实现并位于请求设备中或可以由请求设备访问。在方块302，请求设备生成接收设备的发布的写入分组。所述发布的写入分组标识接收设备，例如通过低位地址字段和高位地址字段。在方块304，请求者设备确定接收设备的当前标记标识符。在各示例性实施例中，将当前标记标识符存储在位于请求设备中或可由请求设备访问的寄存器、备份表或其他存储机制中。在方块306，将当前标记标识符写入发布的写入分组中的标记字段202。在方块308，递增接收设备的当前标记标识符(例如，通过递增器)，然后在方块310，将发布的写入数据分组发送(例如，经由发送器)到接收设备。在一个示例性实施例中，只有当所述分组指示发布的写入数据请求时才将当前标记标识符写入标记字段。
图4示出了可由一个示例性实施例实现的使用顺序标记接收发布的写入分组的过程。图4中所示的过程包括由各示例性实施例实现的额外处理(即，标准PCIe处理以外的处理)，即请求设备使用标记字段202作为标识丢失的、重复的和乱序的分组的顺序计数器。所述处理可以由硬件和和/或软件实现并位于请求设备中或可以由请求设备访问。在方块402，在接收设备处接收(例如，经由接收器)发布的写入分组，发布的写入分组来自请求设备。在方块404，从所接收的分组的标记字段202提取所接收的标记标识符。在方块406，确定与请求设备关联的预期标记标识符。在各示例性实施例中，将请求设备的预期标记标识符存储在位于接收设备中或可由接收设备访问的寄存器、查找表或其他存储机制中。在方块410，判定(例如，使用比较器)所接收的标记标识符是否等于预期标记标识符。如果不相等，则执行方块412，设置指示丢失的、重复的或乱序的分组的错误标志。在一个示例性实施例中，设置错误标志会导致执行标准的错误PCIe错误/恢复处理。如果在方块410处判定所接收的标记等于预期标记，则在方块414继续处理所接收的分组。在方块408，递增与请求设备关联的预期标记标识符(例如，使用递增器)以准备接收下一分组。
图5示出了具有通过PCIe交换机506互连的根复合体502和多个端点504的PCIe网络，PCIe交换机506包括多个PCIe桥(在该实例中为B1-B5)。图5中所示的PCIe网络或系统可由一个示例性实施例实现以检测丢失的、重复的和乱序的发布的写入分组。在图5中所示的实施例中，每个端点504与单个设备(即，根复合体502)通信，但是在其他示例性实施例中，各端点与多个设备进行通信。
图5中所示的每个端点504具有包含其发送到根复合体502的发布的存储器写入请求的当前标记标识符值的单个寄存器以及包含其从根复合体502接收的发布的存储器写入请求的预期标记标识符值的单个寄存器。此外，每个端点504包括用于接收和发送分组的接收器/发送器522、一个或多个用于递增标记标识符值的递增器，以及一个或多个用于将预期标记标识符值与所接收的标记标识符值进行比较的比较器。在一个示例性实施例中，端点504可以包含接收器或发送器，具体取决于端点504是只作为接收设备还是只作为请求设备。在端点与多个设备通信的一个示例性实施例中，所述端点至少包括用于存储额外标记(多个)的额外寄存器(多个)，以及可选地包括额外的递增器和/或比较器。
图5中所示的示例性根复合体502包括当从端点504接收上行发布的存储器写入分组时使用的接收器/发送器524、设备表508、请求者标识符(RID)内容可寻址存储器(CAM)、比较器512以及递增器514。如本领域中公知的，使用CAM是一种将RID与端点进行关联的方式。备选的示例性实施例可以实现做出此关联的其他方法。如图5中所示，端点504包括寄存器(“UpTagReg”)以存储要添加到被发送到根复合体502的上行发布的写入请求分组的标记的当前标记标识符值。当在上行方向接收分组时，根复合体502是接收设备而端点504是请求设备。在一个示例性实施例中，根复合体502可以包含接收器或发送器，具体取决于根复合体502是只作为接收设备还是只作为请求设备。在一个示例性实施例中，连同实现顺序标记所需的额外处理一起执行标准PCIe处理。
如图5中所示，根复合体502经由接收器/发送器524接收分组，并且使用RID CAM 510作为设备表508的索引。发布的写入分组包括标记字段202，标记字段202包含由端点504插入该分组的所接收的标记标识符。在图5中所示的实施例中，将来自请求设备的标记字段的预期值存储在PCIe设备表508中。使用比较器512将设备表508中的标记字段值所确定的标记标识符的预期值与所接收的标记字段进行比较。响应于两个值不相等，设置标志或启动恢复过程。递增器514递增标记标识符的预期值并且该预期值被存储回设备表508中与请求设备对应的位置。
图5中所示的示例性根复合体502还包括用于生成要发送(例如，经由接收器/发送器524)到端点504的下行发布的存储器写入分组时使用的地址查找表516、下行标记表518和第二递增器520。在生成下行分组时，根复合体502是请求设备而端点504是接收设备。在一个示例性实施例中，连同实现顺序标记所需的额外处理一起执行标准PCIe处理。
如图5中所示，由根复合体502生成发布的分组并且使用地址查找表516作为下行标记表518的索引以确定接收设备的当前标记标识符。在一个示例性实施例中，下行标记表包含与每个端点504关联的单字节当前标记标识符。所述当前标记标识符被插入发布的写入分组的标记字段202，然后被传送到指定的接收设备。递增器520递增当前标记标识符并且该标识符被存储回下行标记表518。当在接收设备(例如，端点504)处接收到所述分组时，接收设备检验所接收的标记标识符是否等于存储在寄存器(“DownTagReg”)中的预期标记标识符。如果两个值不匹配，则设置标志以指示错误或启动恢复过程。
对于上行发布的写入存储器请求的一个示例性实施例而言并且如图5所示，存在多个端点504(例如，包括虚拟功能或“VF”、物理功能或“PF”等)，每个端点504都具有唯一RID且可将分组发送到根复合体502。在图5中所示的示例性实施例中，上行交换机路由是隐式的，因为在该实例中，访问控制服务(ACS)强制所有请求前往根复合体502。在一个示例性实施例中，每个端点504(和RID)维护运行的当前标记值。通过诸如下面图6中所示的端到端序号(ESEQ)功能结构在系统启动时初始化所述运行的当前标记值。当生成请求时，针对每个请求递增标记字段。标记字段的这种使用很大程度上与PCIe标记的使用一致，但是，在各示例性实施例中，标记字段不再是不透明句柄并且它具有生成规则。在一个示例性实施例中，标记值从“0xFF”绕回“0x00”。标记值范围的选择确保在任意时刻，标记字段值是唯一标识符。在一个示例性实施例中，根复合体502维护每个RID的预期标记。在一个示例性实施例中，标记中的不匹配导致根复合体502将端点置于错误状态。
在一个示例性实施例中，根复合体502中示出的上行标记顺序功能可作为通常可用的地址转换和保护机制的扩展实现。例如，高级微设备(AMD)定义了I/O存储器管理单元(IOMMU)，Intel定义了直接存储器访问(DMA)重映射以执行地址转换和保护。在这两种实施方式中，请求者的身份(RID)都用于确定个体请求者的地址转换表和访问权限。设备表包含有关单个请求者的信息。在一个示例性实施例中，标记序号功能被添加到现有的设备表。
对于下行发布的写入存储器请求的一个示例性实施例而言并且如图5所示，根据地址路由下行请求。根复合体502维护PCIe地址范围与PCIe端点之间的关系。根复合体502维护每个PCIe端点的运行的当前标记值。如图5所示，每个端点504维护通过如下面图6中所示的ESEQ功能结构在系统启动时初始化的运行的当前标记值。在一个示例性实施例中，当在根复合体502处生成请求时，针对每个请求递增标记字段。在一个示例性实施例中，标记值从“0xFF”绕回“0x00”。标记值范围的选择确保在任意时刻，标记字段值是唯一标识符。在一个示例性实施例中，标记值中的不匹配导致端点指示错误，并且可以使用PCIe的AER寄存器和报告机制来报告错误。
图6示出了可由一个示例性实施例实现以初始化在发布的写入分组的标记排序中使用的寄存器的PCI功能结构。在一个示例性实施例中，该PCI功能结构应用于PCIe网络中的请求设备和接收设备对以同步每个对的两端。所述同步定期执行，这意味着它在系统初始化时执行并可选地作为恢复操作的一部分执行。图6中所示的示例性PCI功能结构设置端到端序号功能寄存器字段中的位以指示支持上行ESEQ生成，并且所述功能结构设置端到端序号功能寄存器字段中的位以指示支持下行ESEQ生成。如本领域中公知的，下一功能指针字段指向列表中的下一功能结构。ESEQ功能标识符字段定义与本功能结构关联的唯一功能号。图6中所示的示例性命令设置ESEQ控制寄存器中的位以使用上行启动标记启用上行ESEQ生成，设置ESEQ控制寄存器中的位以使用下行启动标记启用下行ESEQ检查，以及设置一个用于指示已检测到下行ESEQ错误(或备选地，指示要使用PCIe的高级错误报告或“AER”机制)的位。上行标记启动字段包含上行ESEQ生成的启动值，而下行标记启动字段包含下行ESEQ检查的启动值。
各示例性实施例的技术效果和优势包括能够检验PCIe网络中的发布的存储器写入请求已被按次序接收并被接收一次。这可提高PCIe的可靠性。
在此使用的术语仅出于描述特定实施例的目的，并非对本发明进行限制。如在此使用的，单数形式“一”、“一个”和“该”旨在同时包括复数形式，除非上下文另外明确指出。将进一步理解的是，当在本说明书中使用时，术语“包括”和/或“包含”指定存在声明的特性、整数、步骤、操作、元件和/或组件，但并不排除存在或增加一个或多个其他特性、整数、步骤、操作、元件、组件和/或它们的组合。
以下的权利要求中的对应结构、材料、操作以及所有功能性限定的装置或步骤的等同替换，旨在包括任何用于与在权利要求中具体指出的其它单元相组合地执行该功能的结构、材料或操作。所给出的对本发明的描述其目的在于示意和描述，并非是穷尽性的，也并非是要把本发明限定到所表述的形式。对于所属技术领域的普通技术人员来说，在不偏离本发明范围的情况下，显然可以作出许多修改和变型。对实施例的选择和说明，是为了最好地解释本发明的原理和实际应用，使所属技术领域的普通技术人员能够明了，本发明可以有适合所要的特定用途的具有各种改变的各种实施方式。
本领域的技术人员将理解，本发明可以体现为系统、方法或计算机程序产品。因此，本发明可以采取完全硬件实施例、完全软件实施例(包括固件、驻留软件、微代码等)或组合了在此通常被称为“电路”、“模块”或“系统”的软件和硬件方面的实施例的形式。此外，本发明可以采取体现在任何有形表达介质(在介质中具有计算机可用程序代码)中的计算机程序产品的形式。可以使用一个或多个计算机可用或计算机可读介质的任意组合。所述计算机可用或计算机可读介质可以例如是(但不限于)电、磁、光、电磁、红外线或半导体系统、装置、设备或传播介质。计算机可读介质的更具体的实例(非穷举列表)可以包括以下项：具有一条或多条线的电连接、便携式计算机软盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦写可编程只读存储器(EPROM或闪存)、光纤、便携式光盘只读存储器(CDROM)、光存储设备、诸如那些支持因特网或内联网的传输介质或磁存储设备。要指出的是，所述计算机可用或计算机可读介质甚至可以是程序被打印在其上的纸张或其他适合的介质，因为所述程序可以通过例如光扫描所述纸张或其他介质被电子地捕获，然后被编译、解释或另外以适合的方式被处理(如果必要)，然后被存储在计算机存储器中。在本文档的上下文中，计算机可用或计算机可读介质可以是任何能够包含、存储、传送、传播或传输由指令执行系统、装置或设备使用或与所述指令执行系统、装置或设备结合的程序的介质。计算机可用介质可以包括其中包含计算机可用程序代码(在基带中或作为载波的一部分)的传播数据信号。可以使用任何适当的介质(包括但不限于无线、有线、光缆、RF等)来传输计算机可用程序代码。
用于执行本发明的操作的计算机程序代码可以使用包含一种或多种编程语言的任意组合来编写，所述编程语言包括诸如Java、Smalltalk、C++之类的面向对象的编程语言或类似语言以及诸如“C”编程语言之类的常规过程编程语言或类似的编程语言。所述程序代码可以完全地在用户的计算上执行、部分地在用户的计算机上执行、作为一个独立的软件包执行、部分在用户的计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在后一种情形中，远程计算机可以通过任何种类的网络-包括局域网(LAN)或广域网(WAN)-连接到用户的计算机，或者，可以(例如利用因特网服务提供商来通过因特网)连接到外部计算机。
参考方法、装置(系统)和计算机程序的流程图和/或方块图描述了本发明的优选实施例。将理解，所述流程图和/或方块图的每个方块以及所述流程图和/或方块图中的方块的组合可以由计算机程序指令来实现。这些计算机程序指令可以被提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，以便通过所述计算机或其他可编程数据处理装置的处理器执行的所述指令产生用于实现在一个或多个流程图和/或方块图方块中指定的功能/操作的装置。这些计算机程序指令也可以被存储在可引导计算机或其他可编程数据处理装置以特定方式执行功能的计算机可读介质中，以便存储在所述计算机可读介质中的指令产生一件包括实现在所述一个或多个流程图和/或方块图方块中指定的功能/操作的指令装置的制品。
所述计算机程序指令还可被加载到计算机或其他可编程数据处理装置，以导致在所述计算机或其他可编程装置上执行一系列操作步骤以产生计算机实现的过程，从而在所述计算机或其他可编程装置上执行的指令提供用于实现在一个或多个流程图和/或方块图方块中指定的功能/操作的过程。
如上所述，各实施例可以体现为计算机实现的过程和实施这些过程的装置的形式。在各示例性实施例中，本发明体现在由一个或多个网络元件执行的计算机程序代码中。各实施例包括图7中所示的位于计算机可用介质702中的计算机程序产品700，其中计算机程序代码逻辑704包含体现在作为制品的有形介质中的指令。用于计算机可用介质702的示例性制品可以包括软盘、CD-ROM、硬盘、通用串行总线(USB)闪盘或任何其他计算机可读存储介质，其中，当计算机程序代码逻辑704被加载到计算机中并由计算机执行时，所述计算机变成实施本发明的装置。各实施例包括计算机程序代码逻辑704，例如，无论存储在存储介质中，被加载到计算机中和/或由计算机执行，或通过某种传输介质传输(例如通过电线或电缆，通过光纤或通过电磁辐射)，其中，当计算机程序代码逻辑704被加载到计算机中并由计算机执行时，所述计算机变成实施本发明的装置。当在通用微处理器上实现时，计算机程序代码逻辑704段配置所述微处理器以创建专用逻辑电路。
附图中的流程图和方块图示出了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实施方式的架构、功能和操作。在此方面，所述流程图或方块图中的每个方块都可以表示代码的模块、段或部分，所述代码包括用于实现指定的逻辑功能(多个)的一个或多个可执行指令。还应指出，在某些备选实施方式中，在方块中说明的功能可以不按图中说明的顺序发生。例如，示为连续的两个方块可以实际上被基本同时地执行，或者某些时候，取决于所涉及的功能，可以以相反的顺序执行所述方块。还应指出，所述方块图和/或流程图的每个方块以及所述方块图和/或流程图中的方块的组合可以由执行指定功能或操作的基于专用硬件的系统或专用硬件和计算机指令的组合来实现。

Claims (15)

1.一种用于处理PCIe网络中的分组的系统，所述系统包括：
接收器，其与PCIe交换机通信以接收PCIe发布的写入分组，所述PCIe发布的写入分组包括所接收的标记标识符和标识请求设备的请求设备标识符；
存储机制，其用于存储所述请求设备的预期标记标识符；
比较器，其用于将所接收的标记标识符与所述预期标记标识符相比较以及响应于所接收的标记标识符不匹配所述预期标记标识符而设置错误标志。
2.如权利要求1中所述的系统，还包括用于响应于完成所述比较而递增所述请求设备的所述预期标记标识符的递增器。
3.如权利要求1或2中所述的系统，其中在所述请求设备与所述接收设备之间定期同步所接收的标记标识符和所述预期标记标识符。
4.如上述任一权利要求中所述的系统，其中所述接收设备是PCIe根复合体设备，并且所述存储机制包括通过请求设备标识符索引的设备表。
5.如上述任一权利要求中所述的系统，其中所述接收设备是PCIe端点，并且所述存储机制包括与所述请求设备对应的寄存器。
6.如上述任一权利要求中所述的系统，还包括：位于请求设备处的发布的写入分组机制，其用于访问标识接收设备的PCIe发布的写入分组以及用于将对应于所述接收设备的当前标记标识符插入所述发布的写入分组中的标记字段；
位于所述请求设备处的存储机制，其用于存储对应于所述接收设备的当前标记标识符；
位于所述请求设备处的与PCIe交换机通信的发送器，其用于经由所述PCIe交换机将所述PCIe发布的写入分组发送到所述接收设备。
7.如权利要求6中所述的系统，还包括：位于所述请求设备处的递增器，其用于响应于完成所述插入而递增与所述接收设备对应的当前标记标识符。
8.一种用于处理PCIe网络中的分组的方法，所述方法包括：
在接收设备处接收PCIe发布的写入分组，所述PCIe发布的写入分组包括所接收的标记标识符和标识请求设备的请求设备标识符；
确定所述请求设备的预期标记标识符；
将所接收的标记标识符与所述预期标记标识符相比较；以及
响应于所接收的标记标识符不匹配所述预期标记标识符而设置错误标志。
9.如权利要求8中所述的方法，其中所述方法还包括：响应于完成所述比较而递增所述请求设备的所述预期标记标识符。
10.如权利要求8或9中所述的方法，还包括：在请求设备处访问标识接收设备的PCIe发布的写入分组；
确定与所述接收设备对应的当前标记标识符；
将所述当前标记标识符插入所述发布的写入分组中的标记字段；以及
将发布的写入分组发送到所述接收设备。
11.如权利要求8至10中的任一权利要求中所述的方法，还包括：响应于完成所述插入而递增与所述接收设备对应的当前标记标识符。
12.如权利要求8至11中的任一权利要求中所述的方法，其中将所述请求设备处的当前标记标识符与所述接收设备处的预期标记标识符定期同步。
13.如权利要求8至12中的任一权利要求中所述的方法，其中所述请求设备是所述PCIe网络中的根复合体设备，并且确定当前标记标识符包括访问地址查找表和下行标记表中的一个或多个。
14.如权利要求8至13中的任一权利要求中所述的方法，其中所述请求设备是PCIe网络中的端点，并且确定当前标记标识符包括读取与所述接收设备对应的寄存器。
15.一种包括计算机程序代码的计算机程序，当所述计算机程序代码被载入计算机系统并在其上执行时，将导致所述计算机系统执行如权利要求8至14中的任一权利要求中所述的方法的所有步骤。
CN201080010456.6A 2009-06-02 2010-05-28 检测外围组件互连（pci）快速网络中的丢失和乱序的发布写入分组的系统和方法 Expired - Fee Related CN102341797B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/476,861 2009-06-02
US12/476,861 US20100306442A1 (en) 2009-06-02 2009-06-02 Detecting lost and out of order posted write packets in a peripheral component interconnect (pci) express network
PCT/EP2010/057381 WO2010139612A1 (en) 2009-06-02 2010-05-28 Detecting lost and out of order posted write packets in a peripheral component interconnect (pci) express network

Publications (2)

Publication Number Publication Date
CN102341797A true CN102341797A (zh) 2012-02-01
CN102341797B CN102341797B (zh) 2014-07-23

Family

ID=42341215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080010456.6A Expired - Fee Related CN102341797B (zh) 2009-06-02 2010-05-28 检测外围组件互连（pci）快速网络中的丢失和乱序的发布写入分组的系统和方法

Country Status (7)

Country Link
US (1) US20100306442A1 (zh)
EP (1) EP2380085B1 (zh)
JP (1) JP5658239B2 (zh)
KR (1) KR20120027311A (zh)
CN (1) CN102341797B (zh)
CA (1) CA2743111C (zh)
WO (1) WO2010139612A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168389A (zh) * 2018-12-28 2021-07-23 华为技术有限公司 用于锁定具有非透明桥接的PCIe网络的装置和方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5515896B2 (ja) * 2010-03-16 2014-06-11 富士通株式会社 入出力接続装置、情報処理装置及び入出力デバイス検査方法
JP5316502B2 (ja) * 2010-09-16 2013-10-16 日本電気株式会社 Ｉ／ｏブリッジ装置、応答通知方法、及びプログラム
US8375156B2 (en) * 2010-11-24 2013-02-12 Dialogic Corporation Intelligent PCI-express transaction tagging
US8787155B2 (en) * 2011-06-01 2014-07-22 International Business Machines Corporation Sideband error signaling
US8880956B2 (en) 2011-06-01 2014-11-04 International Business Machines Corporation Facilitating processing in a communications environment using stop signaling
JP5903801B2 (ja) * 2011-08-23 2016-04-13 富士通株式会社 通信装置およびｉｄ設定方法
US8793539B2 (en) * 2012-06-13 2014-07-29 International Business Machines Corporation External settings that reconfigure the error handling behavior of a distributed PCIe switch
JP2014033318A (ja) * 2012-08-02 2014-02-20 Fujitsu Ltd パケット通信を行うシステムおよび通信方法
JP6075169B2 (ja) * 2013-04-09 2017-02-08 富士通株式会社 スイッチ装置、パケット制御方法及びデータ通信システム
US11216396B2 (en) * 2016-09-29 2022-01-04 Intel Corporation Persistent memory write semantics on PCIe with existing TLP definition
US10846126B2 (en) * 2016-12-28 2020-11-24 Intel Corporation Method, apparatus and system for handling non-posted memory write transactions in a fabric
US10423563B2 (en) * 2017-10-13 2019-09-24 International Business Machines Corporation Memory access broker system with application-controlled early write acknowledgment support and identification of failed early write acknowledgment requests to guarantee in-order execution of memory requests of applications
US11743240B2 (en) * 2019-03-08 2023-08-29 Intel Corporation Secure stream protocol for serial interconnect
CN114785523B (zh) * 2019-04-28 2024-07-30 华为技术有限公司 网络功能服务的身份校验方法及相关装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1561602A (zh) * 2001-09-28 2005-01-05 英特尔公司 丢失分组的检测方法
US6938091B2 (en) * 2002-03-08 2005-08-30 Hewlett-Packard Development Company, L.P. Static end to end retransmit apparatus and method
CN1934558A (zh) * 2004-03-19 2007-03-21 皇家飞利浦电子股份有限公司 信令设备以及用于其的方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4754482A (en) * 1985-11-26 1988-06-28 Samco Investment Company Method and apparatus for synchronizing encrypting and decrypting systems
US4771422A (en) * 1986-12-04 1988-09-13 Itt Corporation, Defense Communications Division Priority user protection in multiple priority switching systems
US4866421A (en) * 1987-06-18 1989-09-12 Texas Instruments Incorporated Communications circuit having an interface for external address decoding
US5826198A (en) * 1992-01-13 1998-10-20 Microcom Systems, Inc. Transmission of data over a radio frequency channel
GB9304622D0 (en) * 1993-03-06 1993-04-21 Ncr Int Inc Wireless local area network apparatus
US5390188A (en) * 1993-08-02 1995-02-14 Synoptics Method and apparatus for measuring and monitoring the performance within a ring communication network
DE19542715A1 (de) * 1995-11-16 1997-05-22 Asea Brown Boveri Verfahren zum Übertragen von binären, asynchronen Daten über einen synchronen Kanal
US5648970A (en) * 1996-03-04 1997-07-15 Motorola, Inc. Method and system for ordering out-of-sequence packets
US6018770A (en) * 1997-10-13 2000-01-25 Research In Motion Limited System and method for managing packet-switched connections
US6009542A (en) * 1998-03-31 1999-12-28 Quantum Corporation Method for preventing transfer of data to corrupt addresses
US6145033A (en) * 1998-07-17 2000-11-07 Seiko Epson Corporation Management of display FIFO requests for DRAM access wherein low priority requests are initiated when FIFO level is below/equal to high threshold value
JP2000069019A (ja) * 1998-08-19 2000-03-03 Hitachi Ltd Ａｔｍシグナリングプロトコルソフトウェアの二重化方法
US6697490B1 (en) * 1999-10-19 2004-02-24 Lucent Technologies Inc. Automatic resynchronization of crypto-sync information
US6594786B1 (en) * 2000-01-31 2003-07-15 Hewlett-Packard Development Company, Lp Fault tolerant high availability meter
TW515960B (en) * 2000-08-11 2003-01-01 Via Tech Inc Architecture and method of extended bus and bridge thereof
FI113323B (fi) * 2000-08-21 2004-03-31 Nokia Corp Datapakettinumeroiden synkronointi pakettivälitteisessä tiedonsiirrossa
US20020138790A1 (en) * 2001-03-26 2002-09-26 Satyanarayana Nishtala Apparatus and method for managing errors on a point-to-point interconnect
JP3680762B2 (ja) * 2001-05-14 2005-08-10 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4274710B2 (ja) * 2001-06-28 2009-06-10 株式会社日立製作所 通信中継装置
US7360245B1 (en) * 2001-07-18 2008-04-15 Novell, Inc. Method and system for filtering spoofed packets in a network
US7315911B2 (en) * 2005-01-20 2008-01-01 Dot Hill Systems Corporation Method for efficient inter-processor communication in an active-active RAID system using PCI-express links
US7340555B2 (en) * 2001-09-28 2008-03-04 Dot Hill Systems Corporation RAID system for performing efficient mirrored posted-write operations
US6915456B2 (en) * 2001-12-06 2005-07-05 International Business Machines Corporation Apparatus and method of diagnosing network protocol errors using XML documents
ATE306163T1 (de) * 2002-04-16 2005-10-15 Bosch Gmbh Robert Verfahren zur überwachung einer zugriffsablaufsteuerung für ein kommunikationsmedium einer kommunikationssteuerung eines kommunikationssystems
US7043667B2 (en) * 2002-05-14 2006-05-09 Intel Corporation Debug information provided through tag space
US20040128146A1 (en) * 2002-12-27 2004-07-01 Williams George E. Automated data documentation for turbine maintenance procedures
US20040216003A1 (en) * 2003-04-28 2004-10-28 International Business Machines Corporation Mechanism for FRU fault isolation in distributed nodal environment
US7457868B1 (en) * 2003-12-30 2008-11-25 Emc Corporation Methods and apparatus for measuring network performance
US20060256803A1 (en) * 2004-01-09 2006-11-16 Tsuneo Nakata Communication method
JP2005286989A (ja) * 2004-03-02 2005-10-13 Ntt Docomo Inc 通信端末及びアドホックネットワーク経路制御方法
US7443785B2 (en) * 2004-03-17 2008-10-28 Sony Ericsson Mobile Communications Ab Selective error correction for ad hoc networks having multiple communication modes
JP4698982B2 (ja) * 2004-04-06 2011-06-08 株式会社日立製作所 暗号処理を行うストレージシステム
KR100974105B1 (ko) * 2005-06-21 2010-08-04 엔엑스피 비 브이 패킷 프로세싱 방법 및 패킷 프로세싱 장치를 포함하는장치
US7487274B2 (en) * 2005-08-01 2009-02-03 Asic Architect, Inc. Method and apparatus for generating unique identification numbers for PCI express transactions with substantially increased performance
US8516165B2 (en) * 2005-10-19 2013-08-20 Nvidia Corporation System and method for encoding packet header to enable higher bandwidth efficiency across bus links
US7535242B2 (en) * 2006-05-03 2009-05-19 Rambus Inc. Interface test circuit
US7500046B1 (en) * 2006-05-04 2009-03-03 Sun Microsystems, Inc. Abstracted host bus interface for complex high performance ASICs
US8005972B2 (en) * 2006-06-26 2011-08-23 International Business Machines Corporation Detection of inconsistent data in communications networks
US7502881B1 (en) * 2006-09-29 2009-03-10 Emc Corporation Data packet routing mechanism utilizing the transaction ID tag field
US7519761B2 (en) * 2006-10-10 2009-04-14 International Business Machines Corporation Transparent PCI-based multi-host switch
US8981898B2 (en) * 2006-12-21 2015-03-17 Gentex Corporation Remote control system and method
US8879448B2 (en) * 2006-12-22 2014-11-04 Samsung Electronics Co., Ltd. Apparatus for controlling power of WiMedia media access control device and method using the same
US7761633B2 (en) * 2007-01-29 2010-07-20 Microsemi Corp. - Analog Mixed Signal Group Ltd. Addressable serial peripheral interface
US7734859B2 (en) * 2007-04-20 2010-06-08 Nuon, Inc Virtualization of a host computer's native I/O system architecture via the internet and LANs
US7676617B2 (en) * 2008-03-31 2010-03-09 Lsi Corporation Posted memory write verification
US8417858B2 (en) * 2008-05-07 2013-04-09 Emulex Design & Manufacturing Corporation System and method for enabling multiple processors to share multiple SAS wide ports
US7685352B2 (en) * 2008-07-31 2010-03-23 International Business Machines Corporation System and method for loose ordering write completion for PCI express
US8443181B2 (en) * 2008-09-30 2013-05-14 Qualcomm Incorporated Processor boot security device and methods thereof
US7913124B2 (en) * 2008-10-08 2011-03-22 Lsi Corporation Apparatus and methods for capture of flow control errors in clock domain crossing data transfers
US20100211714A1 (en) * 2009-02-13 2010-08-19 Unisys Corporation Method, system, and apparatus for transferring data between system memory and input/output busses

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1561602A (zh) * 2001-09-28 2005-01-05 英特尔公司 丢失分组的检测方法
US6938091B2 (en) * 2002-03-08 2005-08-30 Hewlett-Packard Development Company, L.P. Static end to end retransmit apparatus and method
CN1934558A (zh) * 2004-03-19 2007-03-21 皇家飞利浦电子股份有限公司 信令设备以及用于其的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PCI EXPRESS: "《PCI Express Base Specification Revision 2.0》", 20 December 2006 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113168389A (zh) * 2018-12-28 2021-07-23 华为技术有限公司 用于锁定具有非透明桥接的PCIe网络的装置和方法
US11868823B2 (en) 2018-12-28 2024-01-09 Huawei Technologies Co., Ltd. Apparatus and method for locking PCIE network having non-transparent bridging

Also Published As

Publication number Publication date
EP2380085A1 (en) 2011-10-26
US20100306442A1 (en) 2010-12-02
KR20120027311A (ko) 2012-03-21
JP2012529094A (ja) 2012-11-15
JP5658239B2 (ja) 2015-01-21
EP2380085B1 (en) 2012-08-22
CA2743111A1 (en) 2010-12-09
WO2010139612A1 (en) 2010-12-09
CA2743111C (en) 2017-11-07
CN102341797B (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
CN102341797B (zh) 检测外围组件互连（pci）快速网络中的丢失和乱序的发布写入分组的系统和方法
CN102893269B (zh) 在PCIe架构中路由I/O扩展请求和响应
CN104185872B (zh) 用于在中央处理单元中执行机器指令的方法和系统
US6704831B1 (en) Method and apparatus for converting address information between PCI bus protocol and a message-passing queue-oriented bus protocol
CN104205067B (zh) 将数据载入直到由指令所指示的指定存储器边界的指令
CN104169868B (zh) 用于在中央处理单元中执行机器指令的方法和系统
CN104169869B (zh) 比较具有终止字符的字符数据集
CN104185839B (zh) 将数据载入寄存器的方法和系统
CN104169877B (zh) 将不相邻指令区分符变换为相邻指令区分符
CN104169870B (zh) 用于复制数据集的方法和计算机系统
CN102035875B (zh) 块签名和事务签名的处理
CN104169907B (zh) 向量寻找元素相等指令
US8615622B2 (en) Non-standard I/O adapters in a standardized I/O architecture
US8918573B2 (en) Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
CN104170259B (zh) 用于判定一组数据的长度的方法和系统
US20040015622A1 (en) Method and apparatus for implementing PCI DMA speculative prefetching in a message passing queue oriented bus system
US9858269B2 (en) Chinese name transliteration
CN104169906A (zh) 向量寻找元素不相等指令
CN103713958A (zh) 在不同语言的机器间同步图形用户界面操作的方法和设备
CN107168834A (zh) 计算机开机故障的检测方法和装置
JPWO2009144842A1 (ja) 試験装置、試験方法およびシステム
TWI791134B (zh) 通信裝置、資訊處理系統及通信方法
US7917659B2 (en) Variable length command pull with contiguous sequential layout
JP4780333B2 (ja) データプリフェッチデバイス、データプリフェッチ方法およびデータプリフェッチプログラム
CN110365763A (zh) 一种数据同步方法、装置、设备及存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140723

Termination date: 20200528