CN1842915A - 面装配型电子部件及其制造方法 - Google Patents
面装配型电子部件及其制造方法 Download PDFInfo
- Publication number
- CN1842915A CN1842915A CNA2005800008638A CN200580000863A CN1842915A CN 1842915 A CN1842915 A CN 1842915A CN A2005800008638 A CNA2005800008638 A CN A2005800008638A CN 200580000863 A CN200580000863 A CN 200580000863A CN 1842915 A CN1842915 A CN 1842915A
- Authority
- CN
- China
- Prior art keywords
- lead terminal
- mentioned
- lead
- plastic deformation
- packaging body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明提供一种电子部件,包括:构成一组的第一引线端子(2a)和第二引线端子(3b),芯片接合在一体设置于所述第一引线端子的岛部(4a)上面的半导体元件(6a),将该半导体元件与一体设置在所述第二引线端子顶端上的粘接部(5b)的上面电气连接起来的金属丝(7a),和对所述岛部以及所述粘接部的部分进行密封的合成树脂制封装体,其中,通过对各引线端子中的所述封装体内的部分从下面一侧起的厚度变薄且宽度变宽的塑性变形,形成所述第一引线端子的岛部以及所述第二引线端子的粘接部,另一方面,使在所述第一引线端子和所述第二引线端子的下面中的未进行塑性变形的部分,在封装体的下面作为焊接用装配面露出,能够确保在各引线端子的各个上进行焊接时的充分的焊接面积。
Description
技术领域
本发明例如涉及二极管或者晶体管等构成为在由合成树脂制封装体将半导体元件部分密封起来的电子部件中,通过使相对上述半导体元件的引线端子从上述封装体的下面露出,而使其适用于面装配的面装配型电子部件。
背景技术
在作为现有技术的专利文献1中,揭示有一种如图14~图16所示构成的面装配型电子部件。
即,该面装配型的电子部件1’构成为:包括在同一平面内以沿着彼此相反方向延伸的方式配设形成的、由薄金属板制成的至少形成一组的引线端子2’、3’,并且,在形成上述一组引线端子2’、3’中,分别在第一引线端子2’的顶端一体设置有宽度加宽的岛部4’,在第二引线端子3’的顶端一体设置有宽度加宽的粘接部5’,将半导体芯片等半导体芯片6’芯片接合(die bonding)在上述岛部4’的上面,通过由金属丝7’进行的引线接合(wire bonding)等将该半导体芯片6’与上述第二引线端子3’的上述粘接部5’的上面之间进行电气连接,当使用合成树脂制的封装体8’将其全体密封为上述各引线端子2’、3’从该封装体8’的左右两侧面8a’、8b’向外突出时,通过在上述各引线端子2’、3’中的上述封装体8’内的部分、以先向下弯曲然后再沿着上述封装体8’的下面8c’那样横向弯曲的弯曲部2a’、3a’,而使该各个引线端子2’、3’的下面成为在上述封装体8’的下面8c’露出的焊接用装配面9’、10’。
专利文献1:日本特开平3-248551号公报
发明内容
发明要解决的问题
在该构成的面装配型电子部件1’中,为了在上述各个引线端子2’、3’下面的装配面9’、10’上得到规定的焊接强度,而必须确保规定的面积,此外,在上述各个引线端子2’、3’的岛部4’和粘接部5’的上面,为了对它们进行半导体芯片6’的芯片接合和金属丝7’的引线接合而必须确保充分宽的区域。
但是,对于上述现有技术的面装配型电子部件1’来说,由于其构成为在引线框架制的一组各个引线端子2’、3’中在封装体8’内的部分上设置弯曲部2a’、3a’,并使该各个引线端子2’、3’的下面在上述封装体8’的下面8c’露出而成为焊接用装配面9’、10’,所以,上述两个装配面9’、10’,与在上述岛部4’以及粘接部5’的上面进行半导体芯片6’的芯片接合和金属丝7’的引线接合的区域,以上述弯曲部2a’3a’为边界而分开。
因此,如果在上述岛部4’以及粘接部5’的上面将用来进行芯片接合等的区域设定得较宽,则由于上述两个弯曲部2a’、3a’向封装体8’的左右两侧面8a’、8b’靠近,而使上述两个装配面9’、10’从上述封装体8’的两侧面8a’、8b’向内侧的进入尺寸A’减小,因此,变为上述两装配面9’、10’的面积减小。
此外,与其相反,若为了加宽上述两装配面9’、10’的面积而将上述两装配面9’、10’从上述封装体8’的两侧面8a’、8b’向内侧进入的尺寸A’设定得较大,则存在着上述两个弯曲部2a’、3a’彼此靠近,位于其间的上述岛部4’和粘接部5’的上面的区域变窄的问题。
换句话说,由于上述装配面9’、10’的面积、即该装配面9’、10’从上述封装体8’的两侧面8a’、8b’向内侧的进入尺寸A’,与在上述岛部4’和粘接部5’的上面、在进行半导体芯片6’的芯片接合以及金属丝7’的引线接合的区域之间,处于当其一方增大时另一方就要减小,而当另一方增大时一方就要减小这样的相反的关系,所以,只要上述封装体8’的宽度尺寸W’以及上述各个引线端子2’、3’从侧面8a’、8b’开始的突出尺寸L’中的任何一方或者两方都不增大,就不可能同时确保在上述岛部4’以及粘接部5’的上面进行半导体芯片6’的芯片接合等充分宽的区域,和确保在上述装配面9’、10’上进行焊接时的充分的焊接面积。
而且,由于在从各个引线端子2’、3’的下面向上述弯曲部2a’、3a’弯曲的弯曲部上,必然要形成圆角形状,所以在连续自动成形上述封装体8’时,变为在上述弯曲部与模具之间形成顶端狭窄的间隙,向该部分内填充合成树脂,由于合成树脂薄而产生毛刺,该毛刺的一部分会掉下来,所以,不仅如在图16中所示那样,存在上述两装配面9’、10’对封装体8’的下面8c’的边界线9a’、10a’不一致,而且还存在着上述进入尺寸A’也成为不一致的问题。
本发明的目的在于提供一种消除这些问题的面装配型电子部件及其制造方法。
解决问题的手段
为了实现本技术课题,本发明的面装配型电子部件,在其第一方面中,其特征在于,包括:
“构成一组的第一引线端子和第二引线端子,芯片接合在一体设置于上述第一引线端子的岛部上面的半导体元件,将该半导体元件与一体设置在上述第二引线端子顶端上的粘接部的上面电气连接起来的金属丝,和对上述岛部以及上述粘接部的部分进行密封的合成树脂制的封装体,其中,
在该岛部和粘接部的上面成为与引线端子的上面同一平面或者大致位于同一平面的状态下,通过使从下面一侧起的厚度变薄且宽度变宽的塑性变形,形成上述第一引线端子的岛部以及上述第二引线端子的粘接部,另一方面,使在上述第一引线端子和第二引线端子的下面中的未进行上述塑性变形的部分,在上述封装体的下面作为焊接用装配面露出。”
其次,本发明的制造方法,第一:在第二方面中,其特征在于,包括:
“使引线框架的一部分塑性变形为从其下面一侧凹进去的工序;
通过对上述引线框架进行冲压加工,将构成一组的第一引线端子和第二引线端子形成为使这些各个引线端子相对于上述两个穿通孔的连接线沿横向延伸,在第一引线端子中进行塑性变形的部分上具有厚度变薄且宽度变宽的岛部,在第二引线端子中的进行塑性变形的部分上具有厚度变薄且宽度变宽的粘接部的工序;
将半导体元件芯片接合到上述引线端子的岛部上面,用金属丝将该半导体元件和上述第二引线端子的粘接部的上面之间引线接合起来的工序;
用合成树脂制的封装体对上述第一引线端子的岛部和第二引线端子的粘接部进行密封,使得上述各个引线端子的下面中的未进行上述塑性变形的部分,在该封装体的下面上作为焊接用装配面而露出来的状态的工序;和
切断上述各个引线端子中的从上述封装体突出的部分的工序。”
本发明的制造方法,第二:在第三方面中,包括:
“隔开适宜间隔在引线框架上穿设两个穿通孔的工序;
使引线框架中的上述两个穿通孔间的部分塑性变形为从其下面一侧凹进去的工序;
通过对上述引线框架进行冲压加工,将构成多组的多根第一引线端子和第二引线端子形成为使这些各个引线端子相对于上述两个穿通孔的连接线沿横向延伸,在第一引线端子中进行上述塑性变形的部分上具有厚度变薄且宽度变宽的岛部,在第二引线端子中进行上述塑性变形的部分上具有厚度变薄且宽度变宽的粘接部的工序;
将半导体元件芯片接合到上述各个第一引线端子的岛部上面,用金属丝将该半导体元件、和上述各个第二引线端子中与具有该半导体元件的第一引线端子构成一组的第二引线端子的粘接部的上面之间引线接合起来的工序;
用合成树脂制的封装体将上述各第一引线端子的岛部和各第二引线端子的粘接部进行密封,使得上述各个引线端子的下面中的未进行上述塑性变形的部分,在该封装体的下面作为焊接用装配面露出来的状态的工序;和
切断上述各个引线端子中的从上述封装体突出的部分的工序。”
此外,本发明的制造方法,在第四方面中,“是如第三方面上述的电子部件制造方法,其特征在于:
在使上述引线框架塑性变形成从其下面凹进去的工序之前,具有在上述引线框架中的上述引线端子之间的部分上穿设辅助穿通孔的工序。”
此外,本发明的制造方法,在第四方面中,“是如第三方面上述的电子部件制造方法,其特征在于:
使在上述引线框架上穿设的两个穿通孔的内宽度尺寸中的、沿着上述各个引线端子的长度方向的内宽度尺寸,形成为不超过在进行使上述引线框架凹进去的塑性变形时的宽度尺寸。”
发明的效果
如本发明第一方面所述,在该岛部以及粘接部的上面与引线端子的上面为与引线端子的上面为同一平面或者大体处于同一平面的状态下,通过对其各个引线端子中的封装体内的部分进行从下面一侧起的厚度变薄且宽度变宽的塑性变形,而形成第一引线端子的岛部以及第二引线端子的粘接部,另一方面,使在上述第一引线端子和第二引线端子的下面中未进行上述塑性变形的部分,构成为在上述封装体的下面作为焊接用装配面露出,通过这样,能够分别进行使上述引线端子的下面在封装体的下面露出的焊接用装配面的形成,使上面成为岛部和粘接部的形成,所以,可以增大上述焊接用装配面从封装体的侧面向内侧的进入尺寸,而与在上述各个引线端子的岛部和粘接部的上面进行半导体元件的芯片接合和金属丝的引线接合的区域的宽度无关,换句话说,无须使上述岛部和粘接部的上面区域的宽度变窄。
因此,若采用本发明,则可以同时确保在各个引线端子的岛部和粘接部上进行半导体元件的芯片接合和金属丝的引线接合充分的宽区域,和确保在上述各个引线端子的下面的装配面上进行焊接时充分的焊接面积,而无须增大上述封装体的宽度尺寸和上述各个引线端子从封装体侧面突出的突出尺寸中的任何一方或者两方。
而且,由于通过使上述引线端子的顶端部分进行塑性变形来形成上述引线端子的岛部和粘接部这样的构成,所以能够可靠且容易地使上述引线端子中其下面的装配面和与从该装配面在上述岛部和粘接部立起的侧面垂直相交的角部变成为圆度小的带棱角的形状。由于可以可靠地减少或者消除在该部分上形成合成树脂的毛刺,所以在可以使对上述装配面的封装体的下面的边界线成为一致化的形状的同时,还可以使从上述装配面的封装体的侧面向内侧的进入尺寸一致化而成为大体上恒定。
另一方面,若采用第二方面所述的制造方法,则因经由对引线框架的塑性变形以及冲压加工而能够廉价地制造能够得到上述效果的结构的电子部件。
此外,若采用第三方面所述的制造方法,则因为电子部件是具有多组的引线端子的形态,同样,因经由对引线框架的塑性变形以及冲压加工而能够廉价地制造能够得到上述效果的结构的电子部件。
而且,在该第三方面所述的制造方法中,由于对在引线框架中在其上边穿设的两个穿通孔之间的部分进行引线框架的塑性变形,可以使在进行该塑性变形时产生的多余部分向其两侧的上述穿通孔内逃逸,所以在可以减轻进行使上述引线框架的下面部分凹进的塑性变形所需要的荷重的同时,还可以减少上述引线框架因上述塑性变形而进行畸变变形的情况。
特别是在上述第三方面所述的制造方法中,通过第四或者第五方面所述的制造方法,如下述实施方式中所要详细说明的那样,具有可以避免各引线端子中的焊接用装配面的部分在使引线框架进行塑性变形时变为被压扁形状的优点。
附图说明
图1是本发明的实施方式的电子部件的平面剖视图。
图2是图1的II-II线剖视图。
图3是图1的III-III线剖视图。
图4是图1的底面图。
图5表示的是第一实施方式的制造方法的第一工序。
图6表示的是第一实施方式的制造方法的第二工序。
图7是图6的VII-VII线放大剖视图。
图8是图6的主要部分扩大图。
图9表示的是第一实施方式的制造方法的第三工序。
图10表示的是第二实施方式的制造方法的第一工序。
图11表示的是第二实施方式的制造方法的第二工序。
图12表示的是第三实施方式的制造方法的第一工序。
图13表示的是第三实施方式的制造方法的第二工序。
图14是现有技术的电子部件的纵剖面正视图。
图15是图14的XV-XV线平面剖视图。
图16是图14的底面图。
标号说明
1 电子部件
2a、2b 第一引线端子
3a、3b、3c、3d 第二引线端子
4a、4b 岛部
5a、5b、5c、5d 粘接部
6a、6b 半导体元件
7a、7b、7c、7d 金属丝
8 封装体
8a、8b 封装体的侧面
8c 封装体的下面
9a、9b 装配面
10a、10b、10c、10d 装配面
13 引线框架
14、15 穿通孔
16 辅助穿通孔
具体实施方式
以下,根据图1~图13对本发明的实施方式进行说明。
在这些附图中,图1~图4表示的是具有多组、即具有两组由第一引线端子和第二引线端子构成一组而形成的电子部件1。
对于该电子部件1来说,在左右两侧中的一方一侧,将板厚为T0的较厚的引线框架的两条第一引线端子2a、2b以及一条第二引线端子3a排列配置成一条引线端子3a位于两条第一引线端子2a、2b之间,另一方面,在另一方一侧,排列配置同样的板厚为T0的较厚的金属材料制的三条第二引线端子3b、3c、3b,在上述各个第一引线端子2a、2b的顶端,通过对其顶端部分进行塑性变形而从下面一侧起使其厚度变薄至T1,从而一体地形成宽度较宽的岛部4a、4b,在上述各个第二引线端子3a、3b、3c、3d的顶端,通过对其顶端部分进行塑性变形而从下面起使其厚度变薄,从而一体地形成宽度较宽的粘接部5a、5b、5c、5d。
在该情况下,上述各个第一引线端子2a、2b的上面与各个第二引线端子3a、3b、3c、3d的上面形成为同一平面或者大致位于同一平面,另一方面,上述岛部4a、4b的上面、其各自的第一引线端子2a、2b的上面,与各个粘接部5a、5b、5c、5d的上面、其各自的第二引线端子3a、3b、3c、3d的上面,形成为同一平面或者大致位于同一平面。
在上述两个第一引线端子2a、2b中的各个岛部4a、4b上面上,芯片接合有半导体芯片等半导体元件6a、6b,通过金属丝7a、7b进行的引线接合将该两个半导体元件6a、6b与上述第二引线端子3a、3b、3c、3d中的两条第二引线端子3b、3c的粘接部5b、5c之间电气连接起来,另一方面,通过金属丝7c、7d进行的引线接合将另一方的半导体芯片6b和上述各个第二引线端子3a、3b、3c、3d中剩余的两条第二引线端子3a、3d的粘接部5a、5d之间电气连接起来。
然后,使用环氧树脂等热硬化性合成树脂制的封装体8对上述各个第一引线端子2a、2b以及各个第二引线端子3a、3b、3c、3d的顶端部分进行密封,使得上述各个引线端子从该封装体8的左右两侧面8a、8b向外突出出来。
在进行该封装体8的密封时,以使上述各个第一引线端子2a、2b下面中的未进行上述塑性变形的部分,在上述封装体8的下面8c,作为焊接用装配面9a、9b露出来的方式而构成,另一方面,以使上述各个第二引线端子3a、3b、3c、3d下面中的未进行上述塑性变形的部分,在上述封装体8的下面8c,作为焊接用装配面10a、10b、10c、10d露出来的方式而构成。
其中,在上述各个第一引线端子2a、2b的装配面9a、9b以及上述各个第二引线端子3a、3b、3c、3d的装配面10a、10b、10c、10d上,形成有锡或者焊料等焊接性良好的金属电镀层。
在该电子部件1中,构成为在该岛部以及粘接部的上面成为与引线端子的上面同一平面或者大致处于同一平面的状态下,通过对其各自引线端子中的封装体8内的部分进行塑性变形而从其下面一侧起使其厚度变薄且使其宽度变宽,从而形成各个第一引线端子2a、2b的岛部4a、4b以及各个第二引线端子3a、3b、3c、3d的粘接部5a、5b、5c、5d,另一方面,通过使上述各个引线端子下面中的未进行上述塑性变形的部分在上述封装体8的下面8c露出而形成上述各个第一引线端子2a、2b的装配面9a、9b以及上述各个第二引线端子3a、3b、3c、3d的装配面10a、10b、10c、10d。
通过该构成,由于使上述各个引线端子2a、2b、3a、3b、3c、3d的下面分别形成为在封装体8的下面8c露出来的焊接用装配面9a、9b、10a、10b、10c、10d,使上面分别形成为岛部4a、4b和粘接部5a、5b、5c、5d,所以可以在上述各个引线端子的岛部4a、4b和粘接部5a、5b、5c、5d的上面,增大从上述焊接用装配面的封装体8的侧面8a、8b向内侧进入的尺寸A,而无须使进行半导体芯片6a、6b的芯片接合以及金属丝7a、7b、7c、7d的引线接合的区域范围变窄,因此,可以同时可靠地确保在上述各个引线端子的岛部4a、4b和粘接部5a、5b、5c、5d上,进行半导体芯片6a、6b的芯片接合以及金属丝7a、7b、7c、7d的引线接合所需的充分宽度的区域,以及确保在上述各个引线端子的下面的装配面9a、9b、10a、10b、10c、10d上进行焊接时的充分的焊接面积,而无须增大上述封装体8的宽度尺寸W和从上述各个引线端子的封装体侧面8a、8b突出的突出尺寸L中的任何一方或者双方。
此外,在上述岛部4a、4b和粘接部5a、5b、5c、5d上,在对上述各个引线端子2a、2b、3a、3b、3c、3d的顶端部分进行塑性变形时,由于可以通过该塑性变形可靠且容易地使上述各个引线端子2a、2b、3a、3b、3c、3d中的、其下面的装配面9a、9b、10a、10b、10c、10d和与从该装配面在上述岛部4a、4b和粘接部5a、5b、5c、5d上立起的侧面11垂直相交的角部12变为圆度小的带棱角的形状,所以在连续自动成形上述封装体8时,能够可靠地减少或者消除在上述各个装配面9a、9b、10a、10b、10c、10d的周围,即、在对该各个装配面的上述封装体8的下面8c的边界上形成合成树脂的毛刺。
接着,图5~图9是表示制造上述构成的电子部件1的情况的第一
实施方式。
该第一实施方式的制造方法,首先,如图5所示,准备例如用黄铜或者青铜等的铜合金或者在铁内含有42%的镍的所谓42合金(alloy)等那样的延展性优良的金属材料制成板厚为T0的较厚的引线框架13,在该引线框架中形成电子部件的每个部位上,在其间隔只隔开形成上述各个引线端子2a、2b、3a、3b、3c、3d的间隔而穿设有矩形的两个穿通孔14、15。
接着,如图6~图8所示,使上述引线框架13的上面13a朝下、下面13b朝上而将其载置于模具承受板16的上面,在该状态下,由通过朝着上述模具承受板16向下下降的冲床(punch)17冲压而使上述引线框架13的下面13b中的上述两个穿通孔14、15之间的部分凹进,使其板厚从原来的板厚T0塑性变形为薄的板厚T1。
在进行该塑性变形时,在进行该塑性变形的冲床17的左右两侧面中的上述各个引线端子2a、2b、3a、3b、3c、3d处,设置凹部17a,通过该凹部17a,使上述各个引线端子的装配面9a、9b、10a、10b、10c、10d中的内侧边缘的部分形成为半圆。
接着,通过使用未图示的承受模(受けダィ)和冲压冲床对上述引线框架13进行冲压加工,如图9所示,将上述六条引线端子2a、2b、3a、3b、3c、3d形成为在该各个引线端子中的两条第一引线端子2a、2b的顶端上一体地设置有岛部4a、4b,在剩余四条第二引线端子3a、3b、3c、3d的顶端上一体地设置有粘接部5a、5b、5c、5d的形态。
接着,在使上述引线框架13的上面13a朝上的状态下,在上述各个第一引线端子2a、2b顶端的岛部4a、4b的上面,分别芯片接合半导体元件6a、6b,在该各个半导体元件6a、6b与上述各个第二引线端子3a、3b、3c、3d的顶端的粘接部5a、5b、5c、5d的上面之间,进行用金属丝7a、7b、7c、7d进行的引线接合。
接着,以上述各个引线端子下面的各个装配面9a、9b、10a、10b、10c、10d在该封装体8的下面露出来的方式连续自动成形密封上述各个第二引线端子3a、3b、3c、3d顶端部分的合成树脂制的封装体8而制作成电子部件1,接着,通过在距离上述封装体8的左右两侧面8a、8b适宜尺寸L的位置处切断上述各个引线端子2a、2b、3a、3b、3c、3d,而从引线框架13上将上述电子部件1切离下来。
其中,对上述各个装配面9a、9b、10a、10b、10c、10d进行的金属电镀,如果是在连续自动成形上述封装体8后,则可以在从引线框架13上切离前或者切离后进行,此外,上述各个引线端子2a、2b、3a、3b、3c、3d的切断,也可以在上述封装体8的左右两侧面8a、8b的部位上进行。
然而,在以部分凹进去的方式通过冲床17的冲压对上述引线框架13的下面13b进行塑性变形时,通过在引线框架13上穿设两个穿通孔14、15,并对该两个穿通孔14、15间的部分进行塑性变形,由于可以使进行该塑性变形时的多余部分向两侧的穿通孔14、15逃逸,所以可以在减轻进行上述塑性变形所需荷重的同时,还可以减少引线框架13因上述塑性变形而引起畸变变形。
但是,当在上述冲床17的侧面设置凹部17a,将上述各个引线端子2a、2b、3a、3b、3c、3d的装配面9a、9b、10a、10b、10c、10d的内侧边缘形成为半圆形的情况下,在上述两个穿通孔14、15的内宽度尺寸中沿着各个引线端子长度方向的内宽度尺寸S,在超过塑性变形的宽度尺寸E时,尽管进行上述塑性变形时的剩余部分向上述两个穿通孔14、15内的方向上的挤出可以圆滑地进行,但是,在上述各个引线端子中位于外侧的四条引线端子2a、2b、3b、3d的装配面的内侧边缘,因剩余部分向上述两个穿通孔14、15内的方向上的挤出,而如图8的两点划线所示,成为偏向一侧的压扁形状,而不是半圆形。
接着,图10和图11是表示本发明的第二实施方式。
在该第二实施方式中,如图10所示,除了在引线框架13中的塑性变形部分的两侧穿设有穿通孔14、15之外,在上述各个引线端子2a、2b、3a、3b、3c、3d间的部分,还穿设有长沟状的辅助穿通孔16。
因此,如图11所示,进行塑性变形,使得除了向上述两个穿通孔14、15,还向上述辅助穿通孔16内挤出剩余部分,由于上述剩余部分的挤出,与没有穿设上述辅助穿通孔16的情况下相比可以减少对上述各个引线端子中的位于外侧的四条引线端子2a、2b、3b、3d的装配面造成的影响,所以可以使上述各个引线端子中的位于外侧的四条引线端子2a、2b、3b、3d的装配面的内侧边缘正确地成为半圆形。
此外,图12和图13是表示本发明的第三实施方式。
在该第三实施方式中,当在引线框架13中进行塑性变形的部分的两侧穿设有穿通孔14、15时,等于该两个穿通孔14、15的内宽度尺寸中的各个引线端子的长度方向的内宽度尺寸S进行设定,使得不超过塑性变形的宽度尺寸E的尺寸。
因此,塑性变形以剩余部分向内宽度尺寸为S的狭窄的两个穿通孔14、15内挤出的方式进行,由于上述剩余部分的挤出,与将上述两个穿通孔14、15的内宽度尺寸S增大到超过塑性变形的宽度尺寸E的情况下相比可以更大地减少对上述各个引线端子中位于外侧的四条引线端子2a、2b、3b、3d的装配面造成的影响,所以可以使上述各个引线端子中的位于外侧的四条引线端子2a、2b、3b、3d的装配面的内侧边缘正确地变成为半圆形。
虽然上述实施方式是在一个电子部件1内设置有两组由第一引线端子和第二引线端子构成的组的情况,但是,本发明并不限于此,也可以在一个电子部件内设置一组由第一引线端子和第二引线端子构成的组的情况,不言而喻,在设施三组以上的上述组的情况下也可以应用。
Claims (5)
1.一种电子部件,其特征在于,包括:
构成一组的第一引线端子和第二引线端子,芯片接合在一体设置于所述第一引线端子的岛部上面的半导体元件,将该半导体元件与一体设置在所述第二引线端子顶端上的粘接部的上面电气连接起来的金属丝,和对所述岛部以及所述粘接部的部分进行密封的合成树脂制的封装体,其中,
在该岛部和粘接部的上面形成为与引线端子的上面位于同一平面或者大致位于同一平面的状态下,通过从下面一侧起的厚度变薄且宽度变宽的塑性变形,而形成所述第一引线端子的岛部以及所述第二引线端子的粘接部,另一方面,使在所述第一引线端子和第二引线端子的下面中的未进行所述塑性变形的部分,在所述封装体的下面作为焊接用装配面而露出。
2.一种电子部件的制造方法,其特征在于,包括:
使引线框架的一部分塑性变形为从其下面一侧凹进去的工序;
通过对所述引线框架进行冲压加工,将构成一组的第一引线端子和第二引线端子形成为使这些各个引线端子相对于所述两个穿通孔的连接线沿横向延伸,在第一引线端子中进行塑性变形的部分上具有厚度变薄且宽度变宽的岛部,在第二引线端子中的进行塑性变形的部分上具有厚度变薄且宽度变宽的粘接部的状态的工序;
将半导体元件芯片接合到所述引线端子的岛部上面,用金属丝将该半导体元件和所述第二引线端子的粘接部的上面之间引线接合起来的工序;
用合成树脂制的封装体将所述第一引线端子的岛部和第二引线端子的粘接部进行密封,使得所述各个引线端子的下面中的未进行所述塑性变形的部分,在该封装体的下面作为焊接用装配面露出来的状态的工序;和
切断所述各个引线端子中的从所述封装体突出的部分的工序。
3.一种电子部件的制造方法,其特征在于,包括:
隔开适宜间隔在引线框架上贯穿设置两个穿通孔的工序;
使引线框架中的所述两个穿通孔间的部分塑性变形为从其下面一侧凹进去的工序;
通过对所述引线框架进行冲压加工,使构成多组的多根第一引线端子和第二引线端子形成为这些各个引线端子相对于所述两个穿通孔的连接线沿横向延伸,在第一引线端子中进行所述塑性变形的部分上具有厚度变薄且宽度变宽的岛部,在第二引线端子中进行所述塑性变形的部分上具有厚度变薄且宽度变宽的粘接部的形态的工序;
将半导体元件芯片接合到所述各个第一引线端子的岛部上面,用金属丝将该半导体元件、和所述各个第二引线端子中与具有该半导体元件的第一引线端子构成一组的第二引线端子的粘接部的上面之间引线接合起来的工序;
用合成树脂制的封装体将所述各个第一引线端子的岛部和各个第二引线端子的粘接部进行密封,使得所述各个引线端子的下面中的未进行所述塑性变形的部分,在该封装体的下面作为焊接用装配面露出来的状态的工序;和
切断所述各个引线端子中的从所述封装体突出的部分的工序。
4.根据权利要求3所述的电子部件制造方法,其特征在于:
在使所述引线框架塑性变形成从其下面凹进去的工序之前,具有在所述引线框架中所述引线端子之间的部分上穿设辅助穿通孔的工序。
5.根据权利要求3所述的电子部件的制造方法,其特征在于:
使在所述引线框架上贯穿设置的两个穿通孔的内宽度尺寸中沿着所述各个引线端子长度方向的内宽度尺寸,形成为不超过在进行使所述引线框架凹进去的塑性变形时的宽度尺寸。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP185467/2004 | 2004-06-23 | ||
JP2004185467A JP3994095B2 (ja) | 2004-06-23 | 2004-06-23 | 面実装型電子部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1842915A true CN1842915A (zh) | 2006-10-04 |
CN100514614C CN100514614C (zh) | 2009-07-15 |
Family
ID=35779892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005800008638A Active CN100514614C (zh) | 2004-06-23 | 2005-05-12 | 面装配型电子部件及其制造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7456494B2 (zh) |
JP (1) | JP3994095B2 (zh) |
KR (1) | KR101156520B1 (zh) |
CN (1) | CN100514614C (zh) |
TW (1) | TWI349986B (zh) |
WO (1) | WO2006001130A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104167368A (zh) * | 2013-05-17 | 2014-11-26 | 新科金朋有限公司 | 具有镀覆的引线的集成电路封装系统及其制造方法 |
CN105206534A (zh) * | 2014-06-19 | 2015-12-30 | 先进科技新加坡有限公司 | 引线框架及其形成方法、芯片封装方法 |
CN107170716A (zh) * | 2016-03-08 | 2017-09-15 | 株式会社吉帝伟士 | 半导体封装件及半导体封装件的制造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100844630B1 (ko) | 2006-03-29 | 2008-07-07 | 산요덴키가부시키가이샤 | 반도체 장치 |
DE102007050608A1 (de) * | 2007-10-23 | 2009-04-30 | Infineon Technologies Ag | Gehäuse für einen Halbleiter-Chip |
JP5416975B2 (ja) * | 2008-03-11 | 2014-02-12 | ローム株式会社 | 半導体発光装置 |
US8319114B2 (en) * | 2008-04-02 | 2012-11-27 | Densel Lambda K.K. | Surface mount power module dual footprint |
JP2010056372A (ja) | 2008-08-29 | 2010-03-11 | Sanyo Electric Co Ltd | 樹脂封止型半導体装置とその製造方法 |
KR101113518B1 (ko) * | 2009-11-18 | 2012-02-29 | 삼성전기주식회사 | 리드 프레임 |
WO2011064817A1 (ja) * | 2009-11-26 | 2011-06-03 | パナソニック株式会社 | 半導体装置とその製造方法 |
JP5959255B2 (ja) * | 2012-03-22 | 2016-08-02 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
US9666509B2 (en) * | 2015-01-16 | 2017-05-30 | New Japan Radio Co., Ltd. | Semiconductor device |
CN107799498A (zh) * | 2016-09-06 | 2018-03-13 | 精工半导体有限公司 | 半导体装置的制造方法 |
JP2018041956A (ja) * | 2016-09-06 | 2018-03-15 | エイブリック株式会社 | 半導体装置の製造方法 |
JP7381168B2 (ja) * | 2019-12-09 | 2023-11-15 | 日清紡マイクロデバイス株式会社 | 半導体装置の設計方法 |
CN111983856A (zh) | 2020-08-10 | 2020-11-24 | 深圳市华星光电半导体显示技术有限公司 | 液晶显示面板和液晶显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01106456A (ja) * | 1987-10-19 | 1989-04-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
JPH0821670B2 (ja) | 1990-02-27 | 1996-03-04 | ローム株式会社 | 合成樹脂封止型電子部品 |
US5977613A (en) * | 1996-03-07 | 1999-11-02 | Matsushita Electronics Corporation | Electronic component, method for making the same, and lead frame and mold assembly for use therein |
JP3209696B2 (ja) * | 1996-03-07 | 2001-09-17 | 松下電器産業株式会社 | 電子部品の製造方法 |
US6538306B1 (en) * | 1999-07-02 | 2003-03-25 | Rohm Co., Ltd. | Electronic part |
US6550666B2 (en) * | 2001-08-21 | 2003-04-22 | Advanpack Solutions Pte Ltd | Method for forming a flip chip on leadframe semiconductor package |
JP2003258183A (ja) | 2002-03-04 | 2003-09-12 | Shinko Electric Ind Co Ltd | リードフレームの製造方法 |
JP2004296886A (ja) * | 2003-03-27 | 2004-10-21 | Shinko Electric Ind Co Ltd | リードフレームのダウンセット加工装置およびダウンセット加工方法、ならびにリードフレーム |
-
2004
- 2004-06-23 JP JP2004185467A patent/JP3994095B2/ja not_active Expired - Lifetime
-
2005
- 2005-05-12 CN CNB2005800008638A patent/CN100514614C/zh active Active
- 2005-05-12 US US11/630,823 patent/US7456494B2/en active Active
- 2005-05-12 WO PCT/JP2005/008714 patent/WO2006001130A1/ja active Application Filing
- 2005-05-12 KR KR1020057015540A patent/KR101156520B1/ko active IP Right Grant
- 2005-05-20 TW TW094116594A patent/TWI349986B/zh active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104167368A (zh) * | 2013-05-17 | 2014-11-26 | 新科金朋有限公司 | 具有镀覆的引线的集成电路封装系统及其制造方法 |
CN104167368B (zh) * | 2013-05-17 | 2018-07-13 | 新科金朋有限公司 | 具有镀覆的引线的集成电路封装系统及其制造方法 |
CN105206534A (zh) * | 2014-06-19 | 2015-12-30 | 先进科技新加坡有限公司 | 引线框架及其形成方法、芯片封装方法 |
CN105206534B (zh) * | 2014-06-19 | 2019-06-07 | 先进科技新加坡有限公司 | 引线框架及其形成方法、芯片封装方法 |
CN107170716A (zh) * | 2016-03-08 | 2017-09-15 | 株式会社吉帝伟士 | 半导体封装件及半导体封装件的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI349986B (en) | 2011-10-01 |
WO2006001130A1 (ja) | 2006-01-05 |
JP3994095B2 (ja) | 2007-10-17 |
KR101156520B1 (ko) | 2012-06-20 |
CN100514614C (zh) | 2009-07-15 |
KR20070027425A (ko) | 2007-03-09 |
TW200601529A (en) | 2006-01-01 |
US20080191328A1 (en) | 2008-08-14 |
JP2006013001A (ja) | 2006-01-12 |
US7456494B2 (en) | 2008-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1842915A (zh) | 面装配型电子部件及其制造方法 | |
CN109755205B (zh) | 半导体装置 | |
CN1226786C (zh) | 引线架 | |
CN1107349C (zh) | 一种半导体器件引线框架及引线接合法 | |
CN1638111A (zh) | 半导体元件的制造方法 | |
CN1641832A (zh) | 半导体器件及其制造方法 | |
CN1193583C (zh) | 图像传感器模块及其制造方法 | |
CN1163478A (zh) | 电子组件与其制造方法及其所用的引线架与金属模 | |
CN1499623A (zh) | 引线框架、树脂密封型半导体装置及其制造方法 | |
CN1381886A (zh) | 半导体器件和封装及其制造方法 | |
CN1253662A (zh) | 半导体元件装配用基板及其制造方法和半导体器件 | |
CN1270417A (zh) | 半导体器件及其制造方法 | |
CN1748307A (zh) | 有引线模制组件设计中的选择性倒装芯片及制造方法 | |
CN1771599A (zh) | 面装配型电子部件及其制造方法 | |
CN1735963A (zh) | 具有局部预制图形化引线框架的半导体封装及其制造方法 | |
CN103227115B (zh) | 引线框及其制造方法和半导体装置及其制造方法 | |
CN1371127A (zh) | 引线框及使用该引线框的树脂密封型半导体装置制造方法 | |
CN1457094A (zh) | 半导体器件及其制造方法 | |
CN1674268A (zh) | 半导体器件 | |
CN101794758A (zh) | 半导体器件 | |
CN1742349A (zh) | 面安装型固体电解电容器及其制造方法 | |
CN107093594A (zh) | 引线框及其制造方法、以及半导体封装 | |
CN101226890A (zh) | 冲裁式无外引脚封装构造及其制造方法 | |
CN1767186A (zh) | 引线框架及其半导体封装 | |
CN1469461A (zh) | 半导体器件和制造半导体器件的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |