[go: up one dir, main page]

CN1107349C - 一种半导体器件引线框架及引线接合法 - Google Patents

一种半导体器件引线框架及引线接合法 Download PDF

Info

Publication number
CN1107349C
CN1107349C CN98101704A CN98101704A CN1107349C CN 1107349 C CN1107349 C CN 1107349C CN 98101704 A CN98101704 A CN 98101704A CN 98101704 A CN98101704 A CN 98101704A CN 1107349 C CN1107349 C CN 1107349C
Authority
CN
China
Prior art keywords
chip mounting
lead
chip
lead body
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN98101704A
Other languages
English (en)
Other versions
CN1197292A (zh
Inventor
水野秀树
金元慎典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Desella Advanced Technology Co
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1197292A publication Critical patent/CN1197292A/zh
Application granted granted Critical
Publication of CN1107349C publication Critical patent/CN1107349C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for individual devices of subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

一种引线框架及一种引线接合方法，每个引线具有一个通过凸块及支承芯片安装部位的引线主体电连接到该半导体芯片的芯片安装部位。当侧视时，从引线主体到凸块之间的引线通道向X和Z两个方向弯折，使得引线主体的末端与该芯片安装部位分别位于不同的水平面上。当俯视时，引线主体与芯片安装部位或一个直角，形成“L”状。

Description

一种半导体器件引线框架及引线接合法
技术领域
本发明涉及一种半导体器件，特别是一种通过把半导体芯片经凸块焊接到引线框架上形成的一种紧凑且低剖面密封的半导体器件。
背景技术
对于电子装置一般要求有紧凑的结构和较轻的重量，而对于安装于电子装置上的电子器件同样要求有紧凑的结构和较低的剖面。
对于传统的半导体器件，半导体芯片是用引线接合法焊接到引线上的。但该工艺不适用于低剖面的半导体器件，因为其引线是环状的且必须用树脂覆盖。另外，由于引线具有自感应因素，则使得高频半导体芯片的高频特性不佳。
现在有一种把半导体芯片经过凸块连接到引线上的技术可以解决上述问题。在《日本特许公开》第7-201928号(在下文中称为“现有技术1”)中，半导体芯片被固定在TAB(载带自动键合)带上并用树脂密封。一般来说，具有薄膜形状的导电图形被用作为用于TAB带的引线，这些引线的厚度为20至50μm。由于此线很薄，所以薄膜载体要求有较高的机械强度，这样就增加了生产成本。
为了把半导体芯片安装于印刷电路板上并加以焊接，其引线必须要从树脂密封的部分中引出来。但是由于每条引线的一个表面被薄膜所覆盖，这样就降低了焊接的性能。如果把薄膜除去以增加焊接性能，但这又使得外部的引线易受弯折，使得焊锡不能焊到印刷电路板上或与另一印刷图案短路。如上面所述，用TAB带制成的半导体器件不便用于表面安装。
另一种半导体IC(集成电路)器件在《日本特许公开》第1-128893号(在下文中称为“现有技术2”)中公开。在图7A中展示了一块芯片通过凸块93固定在引线框架91上。这一现有技术的目的在于获得一种低剖面的半导体IC器件。在图7B中展示了该器件的剖面。
在该半导体IC器件中，一个IC芯片92面朝下与每个位于引线91一端的芯片安装块912相配对，并通过凸块93直接与引线91相连接。该IC芯片92与每个带有弯折部位911的引线91一起密封于模制外壳94中。
当该IC芯片92及带有弯折部位911的引线91被密封后，芯片安装块912的下表面913从模制外壳94的下表面暴露出来。芯片安装块912的下表面913(暴露表面)用作为外连接端。该暴露表面913同时作为把热量从IC芯片92中散发出去的散热表面。
《日本特许公开案》第5-129473号(下文中称为“现有技术3”)的图1B中展示了一种芯片尺寸的外壳。在现有技术3中，半导体芯片通过凸块安装在直线状的内部引线上，并用密封件密封。
但是，传统的半导体器件具有如下问题。
第一个问题是半导体芯片与引线框架之间在制造工艺中的连接问题。如现有技术2所公开的，当IC芯片1在用树脂密封之前安装于引线框架2上时，该IC芯片1与引线框架2之间只通过凸块连接。如果有外界的机械振动，冲击或热应力施加于该制造工艺过程，就可能造成断路。特别地，这些施加于凸块的应力包括：在传送引线框架中产生的振动、把引线框架放置在工作台上或拾取时产生的冲击、由于热压焊接使引线框架膨胀或在冷却引线框架过程中引起的收缩而产生的应力、由于引线框架在移动过程中发生形变而产生的应力。特别是在现有技术2中，当冲击是从引线框架的横向方向施加时，由于引线3与凸块之间的距离很短，较强的冲击很容易传到凸块上。
在现有技术2的半导体IC器件中，通过凸块93连接到IC芯片92的芯片安装块912的下表面(暴露的表面913)从模制外壳94中暴露出来，作为外连接端(如图7B所示)。由于这个原因，与IC芯片92之间的连接可能会由于机械冲击而松动或脱落，从而造成断路。
对于第二个问题，在现有技术2的半导体IC器件中，安装IC芯片92的芯片安装块912的下表面913从模制外壳94的下表面中暴露出来，作为外连接端。因此，相对于芯片安装块912的厚度来说外部湿气的排出通道非常短，从而该芯片防潮性能较差。
另外，在现有技术2的半导体IC器件中，模制外壳94包含了引线91上的变折部位911以防止芯片安装块912发生移动。当从侧面看时，由于IC芯片92安装于引线91的下凹一侧，则弯折部分911形成时要考虑到IC芯片92的二维尺寸以及对应于这一二维尺寸的精确安装位置。因此，模制外壳94的二维尺寸变得比作为外连接端的芯片安装块912之间的间距还要大，这是因为模制外壳94的二维尺寸不能作成接近于IC芯片92的大小，结果增加了芯片在印刷电路板上的安装面积。
对于第三个问题，在现有技术3的树脂密封表面安装的半导体器件中，使用直线状的外部引线，该引线的上表面及侧表面被树脂所覆盖，这样该引线有时会从密封部件中脱落。另外，该引线的间距由半导体芯片的电极间距所决定。因此，对于带有0.5mm尺寸的半导体芯片的小信号晶体管来说，其引线间距可以小到0.1mm。如果这样的组件安装到印刷电路板上，就容易产生焊桥(或搭锡现象)。反之，如果增加引线间距，则半导体芯片的尺寸也随之增加，导致成本的增加。
发明内容
本发明是在考虑到上述问题的基础上产生的，其目的之一是在制造工艺过程中保持较高的凸块连接强度。
本发明目的之二是在紧凑且低剖面密封的半导体器件中保证良好的防潮性能。
本发明目的之三通过把密封部件的尺寸做得与半导体芯片的尺寸相近而减少安装元件所占用的面积，并且防止引线脱落。
为了实现上述目的，本发明的一个方面是提供一种半导体器件，该半导体器件包括：多个具有通过凸块与半导体芯片进行电连接的芯片安装部位的引线；以及支承该芯片安装部位的引线主体，其中从引线主体的末梢到凸块之间的引线通道沿X和Z两个方向变折，因此，当侧视时，引线主体的未端与芯片安装部位位于不同水平面上，当俯视时，引线主体与芯片安装部位成直角，形成一个L形；一个半导体芯片通过凸块，连接到位于同一平面的引线的芯片安装部位的未稍上；模制外壳把除引线主体与芯片安装部位之间的连接部位的一部分之外的其他构成部分密封起来，包括引线主体的弯折部分，其中每组引线是这样排列的，芯片安装部分设置于在纵向上与中心线平行的半导体器件的中心线的两侧，分布于半导体芯片一侧的L形引线使得芯片安装部位处于同一平面并两两相对。
本发明的第二方面是提供一种引线框架。该引线框架包括：两条相互平行的外边框；多个带有通过凸块与半导体芯片电连接的芯片安装部位的引线，其中引线主体向该平行的外边框之间延伸并与外边框位于同一平面上，以支承芯片安装部位，其中从引线体的末梢到凸块之间的引线通道分别向X、Z两个方向弯折，这样当侧视时，引线主体末梢与芯安装部位处于不同的水平面上。
本发明的第三方面是提供一种引线接合法，该引线接合法包括如下步骤：形成一个引线框架，其中多个带有通过凸块与芯片进行电连接的芯片安装部位的引线及支承芯片安装部位的引线主体延伸于两平行的外边框之间并与外边框位于同一平面上，当俯视时，引线主体与芯片安装部位成一直角形成L形，连接于引线主体的芯片安装部位两两相对分布于同一平面上；在每个L形引线的引线主体上接近芯片安装部位的部位形成一个弯折部位，当侧视时，该弯折部位具有向上伸出的梯阶形状；加热与引线主体位于不同水平面上的芯片安装部位使它与半导体芯片接合，其中在半导体芯片与芯片安装部位的上表面匹配时，预先在芯片安装部位的上表面上形成用于接合的凸块；把L形引线的芯片安装部位及包括弯折部位的部分引线主体连同半导体芯片一起密封起来形成一个模制部分；将该模制部分附近的引线切下来。
附图说明
图1A为表示对应于本发明第一实施例的半导体器件结构的平面图；
图1B和1C为表示对应于本发明第一实施例的半导体器件结构的截面图；
图2A和2B为表示对应于本发明第一实施例的半导体器件的透视图；
图3A为表示对应于本发明第二实施例的半导体器件结构的平面图；
图3B和3C为表示对应于本发明第二实施例的半导体器件结构的截面图；
图4为表示对应于本发明第一实施例的半导体器件所用引线框架；
图5Aa至5Da和图5Ab至5Db用于解释对应于本发明第三实施例的制造半导体器件的方法；
图6用于解释对应于本发明第三实施例的制造半导体器件的制造方法中的连接凸块的工艺；
图7A表示传统半导体IC器件的引线框架；
图7B为表示传统半导体IC器件的截面图。
具体实施方式
下面参照附图详细介绍本发明的最佳实施例。
图1A至1C展示了对应于本发明第一实施例的半导体器件的结构。图2A和2B展示了引线与半导体芯片之间的关系。
如图1A所示，在本实施例的半导体器件中，两个带有引线主体101和芯片安装块102的L形引线10(当俯视时基本上成一直角)沿着半导体器件纵向分布于半导体器件中心线的两侧。L形引线10分布在半导体芯片同一侧，从而芯片安装块102的侧面两两相对。
图1B和1C分别表示图1A中沿A-A线和B-B线的截面图。
如图1B和1C所示，引线主体101上具有一个弯折部分103，使得作为外连接端的引线主体101与每个L形引线10的芯片安装块102位于不同的水平面上。因此，当侧视时，引线主体101与芯片安装块102具有向上延伸的形态。
作为外连接端的四个L形引线10的引线主体101的下表面位于同一平面。由于弯折部分103使得与引线主体101位于不同水平面的芯片安装块102的上表面也位于同一平面上。
半导体芯片20的每个表面电极(未在图1A至1C中展示)与具有上述构造的每个L形引线10的芯片安装块102的末梢部分的上表面相匹配，并通过金属凸块30直接连接到芯片安装块102上。这样，该半导体芯片20就面朝下地安装在L形引线10的芯片安装块102上。
凸块30用不易于因热形变而疲劳的合金制成，如铅-5％锡或钯-1％金合金。也可以用金代替铅锡合金。
为了利用凸块30实现满意的接合效果，要对芯片安装块102的上表面用金、银或铂膜104进行表面处理。
半导体芯片20、芯片安装块102和L形引线10的弯折部位103被密封在树脂模制部分40中。
从树脂模制部分40中暴露出来并作为外连接端的引线主体101是镀焊锡或镀金的，但没有在图上表示出来。
树脂模制部分40的下表面覆盖了作为外连接端的引线主体101的下表面，这样使得元件能够稳固地安装。
从方便生产和降低成本的观点来看，最好用树脂作为密封外壳(即模制外壳)。
在具有上述结构的半导体器件中，从该半导体器件外界到半导体芯片20的渗入通道至少与L形引线10的弯折部位103和芯片安装块102的长度相对应。通过采用比该传统半导体器件的渗入通道更大的渗入通道可以提高器件的防潮性能。
芯片安装块102完全包含在树脂模制部分40中，而每个L形引线10上从弯折部位103到芯片安装块102部分被树脂模制部分40所密封。因此，在凸块30处的断路或L形引线10的脱落情况可以避免。
另外，引线主体101与芯片安装块102位于不同水平面上，因此当侧视时，该引线有一个向上伸出的形态，而半导体芯片20安装在芯片安装块102的上表面上。在L形引线10的弯折部分形成时要考虑到芯片要求根据凸块30的间距(即半导体芯片表面电极的间距)而准确安装。因此，树脂模制部分40的二维尺寸(特别是其宽度)可被制得接近半导体芯片20的尺寸，这样就可以获得一个紧凑的半导体器件。
另外，既然树脂模制部分40的宽度可被制成小于器件外连接端(暴露的引线主体101)之间的距离，则可以减小印刷电路板上安装元件的安装面积。
另外，如图1A所示，L形引线10分布于半导体器件的一侧，使得其芯片安装块102两两相对。对于这种分布方式，作为外连接端的引线主体101可以大于半导体芯片20的表面电极间距的任意间距分布。因此，当安装元件时，不易在引线10之间发生搭锡现象。
下面对照图3A至3C说明本发明的第二实施例。
图3A至3C表示对应于第二实施例的半导体器件的结构。
本实施例中的半导体器件的基本结构与第一实施例的相同，因此关于其基本结构的具体说明予以省略。
对于本实施例中半导体的特征是：L形引线50的芯片安装部分502上在芯片安装部分502与引线主体501之间的连接部位有一个沿引线主体501方向的凹槽504，该引线主体501从凹槽504处弯折成一个弯折部位503。
即使在凹槽504及弯折部位503形成后，由于分布于半导体器件一侧的L形引线50的引线主体501在X和Y方向上的间距比半导体器件20的凸块30之间在X和Y方向上的间距大，因此芯片安装部位502与半导体芯片20之间的连接不受影响。
在本实施例的半导体器件中，引线主体501的芯片安装部位502可以做成更接近半导体器件的中心，即此第一实施例的更接近器件沿纵向的中心线。因此，树脂模制部分60的二维尺寸(特别是其宽度)可以做得更接近于半导体芯片20的尺寸。换句话说，可以减小半导体器件的尺寸。
作为本发明的第三实施例，下面参照图4和5Aa至5Db说明第一实施例的半导体器件的制造方法以及引线接合法。
图4表示一个引线框架。图5Aa至5Db表示图1A至1C中所示的半导体器件的制造步骤。其中图5Aa至5Da和图5Ab到图5Db分别表示从图2A和2B所示的半导体器件两个不同面所展示的制造步骤，这两个截面分别为图1A中的半导体器件沿A-A线和C-C线的截面。
在本实施例的引线接合法中，形成一个具有预定形状的引线框架100。
如图4所示，引线框架100中在两条相互平行的外边框110之间有多条L形引线10。每条L形引线10具有一个引线主体101和一个芯片安装部位102。每个芯片安装部位102相对于引线主体101形成一个直角。在每条外边框110上形成两条L形引线10，使得芯片安装块102的相对边的间距为0.1mm。
在本实施例中，引线框架100可以通过蚀刻或冲压0.1至0.2mm厚的铜板而制成。
对于引线框架100，可以用金属导体(如铜及其合金，或铁及其合金)制成。可以通过冲压或利用蚀刻法或激光来处理导电板以形成具有预定平面形状的引线框架100。
为获得良好的接合性能，可以预先用贵金属(如金、铂或银)对引线框架进行表面处理。
在下面的说明中先设定一个坐标，其中X轴沿着引线框架外边框110的纵向方向，Y轴沿其横向方向，Z轴沿其垂直方向。
在引线框架100的每个芯片部位102的上表面形成一层5至8μm厚的银镀层104，接着在接近于每个引线主体101的芯片安装部位102的部位形成一个弯折部位103(图5Aa和5Ab)。
侧视时，该弯折部位103具有向上伸出的梯阶形状，该芯片安装部位102与引线主体101分别位于不同的水平面上。因此，该弯折部位103不必垂直于引线主体101的其余部位或垂直于芯片安装部分102，而是可以与它们之间成一个斜角。如果该弯折部位103是冲压形成的，由于制造工艺的限制最好折成45°角，但对于引线的不同材料可以有所变动。
在本实施例中，由引线主体101和芯片安装部位102构成的L形引线10具有0.1至0.2mm的厚度。弯折部分103所形成的角度为45°。
这一弯折部位103是通过固定引线框架100并冲压L形引线10的末端部位形成的。
结果，每个芯片安装部位102向引线框架100上表面一侧伸出，其高度为引线框架100的厚度。两芯片安装块102之间的边间距为0.1mm。
用这种方法形成弯折部位103并且芯片安装部位102与引线框架100位于不同的水平面上。此后，通过采用热声线接合法或热压接合法使半导体芯片20经凸块直接连接到每个芯片安装部位102的末端部位(图5Ba、5Bb及6)。
该半导体芯片20为正方形的平面，其边长为0.51mm，厚度为0.2mm。在半导体芯片的表面上四个角上形成表面电极(未展示)。
通过超声接合法用金线先在半导体芯片20的每个表面电极上形成一个直径为0.1mm，厚度为0.04mm的金的环形凸块30。
该凸块30也通过电镀或沉淀焊锡(如铅锡合金)而形成。
通过把支承台72支承的每个芯片安装部位102的末端部位加热到350～370℃以连接到该凸块上。同时，把超声波接到夹着面朝下的半导体芯片20的锥形夹头71，把芯片安装部位102的末端部位与凸块30相配对、加压、接合。请注意在夹头71的中央有一个吸入口71a(图5Bb)。
对于在其上面安装半导体芯片20的芯片安装部位102来说，要考虑到相对于凸块30之间间距的半导体芯片20安装部位的准确性。因此，梯阶状的引线主体101的弯折部位103不能根据半导体芯片20的二维尺寸决定，而是根据凸块30的间距决定(图5Ba)。
在现有技术2或3中，芯片安装部位由一个平的支承台支承。但是，如果引线框架上有弯折部位，该支承台必须有一部分是凸出来的。如果该支承台有一个突出的部分，则该支承台的凸出部位与芯片安装部位之间难于定位，或当引线框架接触支承台时加热温度降低，结果降低了接合强度。
但在本实施例中，每个L形引线10具有“L”形状，而且位于引线框架100上同一侧的L形引线10的芯片安装部位102两两相对。因此，如图5Ba和图6所示，可以在引线主体101之间的空隙间采用在引线框架的横向方向(即Y轴方向)比芯片安装部位102宽的支承台72。
如上面所述，当用于热结合的支承台72比芯片安装部分宽时，则在支承台72上安装芯片部位102过程中，在支承台两头长出一截。这样有利于在凸块连接工艺中定位。
另外，既然支承台72的热容量随着体积的增加而增加，则在热压接合过程中加热温度的下降程度可减到最小。
既然在引线上从引线框架100的外边框110到凸块30的距离比较长，而且引线具有L形状，则在X轴及Y轴方向上的振动、冲击成热应力可以被吸收。通过形成弯折部位103，使得在Y轴及Z轴方向的振动、冲击或热应力可以被吸收。因此，可以防止在制造工艺过程中产生的机械应力或热应力集中于凸块30，这样凸块30的连接强度可以保持稳定。
另外，既然每个芯片安装部位102的上表面经过增加金、银或铂镀膜104的表面处理，则在半导体芯片20和芯片安装部位102之间可以获得足够的接合强度。
在半导体芯片20通过凸块30连接到引线框架100后，L形引线10的芯片安装部位102及该半导体芯片20被热固树脂所密封，从而形成模制部分40。
最好用树脂做为密封用的模制外壳以利于生产并降低生产成本。
在本实施例中，通过利用与带有树脂模制部分40相对应的凹槽的第一密封模子81和没有凹槽的第二密封模子82进行树脂密封(图5Ca和5Cb)。
其中定位过程是这样进行的，半导体芯片20和引线主体101的弯折部位被置于第一密封模子81的凹槽内。把第一和第二密封模子81和82闭合，再把加热到170至190℃的热固树脂注入到密封模子81和82内。
模制部分40的宽度由半导体芯片20的二维尺寸及两弯折部位103之间的间距所决定。如上文所述，在本实施例中，两弯折部位103的间隔由该弯折部位103之间的距离决定。因此，模制部分40的宽度可以被制成接近于半导体芯片20的二维尺寸。
用上述方法在模制部分40形成之后，对暴露于外面的每条引线主体101镀上焊锡膜或金膜。如图5Da所示，每个引线主体被沿着树脂模制部分40附近的d-d线切下，由此从引线框架100切下半导体器件并保留器件的外连接端部位。
可以用切割模子或激光切下引线主体101。
用上述方法，可以生产出紧凑且低剖面的半导体器件。另外，该器件还具有防潮性能并且几乎不会发生引线断路或缺失的情况。
在本发明的半导体器件中，既然引线沿X、Z两个方向弯折，则可以减小传到凸块上的应力。特别地，既然引线具“L”形状，则在X轴和Y轴方向上的振动、冲击或热应力可以被吸收。另外，既然L形引线上具有弯折部位，则在Y轴和Z轴方向上的振动、冲击或热应力可以被吸收。因此，可以避免在生产工艺中产生的机械应力或热应力集中于凸块上，这样凸块的连接强度可以保持稳定。
另外，既然引线主体及芯片安装部位具有“L”形状，而且分布于模制外壳内的芯片安装部位平行于半导体器件中沿纵向的中心线。可以防止引线从半导体芯片剥落或脱离，这样，半导体器件的接触不良现象可以大大减少。
当侧视时，既然弯折部位呈阶状凸出，则从外界到芯片的渗入通道比现有技术中的长，因此可以保证半导体器件的防潮性能。
半导体芯片直接接到具有凸起形状的芯片安装部位的上表面上。因此，只要考虑比半导体芯片的二维尺寸小的凸块来确定芯片安装位置的准确度。这样半导体器件的模制部位的二维尺寸可以制成接近于该半导体芯片的尺寸，从而可以减小印刷电路板上安装元件所需的面积。
由于引线为L形状，所以即使当凸块的间距缩小也可以防止相邻引线之间产生焊桥而发生短路。
如果在芯片安装部位沿着引线主体形成一凹槽，则可以进一步缩小凸块之间的间距。因此，半导体器件的二维尺寸(特别是模制外壳的宽度)或以制成接近于半导体芯片的尺寸。结果，缩小了印刷电路板上的安装面积。
当模制外壳的下表面从模制部位中暴露出来的引线主体的下表面相接合时，可以获得更加稳固的安装。
对于本发明的引线框架，由于在半导体器件制造工艺中传到凸块的应力减小了，所以凸块的接合强度可以保持稳定。
对于本发明的引线接合法，由于在半导体器件制造工艺中传到凸块的应力减小了，所以凸块的接合强度可以保持稳定。另外，可以生产出具有低剖面。高防潮能力并能防止生产出有引线断路或缺失的半导体器件。
在树脂密封后，没有关于弯折引线的工艺。因此，可以提高引线主体的共面性。另外，既然没有弯折工艺产生的应力，所以就没有裂纹或裂缝产生于树脂内，从而可以防止防潮性能的下降。
即使当使用带有弯折部位引线框架时，通过形成L形引线，可以用在引线框架横向方向上比芯片安装部位长的支承台进行热接合。因此，当芯片安装部位架在支承台上时，支承台在横向方向上的两个端各长出一截，使得在凸块接合工艺中易于定位引线框架和支承台。
另外，由于在凸块的热压接合中，当引线框架与支承台接触时，支承台加热温度的降低程度可以得到最小化，则可以获得满意的接合强度。

Claims (7)

1、一种半导体器件，其特征在于：
多个具有通过凸块电连接到半导体芯片上的芯片安装部位(102)和支承该芯片安装部位的引线主体(101)的引线，其中从所述引线主体的未端到所述凸块的引线路径沿X和Z两个方向弯折，这样当侧视时，所述引线主体的未端与所述芯片安装部位位于不同水平面上，当顶视时，所述引线主体与所述芯片安装部位成直角形成“L”形状；
一个半导体芯片(20)，通过凸块(30)连接到所述设置在平面上的引线的芯片安装部位(102)的未端部位的上表面上；
一个模制外壳(40)，除了与所述引线主体(101)和所述芯片安装部位之间的连接部分相分离的一部分之外，所述模制外壳(40)将其他构成元件密封起来，并包括所述引线主体的弯折部位(103)，
其中所述的多个引线是这样分布的：
所述芯片安装部位分布于所述半导体器件中心线的两侧沿纵向方向平行于中心线；及
所述L形引线(10)分布在所述半导体芯片的一侧，这样芯片安装部位(102)两两相对，并位于同一平面上。
2、如权利要求1所述的器件，其特征是所述的分布于所述半导体器件一侧的多个L形引线(50)的引线主体(501)在X和Y方向上的间距分别大于所述半导体芯片(20)的凸块之间在X和Y方向上的距离；
所述芯片安装部位(502)上有一个凹槽(504)，其位于所述连接部位到所述引线主体(501)之间，并沿所述引线主体方向，
所述引线主体(501)在凹槽处弯折。
3、如权利要求1或2所述的器件，其特征是所述模制外壳(40)的底部表面与从所述模制外壳中暴露出来的所述引线主体(101)的下表面相齐平。
4、一个引线框架，其特征是包括：
两条相互平行的外部边框(110)；及
多条引线的集合，其中每条引线上具有通过凸块(30)电连接到半导体芯片的芯片安装部位(102)以及延伸于所述平行外边框之间与所述外边框位于同一平面的用于支承所述芯片安装部位的引线主体(101)，其中从所述引线主体未端到所述凸块之间的引线路径沿X、Z两个方向弯折，因此，当侧视时，所述引线主体的未端部位与所述芯片安装部位分别位于不同的水平面上。
5、如权利要求4所述的引线框架，其特征是每条所述的引线这样分布：
当俯视时，所述的引线主体与所述的芯片安装部位成一直角，形成“L”形状，
所述的芯片安装部位分布于所述半导体器件中心线两侧，沿纵向并平行于中心线，
所述的L形引线(10)设置在半导体芯片的一侧，这样所述芯片安装部分在平面上彼此相对。
6、一种引线结合法，其特征是包括如下步骤：
形成一个引线框架(100)，其中包括多条引线(10)，每条引线具有一个通过凸块电连接到半导体芯片的一个芯片安装部位(102)和与所述外边框位于同一平面、相互平行且延伸于两外边框(110)之间支承所述芯片安装部位的引线主体，当俯视时，所述引线主体及所述芯片安装部位之间成一个直角，形成“L”形状，所述与引线主体相连的芯片安装部位彼此相对同位于一个平面上；
形成一个弯折部位(103)，当从位于接近于所述芯片安装部位的每个L形引线的所述引线主体的部位的侧面来看时，该弯折部位具有梯阶形向上突出的形状；
加热所述的芯片安装部位(102)，该芯片安装部位因弯折部位而位于与所述引线主体不同的水平面上，用以接合所述半导体芯片(20)，在使所述半导体芯片与所述芯片安装部位的上表面相匹配之前预先在所述芯片安装部位的未端的上表面上形成凸块(30)；
把所述L形引线的所述芯片安装部位和从所述引线主体到所述弯折部位(103)之间的一部分连同所述半导体芯片密封起来以形成一个模制部分；
在所述模制部位附近的某处，把所述引线(10)切下。
7、如权利要求6所述的引线接合法，其特征是进一步包括如下步骤：
当所述半导体芯片要与所述芯片安装部位未端的上表面相匹配并要与所述上表面相接合时，把芯片安装部位(102)架在支承台(72)上并加热所述芯片安装部位(102)，所述的支承台沿所述引线框架横向方向的宽度比所述芯片安装部位长。
CN98101704A 1997-04-21 1998-04-21 一种半导体器件引线框架及引线接合法 Expired - Lifetime CN1107349C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP103192/97 1997-04-21
JP9103192A JP3022393B2 (ja) 1997-04-21 1997-04-21 半導体装置およびリードフレームならびに半導体装置の製造方法
JP103192/1997 1997-04-21

Publications (2)

Publication Number Publication Date
CN1197292A CN1197292A (zh) 1998-10-28
CN1107349C true CN1107349C (zh) 2003-04-30

Family

ID=14347661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98101704A Expired - Lifetime CN1107349C (zh) 1997-04-21 1998-04-21 一种半导体器件引线框架及引线接合法

Country Status (3)

Country Link
US (1) US6084310A (zh)
JP (1) JP3022393B2 (zh)
CN (1) CN1107349C (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY122101A (en) * 1997-03-28 2006-03-31 Rohm Co Ltd Lead frame and semiconductor device made by using it
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
KR20000057810A (ko) * 1999-01-28 2000-09-25 가나이 쓰토무 반도체 장치
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2002026044A (ja) * 2000-07-05 2002-01-25 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6603196B2 (en) * 2001-03-28 2003-08-05 Siliconware Precision Industries Co., Ltd. Leadframe-based semiconductor package for multi-media card
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
SG109495A1 (en) * 2002-04-16 2005-03-30 Micron Technology Inc Semiconductor packages with leadfame grid arrays and components and methods for making the same
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
DE102006008632B4 (de) * 2006-02-21 2007-11-15 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5060172B2 (ja) * 2007-05-29 2012-10-31 岩谷産業株式会社 半導体発光装置
JP5056327B2 (ja) * 2007-10-10 2012-10-24 日亜化学工業株式会社 発光装置
US8269324B2 (en) * 2008-07-11 2012-09-18 Stats Chippac Ltd. Integrated circuit package system with chip on lead
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8426255B2 (en) * 2011-09-14 2013-04-23 Chipmos Technologies, Inc. Chip package structure and method for manufacturing the same
CN102347305B (zh) * 2011-10-24 2013-04-17 上海凯虹科技电子有限公司 引线框架的阵列结构
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
CN105684147B (zh) * 2014-04-30 2019-04-05 富士电机株式会社 半导体模块及其制造方法
US9355945B1 (en) * 2015-09-02 2016-05-31 Freescale Semiconductor, Inc. Semiconductor device with heat-dissipating lead frame
US11742265B2 (en) * 2019-10-22 2023-08-29 Texas Instruments Incorporated Exposed heat-generating devices
CN112117250B (zh) * 2020-09-07 2022-07-01 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
US5428248A (en) * 1992-08-21 1995-06-27 Goldstar Electron Co., Ltd. Resin molded semiconductor package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2654035B2 (ja) * 1987-11-14 1997-09-17 松下電工株式会社 半導体ｉｃ装置
JPH05129473A (ja) * 1991-11-06 1993-05-25 Sony Corp 樹脂封止表面実装型半導体装置
JPH06349890A (ja) * 1993-06-14 1994-12-22 Hitachi Ltd 半導体装置
JPH07201928A (ja) * 1993-12-29 1995-08-04 Nippon Steel Corp フィルムキャリア及び半導体装置
JPH09312367A (ja) * 1996-05-23 1997-12-02 Mitsubishi Electric Corp 高周波半導体装置
US5863805A (en) * 1996-07-08 1999-01-26 Industrial Technology Research Institute Method of packaging semiconductor chips based on lead-on-chip (LOC) architecture
KR100216064B1 (ko) * 1996-10-04 1999-08-16 윤종용 반도체 칩 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
US5428248A (en) * 1992-08-21 1995-06-27 Goldstar Electron Co., Ltd. Resin molded semiconductor package

Also Published As

Publication number Publication date
JP3022393B2 (ja) 2000-03-21
US6084310A (en) 2000-07-04
JPH10294411A (ja) 1998-11-04
CN1197292A (zh) 1998-10-28

Similar Documents

Publication Publication Date Title
CN1107349C (zh) 一种半导体器件引线框架及引线接合法
US7514293B2 (en) Method of manufacturing a semiconductor device
JP4729244B2 (ja) 半導体デバイス用非モールドパッケージ
CN1041035C (zh) 多芯片模块
CN1048824C (zh) 芯片载体及其制造方法以及芯片载体的应用
CN1271712C (zh) 具有从密封树脂暴露出来的散热器的半导体器件
CN1208820C (zh) 半导体晶片、半导体装置及其制造方法
CN1283004C (zh) 半导体装置及其制造方法、线路基板及电子机器
CN1172368C (zh) 半导体器件
CN1301399A (zh) 半导体器件
CN1185698C (zh) 半导体装置及其制造方法、电路板以及电子设备
CN1266752C (zh) 电路装置的制造方法
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
CN101540310A (zh) 半导体封装及其制作方法
CN1452245A (zh) 半导体器件及其制造方法
CN1191629C (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
US9324636B2 (en) Resin-sealed semiconductor device and associated wiring and support structure
JP2002026044A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN1309057C (zh) 半导体装置及其制造方法
CN1314119C (zh) 半导体装置及其制造方法、电路板和电子仪器
CN2575844Y (zh) 高散热效率的封装结构
CN113748510B (zh) 电子模块
JPH11274360A (ja) 半導体装置及びその製造方法
US20040119146A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP2001177016A (ja) 表面実装型パッケージ及びその作製方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030627

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030627

Address after: Kanagawa, Japan

Patentee after: NEC Compund semiconductor Devices Co., Ltd.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1051269

Country of ref document: HK

ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NEC COMPUND SEMICONDUCTOR DEVICES CO LTD

Effective date: 20060512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20060512

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Kanagawa, Japan

Patentee before: NEC Compund semiconductor Devices Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP03 Change of name, title or address

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: DESAILA ADVANCED TECHNOLOGY COMPANY

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20141017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141017

Address after: American California

Patentee after: Desella Advanced Technology Company

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20030430