[go: up one dir, main page]

CN1794066A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN1794066A
CN1794066A CNA200510022944XA CN200510022944A CN1794066A CN 1794066 A CN1794066 A CN 1794066A CN A200510022944X A CNA200510022944X A CN A200510022944XA CN 200510022944 A CN200510022944 A CN 200510022944A CN 1794066 A CN1794066 A CN 1794066A
Authority
CN
China
Prior art keywords
electrode
line
semiconductor
layer
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200510022944XA
Other languages
English (en)
Other versions
CN100458533C (zh
Inventor
全宰弘
金彰洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1794066A publication Critical patent/CN1794066A/zh
Application granted granted Critical
Publication of CN100458533C publication Critical patent/CN100458533C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明提供一种薄膜晶体管(TFT)阵列面板。该TFT阵列面板包括：在绝缘基板上形成的栅极线和栅电极；在绝缘基板上的存储电极线；在栅极线和存储电极线上的栅极绝缘层；在栅极绝缘层上的第一半导体；在第一半导体上所形成、位于栅电极上方且相互间隔开的数据线和漏电极；在第一半导体上所形成并具有暴露漏电极的接触孔和暴露存储电极上的栅极绝缘层的开口的钝化层；以及通过接触孔连接到漏电极并通过开口交迭存储电极的像素电极。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明涉及一种薄膜晶体管阵列面板及其制造方法。
背景技术
现今，液晶显示器(LCD)是一种最广泛使用的平板显示器。LCD包括设置有场产生电极的两个面板和插入在其间的液晶(LC)层。LCD通过施加电压给场产生电极以在LC层中产生电场来显示图象，电场决定LC层中LC分子的取向以调整入射光的偏振。
在各面板上包括场产生电极的LCD之中，按矩阵排列的多个像素电极设置在一个面板上，且设置共用电极(common electrode)来交迭另一面板的整个表面。通过向各像素电极施加各电压来显示图象。为施加各电压，多个三端子(terminal)的薄膜晶体管(TFT)连接到各像素电极，并在面板上设置多条栅极线和多条数据线。栅极线传输用于控制TFT的信号，而数据线传输施加给像素电极的电压。另外，在面板上设置交迭像素电极以形成存储电容器的多个存储电极。
用于LCD的面板通常具有包括几个导体层和绝缘层的分层结构(layered structure)，并需要用于制造LCD面板的几个光刻步骤。由于制造成本随光刻步骤的数量增加而增加，所以优选减少光刻步骤的数量。为减少制造成本，利用一个光致抗蚀剂作为蚀刻掩模来构图数据线和半导体层。光致抗蚀剂包括具有中间厚度的部分。
然而，因为半导体层保留在连接到像素电极的导体下面并在该制造方法中交迭存储电极，因而产生了屏幕上的闪烁以及残留影象，由此恶化了LCD的特性。需要一种减少制造成本而不引起这些不良副作用的方法。
发明内容
提供一种薄膜晶体管阵列面板，其包括：在绝缘基板上形成的栅极线和栅电极；在绝缘基板上的存储电极线；在栅极线和存储电极线上的栅极绝缘层；在栅极绝缘层上的第一半导体；在第一半导体上以及在栅电极上方所形成的相互间隔开的数据线和漏电极；在第一半导体上所形成的并具有暴露漏电极的接触孔和暴露存储电极线上的栅极绝缘层的开口的钝化层；以及通过接触孔连接到漏电极并通过开口交迭存储电极线的像素电极。
除在栅电极上的部分以外的第一半导体可以与数据线和漏电极具有相同的形状。薄膜晶体管阵列面板可以进一步在与第一半导体相同的层包括第二半导体，其中开口延伸到第二半导体。
开口可以是通过第二半导体延伸的孔。
接触孔可以与开口交迭。开口可以位于接触孔内。
开口可以延伸进漏电极。
存储电极线可以与栅极线间隔开。
提供薄膜晶体管阵列面板，其包括：形成栅极线和存储电极线；形成覆盖栅极线和存储电极线的栅极绝缘层；在栅极绝缘层上形成第一半导体和交迭存储电极线的第二半导体；在第一半导体上形成具有源电极的数据线和漏电极；形成具有暴露漏电极的接触孔和暴露第二半导体的开口的钝化层；除去通过开口暴露的第二半导体；以及形成通过接触孔连接到漏电极的像素电极。其中，利用一个光致抗蚀剂膜作为蚀刻掩模通过光刻形成第一和第二半导体、数据线和漏电极。
光致抗蚀剂膜可以包括源电极和漏电极之间的部分上的对应沟道区域及与一部分存储电极线对应的存储区域的第一部分，以及对应数据线和漏电极上的布线区域(wire area)的第二部分。
可以利用一个掩模通过光刻来形成光致抗蚀剂膜。
本方法可以进一步包括在第一和第二半导体与数据线和漏电极之间形成欧姆接触层。
数据线和漏电极、欧姆接触层以及第一和第二半导体的形成可以包括：沉积硅层、掺杂的硅层和导体层；形成光致抗蚀剂膜，包括对应源电极和漏电极之间的部分上的沟道区域和与一部分存储电极线对应的存储区域的第一部分、及对应数据线和漏电极上的布线区域的第二部分；蚀刻对应除存储、布线和沟道区域以外的其余区域的导体层；蚀刻其余区域上的硅层和掺杂的硅层；除去第一部分以暴露存储和沟道区域上的导体层；蚀刻存储和沟道区域上的导体层和掺杂的硅层；以及除去第二部分。
附图说明
通过参考附图详细说明其优选实施例，本发明的上述及其他优点将变得更加清楚，其中：
图1是根据本发明一个实施例的用于LCD的TFT阵列面板的布置图；
图2和3是分别沿线II-II′和III-III′截取的图1中所示的TFT阵列面板的截面图；
图4是图1-3所示的TFT阵列面板根据本发明一个实施例在其制造方法的第一步骤中的布置图；
图5A和5B是分别沿线Va-Va′和Vb-Vb′截取的图4中所示的TFT阵列面板的截面图；
图6A和6B是分别沿线Va-Va′和Vb-Vb′截取的图4中所示的TFT阵列面板的截面图，并且示例了图5A和5B中所示步骤之后的步骤；
图7A和7B是分别沿线Va-Va′和Vb-Vb′截取的图4中所示的TFT阵列面板的截面图，并且示例了图6A和6B中所示步骤之后的步骤；
图8是在图7A和7B中所示步骤之后的步骤中的TFT阵列面板的截面图；
图9A和9B是分别沿线IXa-IXa′和IXb-IXb′截取的图8中所示的TFT阵列面板的截面图；
图10是图9A和9B中所示步骤之后的步骤中的TFT阵列面板的截面图；
图11A和11B是分别沿线XIa-XIa′和XIb-XIb′截取的图10中所示的TFT阵列面板的截面图；
图12是根据本发明另一实施例的LCD的TFT阵列面板的布置图；
图13是根据本发明一个实施例的LCD的共用电极面板的布置图；
图14是含有图12中所示的TFT阵列面板和图13中所示的共用电极面板的LCD的布置图；
图15是沿线XV-XV′截取的图14中所示的LCD的截面图；
图16是根据本发明另一实施例的LCD的TFT阵列面板的布置图；
图17是根据本发明一个实施例的LCD的共用电极面板的布置图；
图18是含有图16中所示的TFT阵列面板和图17中所示的共用电极面板的LCD的布置图；
图19是沿线XIX-XIX′截取的图18中所示的LCD的截面图。
具体实施方式
下文中，将参考示出了本发明优选实施例的附图来更加充分地介绍本发明。然而，本发明可以按许多不同的形式来实施，而不应解释为局限于此处所展示的实施例。
在图中，为便于清楚而放大了层、膜和区域的厚度。应明白，当例如层、膜、区域或基板这样的元件被称为“在”另一元件“上”时，其可以直接在其它元件上或还可以存在中间元件。
现在，将参考图1至3详细说明用于LCD的TFT阵列面板。
图1是根据本发明一个实施例用于LCD的TFT阵列面板的布置图，以及图2和3是分别沿线II-II′和III-III′截取的图1中所示的TFT阵列面板的截面图。
多条栅极线121和多条存储电极线131形成在绝缘基板110例如透明玻璃上。
栅极线121基本上沿第一方向延伸、彼此间隔开并传输栅极信号。每条栅极线121包括形成多个栅电极124的多个突出部分和具有用于接触其它层或外部驱动电路的大面积的末端部分129。栅极线121可以延伸至连接到驱动电路，驱动电路可以被集成在绝缘基板110上。
与栅极线121分开的每条存储电极线131基本上沿与栅极线121相同的方向延伸，并设置在两条栅极线121之间。存储电极线131施加有预定电压例如其它面板(未示出)的共用电压。存储电极线131可以包括具有大面积的多个扩展部分。
栅极线121和存储电极线131优选由例如Al和Al合金的含Al金属、例如Ag和Ag合金的含Ag金属、例如Cu和Cu合金的含Cu金属、例如Mo和Mo合金的含Mo金属、Cr、Ti或Ta构成。如图2中所示，栅极线121包括具有不同物理特性的两层膜，下层膜121p和上层膜121q。上层膜121q优选由例如Al和Al合金的含Al金属的低电阻率金属构成，以用于减少栅极线121中的信号延迟或电压降，并且上层膜121q具有1000-3000范围内的厚度。另一方面，下层膜121p优选由例如Cr、Mo和Mo合金的材料构成，该材料具有良好的物理、化学及与例如氧化铟锡(ITO)和氧化铟锌(IZO)的其它材料的电接触特性，并且下层膜121p具有100-1000范围内的厚度。下层膜材料和上层膜材料的良好示范性组合是Mo和Al-Nd合金。它们的位置可以互换。在图2和3中，用附图标记124p和124q来分别指示栅电极124的下层和和层膜，用附图标记129p和129q来分别指示末端部分129的下层和上层膜，用附图标记131p和131q来分别指示存储电极线131的下层和上层膜。可以除去栅极线121末端部分129的上层膜129q的部分以暴露下面部分的下层膜129p。
此外，使上层膜121q、124q、129q和131q以及下层膜121p、124p、129p和131p的侧面有斜度以相对基板110的表面形成大约30-80度的角度。
优选由氮化硅(SiNx)构成的栅极绝缘层140形成在栅极线121上。
优选由氢化非晶硅(缩写成“a-Si”)构成的多个半导体带状体151和多个半导体岛状体157形成在栅极绝缘层140上。每个半导体带状体151基本上沿基本垂直于第一方向的第二方向延伸并具有向栅电极124扩展的多个突出部分154。每个半导体岛状体157设置在存储电极线131上，并具有设置在半导体岛状体157的边界内的开口(例如孔)。
优选由硅化物或重掺杂有n型杂质的n+氢化a-Si构成的多个欧姆接触带状体和岛状体161和165形成在半导体带状体151上。每个欧姆接触带状体161具有多个突出部分163，并且突出部分163和欧姆接触岛状体165成对地设置在半导体带状体151的突出部分154上。
使半导体带状体151和欧姆接触161和165的侧面有斜度以相对基板110的表面形成在大约30-80度之间的角度。
多条数据线171和多个漏电极175形成在欧姆接触161和165上。
用于传输数据电压的数据线171基本上沿纵向方向延伸并与栅极线121交叉。每条数据线171的朝向漏电极175突出的多个分支形成多个源电极173。每对源电极173和漏电极175彼此分开并跨栅电极124彼此定位。栅电极124、源电极173和漏电极175与半导体带状体151的突出部分154一起形成具有沟道的TFT，该沟道形成在设置在源电极173和漏电极175之间的突出部分154中。
数据线171和漏电极175也优选由例如Al和Al合金的含Al金属、例如Ag和Ag合金的含Ag金属、例如Cu和Cu合金的含Cu金属、例如Mo和Mo合金的含Mo金属、Cr、Ti或Ta构成，并可以具有单层或多层结构。
像栅极线121一样，数据线171和漏电极175具有相对衬底110形成大约30-80度的角度的倾斜的侧面(tapered lateral side)。
欧姆接触161和165仅插入在下层半导体带状体(underlyingsemiconductor stripes)151和上层数据线(overlying data lines)171之间。欧姆接触161减少了半导体带状体151和数据线171之间的接触电阻，并且欧姆接触165由漏电极175覆盖。另外，根据本实施例的TFT阵列面板的半导体带状体151与数据线171和漏电极175以及下层欧姆接触161和165具有几乎相同的平面形状。然而，半导体带状体151的突出部分154包括一些暴露的部分，其没有被数据线171和漏电极175覆盖，例如位于源电极173和漏电极175之间的部分。
钝化层180形成在数据线171、漏电极175和半导体带状体151的暴露部分上。钝化层180优选由例如氮化硅或氧化硅的无机绝缘体、具有良好平坦特性的感光有机材料、或通过等离子体增强化学气相沉积(PECVD)所形成的例如a-Si:C:O和a-Si:O:F的低介电绝缘材料构成。钝化层180可以具有包括下层无机膜和上层有机膜的双层结构。
钝化层180具有分别暴露漏电极175以及数据线171的末端部分179的多个接触孔185和182。钝化层180和栅极绝缘层140具有暴露栅极线121的末端部分129的多个接触孔181。此外，钝化层180具有与半导体岛状体157的开口一起暴露存储电极线131上的栅极绝缘层140的多个开口187。
优选由IZO或ITO构成的多个像素电极190与多个接触辅助体(contactassistant)81和82形成在钝化层180上。
像素电极190通过接触孔185物理且电连接到漏电极175，使得像素电极190从漏电极175中接收数据电压。
返回参考图2，施加有数据电压的像素电极与在另一面板(未示出)上的共用电极合作产生电场，该电场使设置在所述电极之间的液晶层3中的液晶分子重新取向。
如上所述，像素电极190和共用电极形成液晶电容器，其在TFT Q截止后存储所施加的电压。提供与液晶电容器串联的被称为“存储电容器”的附加电容器，以用于增强电压存储容量。通过将像素电极190与邻近其的栅极线121(称为“前面的栅极线”)或存储电极线131交迭来实现存储电容器。
如上面所提到的，位于连接到像素电极的导体下面并交迭存储电极的半导体层引起屏幕上不理想的闪烁和残留影象。在根据本发明的实施例中，作为存储电容器的电介质的栅极绝缘层140设置在像素电极190和存储电极线131之间，从而提供均匀的存储电容。这样，在优化的区域中可以使存储电容最大化。因此，防止了屏幕上的闪烁以及残留影象，并增强了LCD的特性。
在不同的实施例中，通过把像素电极190和邻近其的栅极线121交迭以形成存储电容器，暴露栅极绝缘层140的钝化层180的开口187可以设置在前面的栅极线121上。在该实施例中，可以延伸栅极线121，使得它们被像素电极190覆盖。
可选地，像素电极190可以交迭栅极线121和数据线171以增加开口率(aperture ratio)。
接触辅助体81和82分别通过接触孔181和182连接到栅极线121的暴露末端部分129和数据线171的暴露末端部分179。接触辅助体81和82不是必不可少的，但为优选的从而保护暴露的部分129和179，并用来实现暴露部分129和179与外部器件的附着性。
根据本发明的另一实施例，像素电极190由透明导电聚合物构成。对于反射型LCD，像素电极190由不透明的反射金属构成。在这些情况下，接触辅助体81和82可以由与像素电极190不同的材料例如IZO或ITO构成。
现在将参考图4至11B以及图1至3，详细说明制造根据本发明实施例的图1至3中所示的TFT阵列面板的方法。
图4是根据本发明实施例的图1-3所示的TFT阵列面板在其制造方法的第一步骤中的布置图；图5A和5B是图4中所示的TFT阵列面板的分别沿线Va-Va′和Vb-Vb′截取的截面图；图6A和6B是图4中所示的TFT阵列面板的分别沿线Va-Va′和Vb-Vb′截取的截面图，并且示出了图5A和5B中所示步骤之后的步骤；图7A和7B是图4中所示的TFT阵列面板的分别沿线Va-Va′和Vb-Vb′截取的截面图，并且示例了图6A和6B中所示步骤之后的步骤；图8是TFT阵列面板在图7A和7B中所示步骤之后的步骤中的截面图；图9A和9B是图8中所示的TFT阵列面板的分别沿线IXa-IXa′和IXb-IXb′截取的截面图；图10是TFT阵列面板在图9A和9B中所示步骤之后的步骤中的截面图；图11A和11B是图10中所示的TFT阵列面板的分别沿线XIa-XIa′和XIb-XIb′截取的截面图。
依序在绝缘基板110例如透明玻璃上溅射两层导电膜即下层导电膜和上层导电膜。下层导电膜优选由例如Al和Al合金的材料构成并且优选具有大约1000-3000范围内的厚度。上层导电膜优选由Mo或Mo合金构成并且优选具有500-1000范围内的厚度。
参考图4、5A和5B，在上层导电膜上形成光致抗蚀剂之后，利用光致抗蚀剂作为蚀刻掩模依序构图上层导电膜和下层导电膜，以形成包括多个栅电极124的多条栅极线121和多条存储电极线131，然后除去光致抗蚀剂。
通过湿法蚀刻进行上层膜121q和131q以及下层膜121p和131p的构图，优选利用含有CH3COOH、HNO3、H3PO3和其余的H2O的Al蚀刻剂，该Al蚀刻剂能具有倾斜蚀刻轮廓地蚀刻Al和Mo。
参考图6A和6B，通过CVD依序沉积栅极绝缘层140、本征a-Si层150和非本征a-Si层160，使得层140、150和160分别具有大约1500-5000、大约500-2000和大约300-600的厚度。通过溅射沉积导电层170，并且在导电层170上涂覆大约1-2微米厚度的光致抗蚀剂。通过曝光掩模(未示出)使光致抗蚀剂曝光并显影从而形成光致抗蚀剂膜52、54。
显影的光致抗蚀剂膜52、54具有由位置所决定的厚度。图6A和6B中所示的光致抗蚀剂包括具有减小厚度的多个第一至第三部分。通过附图标记52和54分别指示位于区域A上的第一部分和位于区域C上的第二部分，没有附图标记指示位于区域B上的第三部分，这是由于它们基本上具有零厚度从而暴露下面的导电层170的部分。根据后续工艺步骤中的工艺条件来调整第二部分54对第一部分52的厚度比率。优选第二部分54的厚度等于或小于第一部分52的厚度的一半，特别地，等于或小于4000。这时，区域A对应于数据线171和漏电极175，区域C对应于源电极173和漏电极175之间的部分以及对应于存储电极线131，区域B是除区域A和C以外的其余区域。
通过几种技术得到光致抗蚀剂的由位置所决定的厚度。例如，其可以通过提供曝光掩模上的半透明区域以及透明区域和光阻挡不透明区域来获得。半透明区域可以具有缝隙(slit)图案、网格(lattice)图案或中等透射率或中等厚度的薄膜。当利用缝隙图案时，优选使缝隙的宽度或缝隙之间的距离小于用于光刻技术的曝光器的分辨率。
当利用适当的工艺条件时，光致抗蚀剂52、54的不同厚度允许下面的层的选择性蚀刻。因此，如图8、9A和9B中所示，通过一系列蚀刻步骤，得到了包括多个源电极173的多条数据线171、多个漏电极175、以及包括多个突出部分163的多个欧姆接触带状体161、多个欧姆接触岛状体165、以及包括多个突出部分154的多个半导体带状体151和半导体岛状体157。
为便于说明，区域A上的导电层170、非本征a-Si层160和本征a-Si层150的部分被称为第一部分，区域C上的导电层170、非本征a-Si层160和本征a-Si层150的部分被称为第二部分，区域B上的导电层170、非本征a-Si层160和本征a-Si层150的部分被称为第三部分。
形成这种结构的示范性顺序如下：
(1)除去在区域B上的导电层170、非本征a-Si层160和本征a-Si层150的第三部分；
(2)除去光致抗蚀剂的第二部分54；
(3)除去沟道区域C上的导电层170、非本征a-Si层160的第二部分；以及
(4)除去光致抗蚀剂的第一部分52。
另一示范性顺序如下：
(1)除去导电层170的第三部分；
(2)除去光致抗蚀剂的第二部分54；
(3)除去在非本征a-Si层160和本征a-Si层150的第三部分；
(4)除去导电层170的第二部分；
(5)除去光致抗蚀剂的第一部分52；以及
(6)除去非本征a-Si层160的第二部分。
现在详细说明第二例子。
参考图7A和7B，通过湿法蚀刻或干法蚀刻除去在其余区域B上的导电层170的暴露的第三部分，以暴露下面的非本征a-Si层160的第三部分。优选湿法蚀刻含Al金属膜，而含Mo金属膜通过干法蚀刻和湿法蚀刻都可以蚀刻。在相同蚀刻条件下，可以同时地蚀刻包含Al和Mo的双层结构。
附图标记174指示包括彼此连接的漏电极175和数据线171的导电层170的导体，附图标记177指示留在存储电极线131上的导体。在光致抗蚀剂膜52、54下过蚀刻导体174和177，由此制作底切(under-cut)结构。
接着，优选通过干法蚀刻除去在区域B上的非本征a-Si层160和本征a-Si层150的第三部分，并除去光致抗蚀剂的第二部分54以暴露导体170的第二部分。与除去非本征a-Si层160和本征a-Si层150的第三部分同时地或独立地进行除去光致抗蚀剂的第二部分54。通过灰化(ashing)除去残留在区域C上的光致抗蚀剂第二部分54的残余。
在该步骤中完成半导体带状体151，附图标记164和167指示包括彼此连接的欧姆接触带状体和岛状体161和165及设置在存储电极线131上的非本征a-Si层160的部分，其称为“非本征半导体带状体”。
参考图8、9A和9B，除去在区域C上的导体170及非本征a-Si条状体160的第二部分、以及光致抗蚀剂的第一部分52。
如图9B中所示，可以除去在区域C上的本征半导体带状体151的突出部分154和岛状体157的顶部部分以减少厚度，并蚀刻光致抗蚀剂的第一部分52到预定厚度。
这样，每个导体174分成将被完成的数据线171和多个漏电极175，而每个非本征半导体带状体164分成将被完成的欧姆接触带状体161和多个欧姆接触岛状体165。
参考图10、11A和11B，通过氮化硅的CVD、通过丙烯酸有机绝缘膜的涂覆、或通过低介电绝缘材料例如具有低介电常数的Si:C:O和Si:O:F的PECVD，来形成钝化层180。此后，光蚀刻钝化层180和栅极绝缘层140以形成多个接触孔181、182和185以及开口187。此时，钝化层180和栅极绝缘层140的蚀刻条件相对于半导体部分具有高蚀刻选择性。因此，通过开口187暴露的半导体岛状体157防止半导体岛状体157下面的栅极绝缘层受到蚀刻。优选地开口187的边界设置在半导体岛状体157的边界内以防止暴露存储电极线131。
最后，如图1-3中所示，蚀刻通过开口187暴露的半导体岛状体157以暴露存储电极线131上的栅极绝缘层140。然后，通过溅射和光蚀刻ITO或IZO层，在钝化层180上形成多个像素电极190和多个接触辅助体81和82。IZO膜的蚀刻可以包括利用例如HNO3/(NH4)2Ce(NO3)6/H2O的Cr蚀刻剂的湿法蚀刻，Cr蚀刻剂不会侵蚀通过接触孔182、181和185暴露的栅极线121、数据线171和漏电极175的Al部分。
由于根据本发明实施例的TFT阵列面板的制造方法仅仅利用一个光刻工艺，就同时地形成数据线171、漏电极175、半导体151和154以及欧姆接触161和165，所以简化了制造工艺。更具体地，相对于现有工艺省略光刻步骤。
在根据本发明的制造方法中，因为除去了像素电极190和存储电极线131之间的半导体岛状体157，仅栅极绝缘层140用做存储电容器的电介质，所以能提供均匀的存储电容。
另一方面，通过场产生电极中的切口(cutout)和场产生电极中的突出部分能实现LCD的宽视角。由于切口和突出部分能决定LC分子的倾斜方向，通过利用切口和突出部分可以沿几个方向分布倾斜方向，使得视角加宽。
将参考图12-15说明根据本发明另一实施例的LCD。
图12是根据本发明另一实施例的LCD的TFT阵列面板的布置图；图13是根据本发明一个实施例的LCD的共用电极面板的布置图；图14是含有图12中所示的TFT阵列面板和图13中所示的共用电极面板的LCD的布置图；以及图15是沿线XV-XV′截取的图14中所示的LCD的截面图。
根据本发明实施例的LCD包括TFT阵列面板100、共用电极面板200和插入在面板100和200之间并包含大量LC分子310的LC层3，LC分子310基本上垂直于面板100和200的表面排列。
如图12-15中所示，根据本实施例的LCD的TFT阵列面板的分层结构与图1-3中所示的基本相同。
也就是说，包括多个栅电极124的多条栅极线121和多条存储电极线131形成在基板110上，依序在其上形成栅极绝缘层140、包括多个突出部分154的多个半导体带状体151、以及包括多个突出部分163的多个欧姆接触带状体161和多个欧姆接触岛状体165。包括多个源电极173的多条数据线171和多个漏电极175形成在欧姆接触161和165上，并且其上形成钝化层180。钝化层180和/或栅极绝缘层140处设置多个接触孔182、185和181，多个像素电极190与多个接触辅助体81和82形成在钝化层180上。
与图1至3中所示的TFT阵列面板不同，根据本实施例的TFT阵列面板提供了包括形成多个栅电极124的多个突出部分的多条栅极线121、以及具有形成多个存储电极135的多个突出部分的多条存储电极线131。
每个漏电极175从末端部分向上/向下延伸并包括具有用于接触其它层的大面积的扩展部分，每个源电极173成曲形以部分包围漏电极175的末端部分。漏电极175的扩展部分交迭存储电极135，并具有暴露存储电极135上的栅极绝缘层140的开口75。漏电极175的与栅极线121平行的边界平行于存储电极135的边界。
钝化层180具有多个接触孔185，使漏电极175的开口75和部分漏电极175暴露。像素电极190通过接触孔185连接到漏电极175，并通过开口75经栅极绝缘层140交迭存储电极135。
在本实施例中，接触孔185设置在存储电极135上以使像素电极190连接到漏电极175，但可以扩展漏电极175和开口75比存储电极135大，如图1的开口187。
每个像素电极190在其左侧角处斜切，并且像素电极190的斜切边缘与栅极线121成大约45度角。
每个像素电极190具有下部切口(lower cutout)92a、中部切口91和上部切口92b，它们把像素电极190分成多个分区(partition)。切口91、92a和92b相对于等分像素电极190的假想横断线基本上具有反对称性。
下部和上部切口92a和92b分别靠近右上角和右下角从像素电极190的右侧边缘倾斜延伸，到大约像素电极190的左侧边缘的中部。下部和上部切口92a和92b分别设置在像素电极190的下和上半部分处，其可以由假想横断线分开。下部和上部切口92a和92b与栅极线121成大约45度角，并且它们基本上相互垂直延伸。
中部切口91沿假想横断线延伸并具有自像素电极190右侧边缘的入口，其具有基本上分别平行于下部切口92a和上部切口92b的一对倾斜边缘。
因此，像素电极190的下半部分被下部切口92a分成两个下部分区，像素电极190的上半部分同样被上部切口92b分成两个上部分区。分区的数量或切口的数量根据设计因素而变，例如像素大小、像素电极的横向边缘和纵向边缘的比率、液晶层3的类型和特性等。
下面参考图13-15说明共用电极面板200。
用于防止光泄漏的被称为黑矩阵的挡光部件220形成在绝缘基板210例如透明玻璃上。
挡光部件220可以包括面向像素电极190的多个开口，并可以与像素电极190具有基本上相同的平面形状。否则，挡光部件220可以包括对应于数据线171的线性部分(linear portion)和对应于TFT的其它部分。
多个滤色器230形成在基板210上并且它们基本上设置在由挡光部件220包围的区域中。滤色器230可以基本上按沿像素电极190的纵向方向延伸。滤色器230可以表现基色即红色、绿色和蓝色中的一种。
用于防止滤色器暴露并用于提供平坦表面的涂层250形成在滤色器230和挡光部件220上。
优选由透明导电材料例如ITO和IZO构成的共用电极270形成在涂层250上。
共用电极270具有多组切口71、72a、72b。
一组切口71-72b面向像素电极190并包括下部切口72a、中部切口71和上部切口72b。切口71-72b的每个设置在像素电极190的相邻切口91-92b之间或在下部或上部切口92a或92b与像素电极190的斜切边缘之间。此外，切口71-72b的每个具有平行于像素电极190的下部切口92a或上部切口92b延伸的至少一个倾斜部分，并且两个相邻切口71-72b和91-92b之间的距离、相互平行的其倾斜部分、其倾斜边缘和像素电极190的斜切边缘基本上相同。切口71-72b相对于等分像素电极190的上述横断线基本上具有反对称性。
下部和上部切口72a和72b的每个包括基本从像素电极190左侧边缘延伸到像素电极190的基本下部或上部边缘的倾斜部分，横向和纵向部分沿像素电极190的边缘从倾斜部分的各自末端延伸，交迭像素电极190边缘的并与倾斜部分成钝角。
中部切口71包括近似从像素电极190左侧边缘的中部延伸的中部横向部分、从中部横向部分的一末端近似延伸到像素电极的右侧边缘并与中部横向部分成钝角的一对倾斜部分、以及交迭像素电极190右侧边缘的从各倾斜部分的末端沿像素电极190右侧边缘延伸并与各倾斜部分成钝角的一对末端纵向部分。
切口71-72b的数量可根据设计因素而改变，挡光部件220还可以交迭切口71-72b从而阻挡通过切口71-72b的光泄漏。
可以为垂直性(homeotropic)的取向层11和21涂覆在面板100和200的内表面上，偏振器12和22设置在面板100和200的外部表面上，使得它们的偏振轴可为交叉并且透射轴(transmissive axes)中的一个可平行于栅极线121。当LCD为反射LCD时，可以省略偏振器中的一个。
LCD可以进一步包括用于补偿LC层3的延迟的至少一层延迟膜(retardation film)(未示出)。延迟膜具有双折射并给出与LC层3所给出的延迟相反的延迟。延迟膜可以包括单轴或双轴光补偿膜，特别地为负单轴补偿膜。
LCD可以进一步包括通过偏振器12和22、延迟膜和面板100与200提供光给LC层3的背光单元(未示出)。
优选LC层3具有负介电各向异性并且服从垂直排列，其中LC层3中的LC分子310排列为使得不存在电场时它们的长轴基本上垂直于面板100和200的表面。
如图14中所示，一组切口91-92b和71-72b把像素电极190分成多个子区域，并且每个子区域具有两个主边缘。
在对共用电极270施加共用电压和对像素电极190施加数据电压时，产生基本上垂直于面板100和200表面的电场。LC分子310响应该电场趋向改变它们的方向，使得它们的长轴垂直于场方向。
电极190和270的切口91-92b和71-72b及像素电极190的边缘使电场扭曲从而具有基本上垂直于切口91-92b和71-72b的边缘以及像素电极190的边缘的水平分量。因此，在每个子区域上的LC分子通过水平分量沿一方向倾斜，并且倾斜方向的方位角分布定位于四个方向，由此增加了LCD的视角。
优选切口91-92b和71-72b的宽度在9-12μm的范围内。
切口91-92b和71-72b中的至少一个可以用突出部分(未示出)或凹陷部分(未示出)取代。突出部分优选由有机或无机材料构成并设置在场产生电极190或270上或其下面，突出部分的宽度优选在5-10μm的范围内。
切口91-92b和71-72b的形状和排列可以改变。
由于全部域的倾斜方向与栅极线121成约45度角，栅极线平行于或垂直于面板100和200的边缘，倾斜方向与偏振器12和22的透射轴的45度交叉给出最大透射率，偏振器12和22可以附加为使得偏振器12和22的透射轴平行于或垂直于面板100和200的边缘，这样减少了制造成本。
根据前述实施例的LCD的许多上述特征可以适合于图12-15中所示的TFT阵列面板。
将参考图16-19详细说明根据本发明另一实施例的LCD。
图16是根据本发明另一实施例的LCD的TFT阵列面板的布置图；图17是根据本发明实施例的LCD的共用电极面板的布置图；图18是含有图16中所示的TFT阵列面板和图17中所示的共用电极面板的LCD的布置图；以及图19是图18中所示的LCD沿线XIX-XIX′截取的截面图。
参考图16-19，根据该实施例的LCD也包括TFT阵列面板100、共用电极面板200、插入在面板100和200之间的LC层3和附着在面板100和200的外部表面上的一对偏振器12和22。
根据该实施例的面板100和200的层结构与图1-4中所示的那些几乎相同。
关于TFT阵列面板100，包括栅电极124和末端部分129的多条栅极线121与包括存储电极135的多条存储电极线131形成在基板110上，其上依序形成栅极绝缘层140、包括突出部分154的多个半导体带状体151、以及包括突出部分163的多个欧姆接触带状体161和多个欧姆接触岛状体165。包括源电极173和末端部分179的多条数据线171与在存储电极135上具有开75的多个漏电极175形成在欧姆接触161和165上，并且钝化层180形成在其上。多个接触孔181、182和185设置在钝化层180和栅极绝缘层140处。多个像素电极190与多个接触辅助体81和82形成在钝化层180上，并且取向层(alignment layer)11涂覆在其上。
关于共用电极面板200，具有多个开口的挡光部件220、多个滤色器230、涂层250、共用电极270和取向层21形成在绝缘基板210上。
每个像素电极190具有形成倾斜边缘的四个斜切角A，多个屏蔽电极88形成在与像素电极190相同的层。
优选倾斜边缘的长度等于大约四至十微米，特别地，优选大于在用于形成像素电极190和屏蔽电极88的光刻步骤中所使用的曝光器的分辨率。因此，显著地减少了导电残余物残留在像素电极190的角A附近的概率，从而当允许像素电极190和屏蔽电极88相互靠近时防止像素电极190和屏蔽电极88之间的短路。
此外，当像素电极190和屏蔽电极88在像素电极190的角A附近短路时，由于屏蔽电极88和像素电极190之间的距离在角A处大，所以利用低放大倍率光学器件能很容易地检测出短路的位置，并利用激光束能很容易地修复短路。
屏蔽电极88具有沿栅极线121延伸的多个水平部分和沿数据线171延伸的多个纵向部分。优选水平部分比栅极线121窄而纵向部分比数据线171宽。
屏蔽电极88施加有共用电压，并且它们可通过穿透栅极绝缘层140和钝化层180的接触孔(未示出)连接到存储电极线131或连接到共用电压从TFT阵列面板100传送到共用电极面板200的短路点(short points)(未示出)。屏蔽电极88和像素电极190之间的距离优选地最小化以改善开口率。
施加有共用电压的屏蔽电极88可以屏蔽像素电极190和数据线171之间以及共用电极270和数据线171之间所产生的电场，以便减少像素电极190的电压的失真和由数据线171传输的数据电压的信号延迟。
此外，由于要求像素电极190与屏蔽电极88间隔开以防止其间的短路，所以像素电极190离数据线171更远，从而其间的寄生电容降低。而且，由于LC层3的介电常数比钝化层180的介电常数大，所以与数据线171和共用电极270之间没有屏蔽电极88的情况相比，数据线171和屏蔽电极88之间的寄生电容减小。
另外，由于像素电极190和屏蔽电极88由相同层构成，所以能均匀地保持它们之间的距离，这样也能使其间的寄生电容均匀。尽管像素电极190和数据线171之间的寄生电容在分区域曝光(divisional exposure)工艺中所分开的曝光区域之间仍会变化，但由于相对减少了像素电极190和数据线171之间的寄生电容，总寄生电容可以几乎均匀。
此外，像素电极190的切口91、92、93a、93b、94a、94b、95a和95b与共用电极270的切口71、72、73a、73b、74a、74b、75a和75b的排列和形状稍微不同。特别地，共用电极270的切口71、72、73a、73b、74a、74b、75a和75b具有用于控制切口71、72、73a、73b、74a、74b、75a和75b中LC分子310的排列的凹口(notch)。
挡光部件220包括对应于数据线171的线性部分和对应于TFT的其它部分。
同时，由于共用电极270和屏蔽电极88施加有相同的电压即共用电压，所以共用电极270和屏蔽电极88之间的电场的大小几乎为零。因此，放置在共用电极270和屏蔽电极88之间的LC分子310保持它们最初的垂直排列，使得在那些区域上入射的光可被阻挡而不是透射。
如上所述，本发明通过利用含有中等厚度的光致抗蚀剂的单个光刻工艺来构图层而简化了制造工艺。
并且，因为通过除去像素电极和存储电极线之间的半导体而仅仅设置了栅极绝缘层作为存储电容器的电介质，所以能提供均匀的存储电容，并且存储电容在优化的区域中可最大化。因此，可以增强LCD的特性和增加像素的开口率。
尽管参考优选实施例详细介绍了本发明，本领域技术人员应明白，在不脱离权利要求中所阐明的本发明的精神和范围的情况下，对其可以作出各种修改和替换。
本专利申请要求于2004年12月20日申请的韩国专利申请No.10-2004-0109056的优先权，这里引入其全部内容供参考。

Claims (13)

1、一种薄膜晶体管阵列面板，包括：
栅极线，其形成在绝缘基板上并具有栅电极；
存储电极线，其在所述绝缘基板上；
栅极绝缘层，其在所述栅极线和所述存储电极线上；
第一半导体，其在所述栅极绝缘层上；
数据线和漏电极，其形成在所述第一半导体上、相互间隔开、及位于所述栅电极之上；
钝化层，其形成在所述第一半导体层上并具有暴露所述漏电极的接触孔和暴露所述存储电极上的所述栅极绝缘层的开口；以及
像素电极，其通过所述接触孔连接到所述漏电极并通过所述开口交迭所述存储电极。
2、如权利要求1的薄膜晶体管阵列面板，其中除了所述栅电极上的部分以外的所述第一半导体与所述数据线和所述漏电极具有相同的形状。
3、如权利要求1的薄膜晶体管阵列面板，进一步包括：
与所述第一半导体在相同层的第二半导体，其中所述开口延伸到所述第二半导体。
4、如权利要求3的薄膜晶体管阵列面板，其中所述开口是通过所述第二半导体延伸的孔。
5、如权利要求1的薄膜晶体管阵列面板，其中所述接触孔与所述开口交迭。
6、如权利要求5中的薄膜晶体管阵列面板，其中所述开口位于所述接触孔内。
7、如权利要求6的薄膜晶体管阵列面板，其中所述开口延伸进所述漏电极。
8、如权利要求7的薄膜晶体管阵列面板，其中所述存储电极线与所述栅极线间隔开。
9、一种制造薄膜晶体管阵列面板的方法，该方法包括：
形成栅极线和存储电极线；
形成覆盖所述栅极线和所述存储电极线的栅极绝缘层；
在所述栅极绝缘层上形成第一半导体和交迭所述存储电极线的第二半导体；
在所述第一半导体上形成具有源电极的数据线和漏电极；
形成具有暴露所述漏电极的接触孔和暴露所述第二半导体的开口的钝化层；
除去通过所述开口暴露的所述第二半导体；以及
形成通过所述接触孔连接到所述漏电极的像素电极，
其中通过利用单个光致抗蚀剂膜作为蚀刻掩模的光刻形成所述第一和第二半导体、及所述数据线和所述漏电极。
10、如权利要求9的方法，其中所述光致抗蚀剂膜包括与在所述源电极和所述漏电极之间的部分上的沟道区域和对应所述存储电极线的部分的存储区域对应的第一部分、及与所述数据线和所述漏电极上的布线区域对应的第二部分。
11、如权利要求10的方法，其中通过利用单个掩模的光刻形成所述光致抗蚀剂膜。
12、如权利要求9的方法，进一步包括：
在所述第一和第二半导体与所述数据线和所述漏电极之间形成欧姆接触层。
13、如权利要求12的方法，其中所述数据线和所述漏电极、所述欧姆接触层、以及所述第一和第二半导体的形成包括：
沉积硅层、掺杂的硅层和导体层；
形成光致抗蚀剂膜，其包括与在所述源电极和所述漏电极之间的部分上的沟道区域和对应所述存储电极线的部分的存储区域对应的第一部分、及与所述数据线和所述漏电极上的布线区域对应的第二部分；
蚀刻与所述存储、布线和沟道区域以外的其余区域对应的所述导体层；
蚀刻所述其余区域上的所述硅层和所述掺杂的硅层；
除去所述第一部分从而暴露所述存储和所述沟道区域上的所述导体层；
蚀刻所述存储和所述沟道区域上的所述导体层和所述掺杂的硅层；及
除去所述第二部分。
CNB200510022944XA 2004-12-20 2005-12-19 薄膜晶体管阵列面板及其制造方法 Expired - Fee Related CN100458533C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040109056A KR20060070349A (ko) 2004-12-20 2004-12-20 박막 트랜지스터 표시판 및 그 제조 방법
KR109056/04 2004-12-20

Publications (2)

Publication Number Publication Date
CN1794066A true CN1794066A (zh) 2006-06-28
CN100458533C CN100458533C (zh) 2009-02-04

Family

ID=36594542

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510022944XA Expired - Fee Related CN100458533C (zh) 2004-12-20 2005-12-19 薄膜晶体管阵列面板及其制造方法

Country Status (5)

Country Link
US (1) US20060131582A1 (zh)
JP (1) JP2006178445A (zh)
KR (1) KR20060070349A (zh)
CN (1) CN100458533C (zh)
TW (1) TW200623424A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104904030A (zh) * 2013-01-04 2015-09-09 乐金显示有限公司 Oled微腔结构及其制造方法
CN111090204A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101733B1 (ko) 2007-06-05 2012-01-05 가부시키가이샤 알박 박막 트랜지스터 제조 방법, 액정 표시 장치 제조 방법, 전극 형성 방법
JP5122654B2 (ja) * 2008-11-19 2013-01-16 シャープ株式会社 アクティブマトリクス基板、液晶表示パネル、液晶表示装置、アクティブマトリクス基板の製造方法、液晶表示パネルの製造方法、及び、液晶表示パネルの駆動方法
US8835917B2 (en) * 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
JP2013080160A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 表示装置
WO2019012631A1 (ja) * 2017-07-12 2019-01-17 堺ディスプレイプロダクト株式会社 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
KR100322965B1 (ko) * 1998-03-27 2002-06-20 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 제조방법
TW578028B (en) * 1999-12-16 2004-03-01 Sharp Kk Liquid crystal display and manufacturing method thereof
KR100381054B1 (ko) * 1999-12-28 2003-04-18 엘지.필립스 엘시디 주식회사 인듐-징크-옥사이드로 적용된 투명전극과 이를 에칭하기위한 에천트
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
WO2003036374A1 (en) * 2001-09-26 2003-05-01 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for manufacturing the same
KR20030094452A (ko) * 2002-06-04 2003-12-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100870016B1 (ko) * 2002-08-21 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US20060054889A1 (en) * 2004-09-16 2006-03-16 Jang-Soo Kim Thin film transistor array panel
KR20060036636A (ko) * 2004-10-26 2006-05-02 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104904030A (zh) * 2013-01-04 2015-09-09 乐金显示有限公司 Oled微腔结构及其制造方法
US9583734B2 (en) 2013-01-04 2017-02-28 Lg Display Co., Ltd. OLED micro-cavity structure and method of making
CN104904030B (zh) * 2013-01-04 2017-03-15 乐金显示有限公司 Oled微腔结构及其制造方法
CN111090204A (zh) * 2020-03-22 2020-05-01 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
CN100458533C (zh) 2009-02-04
US20060131582A1 (en) 2006-06-22
TW200623424A (en) 2006-07-01
JP2006178445A (ja) 2006-07-06
KR20060070349A (ko) 2006-06-23

Similar Documents

Publication Publication Date Title
CN1540426A (zh) 液晶显示器、所用的薄膜晶体管阵列板及其制造方法
CN1268968C (zh) 液晶显示装置及其制造方法
CN100346218C (zh) 薄膜晶体管阵列面板及其制造方法
CN1287208C (zh) 液晶板及投影装置
US7947525B2 (en) Manufacturing method for a liquid crystal display
CN1639624A (zh) 液晶显示器及其薄膜晶体管阵列面板
CN1489217A (zh) 薄膜晶体管阵列面板
CN1892385A (zh) 液晶显示器及其制造方法
CN1901167A (zh) 半导体器件及其制造方法
CN1801479A (zh) 制造包括塑料基板的柔性薄膜晶体管阵列板的方法
CN100437306C (zh) Tft阵列电路板及其制造方法
CN1605921A (zh) 液晶显示器及用于其的薄膜晶体管衬底
CN1808252A (zh) 薄膜晶体管阵列面板和包括该面板的液晶显示器
CN1508612A (zh) 薄膜晶体管阵列面板及包括该面板的液晶显示器
US20110169001A1 (en) Display device, switching circuit and field effect transistor
CN1495478A (zh) 触点结构及制造方法，薄膜晶体管阵列面板及制造方法
CN1605918A (zh) 薄膜晶体管阵列基板及其制造方法
CN1517771A (zh) 薄膜晶体管阵列面板及其制造方法
CN1794067A (zh) 液晶显示器以及用于该液晶显示器的面板
US8004636B2 (en) Manufacturing thin film transistor array panels for flat panel displays
CN1607446A (zh) 液晶显示器
CN1808719A (zh) 薄膜晶体管阵列面板及其制造方法
CN104934443A (zh) 阵列基板及其制造方法、显示装置
TW201022814A (en) Display device
CN1619397A (zh) 薄膜面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20100119