[go: up one dir, main page]

CN1494143A - 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置 - Google Patents

半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置 Download PDF

Info

Publication number
CN1494143A
CN1494143A CNA031557325A CN03155732A CN1494143A CN 1494143 A CN1494143 A CN 1494143A CN A031557325 A CNA031557325 A CN A031557325A CN 03155732 A CN03155732 A CN 03155732A CN 1494143 A CN1494143 A CN 1494143A
Authority
CN
China
Prior art keywords
semiconductor device
semiconductor
linear expansivity
substrate
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031557325A
Other languages
English (en)
Other versions
CN100364087C (zh
Inventor
ɽ��¡��
山崎隆雄
井上博文
枦山一郎
北条荣
久保雅洋
曾川义道
黑田英彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1494143A publication Critical patent/CN1494143A/zh
Application granted granted Critical
Publication of CN100364087C publication Critical patent/CN100364087C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

提供一种半导体器件，包括半导体元件，具有电路和至少一个电路的电极；柔性基片，其具有至少一个电极垫并包围半导体元件；导体，其用于用电极垫连接电极；和多个焊块，其在电极垫上，其中在面对半导体元件的焊块的表面和柔性基片之间的至少第一部分没有被粘附力固定。

Description

半导体器件及其制造方法、电路板、电子装置 和半导体器件制造装置
技术领域
本发明涉及一种半导体器件、制造半导体器件的方法和半导体器件制造装置，尤其涉及尺寸适于裸电路片的电路片尺寸封装(CSP)及其制造方法，以及其制造装置。
背景技术
与传统半导体封装相比，迅速发展的CSP技术已经减少了的封装尺寸和重量、产生了高密度的封装并降低了制造成本。特别地，用于便携式电话、便携式的信息终端、笔记本电脑、数码相机和类似设备的堆叠了小尺寸半导体器件的三维和分层半导体器件近来已经要求降低尺寸和重量。
例如，日本公开的申请JP08-335663 A披露了一种CSP技术，其能够以高可靠性检测待封装裸电路片的特性和操作状态。此外，它披露了堆叠半导体片是可能的，所述半导体片具有各种不同载体，不用担心由于短路而破损，进而在三维半导体器件上获得高密度封装。
图1是根据传统CSP技术的半导体器件的截面图。图2是根据相同的传统技术的三维半导体器件的截面图。图3和4是说明再把这种传统技术的三维半导体器件安装至母板上的过程的截面图。如图1所示，根据这种传统技术(指第一现有技术)的半导体器件100具有绝缘树脂109作为放置在电路侧面和半导体片101的侧面上的粘接层。半导体片101被内插器基片102包围，所述内插器基片102由布线图组成，绝缘薄膜110粘附在所述基片的每一个侧面上，因此内插器基片102沿半导体片101的整个圆周线延伸。布线图105通过导体103连接至半导体片101的前侧面上的电路。在半导体片101的后侧面上，使用绝缘树脂109把半导体片101粘结至内插器基片102，所述半导体片101与电路侧相对。面对电路侧和半导体片101的后侧的内插器基片102的部分具有用于外连接的多个电极垫104。焊块107制在面对半导体片101的电路侧的电极垫104的每一个上。按照这种传统CSP技术，如此可以构造出实质上具有与裸电路片相同尺寸的小尺寸半导体器件100。
通过使用夹在一个半导体器件100和另一个半导体器件100之间的电极垫104和焊块107堆叠和安装两个半导体器件100，如此制成的传统半导体器件100能够用于制造实质上与裸电路片相同尺寸的小尺寸、三维半导体器件，如图2所示。
如此所获得的实质上与裸电路片相同尺寸的小尺寸、三维半导体器件随后通过焊块107安装在母板111上，所述焊块107面对堆叠的最底处半导体器件100的电路侧，如图3所示。如图4所示，未充满树脂108(热固树胶)插在母板111和三维半导体器件的最底半导体器件100之间。未充满树脂108密封最底半导体器件100的焊块107。未充满树脂108防止由于由焊块107的热应力引起的恶化而到导致的焊块107的寿命变短，所述焊块107的热应力是由于随温度的变化在半导体电路板101和母板111之间的线膨胀率的差别而引起的。因此，焊块107免于产生裂纹并且能够避免断线。
日本公开的申请JP2001-196504 A披露了另一种CSP技术，所述技术使根据第一现有技术的半导体器件的制造更容易。图5是根据CSP技术(称第二现有技术)的半导体器件200的截面图。图6是根据第二现有技术的三维半导体器件的截面图。图7和8是说明随后的安装这种三维半导体器件至母板上的过程的截面图。如图5所示，根据第二现有技术的半导体器件200由半导体晶片101和柔性内插器基片106组成，所述柔性内插器基片106由布线图105组成，热塑性绝缘树脂112在每一个侧面粘附于所述布线图上。半导体晶片101由柔性内插器基片106包围，以至于柔性内插器基片106沿半导体晶片101的整个圆周线延伸。布线图105通过导体103和电极垫104连接至在半导体晶片101的前侧面上的电路。覆盖半导体晶片101的电路侧和后侧的柔性内插器基片106的部分具有多个用于外部连接的电极垫104。焊块107制在面对半导体晶片101的后侧面的电极垫104上。在第二现有技术中，使用热塑性绝缘树脂112以制成柔性内插器基片106。通过把柔性内插器基片106装配至半导体晶片101的圆周面上同时在柔性内插器基片106通过导体103连接至半导体晶片101之后加热，因此柔性内插器基片106能够容易地粘附于半导体电路101上。此外，沿半导体电路101的圆周弯曲柔性内插器基片106使它们两个粘结在一起，这比在第一现有技术中容易得多，因为，当加热时，热塑性树脂112弹性系数降低同时也成为粘性的。而且，第二现有技术不需要像在第一现有技术中那样，在内插器基片102和半导体电路101之间插入作为粘结层的绝缘树脂109。因此根据第二现有技术能够降低半导体器件102制造过程和制造成本。
相似于根据第一现有技术的半导体器件100，如此制成的第二现有技术的半导体器件200能够用于制造实质上具有与裸电路片相同尺寸的小尺寸三维半导体器件。在这种情况下，通过在它们之间夹入多层电极垫104和焊块107，一个半导体器件200和另一个半导体器件200被堆叠和安装，如图6所示。
如此获得的实质上具有与裸电路片相同尺寸的小尺寸三维半导体器件，其相似于根据第一现有技术的三维半导体器件，随后通过焊块107安装在母板上，所述焊块107面对的堆叠的最低半导体器件200的电路侧，如图7所示。如图8所示，未充满树脂108(热固树脂)插入在母板111和三维半导体器件的最低半导体器件200之间。如第一现有技术，未充满树脂108密封最低半导体器件200的焊块107。因此，未充满树脂108防止由于由焊块107的热应力引起的恶化而到导致的焊块107的寿命变短，所述焊块107的热应力是由于随温度的变化在半导体电路板101和母板111之间的线膨胀率的差别而引起的。因此，焊块107免于产生裂纹并且能够避免断线。
然而，如果在评估半导体电路101的特性测试和评估半导体器件200的质量的测试中发现缺陷，用未充满树脂108(热固树脂)填充在半导体器件200和母板111之间的空间使得修复是不可能的，所述测试是在半导体器件200随后被安装至母板111上之后进行的。而且，在半导体器件和母板基片之间插入未充满树脂(热固树脂)并随后热固化所述树脂的步骤引起在半导体制造设备的制造成本上的增加。
发明内容
本发明的第一目的是提供一种半导体器件，其没有用不充满树脂在半导体器件和母板之间密封焊块的步骤而具有在半导体器件和安装半导体器件的母板之间高的连接可靠性。
根据本发明的第一方面，半导体器件包括半导体元件，其具有电路和所述电路的至少一个电极；柔性基片，其具有至少一个电极垫并包围所述半导体元件；导体，其用于用所述电极垫连接电极；和在电极垫上的多个焊块，其中在面对半导体元件的焊块的表面和柔性基片之间的至少第一部分没有通过粘附被固定。
因此，根据本发明的第一方面，在面对半导体元件的焊块的表面和柔性基片之间的至少第一部分没有通过粘结被固定。因此，能够减少由于随温度的变化在半导体元件和外部板之间的线膨胀率的差别而引起的热应力，并且能够防止焊块的寿命的变短。
根据本发明的第二方面，半导体器件包括半导体元件，其具有电路和所述电路的至少一个电极；柔性基片，其具有至少一个电极垫并包围半导体元件；导体，其用于用所述电极垫连接电极；和在电极垫上的多个焊块；和在面对半导体元件的焊块的表面和柔性基片之间的板。
因此，根据本发明的第二方面，在面对半导体元件的焊块的表面和柔性基片之间的板能够减少由于随温度的变化在半导体元件和外部板之间的线膨胀率的差别而引起的热应力，并且能够防止焊块的寿命的变短。
本发明的第三方面是一种半导体器件制造方法，其包括提供半导体元件，所述半导体元件具有电路和所述电路的至少一个电极；提供柔性基片，所述柔性基片包括两个绝缘树脂薄膜和用于制成布线图的中间层；在柔性基片的绝缘树脂内开一个用于电极垫的孔；制成连接至布线图的电极垫；把电极垫通过导体连接至半导体元件；沿半导体元件弯曲柔性基片；在电极垫上制成多个焊块；和除了固定在面对所述半导体元件的焊块的表面和柔性基片之间的至少第一部分外，通过粘结固定柔性基片和半导体元件。
因此，根据本发明的第三方面，能够省去用不充满树脂填充在半导体器件和外部板之间的空间的步骤，并且安装半导体器件之后，如果在评估半导体器件的特性测试和评估半导体器件的质量的测试中发现缺陷，能够修补此缺陷。
根据本发明的第四方面，半导体器件制造装置包括载物台，其用于放置半导体器件；辊子，其用于在载物台上对半导体器件的表面加压，其中载物台的表面具有微孔，通过所述微孔抽真空在载物台上固定半导体器件。
因此，根据本发明的第四方面，通过在载物台上的孔抽真空，在载物台上的半导体器件能够通过此过程固定在载物台上，因此，半导体器件的制造效率能够得到增加。
附图说明
图1是说明根据第一现有技术的半导体器件的截面图；
图2是说明根据第一现有技术的三维半导体器件的截面图；
图3是说明随后安装根据第一现有技术三维半导体器件的过程的截面图；
图4是说明按照图3的安装步骤的截面图；
图5是说明根据第二现有技术的半导体器件的截面图；
图6是说明根据第二现有技术的三维半导体器件的截面图；
图7是说明随后安装根据第二现有技术三维半导体器件的过程的截面图；
图8是说明按照图7的安装步骤的截面图；
图9是说明本发明的第一实施例的截面图；
图10(a)和(b)是说明根据本发明的第一实施例的制造过程的截面图；
图11是说明图10(a)和(b)之后的制造步骤的截面图；
图12是说明图11之后的制造步骤的截面图；
图13(a)和(b)是说明图12之后的制造步骤的截面图；
图14(a)和(b)是说明根据本发明的第一实施例的另一个制造过程的截面图；
图15(a)和(b)是说明图14之后的制造步骤的截面图；
图16(a)至(c)是说明图15之后的制造步骤的截面图；
图17是说明本发明的第二实施例的截面图；
图18是说明本发明的第三实施例的截面图；
图19是说明本发明的第四实施例的截面图；
图20是说明本发明的第五实施例的截面图；
图21(a)至(c)是说明根据本发明的第五实施例的制造过程的截面图；
图22是说明图21之后的制造步骤的截面图；
图23是说明图22之后的制造步骤的截面图；
图24(a)和(b)是说明图23之后的制造步骤的截面图；
图25是说明本发明的第六实施例的截面图；
图26是说明本发明的第七实施例的截面图；
图27是说明本发明的第八实施例的截面图；
图28是说明本发明的第九实施例的截面图；
图29(a)和(b)是说明根据本发明的第九实施例的制造过程的截面图；
图30是说明图29之后的制造步骤的截面图；
图31(a)至(c)是说明图30之后的制造步骤的截面图；
图32(a)和(b)是说明根据本发明的第九实施例的另一个制造过程的截面图；
图33是说明本发明的第十实施例的截面图；
图34是说明本发明的第十一实施例的截面图；
图35是说明本发明的第十二实施例的截面图；
图36是说明本发明的第十三实施例的截面图；
图37是说明本发明的第十四实施例的截面图；
图38是说明根据本发明的第十五实施例的半导体器件制造装置的示图；
图39是说明根据本发明的第十五实施例的半导体器件制造装置中辊子的示图；
图40是说明根据本发明的第十五实施例的半导体器件制造装置中用于使辊子增压的设备的示图；
图41是说明根据本发明的第十五实施例的半导体器件制造装置中用于使辊子增压的设备的示图；
图42说明根据本发明的第十六实施例的半导体器件制造装置的示图；
图43(a)和(b)是说明根据本发明的第十七实施例的半导体器件制造装置的示图；
图44(a)和(b)是说明根据本发明的第十八实施例的半导体器件制造装置的示图；
图45是说明根据本发明的第十九实施例的半导体器件制造装置的示图；
图46(a)和(b)是说明制成增压设备的材料的示图；
图47是说明根据本发明的第二十实施例的半导体器件制造装置的示图；
图48是说明根据本发明的第二十一实施例的半导体器件制造装置的示图；
图49(a)和(b)是说明根据本发明的第二十二实施例的半导体器件制造装置的示图；
图50(a)和(b)是说明根据本发明的第二十三实施例的半导体器件制造装置的示图；
图51(a)和(b)是说明根据本发明的第二十四实施例的半导体器件制造装置中载物台装置的表面形状的示图；
图52(a)和(b)是说明根据本发明的第二十五实施例的半导体器件制造装置中载物台装置的表面状态的示图；
图53(a)和(b)是说明根据本发明的第二十六实施例的半导体器件制造装置中载物台装置的表面状态的示图；
图54是说明根据本发明的第二十七实施例的半导体器件制造装置的示图。
具体实施方式
[第一实施例]
图9是根据本发明的第一实施例的半导体器件截面图。图10至13是说明制造根据第一实施例的半导体器件的方法的截面图。图14至16是说明制造根据第一实施例的半导体器件的另一个方法的截面图。
在根据第一实施例的半导体器件中，平板6设在面对如图9所示的半导体晶片1的焊块的侧面之间。在平面图中平板6的轮廓大体上与半导体晶片1的轮廓尺寸相同。柔性内插器基片11通过沿整体圆周延伸而覆盖半导体晶片1和平板6。柔性内插器基片11由热塑性树脂2、绝缘树脂3和布线图10组成，所述热塑性树脂2放置在半导体晶片1侧，所述绝缘树脂3是热塑性树脂或热固树脂，放置在与热塑性树脂2相对的侧面上，所述布线图10插在树脂2和3之间并粘结于该处。导体4制在每一个电极垫上(在图中未出示)，所述每一个电极垫在晶片步骤中制成在半导体晶片1上。半导体晶片1经过倒装法通过导体4和电极垫5连接至柔性内插器基片11中的布线图10，所述导体4和电极垫5制在粘结至半导体晶片1上的热塑性树脂2上。面向外的绝缘树脂3具有多个电极垫5，所述电极垫5用于如图9所示的外部连接。块8制在外部连接电极垫5上。焊块8分别经过倒装法连接至电极垫5上，所述电极垫5制在作为外部基片的母板9上。如此构造根据第一实施例的半导体器件。
其次，图10至13说明根据第一实施例制造半导体器件的方法。到达树脂层(热塑性树脂2和绝缘树脂3)的理想位置的布线图10的多个孔通过使用UV-YAG激光器、二氧化碳气体激光器、受激准分子激光器等而制成，所述树脂层构成柔性内插器基片11。电极垫5用导电性材料(例如Ni/Au和Pb)通过众所周知的方法(例如在布线图10通过孔而暴露出来的部分上电镀或溅射)而制成。通过这种方法，电极垫5制在柔性内插器基片的每一个侧面。其后，如图10(a)所示，制在热塑性树脂2上的电极垫5通过众所周知的倒装法技术连接至半导体晶片1的电路侧面上的导体4上，例如，使用倒装法接合器等的热压配合。导体4是由Au、Sn-Pb、Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Bi或Sn-Zn焊料制成的块。导体4和电极垫5能够容易地被经过倒装法在150℃至350℃的温度范围通过众所周知的热压配合、回流等连接，所述温度范围依赖于被使用形成导体4的材料。例如，当形成导体4的材料是Au块时，最大的加热温度设定为300℃至350℃，施加在作为导体4的块的载荷设定为每个40至100g，并且导体4通过倒装法接合器被热压配合至电极垫5上。按照这种方式，由Au块制成的导体4可以很容易地经过倒装法连接至电极垫5。通过用于倒装法连接的热压配合，热塑性树脂2密封导体4周围的部分，并且同时被粘结至半导体晶片1的电路侧面。
然后通过导体4和电极垫5连接至半导体晶片1上的柔性内插器基片11被如此放置，使绝缘树脂3与加热器5的顶面接触，如图10(b)所示，半导体晶片1没有连接至所述绝缘树脂3上。同时，平板6放置在半导体晶片1上。其次，如图11所示，由TEFRON或其它具有优秀的耐热性能的材料制成的固定夹具16被用于施加100至500g的载荷，并且把平板6固定至半导体晶片1上，以防止平板从半导体晶片1的它的位置移动。设定加热器的温度大约150℃，柔性内插器基片11被加热并沿半导体晶片1的侧面和后侧面弯曲。当以这种方式弯曲柔性内插器基片11时，由硅、TEFRON或其它具有优秀的耐热性能的材料制成的辊子17从外部被用于施加0.5至3kg的载至柔性内插器基片，并把柔性内插器基片11粘结至半导体晶片1的前侧面，如图12所示。当辊子17被移至放置在平板6侧面上的柔性内插器基片11的一部分的上面以使柔性内插器基片11和平板6彼此粘结时，优选地向上移动固定夹具16，从而不干扰辊子17的作用。因此柔性内插器基片11被粘结至半导体晶片1上以覆盖半导体晶片1的整个圆周，并且根据此实施例的半导体器件如图13(a)所示被完成。最后，如图13(b)所示，焊块8通过由在电极垫5上的Sn-Pb、Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Bi、Sn-Zn等制成的焊球的回流而制得，以随后把半导体器件安装至外部基片(例如母板)，所述电极垫5制在平板6的侧面上的柔性内插器基片11的绝缘树脂3内。制焊块8的最大回流温度设定在200℃至260℃，所述回流温度依赖于焊球所使用的材料。在根据此实施例的半导体器件随后安装至图9所示的母板上时，制在半导体器件上的焊块8和制在母板9上的电极垫5被定位，然后通过回流彼此连接。
在上述制造方法中，当通过设定150℃的加热器15加热半导体晶片1、平板6和柔性内插器基片11时，半导体晶片1和平板6被粘结至柔性内插器基片11上。通过从硅橡胶、TEFRON或具有优秀的耐热性能的其它材料制成辊子17，把电阻器放在辊子17内，并且让在电阻器内的电流产生热并使从外部来的柔性内插器基片11温热，能够获得相同的效果。在这种情况下，加热器15是不必要的，更方便地，柔性内插器基片11被加热的温度能够容易地通过改变施加在电阻器上的电流数量而改变，所述电阻器放在辊子17内。如果热塑性树脂用作面朝外的柔性内插器基片11的绝缘树脂3，则为了防止在加热的过程中绝缘树脂3粘附于加热器15上，加热器15的温度不得不被精确地设定。这在通过辊子17加热中是不必要的，并且柔性内插器基片11能够更方便地粘结于半导体晶片1和平板6。
下面参照图15和16说明根据第一实施例的制造半导体器件的另一个方法。相似于上述制造方法，到达树脂层内理想位置的布线图10的孔通过使用UV-YAG激光器、二氧化碳气体激光器、受激准分子激光器等而制成，所述树脂层组成了柔性内插器基片，即热塑性树脂2和绝缘树脂3，所述绝缘树脂3是热塑性树脂或热固树脂。电极垫5由导电性材料(例如Ni/Au和Pb)通过众所周知的方法(例如在布线图10通过孔而暴露出来的部分上电镀或溅射)而制成。通过这种方法，电极垫5制在柔性内插器基片的每一个侧面。其后，如图15(a)所示，制在热塑性树脂2上的电极垫5通过众所周知的倒装法技术连接至半导体晶片1的电路侧面上电极垫上制成的导体4上，例如，使用倒装法接合器等的热压配合等。通过使用倒装法连接的热压配合，热塑性树脂2密封导体4周围的部分并且同时被粘结至半导体晶片1的电路侧面。然后临时粘合剂14被涂敷在半导体晶片1的表面，以通过图15(a)所示的粘着固定平板6。适于临时粘合剂14的粘合剂实例包括热熔粘合剂(例如乙烯基乙酸乙烯树脂(EVA)、聚酰胺、聚酯、无规聚丙烯、苯酚树脂基粘合剂、尿素树脂基粘合剂、三聚氰胺树脂基粘合剂、间笨二酚基粘合剂、α-合成纤维树脂基粘合剂、乙酸乙烯树脂基粘合剂和氰基丙烯酸盐粘合剂)。这些都是适宜的，因为它们的粘结力能够通过暴露高温下而丧失，例如，温度范围从150至250℃。
其次，柔性内插器基片11通过导体4连接至半导体晶片1上，电极垫5设在如图15(b)所示的加热器15上。当加热柔性内插器基片11时，柔性内插器基片11沿半导体晶片1的侧面和后侧面弯曲。当以这种方式弯曲柔性内插器基片11时，由硅、TEFRON或其它具有优秀的耐热性能的材料制成的辊子17从外部被用于施加0.5至3kg的载荷至柔性内插器基片并把柔性内插器基片11粘结至半导体晶片1的前侧面，如图16(a)所示。如此根据此实施例的半导体器件如图16(b)所示被完成。加热器15的温度被设定在大约150℃，以把柔性内插器基片11粘结至半导体晶片1的侧面和平板6上。然后加热器温度升至足够高，例如，大约200℃，以使临时粘合剂14丧失它的粘附力，以至于半导体晶片1的后侧面和平板6彼此不粘附。防止半导体晶片1和平板6彼此粘附的另一个方法是通过用有机溶剂(例如乙醇、异丙醇、丁酮)清洗除去临时粘合剂14。可选择地，在制焊块8的后面步骤中，可以使用在200℃或更高的加热过程以使粘合剂丧失它的粘附力。如果水溶性粘合剂(例如聚乙烯醇)被用作临时粘合剂14，则在完成装配半导体器件之后，临时粘合剂14能够容易地通过用水或溶剂(例如乙醇)而除去。这消除了在过程的中间把加热器15的温度升至高温的需要。用这种方法，柔性内插器基片11被粘附于半导体晶片1上，从而覆盖半导体晶片1的整个圆周，根据此实施例的半导体器件如图16(b)所示完成。最后，如图16(c)所示，焊块8通过由在电极垫5上的Sn-Pb、Sn-Ag、Sn-Cu、Sn-Ag-Cu、Sn-Bi、Sn-Zn等制成的焊球的回流而制得，以随后把半导体器件安装至外部基片(例如母板)上，所述电极垫5制在平板6的侧面上的柔性内插器基片11的绝缘树脂3内。
在这种制造方法中，用加热器15进行加热所提供的效果也能够通过把电阻器放置在辊子17内并用辊子17从外部加热柔性内插器基片11以使柔性内插器基片11粘附于半导体晶片1和平板6上而获得。
通常，半导体晶片1由具有3至4ppm的线膨胀率的半导体基片制成。另一方面，母板9或其它外部基片是由具有大约15ppm的线膨胀率的材料(例如环氧树脂)制成，这样的半导体晶片1随后安装至所述母板9或其它外部基片上。
因此，在现有技术中，当半导体晶片1主要作为CSP或其它小尺寸半导体器件被安装并且半导体器件随后被安装至母板9上时，在半导体晶片1和母板9之间的线膨胀率的差别能够引起热胀冷缩，所述热胀冷缩根据驱动半导体晶片1产生的热和半导体器件的环境而交替。由于热胀冷缩，作为在装有半导体晶片1的半导体器件和母板9之间的接触点的焊块8重复地接受热应力，结果焊块8被损坏并且寿命缩短。然而，在第一实施例中，平板6与半导体晶片1的表面接触，但没有通过粘结至半导体晶片1的表面而固定，因此平板6能够吸收热应力，所述热应力在传统半导体器件中通过温度变化过程中母板9的热胀冷缩在半导体晶片1和母板9之间产生。因此板能够减轻热应力，所述热应力是通过温度变化在半导体晶片1和母板9之间线膨胀率的差别而引起的。
此外，因为热应力能够被减轻，在现有技术中必要的未充满树脂在本实施例的半导体器件的随后安装至母板9上是不需要的。因此，制造半导体器件的步骤的数量能够被减少，进而能够削减制造周期和制造成本。此外，消除了用未充满树脂密封焊块8的需要，因此在之后的检测步骤中可能发现的任何缺陷都容易修复。而且，由于焊块8没有被热应力所破坏，因此极大地提高了在半导体器件和母板9之间的倒装法连接的可靠性。
平板6的材料没有受到特别限制。然而，为了使平板6吸收和缓解母板9的热胀冷缩，平板6优选地具有相似于母板9的线膨胀率。例如，当半导体晶片1的线膨胀率为大约3至4并且母板9的线膨胀率为大约15ppm时，平板6优选地由具有线膨胀率为大约9至15ppm的材料制成，例如，陶瓷、玻璃环氧树脂，或双马来酰亚胺三嗪(BT)树脂。
[第二实施例]
图17是根据本发明的第二实施例的半导体器件的截面图。第二实施例的半导体器件不同于第一实施例之处在于非粘合剂18被涂敷在半导体晶片1的侧表面。相应上述根据第一实施例的那些元件用相同的附图标记，并且为了简洁将省略对其详细的说明。
根据此实施例制造半导体器件的方法相似于根据第一实施例的制造半导体器件的方法。在把柔性内插器基片11粘结至半导体晶片1的圆周上之前，非粘合剂18被涂敷在半导体晶片1的侧表面。例如，非粘合剂18由碳氟树脂(例如聚四氟乙烯(PTFE)树脂、全氟烃基-四氟乙烯共聚物(PFA)树脂、或氟化乙烯丙烯树脂(FEP)。其后，半导体晶片1和平板6通过与第一实施例的制造方法相同方法被粘结至柔性内插器基片11，并且焊块8被安装在柔性内插器基片11的电极垫5上。
在此实施例中，非粘合剂18涂敷在半导体晶片1的侧表面进而减小部分区域面积，所述部分区域是半导体晶片1和柔性内插器基片11彼此粘结的地方。然而，如果在第一实施例中详细说明的临时粘合剂14代替非粘合剂18被涂敷在半导体晶片1的侧表面，在半导体器件被完成以使临时粘合剂14丧失粘附力之后被加热，则能够获得相同的效果。
在第二实施例中，非粘合剂18被涂敷在半导体晶片1的侧表面，以不仅防止面对冷堆的表面，而且防止半导体晶片1的侧表面被柔性内插器基片11的粘附而固定。柔性内插器基片11和半导体晶片1彼此粘附的部分区域面积因此被减少。因此，当母板9随着温度变化交替热胀冷缩时，根据本实施例的半导体器件能够通过焊块8使柔性内插器基片11与母板9的膨胀/收缩运动同步膨胀和收缩以避免热应力，所述热应力通过母板9的膨胀/收缩运动而生产，用这种方法，能够获得具有比第一实施例更高可靠性的随后安装。
[第三实施例]
图18是根据本发明的第三实施例的半导体器件的截面图。第三实施例的半导体器件不同于第一实施例之处在于在平板6的平面图的轮廓小于半导体晶片1的轮廓。根据此实施例的半导体器件通过使用平板6并且通过使用与第一实施例的制造方法相同的方法而制造，在平面图中所述平板6的轮廓小于半导体晶片1的轮廓。
在第三实施例中，平板6具有小于第一实施例的平板6的尺寸的平面图中的轮廓，所述平板6与半导体晶片1接触但不被其的粘附力而固定，并且粘附于柔性内插器基片11上。因此，柔性内插器基片11受热胀冷缩的影响小，所述热胀冷缩是由于在板6上的温度变化，并使柔性内插器基片11通过焊块8与母板9的膨胀/收缩运动同步膨胀和收缩更为容易。因此，能够防止由于母板的膨胀/收缩运动而产生的热应力，并能够达到具有更高可靠性的随后安装。
[第四实施例]
图19是根据本发明的第四实施例的半导体器件的截面图。第四实施例的半导体器件不同于第二实施例之处在于在平板6的平面图的轮廓小于半导体晶片1的轮廓。根据第四实施例的制造半导体器件的方法相似于根据第二实施例的制造半导体器件的方法。而且，在尺寸上小于半导体晶片1的平板6相似于根据第三实施例的半导体器件使用。
根据第四实施例，能够制造具有第二实施例和第三实施例的效果的半导体器件。因此根据本实施例的半导体器件能够获得具有更高可靠性的随后安装。
[第五实施例]
图20是根据本发明的第五实施例的半导体器件的截面图。图21至24是说明根据此实施例的制造半导体器件的方法的截面图。在此实施例的半导体器件中，如图20所示，平板6的小部分区域通过粘合剂12的粘附力而被固定至半导体晶片1。平板6的平面图的轮廓大体上与半导体晶片1的轮廓相同。柔性内插器基片11通过沿整个圆周延伸而覆盖半导体晶片1和平板6。柔性内插器基片11由热塑性树脂2、绝缘树脂3和布线图10组成，所述热塑性树脂2放置在半导体晶片1侧，所述绝缘树脂3是热塑性树脂或热固树脂，其放置在与热塑性树脂2相对的侧面，所述布线图10插在树脂层2和3之间并粘结在那里。导体4制在每一个电极垫上(在图中未出示)，所述电极在晶片步骤中形成在半导体晶片1上。半导体晶片1经过倒装法通过导体4和电极垫5在柔性内插器基片11上连接至布线图10，所述导体4和电极垫5制在粘结至半导体晶片1上的热塑性树脂2上。面向外的绝缘树脂3具有多个用于外部连接的电极垫5。块8制在外部连接电极垫5上。焊块8分别经由倒装法连接至电极垫5上，所述电极垫5制在作为外部基片的母板9上。如此构造根据此实施例的半导体器件。
其次，参照图21至24说明关于根据此实施例的制造半导体器件的方法。相似于第一实施例，根据此实施例的制造半导体器件的方法使用UV-YAG激光器、二氧化碳气体激光器、受激准分子激光器等而制成到达树脂层(热塑性树脂2和绝缘树脂3)的理想位置的布线图10的多个孔，所述树脂层构成柔性内插器基片，即热塑性树脂2和绝缘树脂3，所述绝缘树脂3是热塑性树脂或热固树脂。电极垫5用导电性材料(例如Ni/Au和Pb)通过众所周知的方法(例如在布线图10通过孔而暴露出来的部分上电镀或溅射)而制成。通过这种方法，电极垫5制在柔性内插器基片的每一个侧面。其后，如图21(a)所示，制在热塑性树脂2上的电极垫5通过众所周知的倒装法技术连接至半导体晶片1的电路侧面上的导体4上，例如，使用倒装法接合器等的热压配合。
如图21(b)所示，粘合剂12被涂敷在半导体晶片1的后侧面的中心处非常小的区域。平板6然后被放在如图21(c)的半导体晶片1上以通过粘合剂12把平板6固定至半导体晶片1上。
其次，通过导体4和电极垫5连接至半导体晶片1的柔性内插器基片11如此放置，使绝缘树脂3与加热器15的顶面接触，如图22所示，半导体晶片1没有连接至所述绝缘树脂3。然后，如图23所示，当在加热器15上被加热时，柔性内插器基片11沿半导体晶片1的侧面和后侧面弯曲。因此柔性内插器基片11被粘结至半导体晶片1以覆盖半导体晶片1的整个圆周，并且根据本实施例的半导体器件如图24(a)所示被完成。最后，如图24(b)所示，焊块8被制在电极垫5上，为了随后把半导体器件安装至外部基片(例如母板)，所述电极垫5被制在平板6上的柔性内插器基片11的绝缘树脂3内。在根据本实施例的半导体器件随后被安装至母板9的情况下，如图20所示，制在半导体器件上的焊块8和制在母板9上的电极垫5被定位，然后通过回流彼此连接。
在上述制造方法中，当通过加热器15加热平板6和柔性内插器基片11时，半导体晶片1和平板6被粘结至柔性内插器基片11。如在第一实施例中，通过从硅橡胶、TEFRON或其它具有优秀的耐热性能的材料制成辊子17，把电阻器放在辊子17内，并且让在电阻器内的电流产生热并使从外部来的柔性内插器基片11温热，能够获得相同的效果。
优选作为粘合剂12的粘合剂由其粘附力在大约150℃的温度下不降低的材料组成，所述150℃的温度是用于粘结柔性内插器基片11所使用的温度，例如能够使用环氧树脂基粘合剂或硅基粘合剂。对粘合剂12，能够使用不同的涂敷方法以获得上述制造方法的效果；预先对平板6的中心涂敷粘合剂12，然后平板6被放在半导体晶片1上，使涂敷了粘合剂12的平板6的侧面开始与半导体晶片1的后侧面接触。
通过把粘合剂12施加至半导体晶片1上的非常小的区域并且通过粘附力把半导体晶片1和平板6彼此固定，这个实施例降低了偶然把半导体晶片1和平板6放置为不成一直线的可能性。因此，在半导体制造过程中，所获得的半导体器件在生产率很高，并且在随后安装至母板9上时具有更高的连接可靠性。此外，不象第一实施例的制造方法，在把柔性内插器基片11粘结至半导体晶片1和平板6时，不必要使用材料固定夹具16以把平板6固定至半导体晶片1的后侧面。
[第六实施例]
图25是根据本发明的第六实施例的半导体器件的截面图。本实施例的半导体器件不同于第五实施例之处在于非粘结性剂18涂敷在半导体晶片1的侧面。
根据本实施例的制造半导体器件的方法相似于第五实施例的制造方法。然而，本实施例增加了在把半导体晶片1和平板6粘结至柔性内插器基片11上之前(如在第二实施例)，把非粘结性剂18涂敷在半导体晶片1的侧面表面的步骤。
本实施例能够提供第二实施例和第五实施例的效果。为了详细说明，当母板9随着下面的温度变化交替热胀和冷缩时，能够通过焊块8使柔性内插器基片11与母板9的膨胀/收缩运动同步地膨胀和收缩，避免通过母板9的膨胀/收缩运动而生产的热应力。此外，降低了在随后的半导体器件的装配步骤中偶然把半导体晶片1和平板6放置为不成一直线的可能性。因此，在半导体制造过程中，所获得的半导体器件生产率很高，并且在随后安装至母板9上时具有更高的连接可靠性。
[第七实施例]
如图26所示，第七实施例的半导体器件不同于第五实施例之处在于在平板6的平面图的轮廓小于半导体晶片1的轮廓。第七实施例的半导体器件的制造也相似于第五实施例和第三实施例。
本实施例能够提供第三实施例和第五实施例的效果。为了详细说明，由于平板6在轮廓尺寸上小于半导体晶片1的轮廓，因此当母板9随着下面的温度变化交替热胀和冷缩时，能够通过焊块8使柔性内插器基片11与母板9的膨胀/收缩运动同步膨胀和收缩避免通过母板9的膨胀/收缩运动而生产的热应力。此外，降低了在随后的半导体器件的装配步骤中偶然把半导体晶片1和平板6放置为不成一直线的可能性。因此，在半导体制造过程中，所获得的半导体器件生产率很高，并且在随后安装至母板9上时具有更高的连接可靠性。
[第八实施例]
图27是根据本发明的第八实施例的半导体器件的截面图。本实施例的半导体器件不同于第六实施例之处在于在平板6的平面图的轮廓小于半导体晶片1的轮廓。
根据本实施例制造半导体器件的方法相似于第六实施例的制造方法。而且，本实施例的制造方法具有应用平板的步骤，在平面图中的轮廓小于如在第三实施例的半导体晶片1的轮廓。
本实施例能够提供第六实施例和第七实施例的效果。为了详细说明，当母板9随着下面的温度变化交替热胀和冷缩时，能够通过焊块8使柔性内插器基片11与母板9的膨胀/收缩运动同步膨胀和收缩避免通过母板9的膨胀/收缩运动而生产的热应力。此外，降低了在随后的半导体器件的装配步骤中偶然把半导体晶片1和平板6放置为不成一直线的可能性。因此，在半导体制造过程中，所获得的半导体器件生产率很高，并且在随后安装至母板9上时具有更高的连接可靠性。
[第九实施例]
图28是根据本发明的第九实施例的半导体器件的截面图。图29至32是说明根据本实施例的制造半导体器件的方法的截面图。如图28所示，本实施例的半导体器件除了仅在半导体晶片1的中心处的一小部分外，非粘合剂18被涂敷在面对半导体晶片1的焊块的表面。柔性内插器基片11通过沿整个圆周延伸而覆盖半导体晶片1和平板6。柔性内插器基片11由热塑性树脂2、绝缘树脂3和布线图10组成，所述热塑性树脂2放置在半导体晶片1侧，所述绝缘树脂3是热塑性树脂或热固树脂，放置在与热塑性树脂2相对的侧面上，所述布线图10插在树脂2和3之间并粘结在那里。柔性内插器基片11在半导体晶片1的后侧面的部分上通过热塑性树脂2粘结至半导体晶片1，所述后侧面的部分未涂敷非粘结性剂18。导体4制在每一个电极垫上(在图中未出示)，所述每一个电极在晶片步骤中制成在半导体晶片1上。半导体晶片1经由倒装法通过导体4和电极垫5在柔性内插器基片11上连接至布线图10，所述导体4和电极垫5制在粘结至半导体晶片1上的热塑性树脂2上。面向外的绝缘树脂3具有多个用于外部连接的电极垫5。块8制在外部连接电极垫5上。焊块8分别经由倒装法连接至电极垫5上，所述电极垫5制在作为外部基片的母板9上。如此构造根据本实施例的半导体器件。
其次，参照图29至32说明根据本实施例的制造半导体器件的方法。相似于第一实施例，根据此实施例的制造半导体器件的方法使用UV-YAG激光器、二氧化碳气体激光器、受激准分子激光器等而制成到达树脂层的理想位置的布线图10的多个孔，所述树脂层构成柔性内插器基片，即热塑性树脂2和绝缘树脂3，所述绝缘树脂3是热塑性树脂或热固树脂。电极垫5用导电性材料(例如Ni/Au和Pb)通过众所周知的方法(例如在布线图10通过孔而暴露出来的部分上电镀或溅射)而制成。通过这种方法，电极垫5制在柔性内插器基片的每一个侧面。其后，如图29(a)所示，制在热塑性树脂2上的电极垫5通过众所周知的倒装法技术连接至半导体晶片1的电路侧面上的导体4上，例如，使用倒装法接合器等的热压配合。
如图29(b)所示，除了在其中心区域外，非粘合剂18涂敷在半导体晶片1的后侧面。通过导体4和电极垫5连接至半导体晶片1上的柔性内插器基片11随后如此放置，使没有连接半导体晶片1的绝缘树脂3与加热器15的顶面接触，并且通过真空抽吸而固定。其次，如图30所示，当在加热器15上被加热时，柔性内插器基片11沿半导体晶片1的侧面和后侧面弯曲。然后，由硅、TEFRON或具有优秀的耐热性能的其它材料制成的辊子17从外部被用于施加0.5至3kg的载荷至柔性内插器基片并把柔性内插器基片11粘结至半导体晶片1的前侧面，如图23(a)所示。因此柔性内插器基片11被粘结至半导体晶片1以覆盖半导体晶片1的整个圆周，并且根据本实施例的半导体器件如图31(b)所示被完成。最后，如图31(c)所示，为了随后八半导体器件安装至外部基片(例如母板)上，焊块8制在电极垫5上，所述电极垫5制在柔性内插器基片11的绝缘树脂3内。
在上述制造方法中，当通过加热器15加热柔性内插器基片11时，半导体晶片1被粘结至柔性内插器基片11。如第一实施例，通过从硅橡胶、TEFRON或具有优秀的耐热性能的其它材料制成辊子17，把电阻器放在辊子17内，并且让在电阻器内的电流产生热并使从外部来的柔性内插器基片11温热，能够获得相同的效果。
能够使用把非粘合剂18涂敷在半导体晶片1的不同方法获得相同的效果，如图32(a)所示，柔性内插器基片11的热塑性树脂2的理想部分从热塑性树脂2的表面选择，所述热塑性树脂2与面对半导体晶片1的焊块的表面相对，并且非粘合剂18预先涂敷在半导体晶片1没有粘结的理想部分。获得相同效果的另一个方法如图32(b)所示；柔性内插器基片11的热塑性树脂2的理想部分从热塑性树脂2的表面选择，所述热塑性树脂2与面对半导体晶片1的焊块的表面相对，待粘附于半导体晶片1的理想部分用屏蔽元件19覆盖并保护，所述屏蔽元件19由金属板等制成，然后将不粘附于半导体晶片1的理想部分通过众所周知的等离子蚀刻等被暴露于等离子体20中，进而使没有粘结于半导体晶片1的热塑性树脂2的部分丧失粘附力。
在本实施例中，半导体晶片1的非常小的区域被柔性内插器基片11的粘附力固定。因此没有使用在其它实施例中使用的平板6，获得了能够避免通过粘附力把半导体晶片1固定至柔性内插器基片11的结构，同时保持柔性内插器基片11的平整度。因此，如在其它实施例中，当母板9随着下面的温度变化交替热胀和冷缩时，能够通过焊块8使柔性内插器基片11与母板9的膨胀/收缩运动同步地膨胀和收缩，以避免通过母板9的膨胀/收缩运动而生产的热应力。
[第十实施例]
图33是根据本发明的第十实施例的半导体器件的截面图。如图33所示，本实施例的半导体器件不同于第九实施例之处在于非粘合剂18被涂敷在半导体晶片1的侧表面。根据本实施例的半导体器件能够通过与在第九实施例和第二实施例的制造方法相同的方法制造。
在本实施例中，为了防止半导体晶片1和柔性内插器基片11彼此粘结，除了在表面的中心处的非常小的部分外，非粘合剂18被涂敷在面对半导体晶片1的焊块的整个表面和半导体晶片1的侧表面。相似于第九实施例，根据本实施例的半导体器件因此获得一种结构，不使用平板6通过粘附力避免把半导体晶片1固定至柔性内插器基片11，并同时保持柔性内插器基片11的平整度。此外，由于半导体晶片1的侧面没有粘结至柔性内插器基片11，因此根据本实施例的半导体器件在避免热应力上更有效，当母板9随着下面的温度变化交替热胀和冷缩时，能够通过焊块8使柔性内插器基片11与母板9的膨胀/收缩运动同步地膨胀和收缩，避免通过母板9的膨胀/收缩运动而生产热应力。
[第十一实施例]
图34是根据本发明的第十一实施例的半导体器件的截面图。如图34所示，本实施例的半导体器件不同于第九实施例之处在于：除了其轮缘外，非粘合剂18被涂敷在面对半导体晶片1的焊块的表面。根据本实施例的半导体器件能够通过与在第九实施例的制造方法相同的方法制造。
在本实施例中，为了防止半导体晶片1和柔性内插器基片11彼此粘结，除了在轮缘上的非常小的区域和其中心部分外，非粘合剂18被施加于面对半导体晶片1的焊块的整个表面。根据本实施例的半导体器件因此能够获得与第九实施例的相似的效果。
在第九至第十一实施例中，半导体晶片1和柔性内插器基片11彼此不粘结的部分没有特别的限制。半导体晶片1和柔性内插器基片11被彼此固定的位置和区域不被限制，并且它可以是使柔性内插器基片11能够被抑制具有太多的自由度和使在母板9上的焊块8和电极垫5被定位在随后的安装步骤中没有问题。只要柔性内插器基片11保持足够的平整度以保持在随后的安装步骤中连接的可靠性，粘结了的部分可以是具有在任何地方的任何表面区域。
[第十二实施例]
图35是根据本发明的第十二实施例的半导体器件的截面图。在本实施例中，由根据CSP技术堆叠四个半导体器件的制造的三维半导体器件随后安装至母板9上。根据第二现有技术的半导体器件200构成三维半导体器件的第一至第四载物台的每一个，而根据本发明的第四实施例的半导体器件构成第四载物台，所述第四载物台是最下部的载物台。半导体器件通过焊块8彼此连接以在电极垫5之间形成连接，所述电极垫5制在它们各自的柔性内插器基片11上。在根据第四实施例的最下部半导体器件制成的焊块8连接至在母板9上的电极垫5。
在第十二实施例中，根据本发明的第四实施例的半导体器件被使用作为放置在三维半导体器件的最下部载物台上的半导体器件，所述半导体器件也被母板9的热应力所影响。本实施例因此防止由于焊块8的疲劳断裂而产生的连接可靠性的降低，所述疲劳断裂由热应力产生。虽然由四个半导体器件组成的三维半导体器件作为本实施例中的一个实例，但是组成三维半导体器件的半导体器件的数量没有限制，并且能够选择等于或大于2的理想数量。
[第十三实施例]
图36是根据本发明的第十三实施例的半导体器件的截面图。本实施例不同于第十二实施例之处在于，根据本发明的第六实施例的半导体器件组成了第四载物台，所述第四载物台是最下部的载物台。
在第十三实施例中，根据本发明的第六实施例的半导体器件被使用作为放置在三维半导体器件的最下部载物台上的半导体器件，所述半导体器件也被母板9的热应力所影响。本实施例因此防止由于焊块8的疲劳断裂而产生的连接可靠性的降低，所述疲劳断裂由热应力产生。虽然由四个半导体器件组成的三维半导体器件作为本实施例中的一个实例，但是组成三维半导体器件的半导体器件的数量没有限制，并且能够选择等于或大于2的理想数量。
[第十四实施例]
图37是根据本发明的第十四实施例的半导体器件的截面图。本实施例不同于第十二实施例之处在于，根据本发明的第十实施例的半导体器件组成了第四载物台，所述第四载物台是最下部的载物台。
在第十四实施例中，根据本发明的第十实施例的半导体器件被使用作为放置在三维半导体器件的最下部载物台上的半导体器件，所述半导体器件也被母板9的热应力所影响。本实施例因此防止由于焊块8的疲劳断裂而产生的连接可靠性的降低，所述疲劳断裂由热应力产生。虽然由四个半导体器件组成的三维半导体器件作为本实施例中的一个实例，但是组成三维半导体器件的半导体器件的数量没有限制，并且能够选择等于或大于2的理想数量。
在第十二至第十四实施例中，根据第二现有技术的半导体器件被用作在最下部半导体器件的上面的载物台的半导体器件。然而，组成三维半导体器件的半导体的类型没有特别的限制。只要堆叠的最下部半导体器件是根据本发明的半导体器件，并且能够吸收和释放随温度变化母板9的膨胀/收缩运动，无论在最下部载物台上面的载物台的半导体器件的类型，能够获得相同的效果。例如组成三维半导体器件的半导体器件可以是根据本发明的半导体器件。在这种情况下，组成三维半导体器件的半导体器件可以不总是相同的类型而是可以彼此不同。使用根据本发明的半导体器件作为从三维半导体器件的底载物台的最下部和第二低的半导体器件而现有技术的半导体器件作为上载物台的半导体器件也是可能的。
本发明的半导体器件和三维分层半导体器件不限制于特别的用途，但是可效仿地适宜于便携式电话、便携式的信息终端、笔记本电脑、数码相机等其它电子设备，所述其它电子设备近来日益增长在尺寸和重量上减小的要求。本发明的半导体器件和三维分层半导体器件也适宜于高密度随后安装至外部基片上，所述外部基片安装在上述电子设备内，例如印刷电路板、堆焊基片和多层基片。
[第十五实施例]
其次，说明本发明的制造半导体器件的制造装置。图38是说明根据本发明的第十五实施例的半导体制造装置的示意透视图。本实施例的半导体制造装置主要由加热器载物台203和辊子205组成。加热器载物台203通过加工诸如铜、铝、铜合金、铝合金或不锈钢材料而获得。当增压加热器载物台203的表面时，辊子205是可移动的。设置有四个辊子205，它们的旋转轴分别设定为平行或水平于加热器载物台203的矩形表面的四个侧面。但是辊子的数量不限。半导体器件204待放置的加热器载物台203的部分具有微孔206，其用于真空抽吸以固定半导体器件204。加热器载物台203通过小直径的金属管等被连接至真空泵，因此当半导体器件204通过微孔206抽吸时，半导体器件204被固定至加热器载物台203上。抽吸的强度能够通过调整真空泵的排气能力或微孔206的尺寸而控制。
在包围半导体晶片201的内插器基片202由绝缘材料，例如热塑性树脂(例如硅树脂改性聚酰亚胺和柔性环氧树脂)制成的情况下，加热器载物台203的表面预先理想地被处理，使表面为非粘性并防止内插器基片202粘附于加热器载物台203。在加热器载物台表面所做的处理是硅树脂涂层，或使用聚四氟乙烯树脂(PTFE)、四氟乙烯-全氟烷基乙烯共聚物树脂(PEA)，或四氟乙烯六氟环丙烷共聚物树脂(FEP)的碳氟化合物涂层。用于内插器基片202的绝缘材料的热塑性树脂的使用在使内插器基片202更容易在不使半导体晶片201产生裂纹的情况下弯曲方面是有效的。当被加热时，由于热塑性树脂在弹性模量(杨氏模量)上降低，因此半导体晶片201免于无法承受的应力。
辊子205优选地由弹性、高耐热材料(例如硅橡胶或氟化物橡胶)制成。例如，如果制成内插器基片202的绝缘材料是硅树脂改性聚酰亚胺和柔性环氧树脂的复合材料，本实施例的制造装置不得不把内插器基片202粘结至半导体晶片201的表面，同时在150-250℃对其进行加热。因此，形成辊子205的材料必须耐高温。通过使用既耐热又具有弹性的材料，例如硅橡胶或氟化物橡胶，辊子能够响应半导体器件204的微小凹面和凸面灵活地修改它们的表面。这防止把内插器基片202牢固地粘结至半导体晶片201的后表面。
如图39所示，辊子205的每一个主要由耐热弹性体208、加热元件207和臂209组成。为了使辊子205加热能力，加热元件207通过耐热、弹性体208延伸，所述弹性体208是硅橡胶管、氟化物橡胶管等。例如，加热元件207是金属管，所述金属管由不锈钢、铜等制成并且容纳被绝缘体包围的镍铬合金或相似电阻器线。
辊子205的增压设备结构如图40所示，臂209的一个末端被支架211支撑，所述支架211通过弹性弹簧210以一个角度向下拖。电动的圆柱体抬升和降低载物台设备203以使辊子205可以移动，同时对半导体器件204的侧表面和后表面增压。例如，弹簧设定与地面成45℃角度，并且这个设定增压水平至弹簧强度的大约0.7倍。增压水平能够通过改变弹簧强度而被控制。
有更容易的方法使增压水平可变化。例如，如图41所示，弹簧210连接电动致动器213(例如直接偶合电动致动器、偶合电动致动器或电动液压致动器)。电动致动器213预先控制弹簧210的膨胀和收缩，进而获得对弹簧210强度的自由控制。
建立一个系统，用个人电脑控制加热器载物台203的温度调节器、加热载物台的电动圆柱体212和辊子205的电动致动器213。这使得通过预先的程序可变化地控制运行速度、运行模式、增压水平和辊子205的加热温度以及加热器的加热温度，所述辊子205在半导体器件204的制造过程中与半导体晶片201和内插器基片202接触。因此半导体器件制造装置作为一种用于生产半导体器件204的装置和作为大规模生产的装置是有效的。
[第十六实施例]
本实施例的半导体器件制造装置具有几乎与第十五实施例的半导体器件制造装置相同的结构。但是它在加热载物台203的表面结构上不同于第十五实施例。本实施例使用加热器载物台表面材料和载物台材料为多孔材料214。多孔材料214的实例包括主要含有碳氟化合物树脂(例如氯-三氟乙烯树脂)的多孔材料和多孔陶瓷材料。多孔材料214更有优势，因为微孔206在整个多孔材料214中是相通的并且半导体器件204能够不新制成真空抽吸的孔而被抽吸。
[第十七实施例]
图43是说明根据本发明的第十七实施例的半导体器件制造装置的图。本实施例的半导体器件制造装置不同于第十五实施例在于加热器载物台203的表面上的微孔206不仅具有真空抽吸功能而且防止作为出砂孔的焊球216和载物台表面之间接触。因此，能够装配半导体器件，所述半导体器件具有安装在其上的焊球。
位于焊球216所在位置的在载物台表面上的一些微孔206预先被设计并处理以至于具有大于焊球216的直径。
第十七实施例的制造装置的使用使得装配以焊球216安装的半导体器件204成为可能。
[第十八实施例]
图44是说明根据本发明第十八实施例的半导体器件制造装置的图。本实施例的半导体器件制造装置不同于第十六实施例之处在于，加热器载物台203的表面上的微孔206不仅具有真空抽吸功能而且防止作为出砂孔的焊球216和载物台表面之间接触。因此，能够装配安装有焊球的半导体器件。
具体地，如图44所示，为了避免多孔材料214之间的接触，具有比焊球216直径大的直径的孔设在多孔材料214的表面。所述多孔材料214用于加热器203的表面和安装至半导体器件204上的焊球216。
第十八实施例的制造装置的使用使得装配装有焊球216的半导体器件204成为可能。除了具有大于焊球216的直径的孔预先仅设在焊球216所处的位置外，此制造装置在结构上于图32所示的制造装置在结构上相同。
在多孔材料214拉伸至载物台的侧表面的情况下，优选地提供耐热密封或盖218，例如可以在侧表面上，所述盖218主要封装含硅树脂或碳氟化合物树脂。
[第十九实施例]
图45是说明根据本发明第十九实施例的半导体器件制造装置的图。本实施例的半导体器件制造装置相似于第十五实施例的半导体器件制造装置。然而，与第十五实施例不同，本实施例的半导体器件制造装置具有增压设备219，所述增压设备219能够直接从载物台设备203的上面使半导体器件204增压。因为增压设备219，可以省去在第十五实施例中设有的把半导体器件204固定至载物台表面的真空抽吸微孔206。增压设备能够不受限制地向上和下移动。当辊子205移在载物台203的表面上时，半导体器件204放在所述载物台203的表面上，增压设备219向上移动以至于不干扰辊子205的移动。
除了固定半导体器件204的功能，在半导体器件204用辊子装配之后，增压设备219提供有效的测量，以补救在半导体晶片201和内插器基片202之间有缺陷的粘结。因此，优选地使用弹性、耐热材料208(例如硅橡胶或氟化物橡胶)作为如图46(a)所示增压设备219的材料，或作为如图46(b)所示制造增压设备219的表面的材料。
[第二十实施例]
图47是说明根据本发明第二十实施例的半导体器件制造装置的图。本实施例的半导体器件制造装置具有几乎如第十九实施例的半导体器件制造装置相同的结构。然而，与第十九实施例不同，载物台203的表面具有微孔206以通过真空抽吸固定半导体器件204。当用于半导体器件204中的半导体晶片201非常薄(100μm厚或更少)，半导体晶片201弯曲并且这使得对增压设备219通过其自身足够固定半导体器件204是不可能的。不足够固定的半导体器件204将在装配中从载物台渐渐离开，因此使得半导体晶片201的周长易于产生裂纹。在载物台表面上制成真空抽吸微孔206可有效防止这种不便之处。
[第二十一实施例]
图48是说明根据本发明第二十一实施例的半导体器件制造装置的图。本实施例的半导体器件制造装置具有几乎如第十九实施例的半导体器件制造装置相同的结构。然而，与第十九实施例不同，本实施例使用载物台表面材料和载物台203材料自身作为多孔材料214。多孔材料214的实例包括主要含有碳氟化合物树脂(例如氯-三氟乙烯树脂)的多孔材料和多孔陶瓷材料。多孔材料214的使用提供相似于图42所示的本发明的第十六实施例的效果。
[第二十二实施例]
图48是说明根据本发明第二十二实施例的半导体器件制造装置的图。本实施例的半导体器件制造装置具有几乎如图47所示的第二十实施例的半导体器件制造装置相同的结构。但是如图49所示，本实施例的加热器载物台203的表面上的微孔206不仅具有真空抽吸功能而且防止作为出砂孔的焊球216和载物台表面之间接触。因此，能够装配安装有焊球半导体器件204。
位于焊球216所在位置的在载物台表面上的一些微孔206预先被设计并处理以具有大于焊球216的直径。换句话说，作为焊球216的出砂孔217。
第二十二实施例的制造装置的使用使得装配半导体器件204成为可能，所述半导体器件204装有焊球216。除了仅在载物台表面上的微孔206的一部分作为焊球216的出砂孔217外，所述微孔206位于焊球216所位于的位置，此制造装置在结构上与图47所示的第二十实施例的制造装置相同。
[第二十三实施例]
图50是说明根据本发明第二十三实施例的半导体器件制造装置的图。本实施例的半导体器件制造装置具有几乎如图40所示的第二十一实施例的半导体器件制造装置相同的结构。但是如图50所示，本实施例的加热器载物台203的表面上的微孔206不仅具有真空抽吸功能而且防止作为出砂孔的焊球216和载物台表面之间接触。因此，能够装配安装有焊球半导体器件204。
具体地，如图50所示，为了避免多孔材料214之间的接触，设有具有比焊球216直径大的直径的孔，所述多孔材料214用于加热器203的表面和安装至半导体器件204上的焊球216。
第二十三实施例的制造装置的使用使得装配半导体器件204成为可能，所述半导体器件204装有焊球216。除了具有大于焊球216的直径的孔预先仅设在焊球216所处的位置外，此制造装置在结构上于图40所示的根据第二十一实施例制造装置在结构上相同。
[第二十四实施例]
图51是说明根据本发明的第二十四实施例的半导体器件制造装置中载物台设备的表面形状的图。在本实施例的装配过程中，例如，半导体晶片201和内插器基片202通过导体块221彼此连接。导体块221面对载物台的表面侧(面向下)。因此，当辊子在半导体晶片201的后表面上移动时，导体块221可以从内插器基片202或载物台203的表面接受应力以使导体块221连接至半导体晶片201的电极垫或电极垫本身产生裂纹。图51所示的第二十四实施例的制造装置通过在载物台表面的部分区域制成凹槽220而防止这种不便之处，所述载物台表面的部分区域是导体块所位于的地方。如果在半导体晶片201上的电极垫根据中心垫布置而布置，则凹槽220放置在载物台的中心；如果电极垫根据周界垫布置，则凹槽放置在载物台的周长上。凹槽能够防止由外力引起的不方便，在半导体器件204的装配过程中，所述外力施加于导体块。
[第二十五实施例]
图52是说明根据本发明的第二十五实施例的半导体器件制造装置中载物台设备的表面状态的图。弹性耐热材料222被用于载物台表面，所述弹性耐热材料222是由铜、铝、铜合金、铝合金或不锈钢、或TEFRON制成的薄金属板。载物台表面预先处理以具有几微米高(不超过10微米)的凸面形状。载物台203的表面形状通过从辊子205的上面对半导体器件204增压而使其水平，同时辊子在内插器基片202上移动。通过把微气泡从有缺陷的粘结部分赶出来，以这种方式改变表面形状对于补救在半导体晶片201和内插器基片202之间的预先存在的缺陷粘结是有效的。
[第二十六实施例]
图53是说明根据本发明的第二十六实施例的半导体器件制造装置中载物台设备的另一个表面状态的图。载物台表面由形状记忆材料(例如，Cr-Ni-Ti合金、Co-Ni-Al合金、Ni-Mn-Ga合金、或Ni-Mn-Al合金)制成。载物台表面预先制成具有几微米(不超过10微米)高的凸起的形状，并在常温下保持此形状。由于辊子205在内插器基片202上移动同时加热，所以由参考数字223表示的形状记忆材料被辊子205加热。通过加热，形状记忆材料223恢复平形状，所述平形状预先已被记忆。
相似于本发明的第二十五实施例，通过把微气泡从有缺陷的粘结部分赶出来，以这种方式改变表面形状对于补救在半导体晶片201和内插器基片202之间的预先存在的缺陷粘结是有效的。
[第二十七实施例]
图54是说明根据本发明第二十七实施例的半导体器件制造装置的图。本实施例的半导体器件制造装置以几乎与第十五至二十六实施例相同的方式构造，但是不同之处在于，此装置具有红外线加热器224，作为除了加热加热载物台和辊子外对半导体器件204加热的设备。红外线加热器224的作用在于，在半导体器件204的装配过程中，半导体器件204，特别是内插器基片202，能够在它与辊子205产生接触之前被加热。通过用红外线加热器224预加热内插器基片202，内插器基片202和半导体晶片201之间的粘附力被提高并缺陷粘结被消除。
对于实施例的上述说明能够使本领域技术人员制造并使用本发明。而且，对这些实施例的多种修改对本领域技术人员是显而易见的，不需要创造性的劳动，这儿确定的一般的原则和具体实例可以应用于其它实施例。因此，本发明不局限于上述实施例，而是符合权利要求限定的和其等同物所确定的最广的范围。

Claims (77)

1.一种半导体器件，包括：
半导体元件；
柔性基片，其具有至少一个电极垫并包围所述半导体元件；
导体，其用于用所述电极垫连接所述电极；
电极垫上的多个焊块；
其中在面对所述焊块的所述半导体元件的表面和所述柔性基片之间的至少第一部分没有通过附着被固定。
2.根据权利要求1所述的半导体器件，
其中在所述半导体元件的侧表面和所述柔性基片之间的第二部分没有通过附着被固定。
3.根据权利要求2所述的半导体器件，
其中所述第一部分小于面对所述焊块的所述半导体元件的所述表面的所有区域。
4.根据权利要求2所述的半导体器件，
其中面对所述半导体元件的所述焊块的所述半导体元件的所述表面的中心周围通过粘附固定至所述柔性基片。
5.根据权利要求3所述的半导体器件，
其中面对所述焊块的所述半导体元件的所述表面的中心周围通过粘附固定至所述柔性基片。
6.根据权利要求1所述的半导体器件，
其中所述第一部分小于面对所述焊块的所述半导体元件的所述表面的所有区域。
7.根据权利要求1所述的半导体器件，
其中所述第一部分大于面对所述焊块的所述半导体元件的所述表面的所有区域的1/2。
8.根据权利要求1所述的半导体器件，
其中所述柔性基片通过粘附力固定在面对所述焊块的所述半导体元件的所述表面的中心。
9.根据权利要求1所述的半导体器件，
其中所述柔性基片包括两个绝缘树脂薄膜和用于制成布线图的中间层。
10.根据权利要求9所述的半导体器件，
其中接近所述半导体元件的所述绝缘树脂薄膜中的至少一个由热塑性树脂组成。
11.一种半导体器件，包括：
半导体元件，
柔性基片，其具有至少一个电极垫并包围所述半导体元件；和
导体，其用于用所述电极垫连接电极；
电极垫上的多个焊块；和
在面对所述焊块的半导体元件的一个表面和柔性基片之间的板。
12.根据权利要求11所述的半导体器件，
其中所述板没有通过粘附固定所述半导体元件。
13.根据权利要求11所述的半导体器件，
还包括在所述半导体元件的侧表面和所述柔性基片之间的非粘合剂。
14.根据权利要求13所述的半导体器件，
其中所述板的区域小于面对所述焊块的所述半导体元件的所有表面的区域。
15.根据权利要求13所述的半导体器件，
其中面对所述焊块的所述半导体元件的所述表面的中心周围通过粘附固定至所述柔性基片。
16.根据权利要求14所述的半导体器件，
其中面对所述焊块的所述半导体元件的所述表面的中心周围通过粘附固定至所述柔性基片。
17.根据权利要求11所述的半导体器件，
其中所述板的区域大于面对所述焊块的所述半导体元件的所述表面的所有区域的1/2。
18.根据权利要求11所述的半导体器件，
其中所述板的区域小于面对所述焊块的所述半导体元件的所述表面。
19.根据权利要求11所述的半导体器件，
其中面对所述焊块的所述半导体元件的所述表面的中心周围通过粘附固定至所述柔性基片。
20.根据权利要求11所述的半导体器件，
其中所述柔性基片包括两个绝缘树脂薄膜和制成布线图的中间层。
21.根据权利要求20所述的半导体器件，
其中接近所述半导体元件的所述绝缘树脂薄膜中的至少一个由热塑性树脂组成。
22.根据权利要求11所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
23.一种半导体器件，包括：
半导体元件；
柔性基片，其具有至少一个电极垫并包围半导体元件；
导体，其用于用所述电极垫连接所述半导体元件；并且
还包括用于缓解在所述半导体元件和安装半导体器件的外部基片之间的热应力的装置。
24.一种半导体器件，包括：
堆叠并安装在外部基片上的多个半导体器件，
其中至少最下部的半导体器件是根据权利要求1所述的半导体器件。
25.一种半导体器件，包括：
堆叠并安装在外部基片上的多个半导体器件，
其中至少最下部的半导体器件是根据权利要求11所述的半导体器件。
26.一种包括根据权利要求1所述的半导体器件的电子装置。
27.一种包括根据权利要求11所述的半导体器件的电子装置。
28.一种半导体器件制造方法，包括：
提供半导体元件；
提供柔性基片，所述柔性基片包括两个绝缘树脂薄膜和用于制成布线图的中间层；
在柔性基片的绝缘树脂内开一个用于电极垫的孔；
制成连接至布线图的电极垫；
把电极垫通过导体连接至半导体元件；
沿所述半导体元件弯曲柔性基片；
在电极垫上制成多个焊块；和
除了固定在面对所述焊块的所述半导体元件的一个表面和柔性基片之间的至少第一部分外，通过粘附固定所述柔性基片和所述半导体元件。
29.根据权利要求28所述的半导体器件制造方法，
其中通过把脱模剂或非粘合剂施加于面对所述焊块的所述半导体元件的所述表面的理想区域或所述柔性基片的内部绝缘树脂薄膜的理想区域制成所述第一部分。
30.根据权利要求28所述的半导体器件制造方法，
其中通过把所述柔性基片的内部绝缘树脂薄膜的理想区域暴露于用于表面改性处理的等离子体制成所述第一部分。
31.根据权利要求28所述的半导体器件制造方法，还包括：
在具有孔的载物台上提供所述半导体元件和所述柔性基片；
通过所述孔抽真空并把半导体元件和所述柔性基片固定在所述载物台上。
32.一种半导体器件制造方法，包括：
提供半导体元件；
提供柔性基片，所述柔性基片包括两个绝缘树脂薄膜和用于制成布线图的中间层；
在柔性基片的绝缘树脂内开一个用于电极垫的孔；
制成连接至布线图的电极垫；
把所述电极垫通过导体连接至所述半导体元件；
在所述半导体元件上提供板；
防止所述板从其位置移动的步骤；
沿所述半导体元件弯曲所述柔性基片；
通过粘附固定所述柔性基片和所述半导体元件；和
在接近所述板的侧面内的所述电极垫上制成多个焊块。
33.根据权利要求32所述的半导体器件制造方法，
其中防止所述板从其位置移动的步骤包括施加压力于所述板。
34.根据权利要求32所述的半导体器件制造方法，
其中防止所述板从其位置移动的步骤包括：
在所述半导体元件上提供临时粘合剂并临时固定所述半导体元件和所述板；和
在通过粘附把柔性基片、半导体元件和平板彼此固定的步骤之后解除所述粘附。
35.根据权利要求32所述的半导体器件制造方法，还包括：
在具有孔的载物台上提供所述半导体元件和所述柔性基片；
通过所述孔抽真空并在所述载物台上固定所述半导体元件和所述柔性基片。
36.一种半导体器件制造装置，包括：
载物台，其用于放置半导体器件；
辊子，其用于在载物台上使半导体器件的表面加压，
其中载物台的表面具有微孔，通过所述微孔抽真空而在载物台上固定半导体器件。
37.根据权利要求36所述的半导体器件制造装置，
其中所述载物台和辊子具有加热元件。
38.根据权利要求36所述的半导体器件制造装置，
其中所述载物台由多孔材料制成。
39.根据权利要求36所述的半导体器件制造装置，
还包括控制增压半导体器件表面的应力的装置。
40.根据权利要求36所述的半导体器件制造装置，
其中所述孔的直径大于安装在所述半导体器件上的焊球的直径。
41.一种半导体器件制造装置，包括：
载物台，其用于放置半导体器件；
辊子，其用于在载物台上使半导体器件的表面加压，和
增压设备，其用于增压所述半导体器件。
42.根据权利要求41所述的半导体器件制造装置，
其中所述增压设备能够根据所属辊子的移动上下移动。
43.根据权利要求41所述的半导体器件制造装置，
其中所述增压设备的至少一个表面由弹性耐热材料制成。
44.根据权利要求36所述的半导体器件制造装置，
其中在所述载物台的中心或最外周上制成凹槽。
45.根据权利要求36所述的半导体器件制造装置，
其中所述载物台在其中心的高度大于所述载物台在其边缘的高度。
46.根据权利要求45所述的半导体器件制造装置，
其中所述载物台的表面由形状记忆材料制成。
47.根据权利要求36所述的半导体器件制造装置，
还包括加热器，用于不接触所述半导体而加热所述半导体器件。
48.根据权利要求36所述的半导体器件制造装置，
其中所述载物台的表面受到处理，以使表面为非粘性。
49.根据权利要求12所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
50.根据权利要求13所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
51.根据权利要求14所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
52.根据权利要求15所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
53.根据权利要求16所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
54.根据权利要求17所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
55.根据权利要求18所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
56.根据权利要求19所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
57.根据权利要求20所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
58.根据权利要求21所述的半导体器件，
其中所述板的线膨胀率与安装所述半导体器件的外部基片的线膨胀率相等，或在所述半导体器件的线膨胀率和所述外部基片的线膨胀率之间。
59.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求2所述的半导体器件。
60.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求3所述的半导体器件。
61.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求4所述的半导体器件。
62.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求5所述的半导体器件。
63.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求6所述的半导体器件。
64.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求7所述的半导体器件。
65.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求8所述的半导体器件。
66.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求9所述的半导体器件。
67.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求10所述的半导体器件。
68.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求12所述的半导体器件。
69.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求13所述的半导体器件。
70.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求14所述的半导体器件。
71.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求15所述的半导体器件。
72.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求16所述的半导体器件。
73.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求17所述的半导体器件。
74.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求18所述的半导体器件。
75.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求19所述的半导体器件。
76.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求20所述的半导体器件。
77.一种半导体器件，包括：
多个半导体器件，其堆叠并安装在外部基片上。
其中至少最下部的半导体器件是根据权利要求21所述的半导体器件。
CNB031557325A 2002-08-30 2003-09-01 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置 Expired - Fee Related CN100364087C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002255530 2002-08-30
JP2002255530 2002-08-30
JP2002331411A JP4085788B2 (ja) 2002-08-30 2002-11-14 半導体装置及びその製造方法、回路基板、電子機器
JP2002331411 2002-11-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2006101091588A Division CN1917142B (zh) 2002-08-30 2003-09-01 半导体器件制造装置

Publications (2)

Publication Number Publication Date
CN1494143A true CN1494143A (zh) 2004-05-05
CN100364087C CN100364087C (zh) 2008-01-23

Family

ID=32472891

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006101091588A Expired - Fee Related CN1917142B (zh) 2002-08-30 2003-09-01 半导体器件制造装置
CNB031557325A Expired - Fee Related CN100364087C (zh) 2002-08-30 2003-09-01 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2006101091588A Expired - Fee Related CN1917142B (zh) 2002-08-30 2003-09-01 半导体器件制造装置

Country Status (3)

Country Link
US (2) US6998704B2 (zh)
JP (1) JP4085788B2 (zh)
CN (2) CN1917142B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892525A (zh) * 2017-08-18 2020-03-17 纳美仕有限公司 半导体装置

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1156520A4 (en) * 1999-01-29 2004-08-25 Matsushita Electric Ind Co Ltd METHOD AND DEVICE FOR MOUNTING ELECTRONIC PARTS
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US7656678B2 (en) * 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
DE10238581B4 (de) * 2002-08-22 2008-11-27 Qimonda Ag Halbleiterbauelement
JP4208840B2 (ja) * 2002-12-17 2009-01-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US20040156177A1 (en) * 2003-02-12 2004-08-12 Matsushita Electric Industrial Co., Ltd. Package of electronic components and method for producing the same
US7239024B2 (en) * 2003-04-04 2007-07-03 Thomas Joel Massingill Semiconductor package with recess for die
US6995465B2 (en) * 2003-06-04 2006-02-07 Intel Corporation Silicon building block architecture with flex tape
US6991961B2 (en) * 2003-06-18 2006-01-31 Medtronic, Inc. Method of forming a high-voltage/high-power die package
WO2005022965A2 (en) * 2003-08-29 2005-03-10 Thermalworks, Inc. Expansion constrained die stack
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
JP2005109068A (ja) * 2003-09-30 2005-04-21 Sanyo Electric Co Ltd 半導体装置およびその製造方法
CN100468612C (zh) * 2004-03-25 2009-03-11 株式会社东芝 半导体器件及其制造方法
US20050230821A1 (en) * 2004-04-15 2005-10-20 Kheng Lee T Semiconductor packages, and methods of forming semiconductor packages
GB2429842B (en) * 2004-05-20 2009-01-28 Spansion Llc Method of fabricating semiconductor device and semiconductor device
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US8072058B2 (en) * 2004-10-25 2011-12-06 Amkor Technology, Inc. Semiconductor package having a plurality input/output members
DE102005004160B4 (de) * 2005-01-28 2010-12-16 Infineon Technologies Ag CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
JP4036872B2 (ja) * 2005-05-18 2008-01-23 アルプス電気株式会社 半導体装置の製造方法
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
WO2007058134A1 (ja) * 2005-11-15 2007-05-24 Nec Corporation 半導体パッケージ、電子部品、及び電子機器
WO2007102358A1 (ja) * 2006-03-07 2007-09-13 Nec Corporation 電子デバイスパッケージ、モジュール、および電子機器
KR100691632B1 (ko) * 2006-05-16 2007-03-12 삼성전기주식회사 반도체칩, 반도체칩의 제조방법 및 반도체칩 패키지
JP5098220B2 (ja) * 2006-05-23 2012-12-12 日本電気株式会社 インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
WO2007142052A1 (ja) 2006-06-06 2007-12-13 Nec Corporation 半導体パッケージ、その製造方法、半導体装置、及び電子機器
DE102006031844B4 (de) 2006-07-07 2013-04-11 Technische Universität Braunschweig Carolo-Wilhelmina Verfahren zur Befestigung von elektronischen Bauelementen auf einem Träger durch Drucksinterung und somit hergestellte Schaltungsanordnung
KR100817054B1 (ko) * 2006-07-13 2008-03-26 삼성전자주식회사 패키지 테스트용 소켓, 테스트 소켓용 러버 및 테스트소켓용 가이드
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
KR100829614B1 (ko) * 2006-12-29 2008-05-14 삼성전자주식회사 반도체 스택 패키지 및 그의 제조 방법
KR100843718B1 (ko) * 2007-01-25 2008-07-04 삼성전자주식회사 접착 물질에 기인된 보이드에 면역력을 가지는 반도체패키지들 및 그 형성방법들
US7928556B2 (en) 2007-09-19 2011-04-19 Nec Corporation Semiconductor device and manufacturing method thereof
TWI352412B (en) * 2008-03-03 2011-11-11 Advanced Semiconductor Eng Multi-chip package structure and method of fabrica
JP5012612B2 (ja) * 2008-03-26 2012-08-29 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
JP5115269B2 (ja) 2008-03-26 2013-01-09 日本電気株式会社 半導体デバイスの実装構造体及び実装構造体を用いた電子機器
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
US8670588B2 (en) * 2009-09-08 2014-03-11 Apple Inc. Handheld device assembly
US8710645B2 (en) * 2009-10-19 2014-04-29 Jeng-Jye Shau Area reduction for surface mount package chips
US20110133337A1 (en) * 2009-10-19 2011-06-09 Jeng-Jye Shau Area reduction for surface mount package chips
KR20110101410A (ko) * 2010-03-08 2011-09-16 삼성전자주식회사 패키지 온 패키지
US10310686B2 (en) 2016-07-11 2019-06-04 Apple Inc. Rigid trackpad for an electronic device
KR102657124B1 (ko) * 2016-10-20 2024-04-16 삼성디스플레이 주식회사 반도체 칩, 이를 구비한 전자장치 및 반도체 칩의 연결방법
TWI664881B (zh) * 2017-01-13 2019-07-01 日商村田製作所股份有限公司 零件模組
US10582631B2 (en) 2017-07-20 2020-03-03 Apple Inc. Housings formed from three-dimensional circuits
KR20190125888A (ko) * 2018-04-30 2019-11-07 에스케이하이닉스 주식회사 반도체 다이들을 스택하는 방법
US11195809B2 (en) * 2018-12-28 2021-12-07 Stmicroelectronics Ltd Semiconductor package having a sidewall connection
DE102020125813A1 (de) * 2020-10-02 2022-04-07 Infineon Technologies Ag Verfahren zum herstellen eines chipgehäuses und chipgehäuse

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135557A (en) * 1977-10-31 1979-01-23 National Semiconductor Corporation Header lead roller
JPH05291361A (ja) 1992-04-14 1993-11-05 Nippon Steel Corp 半導体装置のリード構造
US5201452A (en) * 1992-07-24 1993-04-13 Matsushita Electric Industrial Co., Ltd. Screen printing apparatus
JPH06268051A (ja) * 1993-03-10 1994-09-22 Mitsubishi Electric Corp ウエハ剥し装置
JPH0831868A (ja) 1994-07-21 1996-02-02 Hitachi Cable Ltd Ｂｇａ型半導体装置
JPH08335663A (ja) 1995-06-08 1996-12-17 Sony Corp 半導体装置及び半導体装置の製造方法
KR100189970B1 (ko) * 1995-08-07 1999-06-01 윤종용 웨이퍼 연마장치
JPH10112475A (ja) * 1996-10-08 1998-04-28 Sony Corp 半導体装置及び半導体装置の製造方法
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
JPH11354577A (ja) * 1998-06-05 1999-12-24 Chu Nin Ma 開口型球状格子配列パッケージ技術の製造法
JP3760645B2 (ja) * 1998-11-11 2006-03-29 コニカミノルタホールディングス株式会社 液晶光変調デバイスの製造方法
KR100338983B1 (ko) * 1998-11-30 2002-07-18 윤종용 웨이퍼분리도구및이를이용하는웨이퍼분리방법
US6376769B1 (en) * 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP2001168072A (ja) * 1999-12-06 2001-06-22 Mitsubishi Electric Corp 半導体基板ウエハの研磨方法及び研磨装置
JP3360669B2 (ja) 2000-01-07 2002-12-24 日本電気株式会社 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
US6474476B1 (en) * 2000-08-30 2002-11-05 Advanced Micro Devices, Inc. Universal carrier tray
JP2002264209A (ja) * 2001-03-07 2002-09-18 Nippon Columbia Co Ltd 導光板製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110892525A (zh) * 2017-08-18 2020-03-17 纳美仕有限公司 半导体装置

Also Published As

Publication number Publication date
CN100364087C (zh) 2008-01-23
JP2004146751A (ja) 2004-05-20
JP4085788B2 (ja) 2008-05-14
US20060055053A1 (en) 2006-03-16
US20040115920A1 (en) 2004-06-17
CN1917142B (zh) 2010-06-16
US7594644B2 (en) 2009-09-29
CN1917142A (zh) 2007-02-21
US6998704B2 (en) 2006-02-14

Similar Documents

Publication Publication Date Title
CN1494143A (zh) 半导体器件及其制造方法、电路板、电子装置和半导体器件制造装置
CN1157105C (zh) 内装电路器件组件及其制造方法
CN1143375C (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1171298C (zh) 半导体器件
CN1199269C (zh) 半导体装置及其制造方法和制造装置
CN1150616C (zh) 半导体器件及其制造和装配方法
CN1324701C (zh) 具有窄间距化的内引线的半导体装置
CN1882224A (zh) 配线基板及其制造方法
CN1261007C (zh) 线路板及其制造方法
CN101047170A (zh) 半导体装置及其制造方法
CN1210622A (zh) 半导体装置及其制造方法、电路基板和电子设备
CN1471161A (zh) 半导体器件及其制造方法
CN1170940A (zh) 电阻器及其制造方法
CN1877824A (zh) 半导体器件、层叠式半导体器件和半导体器件的制造方法
CN1258096A (zh) 半导体器件接触器、采用它的检测装置和方法及清洗方法
CN1067138A (zh) 电子零件装配模件
CN1874648A (zh) 布线板以及布线板的制造方法
CN1873935A (zh) 配线基板的制造方法及半导体器件的制造方法
CN1220260C (zh) 半导体装置及其制造方法和印刷掩膜
CN1630050A (zh) 半导体装置的制造方法
CN1665372A (zh) 导热性基板的制造方法
CN1518099A (zh) 引线框架及其制造方法和使用引线框架的半导体器件
CN1536658A (zh) 半导体器件及其制造方法
CN1574258A (zh) 电子元件安装设备及电子元件安装方法
CN1698198A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080123

Termination date: 20150901

EXPY Termination of patent right or utility model