JPH05291361A - 半導体装置のリード構造 - Google Patents
半導体装置のリード構造Info
- Publication number
- JPH05291361A JPH05291361A JP12002392A JP12002392A JPH05291361A JP H05291361 A JPH05291361 A JP H05291361A JP 12002392 A JP12002392 A JP 12002392A JP 12002392 A JP12002392 A JP 12002392A JP H05291361 A JPH05291361 A JP H05291361A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- semiconductor chip
- leads
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体基板実装後のリード接続部分に生じる
熱応力を有効に緩和することができる半導体装置のリー
ド構造を提供する。 【構成】 ベースフィルム７上にパターン成形したイン
ナーリード４にボンディングされた半導体チップ２を搭
載して成る半導体装置１において、所定長さに切断した
インナーリード４を半導体チップ２の形状に沿って引き
回すように屈曲成形し、半導体チップ２のバンプ３に接
続されたインナーリード４の一端部４ａと基板５に接続
される他端部４ｂとが高さ方向に離隔するようにしたも
のである。インナーリード４は例えばコ字状に屈曲成形
されているが、基板５からの高さ方向に有効長を有して
いるため熱応力を確実に緩和することができる。
熱応力を有効に緩和することができる半導体装置のリー
ド構造を提供する。 【構成】 ベースフィルム７上にパターン成形したイン
ナーリード４にボンディングされた半導体チップ２を搭
載して成る半導体装置１において、所定長さに切断した
インナーリード４を半導体チップ２の形状に沿って引き
回すように屈曲成形し、半導体チップ２のバンプ３に接
続されたインナーリード４の一端部４ａと基板５に接続
される他端部４ｂとが高さ方向に離隔するようにしたも
のである。インナーリード４は例えばコ字状に屈曲成形
されているが、基板５からの高さ方向に有効長を有して
いるため熱応力を確実に緩和することができる。
Description
【０００１】
【産業上の利用分野】本発明は、ベースフィルム上にパ
ターン成形されたリードに半導体チップをボンディング
接続して成る半導体装置、特にＴＡＢ（Tape Automated
Bonding）パッケージに好適な半導体装置のリード構造
に関する。
ターン成形されたリードに半導体チップをボンディング
接続して成る半導体装置、特にＴＡＢ（Tape Automated
Bonding）パッケージに好適な半導体装置のリード構造
に関する。
【０００２】
【従来の技術】近年、コンピュータ等の電子機器は小型
化，軽量化が要求されており、そのため電子機器に使用
される半導体チップを樹脂等により成るフレキシブルな
テープに実装したものがあり、その一種として、ビーム
リードと呼ばれる実装方式が知られている。図９は従来
のビームリード方式によって実装された半導体パッケー
ジの構成例を示しており、図において半導体パッケージ
２１は、半導体チップ２２にバンプ２３を介してリード
２４がボンディング接続されている。基板２５には所定
の電気回路を構成する電極２６が形成されていて、上記
リード２４の先端部を電極２６と接続することにより半
導体パッケージ２１の実装が行われている。
化，軽量化が要求されており、そのため電子機器に使用
される半導体チップを樹脂等により成るフレキシブルな
テープに実装したものがあり、その一種として、ビーム
リードと呼ばれる実装方式が知られている。図９は従来
のビームリード方式によって実装された半導体パッケー
ジの構成例を示しており、図において半導体パッケージ
２１は、半導体チップ２２にバンプ２３を介してリード
２４がボンディング接続されている。基板２５には所定
の電気回路を構成する電極２６が形成されていて、上記
リード２４の先端部を電極２６と接続することにより半
導体パッケージ２１の実装が行われている。
【０００３】
【発明が解決しようとする課題】かかる従来のビームリ
ード方式で実装された半導体装置において、特にリード
２４は図示したように半導体チップ２２から横方向にほ
ぼ直線状に延び出ていて、そのまま基板２５の電極２６
と接続するようになっている。即ち、リード２４におけ
るバンプ２３接続部分と電極２６接続部分との間の基板
２５から高さ方向の距離ｈが極めて小さい又はｈ≒０と
なっている。このようにリード２４が平面的且つ直線状
に配置されているため、基板２５等の発熱に起因してリ
ード２４の接続部分に熱応力が発生し、且つこの熱応力
を緩和・吸収することができなかった。
ード方式で実装された半導体装置において、特にリード
２４は図示したように半導体チップ２２から横方向にほ
ぼ直線状に延び出ていて、そのまま基板２５の電極２６
と接続するようになっている。即ち、リード２４におけ
るバンプ２３接続部分と電極２６接続部分との間の基板
２５から高さ方向の距離ｈが極めて小さい又はｈ≒０と
なっている。このようにリード２４が平面的且つ直線状
に配置されているため、基板２５等の発熱に起因してリ
ード２４の接続部分に熱応力が発生し、且つこの熱応力
を緩和・吸収することができなかった。
【０００４】つまり、かかる熱応力の発生原因としては
主に半導体チップ２２とリード２４と基板２５又は電極
２６との間に熱膨張率の差があるためと考えられるが、
半導体チップ２２等が作動した際に生じる発熱により、
半導体チップ２２を挟んだ両側のリード２４相互間で例
えば引張応力を生じさせる。そしてリード２４は直線状
になっているためこのような引張応力を逃がすことがで
きない。このためビームリード方式のようなリード構造
を、ベースフィルム上に薄く且つ微細な多数のリードを
パターン成形ＴＡＢ方式に採用すると、特に上記バンプ
２３部分や電極２６との接続部分で裂損もしくは破断の
危険があり、それらを有効に防止することが困難であっ
た。
主に半導体チップ２２とリード２４と基板２５又は電極
２６との間に熱膨張率の差があるためと考えられるが、
半導体チップ２２等が作動した際に生じる発熱により、
半導体チップ２２を挟んだ両側のリード２４相互間で例
えば引張応力を生じさせる。そしてリード２４は直線状
になっているためこのような引張応力を逃がすことがで
きない。このためビームリード方式のようなリード構造
を、ベースフィルム上に薄く且つ微細な多数のリードを
パターン成形ＴＡＢ方式に採用すると、特に上記バンプ
２３部分や電極２６との接続部分で裂損もしくは破断の
危険があり、それらを有効に防止することが困難であっ
た。
【０００５】本発明は上記課題を解決するために、半導
体基板実装後のリード接続部分に生じる熱応力を有効に
緩和することができる半導体装置のリード構造を提供す
ることを目的とする。
体基板実装後のリード接続部分に生じる熱応力を有効に
緩和することができる半導体装置のリード構造を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】本発明による半導体装置
のリード構造は、ベースフィルム上にパターン成形され
た多数のリードの一端部に半導体チップを接続して成る
半導体装置において、所定長さに切断されて実装基板に
接続される上記各リードの他端部と上記半導体チップに
接続された上記各リードの一端部との間が屈曲成形され
ていると共に、それら各リードの一端部と他端部とが高
さ方向に離隔されているものである。
のリード構造は、ベースフィルム上にパターン成形され
た多数のリードの一端部に半導体チップを接続して成る
半導体装置において、所定長さに切断されて実装基板に
接続される上記各リードの他端部と上記半導体チップに
接続された上記各リードの一端部との間が屈曲成形され
ていると共に、それら各リードの一端部と他端部とが高
さ方向に離隔されているものである。
【０００７】また本発明による半導体装置のリード構造
では、上記各リードが上記半導体チップの上側から下側
へ向かってその半導体チップの外周に沿って屈曲成形さ
れ、上記半導体装置が上記実装基板にフェースアップ方
式で実装されることが望ましい。さらに、上記各リード
が上記半導体チップの下側で屈曲成形され、上記半導体
装置が上記実装基板にフェースダウン方式で実装される
ことも望ましい。
では、上記各リードが上記半導体チップの上側から下側
へ向かってその半導体チップの外周に沿って屈曲成形さ
れ、上記半導体装置が上記実装基板にフェースアップ方
式で実装されることが望ましい。さらに、上記各リード
が上記半導体チップの下側で屈曲成形され、上記半導体
装置が上記実装基板にフェースダウン方式で実装される
ことも望ましい。
【０００８】又、本発明による半導体装置のリード構造
では、上記リードがほぼコ字状もしくは円弧状に屈曲成
形されていることが望ましい。
では、上記リードがほぼコ字状もしくは円弧状に屈曲成
形されていることが望ましい。
【０００９】さらに特に上記各リードの他端部が上記ベ
ースフィルムを残存させた位置で切断されていることが
望ましい。
ースフィルムを残存させた位置で切断されていることが
望ましい。
【００１０】又、上記半導体チップと上記各リードとの
間に絶縁材を介在させることが望ましい。
間に絶縁材を介在させることが望ましい。
【００１１】
【作用】本発明によれば、所定長さに打ち抜かれたリー
ドは実装基板に接続されるが、このリードは上記のよう
に屈曲成形され、これによりリードの一方の端部と他方
の端部とは実装基板から高さ方向に離隔する。リードの
実装基板との接続部分に熱応力が生じたとしても、リー
ドは実装基板から高さ方向に有効な長さを有しているか
ら、この高さ方向部分でかかる熱応力を吸収し、且つそ
れが伝達するのを防止することができる。そして半導体
チップを挟んだ両側のインナーリード相互間においても
引張作用を及ぼし合うことはなく、この結果インナーリ
ードの裂損等を確実に防止することができる。
ドは実装基板に接続されるが、このリードは上記のよう
に屈曲成形され、これによりリードの一方の端部と他方
の端部とは実装基板から高さ方向に離隔する。リードの
実装基板との接続部分に熱応力が生じたとしても、リー
ドは実装基板から高さ方向に有効な長さを有しているか
ら、この高さ方向部分でかかる熱応力を吸収し、且つそ
れが伝達するのを防止することができる。そして半導体
チップを挟んだ両側のインナーリード相互間においても
引張作用を及ぼし合うことはなく、この結果インナーリ
ードの裂損等を確実に防止することができる。
【００１２】上記リードを屈曲成形する場合、各リード
が上記半導体チップの上側から下側へ向かってその半導
体チップの外周に沿って屈曲成形されることにより、フ
ェースアップ方式で実装する際に極めて効果的である。
また各リードが上記半導体チップの下側で屈曲成形され
ることにより、フェースダウン方式で実装する際に極め
て効果的である。
が上記半導体チップの上側から下側へ向かってその半導
体チップの外周に沿って屈曲成形されることにより、フ
ェースアップ方式で実装する際に極めて効果的である。
また各リードが上記半導体チップの下側で屈曲成形され
ることにより、フェースダウン方式で実装する際に極め
て効果的である。
【００１３】上記いずれの場合も、リードをほぼコ字状
もしくは円弧状に屈曲成形することができるが、かかる
屈曲形状は、成形性が比較的に容易で且つ優れた作用効
果を発揮することができる。
もしくは円弧状に屈曲成形することができるが、かかる
屈曲形状は、成形性が比較的に容易で且つ優れた作用効
果を発揮することができる。
【００１４】さらに、各リードの他端部を上記ベースフ
ィルムを残存させた位置で切断することにより、切断後
のリードの取扱に利便性を確保することができると共
に、リードと実装基板との適正な接続を保証する等の利
点がある。また半導体チップと上記各リードとの間に絶
縁材を介在させることにより、絶縁性及び強度等を得る
ことができる。
ィルムを残存させた位置で切断することにより、切断後
のリードの取扱に利便性を確保することができると共
に、リードと実装基板との適正な接続を保証する等の利
点がある。また半導体チップと上記各リードとの間に絶
縁材を介在させることにより、絶縁性及び強度等を得る
ことができる。
【００１５】
【実施例】以下、図１及び図２に基づき本発明による半
導体装置のリード構造の第一実施例を説明する。図１は
ＴＡＢパッケージ１の実装例を示しているが、半導体チ
ップ２はバンプ３を介してインナーリード４とボンディ
ング接続されている。基板５には所定の電気回路を構成
する電極（図示せず）が形成されている。インナーリー
ド４は半導体チップ２の上側から下側に向かって外周に
沿って引き回したように屈曲成形されているが、この例
では図示のようにほぼコ字状に形成されている。また、
上記半導体チップ２のバンプ３は半導体チップ２の上面
側に位置し（所謂、フェースアップ方式）、一端部４ａ
がかかるバンプ３と接続するインナーリード４は、その
他端部４ｂが上記電極と接続され、かくしてＴＡＢパッ
ケージ１が基板５に実装される。このようにインナーリ
ード４のバンプ３側の端部４ａと基板５側の端部４ｂと
は基板５から高さ方向に離隔している。なお、上記半導
体チップ２は図示したようにその一部が絶縁用の樹脂６
によって覆われているが、この樹脂６はインナーリード
４をコ字状に成形する前に予め設けることができる。
導体装置のリード構造の第一実施例を説明する。図１は
ＴＡＢパッケージ１の実装例を示しているが、半導体チ
ップ２はバンプ３を介してインナーリード４とボンディ
ング接続されている。基板５には所定の電気回路を構成
する電極（図示せず）が形成されている。インナーリー
ド４は半導体チップ２の上側から下側に向かって外周に
沿って引き回したように屈曲成形されているが、この例
では図示のようにほぼコ字状に形成されている。また、
上記半導体チップ２のバンプ３は半導体チップ２の上面
側に位置し（所謂、フェースアップ方式）、一端部４ａ
がかかるバンプ３と接続するインナーリード４は、その
他端部４ｂが上記電極と接続され、かくしてＴＡＢパッ
ケージ１が基板５に実装される。このようにインナーリ
ード４のバンプ３側の端部４ａと基板５側の端部４ｂと
は基板５から高さ方向に離隔している。なお、上記半導
体チップ２は図示したようにその一部が絶縁用の樹脂６
によって覆われているが、この樹脂６はインナーリード
４をコ字状に成形する前に予め設けることができる。
【００１６】ここで図２は本実施例で用いるＴＡＢパッ
ケージ１の構成例を示しており、図においてポリイミド
等で成るベースフィルム７上に上記インナーリード４と
アウタリード８とがパターン成形されていて、インナー
リード４は上記のように半導体チップ２とボンディング
接続されている。上記インナーリード４とアウタリード
８間には上記ベースフィルム７で成るサポートリング７
ａが設けられ、このサポートリング７ａの内側のパーテ
ィングライン９（図２、一点鎖線参照）又はサポートリ
ング７ａ内のパーティングライン１０（図２、点線参
照）に沿って上記インナーリード４を打ち抜き加工した
ものが使用される。かくしてかかるインナーリード４に
よって図１に示したようにＴＡＢパッケージ１の実装を
行うことができる。なお、以上の説明から明らかなよう
に、本実施例におけるインナーリード４はＴＡＢ方式に
おける通常のインナーリードよりも十分に長く形成さ
れ、このインナーリード４が通常のアウターリードの機
能を有することになる。
ケージ１の構成例を示しており、図においてポリイミド
等で成るベースフィルム７上に上記インナーリード４と
アウタリード８とがパターン成形されていて、インナー
リード４は上記のように半導体チップ２とボンディング
接続されている。上記インナーリード４とアウタリード
８間には上記ベースフィルム７で成るサポートリング７
ａが設けられ、このサポートリング７ａの内側のパーテ
ィングライン９（図２、一点鎖線参照）又はサポートリ
ング７ａ内のパーティングライン１０（図２、点線参
照）に沿って上記インナーリード４を打ち抜き加工した
ものが使用される。かくしてかかるインナーリード４に
よって図１に示したようにＴＡＢパッケージ１の実装を
行うことができる。なお、以上の説明から明らかなよう
に、本実施例におけるインナーリード４はＴＡＢ方式に
おける通常のインナーリードよりも十分に長く形成さ
れ、このインナーリード４が通常のアウターリードの機
能を有することになる。
【００１７】本発明による半導体装置のリード構造は上
記のように構成されており、次にその作用を説明する。
図１に示されるようにインナーリード４はコ字状に屈曲
成形され、これによりインナーリード４のバンプ３側の
端部４ａと実装用の基板５側の端部４ｂとはこの基板５
の高さ方向に距離Ｈだけ離隔している。このようにイン
ナーリード４はその端部４ａ及び端部４ｂ間で有効な高
さ方向部分を有しているため、半導体チップ２及び基板
５に対するインナーリード４の接続部分である上記端部
４ａ及び４ｂに熱応力が生じたとしても、上記の高さ方
向部分でかかる熱応力を吸収し、且つそれが伝達するの
を防止することができる。即ち、半導体チップ２の両側
のインナーリード４相互間で引張もしくは圧縮作用を及
ぼし合うことはなく、これによりインナーリード４の特
に端部４ａ及び端部４ｂにおける裂損等を確実に防止す
ることができる。
記のように構成されており、次にその作用を説明する。
図１に示されるようにインナーリード４はコ字状に屈曲
成形され、これによりインナーリード４のバンプ３側の
端部４ａと実装用の基板５側の端部４ｂとはこの基板５
の高さ方向に距離Ｈだけ離隔している。このようにイン
ナーリード４はその端部４ａ及び端部４ｂ間で有効な高
さ方向部分を有しているため、半導体チップ２及び基板
５に対するインナーリード４の接続部分である上記端部
４ａ及び４ｂに熱応力が生じたとしても、上記の高さ方
向部分でかかる熱応力を吸収し、且つそれが伝達するの
を防止することができる。即ち、半導体チップ２の両側
のインナーリード４相互間で引張もしくは圧縮作用を及
ぼし合うことはなく、これによりインナーリード４の特
に端部４ａ及び端部４ｂにおける裂損等を確実に防止す
ることができる。
【００１８】上記の場合において、インナーリード４を
パーティングライン１０に沿って打ち抜いた場合、それ
ぞれ打ち抜かれた各インナーリード４の端部はサポート
リング７ａの一部によって相互に連結される。そして図
１において点線により示されるようにかかるサポートリ
ング７ａの部分はコ字状のインナーリード４の内側に配
置される。このようにサポートリング７ａを形成するポ
リイミド材料を残すようにインナーリード４の打ち抜き
加工を行うことにより、打ち抜き加工後に多数のインナ
ーリード４の整列状態が乱れないようにすることができ
る。これによりインナーリード４に対する屈曲成形加工
を容易且つ確実にすることができ、また一まとまりにな
った複数のインナーリード４はその取扱に非常に便利で
ある。
パーティングライン１０に沿って打ち抜いた場合、それ
ぞれ打ち抜かれた各インナーリード４の端部はサポート
リング７ａの一部によって相互に連結される。そして図
１において点線により示されるようにかかるサポートリ
ング７ａの部分はコ字状のインナーリード４の内側に配
置される。このようにサポートリング７ａを形成するポ
リイミド材料を残すようにインナーリード４の打ち抜き
加工を行うことにより、打ち抜き加工後に多数のインナ
ーリード４の整列状態が乱れないようにすることができ
る。これによりインナーリード４に対する屈曲成形加工
を容易且つ確実にすることができ、また一まとまりにな
った複数のインナーリード４はその取扱に非常に便利で
ある。
【００１９】図３及び図４は本発明による半導体装置の
リード構造の第二実施例を示す。この第二実施例ではイ
ンナーリード４は上記第一実施例の場合と同様にほぼコ
字状に屈曲成形されているが、図示したようにインナー
リード４は半導体チップ２の下側に配置され且つ半導体
チップ２のバンプ３が半導体チップ２の下面側に位置す
るように（所謂、フェースダウン方式）実装されてい
る。また、インナーリード４を屈曲成形する場合、図４
に示したように適宜の治具１１を使用してインナーリー
ド４をコ字状に成形することができる。
リード構造の第二実施例を示す。この第二実施例ではイ
ンナーリード４は上記第一実施例の場合と同様にほぼコ
字状に屈曲成形されているが、図示したようにインナー
リード４は半導体チップ２の下側に配置され且つ半導体
チップ２のバンプ３が半導体チップ２の下面側に位置す
るように（所謂、フェースダウン方式）実装されてい
る。また、インナーリード４を屈曲成形する場合、図４
に示したように適宜の治具１１を使用してインナーリー
ド４をコ字状に成形することができる。
【００２０】第二実施例においても、インナーリード４
のバンプ３側の端部４ａと基板５側の端部４ｂとは基板
５の高さ方向に距離Ｈだけ離隔しているため、第一実施
例の場合と同様にインナーリード４の裂損等を有効に防
止することができる。そしてこの第二実施例によれば、
特にインナーリード４をほぼ半導体チップ２の下側領域
内に配置しているため半導体装置の実装スペースを減少
させることができる等の利点がある。なお、ＴＡＢパッ
ケージ１を基板５に実装後、ポッティング等の方法によ
り全体が樹脂１２によって封止されてもよい。
のバンプ３側の端部４ａと基板５側の端部４ｂとは基板
５の高さ方向に距離Ｈだけ離隔しているため、第一実施
例の場合と同様にインナーリード４の裂損等を有効に防
止することができる。そしてこの第二実施例によれば、
特にインナーリード４をほぼ半導体チップ２の下側領域
内に配置しているため半導体装置の実装スペースを減少
させることができる等の利点がある。なお、ＴＡＢパッ
ケージ１を基板５に実装後、ポッティング等の方法によ
り全体が樹脂１２によって封止されてもよい。
【００２１】図５及び図６は本発明による半導体装置の
リード構造の第三実施例を示す。この実施例はインナー
リード４を円弧状もしくはこれに近い曲線状に成形した
もので、図５の場合は上記第一実施例に対応しまた、図
６の場合は上記第二実施例に対応する。その他の基本的
構成はこれら第一実施例又は第二実施例と同様であるた
めその詳細な説明はここでは省略する。そしてこの第三
実施例においても前記各実施例と同様の効果を得ること
ができる。
リード構造の第三実施例を示す。この実施例はインナー
リード４を円弧状もしくはこれに近い曲線状に成形した
もので、図５の場合は上記第一実施例に対応しまた、図
６の場合は上記第二実施例に対応する。その他の基本的
構成はこれら第一実施例又は第二実施例と同様であるた
めその詳細な説明はここでは省略する。そしてこの第三
実施例においても前記各実施例と同様の効果を得ること
ができる。
【００２２】図７及び図８は本発明による半導体装置の
リード構造の第四実施例を示す。この実施例はインナー
リード４を半導体チップ２の下側で、且つインナーリー
ド４が外側に向かって凹状になるように屈曲成形したも
のである。この場合、インナーリード４の屈曲形状はコ
字状（図７）又は円弧状（図８）等に成形することがで
きるが、インナーリード４はバンプ３から内方に延在し
ている必要があるためそのようなインナーリード４を得
るために比較的大型の半導体チップ２が適している。
リード構造の第四実施例を示す。この実施例はインナー
リード４を半導体チップ２の下側で、且つインナーリー
ド４が外側に向かって凹状になるように屈曲成形したも
のである。この場合、インナーリード４の屈曲形状はコ
字状（図７）又は円弧状（図８）等に成形することがで
きるが、インナーリード４はバンプ３から内方に延在し
ている必要があるためそのようなインナーリード４を得
るために比較的大型の半導体チップ２が適している。
【００２３】なお、インナーリード４は上記各実施例の
他に例えばく字状又は適宜の曲線状に屈曲成形すること
ができ、図示した実施例にのみ限定されるものではない
が、いずれの場合も前記各実施例と同様の作用効果が得
られる。
他に例えばく字状又は適宜の曲線状に屈曲成形すること
ができ、図示した実施例にのみ限定されるものではない
が、いずれの場合も前記各実施例と同様の作用効果が得
られる。
【００２４】
【発明の効果】上述したように本発明の半導体装置のリ
ード構造によれば、半導体基板等に実装する場合におい
て、基板実装後のリード接続部分に生じる熱応力を有効
に緩和することにより、リードの裂損等を確実に防止す
ることができる等保護効果に優れている。
ード構造によれば、半導体基板等に実装する場合におい
て、基板実装後のリード接続部分に生じる熱応力を有効
に緩和することにより、リードの裂損等を確実に防止す
ることができる等保護効果に優れている。
【図１】本発明の半導体装置のリード構造の第一実施例
による半導体装置の実装状態を示す縦断面図である。
による半導体装置の実装状態を示す縦断面図である。
【図２】本発明の上記半導体装置に使用するＴＡＢパッ
ケージの構成例を示す平面図である。
ケージの構成例を示す平面図である。
【図３】本発明の半導体装置のリード構造の第二実施例
による半導体装置の実装状態を示す縦断面図である。
による半導体装置の実装状態を示す縦断面図である。
【図４】上記第二実施例に係るリード構造の形成工程を
説明する縦断面図である。
説明する縦断面図である。
【図５】本発明の半導体装置のリード構造の第三実施例
による半導体装置の実装状態を示す縦断面図である。
による半導体装置の実装状態を示す縦断面図である。
【図６】図５に示した本発明の第三実施例の変形例を示
す図である。
す図である。
【図７】本発明の半導体装置のリード構造の第四実施例
による半導体装置の実装状態を示す縦断面図である。
による半導体装置の実装状態を示す縦断面図である。
【図８】図７に示した本発明の第四実施例の変形例を示
す図である。
す図である。
【図９】従来の半導体装置のリード構造による実装状態
を示す縦断面図である。
を示す縦断面図である。
１ ＴＡＢパッケージ ２ 半導体チップ ３ バンプ ４ インナーリード ４ａ 一端部 ４ｂ 他端部 ５ 基板 ６ 樹脂 ７ ベースフィルム
Claims (6)
- 【請求項１】 ベースフィルム上にパターン成形された
多数のリードの一端部に半導体チップを接続して成る半
導体装置において、所定長さに切断されて実装基板に接
続される上記各リードの他端部と上記半導体チップに接
続された上記各リードの一端部との間が屈曲成形されて
いると共に、それら各リードの一端部と他端部とが高さ
方向に離隔されていることを特徴とする半導体装置のリ
ード構造。 - 【請求項２】 上記各リードが上記半導体チップの上側
から下側へ向かってその半導体チップの外周に沿って屈
曲成形され、上記半導体装置が上記実装基板にフェース
アップ方式で実装されることを特徴とする請求項１に記
載の半導体装置のリード構造。 - 【請求項３】 上記各リードが上記半導体チップの下側
で屈曲成形され、上記半導体装置が上記実装基板にフェ
ースダウン方式で実装されることを特徴とする請求項１
に記載の半導体装置のリード構造。 - 【請求項４】 上記リードがほぼコ字状もしくは円弧状
に屈曲成形されていることを特徴とする請求項１，２又
は３に記載の半導体装置のリード構造。 - 【請求項５】 上記各リードの他端部が上記ベースフィ
ルムを残存させた位置で切断されていることを特徴とす
る請求項１に記載の半導体装置のリード構造。 - 【請求項６】 上記半導体チップと上記各リードとの間
に絶縁材を介在させたことを特徴とする請求項１に記載
の半導体装置のリード構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12002392A JPH05291361A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置のリード構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12002392A JPH05291361A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置のリード構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291361A true JPH05291361A (ja) | 1993-11-05 |
Family
ID=14776001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12002392A Withdrawn JPH05291361A (ja) | 1992-04-14 | 1992-04-14 | 半導体装置のリード構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291361A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358772B2 (en) | 1997-05-02 | 2002-03-19 | Nec Corporation | Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package |
| US6593648B2 (en) | 2000-08-31 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of making the same, circuit board and electronic equipment |
| WO2009066192A2 (en) * | 2007-11-19 | 2009-05-28 | Nxp B.V. | Wafer level package device with an smd form factor |
| US7594644B2 (en) | 2002-08-30 | 2009-09-29 | Nec Corporation | Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus |
-
1992
- 1992-04-14 JP JP12002392A patent/JPH05291361A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6358772B2 (en) | 1997-05-02 | 2002-03-19 | Nec Corporation | Semiconductor package having semiconductor element mounting structure of semiconductor package mounted on circuit board and method of assembling semiconductor package |
| US6593648B2 (en) | 2000-08-31 | 2003-07-15 | Seiko Epson Corporation | Semiconductor device and method of making the same, circuit board and electronic equipment |
| US7594644B2 (en) | 2002-08-30 | 2009-09-29 | Nec Corporation | Semiconductor device and method for manufacturing the same, circuit board, electronic apparatus, and semiconductor device manufacturing apparatus |
| WO2009066192A2 (en) * | 2007-11-19 | 2009-05-28 | Nxp B.V. | Wafer level package device with an smd form factor |
| WO2009066192A3 (en) * | 2007-11-19 | 2009-07-16 | Nxp Bv | Wafer level package device with an smd form factor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6825550B2 (en) | Board-on-chip packages with conductive foil on the chip surface | |
| US6531784B1 (en) | Semiconductor package with spacer strips | |
| US4809135A (en) | Chip carrier and method of fabrication | |
| US5612259A (en) | Method for manufacturing a semiconductor device wherein a semiconductor chip is mounted on a lead frame | |
| JPH07142647A (ja) | 半導体装置 | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| EP1041715B1 (en) | Electronic component | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| US4067041A (en) | Semiconductor device package and method of making same | |
| JPH07115151A (ja) | 半導体装置及びその製造方法 | |
| US6465876B1 (en) | Semiconductor device and lead frame therefor | |
| JPH05291361A (ja) | 半導体装置のリード構造 | |
| JP5129438B2 (ja) | 半導体装置 | |
| US6958262B2 (en) | Mounting structure of semiconductor device and mounting method thereof | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JPH0241906B2 (ja) | ||
| JP3801397B2 (ja) | 半導体装置の実装基板及び半導体装置実装体 | |
| WO2021020456A1 (ja) | 半導体パッケージおよび半導体装置 | |
| JPH03231435A (ja) | 半導体集積回路装置 | |
| JPH11312772A (ja) | リードフレームと半導体装置と電子機器 | |
| JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH10173301A (ja) | 回路基板、配線基板及び回路基板の製造方法 | |
| JP2002252304A (ja) | 半導体装置およびこれに用いられる支持基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |