CN1393931A - 电容元件、半导体存储器及其制备方法 - Google Patents

Abstract

本发明的目的在于：维持好电容元件中的下方电极对氧的阻挡性，并防止电容元件中由金属氧化物制成的电容绝缘膜被还原。下方电极31的侧面被膜厚约从5nm到100nm、由氧化铝制成且防止氧及氢扩散的第1绝缘性阻挡层15覆盖起来。上方电极33的上面、该上方电极33、电容绝缘膜32及掩埋绝缘膜16的各个侧面被膜厚约从5nm到100nm、由氧化铝制成且防止氢扩散的第2绝缘性阻挡层17覆盖起来。第2绝缘性阻挡层17在下方电极31两侧的区域和第1绝缘性阻挡层15相接触。

Description

电容元件、半导体存储器及其制备方法

技术领域

本发明涉及其电容绝缘氧化物制作的电容元件及包括该电容元件的半导体存储器及其制备方法。

背景技术

近年来，电子机器的数字技术的发展促进了大容量数据的处理及保存，也就对电子机器的功能提出了更高的要求，电子机器中所用的半导体器件及构成该半导体器件的半导体元件的尺寸也在迅速地向细微化发展。

与此相伴，为实现例如动态随机存取存储器(DRAM)的高集成化，用高介电材料代替以前的硅氧化物或者硅氮化物来制作电容绝缘膜这样的技术正得到广泛的研究和开发。

而且，有关具有自发极化特性的铁电体膜的研究和开发也是热门，都为的是使能在以前所未达到的低工作电压下进行高速的读写操作的非易失性随机存取存储器早日步入实用。对于其电容绝缘膜用这些高介电材料或者铁电体制作的半导体存储器来说，存储容量在兆位级的高集成存储元件正在用叠式存储单元代替以前的平面式存储单元。

下面，参看附图，说明已往的半导体存储器。

图15示出了日本国公开特许公报特开平11-8355号中所公开的已往的半导体存储器的主要部分的剖面结构。

如图15所示，已往的半导体存储器，包括：由形成在半导体衬底101上的源、漏极区102和形成在半导体衬底101的沟道区上且中间隔着栅极绝缘膜103的栅电极104构成的晶体管105。在半导体衬底101上，形成了覆盖包括晶体管105的那整个面的层间绝缘膜106；在该层间绝缘膜106上形成了和源、漏极区102中之任一个区电连接的接触柱塞107。

层间绝缘膜106上形成了由氮化硅(Si₃N₄)制成的绝缘性氢阻挡层108，在接触柱塞107的上端部分形成了由氮化钛(TiN)制成的导电性氢阻挡层109。

绝缘性氢阻挡层108上，形成了含有二氧化铱(IrO₂)或者二氧化钌(RuO₂)的下方电极110，以让它和导电性氢阻挡层109相连。

在绝缘性氢阻挡层108上的下方电极110和110之间，形成了由氧化硅(SiO₂)、氮化硅(Si₃N₄)或者氧化氮化硅(SiON)等制成的掩埋绝缘膜111。

在包含下方电极110的掩埋绝缘膜111上，形成了由锆钛酸铅(PZT)或者钽酸锶铋(SBT：(SrBi₂)Ta₂O₉)等铁电体制成的电容绝缘膜112；在该电容绝缘膜112上形成了包含二氧化铱或者二氧化钌的上方电极113；在上方电极113上，形成了由氮化硅等制成的绝缘性氢阻挡层114。

本发明要解决的问题

然而，上述已往的半导体存储器还存在以下两个问题。

第一个问题，为：构成下方电极110且由阻挡氧等的二氧化铱或者二氧化钌制成的导电性氧化膜，会被制造过程中所产生的氢还原而使它对氧的阻挡性下降。

第二个问题，为：构成电容绝缘膜112的高介电材料或者铁电体被制造过程中所产生的氢还原，作为电容元件的电气特性就会下降。

首先，参看图16(a)及图16(b)，说明具有阻挡氧的性能的下方电极在制造过程中被还原的第一个问题。

如图16(a)所示，在将包含二氧化铱或者二氧化钌的下方电极110图案化后再形成掩埋绝缘膜111A的时候，二氧化铱或者二氧化钌很容易被来自原料气体即甲烷(SiH₄)或者氨(NH₃)的氢离子还原。该还原反应在利用等离子体化学气相沉积法(PCVD)形成掩埋绝缘膜111A时尤为明显。

结果，阻挡下方电极110中的氧原子扩散的性能就下降，如图16(b)所示，在进行为使由形成在下方电极110上的高介电材料或者铁电体制成的电容绝缘膜112结晶所必需的650～800℃之间的氧退火处理时，从该电容绝缘膜112中扩散出的氧离子就经过下方电极110的内部扩散到该电极和接触柱塞107的界面而造成接触不良，如接触电阻增大等。

其次，参考图17，说明由高介电材料或者铁电体制成的电容绝缘膜在制造过程中被还原的第二个问题。

如图15或者17所示，在实际的半导体存储器中，多个电容元件和晶体管共同被布置成2维即所谓的阵列状。如上所述，在该被布置成阵列状的电容元件中的电容绝缘膜112由高介电材料或者铁电体制成的情况下，常常使用金属氧化物。因此，仅靠设在电容元件下方的绝缘性氢阻挡层108及设在上方的绝缘性氢阻挡层114，不可能防止被布置成阵列状的电容元件中位于其周围部分100的那些电容元件被氢离子还原。这是因为：如图17所示，尽管能防止氢离子从半导体衬底101的上方及下方扩散来，但却不能防止氢离子从平行于衬底面的那一方向(横向)扩散到被布置成阵列状的多个电容元件中位于周围部分100的那些电容元件中。

然而，日本国公开特许公报特开2001-237393号公开了由氢阻挡层将半导体存储器中的一个电容元件完全覆盖起来的结构，但对多个电容元件被布置在2维阵列上而构成的半导体存储器来说，若不是所有的电容元件都被氢阻挡层完全覆盖起来，就不能防止电容元件特性下降。

还有，日本国公开特许公报特开平11-126881号公开了其结构为用氢阻挡层将多个电容元件完全覆盖起来的半导体存储器。但是，该公报中并没公开如何对其图1所示的上方电极110施加电压。假设形成用以将电压施加给上方电极110的接触孔，那么就必须蚀刻覆盖上方电极110的氢阻挡层111。若这时蚀刻氢阻挡层111以形成开口，则如日本国公开特许公报特开2001-44376号公报所述，开口后进行光阻灰化处理时所产生的氢及在这之后的布线工序(将柱塞填到接触孔、形成及图案化布线、借助氢气对布线进行退火处理以及在布线间形成绝缘膜等这一系列的工艺)中所产生的氢，都会使电容元件变坏。

如上所述，对已往的半导体存储器来说，很难用氢阻挡层将包含多个被布置成阵列状的电容元件的存储单元阵列完全覆盖起来。

具体实施方式

本发明正为解决上述问题，第1个目的，在于：维持电容元件中的下方电极对氧的阻挡性能；第2个目的，在于：防止电容元件中由金属氧化物制成的电容绝缘膜被还原；第3个目的，在于：在以1个以上的方块单元覆盖存储单元阵列的情况下，也确能防止电容元件特性下降。

解决方案

为实现上述第1个目的，本发明所采用的结构，为：由防止氧及氢扩散的第1绝缘性阻挡层来覆盖电容元件中的下方电极的侧面；为实现上述第2个目的，本发明所采用的结构，为：由防止氢扩散的第2绝缘性阻挡层来覆盖电容元件中的电容绝缘膜的侧面；为实现上述第3个目的，本发明所采用的结构，为：由防止氢扩散的绝缘性阻挡层来覆盖包括电容元件在内的存储单元阵列中的1个以上的方块单元。

具体而言，为达成上述第1个目的，本发明所涉及的第1种电容元件，包括：下方电极、形成在下方电极上且由金属氧化物制成的电容绝缘膜、形成在电容绝缘膜上的上方电极以及将下方电极周围掩埋起来的掩埋绝缘膜。下方电极包括防止氧扩散的导电性阻挡层。形成有至少和下方电极侧面中导电性阻挡层的侧面相接触而来防止氢扩散的绝缘性阻挡层。

根据第1种电容元件，因形成了防止氢扩散的绝缘性阻挡层，做到了它至少和下方电极的侧面中的导电性阻挡层的侧面相接触，故可由形成在下方电极侧面的绝缘性阻挡层来控制形成掩埋下方电极周围的掩埋绝缘膜时所产生的氢向下方电极扩散。结果，在例如由金属氧化物制成防止构成下方电极的氧扩散的导电性阻挡层的情况下，就能防止导电性阻挡层被氢还原，也就能维持该导电性阻挡层对氧的阻挡性。

在第1种电容元件中，最好是：在含氢的气氛下形成掩埋绝缘膜。

在第1种电容元件中，最好是：由氧化硅(SiO₂)或者氮化硅(Si₃N₄)形成掩埋绝缘膜。

在第1种电容元件中，最好是：绝缘性阻挡层也防止氧扩散。

在第1种电容元件中，最好是：导电性阻挡层，包括：由防止氧及氢扩散的第1导电性阻挡层和防止氧扩散的第2导电性阻挡层组成的叠层膜。

在这种情况下，最好是：第1导电性阻挡层，由氮化钛铝(TiAlN)、钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个，或者至少包含其中之二的叠层膜组成。

在这种情况下，最好是：第2导电性阻挡层，由二氧化铱(IrO₂)、按下为铱(Ir)上为二氧化铱(IrO₂)之顺序而制成的叠层膜、二氧化钌(RuO₂)及按下为钌(Ru)上为二氧化钌(RuO₂)之顺序而制成的叠层膜这些膜中的任一个，或者至少含有其中之二的叠层膜组成。

在第1种电容元件中，最好是：绝缘性阻挡层中含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之任一个。

为达成上述第1个目的，本发明所涉及的第2种电容元件，包括：下方电极、形成在下方电极上且由金属氧化物制成的电容绝缘膜、形成在电容绝缘膜上的上方电极以及将下方电极周围掩埋起来的掩埋绝缘膜。下方电极中包括：由二氧化铱(IrO₂)、按下为铱(Ir)上为二氧化铱(IrO₂)之顺序而制成的叠层膜、二氧化钌(RuO₂)及按下为钌(Ru)上为二氧化钌(RuO₂)之顺序而制成的叠层膜这些膜中的任一个，或者至少含有其中之二的叠层膜组成的导电性阻挡层。形成有至少和下方电极的侧面中导电性阻挡层的侧面相接触，且至少含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之一的绝缘性阻挡层。

根据第2种电容元件，因对包括含有由二氧化铱或者二氧化钌形成的金属氧化物的导电性阻挡层的下方电极，形成了至少包含氧化铝、氧化钛铝及氧化钽铝中之一的绝缘性阻挡层，而做到了：它至少和下方电极的侧面中的导电性阻挡层的侧面相接触。故可由形成在下方电极侧面的绝缘性阻挡层来控制形成掩埋绝缘膜时所产生的氢向下方电极扩散。结果，可防止导电性阻挡层被氢还原，也就可维持导电性阻挡层对氧的阻挡性。

为达成上述第1个目的，本发明所涉及的第1种半导体存储器，包括：形成在半导体衬底上且包括源极区及漏极区的晶体管、形成在半导体衬底上覆盖晶体管的层间绝缘膜、形成在层间绝缘膜上并和晶体管的源极区或者漏极区保持电连接的接触柱塞以及其下方电极形成在接触柱塞上的本发明所涉及的第1及第2种电容元件。

根据第1种半导体存储器，因包括本发明所涉及的第1种电容元件或者第2种电容元件，故可由形成在下方电极侧面的绝缘性阻挡层来控制形成掩埋绝缘膜时所产生的氢向下方电极扩散。结果是，在例如由金属氧化物制成的情况下，就能防止导电性阻挡层被氢还原，也就能防止电容元件的特性下降。

为达成上述第1个目的，本发明所涉及的第1种半导体存储器的制备方法，包括：在半导体衬底上形成栅电极后，再在半导体衬底的栅电极两侧分别形成源极区及漏极区而形成晶体管的第1个工序；在包含晶体管的半导体衬底上形成层间绝缘膜的第2个工序；在层间绝缘膜上形成和源极区或者漏极区进行电连接的接触柱塞的第3个工序；在层间绝缘膜上形成包括能防止氧扩散的导电性阻挡层的第1导电膜的第4个工序；通过图案化第1导电膜让它和接触柱塞进行电连接，而在层间绝缘膜上由第1导电膜形成下方电极的第5个工序；在层间绝缘膜上形成防止氢扩散的绝缘性阻挡层而将下方电极的上面及侧面覆盖起来的第6个工序；在绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜及绝缘性阻挡层进行平坦化处理而让下方电极露出的第7个工序；在包含已露出的下方电极且已平坦化的第1绝缘膜及绝缘性阻挡层上形成由金属氧化物制成的第2绝缘膜，再在该第2绝缘膜上形成第2导电膜的第8个工序；通过在包含下方电极的状态下图案化第2导电膜、第2绝缘膜及第1绝缘膜，而在下方电极上由第2导电膜形成上方电极，由第2绝缘膜形成电容绝缘膜，由第1绝缘膜形成掩埋下方电极之周围的掩埋绝缘膜的第9个工序。

根据第1种半导体存储器的制备方法，先图案化第1导电膜而让它和接触柱塞电连接，在层间绝缘膜上由第1导电膜形成下方电极，之后再在层间绝缘膜上形成防止氢扩散的绝缘性阻挡层来覆盖下方电极的侧面。于是，因在形成掩埋下方电极的掩埋绝缘膜之前，就已在下方电极的上面及侧面形成了绝缘性阻挡层，故在由金属氧化物制成防止构成下方电极的氧扩散的导电性阻挡层的情况下，就能防止导电性阻挡层被氢还原，也就能维持该导电性阻挡层对氧的阻挡性。

在第1种半导体存储器的制备方法下，最好是：在含氢的气氛下形成掩埋绝缘膜。

在第1种半导体存储器的制备方法下，最好是：第4个工序包括：形成防止氧及氢扩散的第1导电性阻挡层的工序，和防止氧扩散的第2导电性阻挡层的工序。

为达成上述第2个目的，本发明所涉及的第3种电容元件，包括：下方电极、形成在下方电极上且由金属氧化物制成的电容绝缘膜、形成在电容绝缘膜上的上方电极以及将下方电极周围掩埋起来的掩埋绝缘膜。下方电极包括防止氧及氢扩散的导电性阻挡层。形成了至少和下方电极侧面中导电性阻挡层的侧面相接触来防止氢扩散的第1绝缘性阻挡层，还形成了把上方电极的上面、侧面及电容绝缘膜的侧面覆盖起来来防止氢扩散的第2绝缘性阻挡层，第2绝缘性阻挡层在覆盖下方电极的同时还与第1绝缘性阻挡层相接触。

根据第3种电容元件，因由防止氢扩散的第2绝缘性阻挡层覆盖由金属氧化物制成的电容绝缘膜的侧面，故制造过程中所产生的氢不会从电容绝缘膜的侧面扩散，金属氧化物也就不会被还原。而且，因防止氢扩散的第2绝缘性阻挡层在覆盖下方电极的同时，还和第1绝缘性阻挡层相接触，故电容元件被该第2绝缘性阻挡层覆盖好，而不留一点缝隙。这样，就可防止该电容元件被氢还原。结果是，电容元件能具备所规定的电气特性。

在第3种电容元件中，最好是：在含氢的气氛下形成掩埋绝缘膜。

在第3种电容元件中，最好是：由氧化硅(SiO₂)或者氮化硅(Si₃N₄)形成掩埋绝缘膜。

在第3种电容元件中，最好是：第1绝缘性阻挡层也防止氧扩散。

在第3种电容元件中，最好是：导电性阻挡层包括：由防止氧及氢扩散的第1导电性阻挡层和防止氧扩散的第2导电性阻挡层组成的叠层膜。

在这种情况下，最好是：第1导电性阻挡层，由氮化钛铝(TiAlN)、钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个，或者至少包含其中之二的叠层膜组成。

在这种情况下，最好是：第2导电性阻挡层，由二氧化铱(IrO₂)、按下为铱(Ir)上为二氧化铱(IrO₂)之顺序而制成的叠层膜、二氧化钌(RuO₂)及按下为钌(Ru)上为二氧化钌(RuO₂)之顺序而制成的叠层膜这些膜中的任一个，或者至少含有其中之二的叠层膜组成。

在第3种电容元件中，最好是：第1绝缘性阻挡层及第2绝缘性阻挡层由氧化铝(Al₂O₃)、氧化钛铝(TiAlO)或者氧化钽铝(TaAlO)制成。

为达成上述第2个目的，本发明所涉及的第4种电容元件，包括：下方电极、形成在下方电极上且由金属氧化物制成的电容绝缘膜、形成在电容绝缘膜上的上方电极以及将下方电极周围掩埋起来的掩埋绝缘膜。下方电极包括：由氮化钛铝(TiAlN)、钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个或者至少包含其中之二的叠层膜组成的导电性阻挡层，形成了至少和下方电极侧面中导电性阻挡层的侧面相接触，至少含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之一的第1绝缘性阻挡层。还形成了把上方电极的上面、侧面及电容绝缘膜的侧面覆盖起来，至少含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之一的第2绝缘性阻挡层，第2绝缘性阻挡层在覆盖下方电极的同时还与第1绝缘性阻挡层相接触。

根据第4种电容元件，因下方电极包括：由钛、铝、硅、钽或者它们的氮化物制成的导电性阻挡层，且在该导电性阻挡层的侧面还形成了由铝的氧化物、钛和铝的氧化物、或者钽和铝的氧化物制成的第1绝缘性阻挡层。不仅如此，因形成了由从制成第1绝缘性阻挡层的一组材料中选出的任一种材料制成的第2绝缘性阻挡层，而把上方电极的上面及侧面、电容绝缘膜的侧面及下方电极覆盖起来，并同时和第1绝缘性阻挡层相接触，故电容元件被该第2绝缘性阻挡层覆盖好，而不留一点缝隙。这样，就可防止该电容元件被氢还原。结果是，电容元件能具备所规定的电气特性。

本发明所涉及的第2种半导体存储器，包括：形成在半导体衬底上且包括源极区及漏极区的晶体管、形成在半导体衬底上覆盖晶体管的层间绝缘膜、形成在层间绝缘膜上并和晶体管的源极区或者漏极区保持电连接的接触柱塞以及其下方电极形成在接触柱塞上的本发明所涉及的第3及第4种电容元件。

根据第2种半导体存储器，因包括本发明所涉及的第3种电容元件或者第4种电容元件，故可由形成在下方电极侧面的绝缘性阻挡层来控制形成掩埋绝缘膜时所产生的氢向下方电极扩散。不仅如此，因由防止氢扩散的第2绝缘性阻挡层覆盖由金属氧化物制成的电容绝缘膜的侧面，故制造过程中所产生的氢不会从电容绝缘膜的侧面扩散，金属氧化物也就不会被还原。而且，因防止氢扩散的第2绝缘性阻挡层在覆盖下方电极的同时，还和第1绝缘性阻挡层相接触，故电容元件被该第2绝缘性阻挡层覆盖好，而不留一点缝隙。这样，就可防止该电容元件被氢还原。结果是，电容元件能具备所规定的电气特性。

本发明所涉及的第2种半导体存储器的制备方法，包括：在半导体衬底上形成栅电极后，再在半导体衬底的栅电极两侧分别形成源极区及漏极区而形成晶体管的第1个工序；在包含晶体管的半导体衬底上形成层间绝缘膜的第2个工序；在层间绝缘膜上形成和源极区或者漏极区进行电连接的接触柱塞的第3个工序；在层间绝缘膜上形成包括能防止氧及氢扩散的导电性阻挡层的第1导电膜的第4个工序；图案化第1导电膜而让它和接触柱塞进行电连接，最后在层间绝缘膜上由第1导电膜形成下方电极的第5个工序；在层间绝缘膜上形成把下方电极的上面及侧面覆盖起来以防止氢扩散的第1绝缘性阻挡层的第6个工序；在第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜及第1绝缘性阻挡层进行平坦化处理而让下方电极露出的第7个工序；在包含已露出的下方电极且已平坦化的第1绝缘膜及第1绝缘性阻挡层上形成由金属氧化物制成的第2绝缘膜，再在该第2绝缘膜上形成第2导电膜的第8个工序；通过在包含下方电极的状态下图案化第2导电膜、第2绝缘膜及第1绝缘膜，而在下方电极上由第2导电膜形成上方电极、由第2绝缘膜形成电容绝缘膜、由第1绝缘膜形成掩埋下方电极之周围的掩埋绝缘膜的第9个工序；形成把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它和第1绝缘性阻挡层及下方电极的侧面相接触来防止氢扩散的第2绝缘性阻挡层的第10个工序。

根据第2种半导体存储器的制备方法，不仅能得到在第1种半导体存储器的制备方法下所能得到的效果，而且因在图案化上方电极、电容绝缘膜及掩埋下方电极周围的掩埋绝缘膜后，还形成可防止氢扩散的第2绝缘性阻挡层，以便把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它和第1绝缘性阻挡层及下方电极的侧面相接触，故能防止电容元件中由金属氧化物制成的电容绝缘膜在制造过程中被还原。

在第2种半导体存储器的制备方法下，最好是：在含氢的气氛下形成第1绝缘膜。

在第2种半导体存储器的制备方法下，最好是：第9个工序，包括：图案化第1绝缘膜后，对第1绝缘性阻挡层进行形状和第1绝缘膜相同的图案化的工序。

这样的话，第1绝缘性阻挡层中覆盖下方电极的部分和由掩埋绝缘膜覆盖的部分以外的区域可借助蚀刻来除掉，故在第10个工序之后，图案化绝缘性阻挡层的时候，仅蚀刻第2绝缘性阻挡层即可。结果，和对第1绝缘性阻挡层及第2绝缘性阻挡层这两层进行蚀刻相比，这样做可缩短蚀刻时间。因此，即使是绝对台阶很大的电容元件部分的上侧，亦即光阻膜厚变小的部分在蚀刻时光阻消失，也能够使对付它的工艺容限(processmargin)扩大。

在第2种半导体存储器的制备方法下，最好是：第4个工序包括：形成防止氧及氢扩散的第1导电性阻挡层的工序，和防止氧扩散的第2导电性阻挡层的工序。

为达成第3个目的，本发明所涉及的第3种半导体存储器，包括：由形成在半导体衬底上且包括源极区及漏极区的第1晶体管、形成在半导体衬底上覆盖第1晶体管的层间绝缘膜、形成在层间绝缘膜上并和第1晶体管的源极区或者漏极区保持电连接的第1接触柱塞、包括形成在层间绝缘膜上和第1接触柱塞进行电连接且防止氢扩散的导电性阻挡层的下方电极、形成在下方电极上且由金属氧化物制成的电容绝缘膜、形成在电容绝缘膜上并由对由多个下方电极构成的1个或者多个方块中的每个方块所设的上方电极组成的存储单元阵列；形成防止氢扩散的绝缘性阻挡层而将1个方块或者多个方块的周围覆盖起来。

根据第3种半导体存储器，因包括：由包括防止氢扩散的导电性阻挡层的下方电极、电容绝缘膜、形成在其上且对由多个下方电极构成的1个或者多个方块中的每个方块所设的上方电极构成的存储单元阵列，且形成防止氢扩散的绝缘性阻挡层而将构成存储单元阵列的一个方块或者多个方块的周围覆盖起来，故确能防止电容元件的特性变坏。

在第3种半导体存储器的方块中，最好是：上方电极隔着防止氢扩散的导电性阻挡层，而和与第2晶体管的源极区或者漏极区相连的第2接触柱塞进行电连接。

这样做的话，即使它为电容元件在每一个方块下由绝缘性阻挡层覆盖起来的结构，也不需在绝缘性阻挡层上开口，但却能通过第2接触柱塞对上方电极施加电压，故电容元件就不会暴露给因在绝缘性阻挡层上开口而产生的氢或者在布线工序中所产生的氢中，也就可防止电容元件的特性变坏。

在第3种半导体存储器的方块中，最好是：上方电极隔着下方电极，和与第2晶体管的源极区或者漏极区相连的第2接触柱塞进行电连接。

这样的话，仅在方块内的1个电容元件的电容绝缘膜上形成让下方电极露出来的开口，第2晶体管就能和上方电极进行电连接。

为达成第3个目的，本发明所涉及的第4种半导体存储器，包括：由形成在半导体衬底上且包括源极区及漏极区的第1晶体管、形成在半导体衬底上覆盖第1晶体管的层间绝缘膜、形成在层间绝缘膜上并和第1晶体管的源极区或者漏极区保持电连接的第1接触柱塞、包括形成在层间绝缘膜上和第1接触柱塞进行电连接且防止氢扩散的导电性阻挡层的下方电极、形成在下方电极上且由金属氧化物制成的电容绝缘膜、形成在电容绝缘膜上并由对由多个下方电极构成的1个或者多个方块中的每个方块所设的上方电极组成的存储单元阵列；形成有与多个下方电极相接触且通过覆盖方块的底面来防止氢扩散的第1绝缘性阻挡层；形成有通过覆盖上方电极的上面、侧面及电容绝缘膜的侧面而将方块的上面及侧面覆盖起来，来防止氢扩散的第2绝缘性阻挡层；第2绝缘性阻挡层在1个方块或者多个方块的周围和第1绝缘性阻挡层相接触。

根据第4种半导体存储器，除了能得到上述第3种半导体存储器的效果以外，还因形成有与多个下方电极相接触且通过覆盖方块的底面来防止氢扩散的第1绝缘性阻挡层，故确能防止电容元件的特性下降。

在第4种半导体存储器中，最好是：导电性阻挡层由氮化钛铝(TiAlN)、钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个，或者至少包含其中之二的叠层膜组成。

在第4种半导体存储器中，最好是：第1绝缘性阻挡层或者第2绝缘性阻挡层中至少含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之一。

在第4种半导体存储器中，最好是：第1绝缘性阻挡层由氮化硅(Si₃N₄)制成。

本发明所涉及的第3种半导体存储器的制备方法，包括：在半导体衬底上形成栅电极后，再在半导体衬底的栅电极两侧分别形成源极区及漏极区而形成晶体管的第1个工序；在包含晶体管的半导体衬底上形成层间绝缘膜的第2个工序；在层间绝缘膜上形成和源极区或者漏极区进行电连接的接触柱塞的第3个工序；在层间绝缘膜上形成包括能防止氧及氢扩散的导电性阻挡层的第1导电膜的第4个工序；通过图案化第1导电膜让它和接触柱塞进行电连接，而在层间绝缘膜上由第1导电膜形成多个下方电极的第5个工序；在层间绝缘膜上形成把多个下方电极的上面及侧面覆盖起来以防止氢扩散的第1绝缘性阻挡层的第6个工序；在第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜及第1绝缘性阻挡层进行平坦化处理而让多个下方电极露出的第7个工序；在包含已露出的多个下方电极且已平坦化的第1绝缘膜及第1绝缘性阻挡层这整个面上形成由金属氧化物制成的第2绝缘膜的第8个工序；在该第2绝缘膜上形成第2导电膜的第9个工序；通过在包含着由多个下方电极构成的方块的状态下图案化第2导电膜、第2绝缘膜及第1绝缘膜，而由第2导电膜形成上方电极、由第2绝缘膜形成电容绝缘膜、由第1绝缘膜形成掩埋多个下方电极间的侧面部分的掩埋绝缘膜来将方块覆盖起来的第10个工序；以及在方块上形成把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在方块两侧和第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层的第11个工序。

根据第3种半导体存储器的制备方法，将多个形成在层间绝缘膜上的下方电极的侧面覆盖起来以防止氢扩散的第1绝缘性阻挡层；在第1绝缘性阻挡层上形成第1绝缘膜后，再形成上方电极、电容绝缘膜及掩埋绝缘膜来覆盖方块；还在方块上形成了把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在方块两侧和第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层。故能防止电容元件在制造过程中特性变坏。

本发明所涉及的第4种半导体存储器的制造方法，包括：在半导体衬底上形成栅电极后，再在半导体衬底的栅电极两侧分别形成源极区及漏极区而形成第1及第2晶体管的第1个工序；在包含第1及第2晶体管的半导体衬底上形成层间绝缘膜的第2个工序；在层间绝缘膜上形成分别和第1、第2晶体管的源极区或者漏极区进行电连接的第1、第2接触柱塞的第3个工序；在层间绝缘膜上形成包括能防止氧及氢扩散的导电性阻挡层的第1导电膜的第4个工序；通过图案化第1导电膜让它分别和第1、第2接触柱塞进行电连接，在层间绝缘膜上由第1导电膜形成多个下方电极的第5个工序；在层间绝缘膜上形成把多个下方电极的上面及侧面覆盖起来以防止氢扩散的第1绝缘性阻挡层的第6个工序；在第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜及第1绝缘性阻挡层进行平坦化处理而让多个下方电极露出的第7个工序；在包含已露出的多个下方电极且已平坦化的第1绝缘膜及第1绝缘性阻挡层这整个面上形成由金属氧化物制成的第2绝缘膜的第8个工序；把由多个下方电极构成的方块内，第2绝缘膜下和第2接触柱塞相连的下方电极的上方部分除去的第9个工序；在第2绝缘膜之上及和第2接触柱塞相连的下方电极上形成第2导电膜的第10个工序；通过在包含着方块的状态下图案化第2导电膜、第2绝缘膜及第1绝缘膜，而由第2导电膜形成上方电极，由第2绝缘膜形成电容绝缘膜，由第1绝缘膜形成掩埋多个下方电极间的侧面部分的掩埋绝缘膜来将方块覆盖起来的第11个工序；在方块上形成把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在方块的两侧和第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层的第12个工序。

根据第4种半导体存储器的制备方法，除了能得到上述第3种半导体存储器的制备方法下的效果以外，还因在由多个下方电极构成的方块内，除去了将成为电容绝缘膜的第2绝缘膜上和第2接触柱塞相连的下方电极的上侧部分，故不用在第2绝缘性阻挡层上开口，就能从第2晶体管通过第2接触柱塞将电压加给上方电极。结果，就不用对覆盖上方电极的第2绝缘性阻挡层开口，也不需要布线，也就不会暴露给氢了，故能防止电容元件的特性变坏。

本发明所涉及的第5种半导体存储器的制备方法，包括：在半导体衬底上形成栅电极后，再在半导体衬底的栅电极两侧分别形成源极区及漏极区而形成晶体管的第1个工序；在包含晶体管的半导体衬底上形成层间绝缘膜的第2个工序；在层间绝缘膜上形成防止氢扩散的第1绝缘性阻挡层的第3个工序；在层间绝缘膜及第1绝缘性阻挡层上形成和源极区或者漏极区进行电连接的接触柱塞的第4个工序；在第1绝缘性阻挡层上形成包括能防止氢扩散的导电性阻挡层的第1导电膜的第5个工序；通过图案化第1导电膜让它和接触柱塞进行电连接，而在第1绝缘性阻挡层上由第1导电膜形成多个下方电极的第6个工序；在含有多个下方电极之上面的第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜进行平坦化处理而让多个下方电极露出的第7个工序；在包含已露出的多个下方电极之上面且已平坦化的第1绝缘膜这整个面上形成由金属氧化物制成的第2绝缘膜的第8个工序；在第2绝缘膜上形成第2导电膜的第9个工序；通过在包括着由多个下方电极构成的方块的状态下图案化第2导电膜、第2绝缘膜及第1绝缘膜，而由第2导电膜形成上方电极，由第2绝缘膜形成电容绝缘膜，由第1绝缘膜形成掩埋多个下方电极间的侧面部分的掩埋绝缘膜来覆盖方块的第10个工序；在方块中，形成把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在方块的两侧和第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层的第11个工序。

根据第5种半导体存储器的制备方法，先形成层间绝缘膜及其上的防止氢扩散的第1绝缘性阻挡层，再在层间绝缘膜和第1绝缘性阻挡层上形成接触柱塞；接着，先在形成多个下方电极，再在含有已形成的多个下方电极的第1绝缘性阻挡层上形成第1绝缘膜，然后形成上方电极、电容绝缘膜及掩埋绝缘膜来覆盖方块。而且，在方块中形成把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在方块的两侧和第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层。故能防止电容元件在制造过程中特性变坏。

本发明所涉及的第6种半导体存储器的制备方法，包括：在半导体衬底上形成栅电极后，再在半导体衬底的栅电极两侧分别形成源极区及漏极区而形成第1及第2晶体管的第1个工序；在包含第1及第2晶体管的半导体衬底上形成层间绝缘膜的第2个工序；在层间绝缘膜上形成防止氢扩散的第1绝缘性阻挡层的第3个工序；在层间绝缘膜及第1绝缘性阻挡层上形成分别和源极区或者漏极区进行电连接的第1及第2接触柱塞的第4个工序；在第1绝缘性阻挡层上形成包括能防止氢扩散的导电性阻挡层的第1导电膜的第5个工序；通过图案化第1导电膜让它分别和第1及第2接触柱塞进行电连接，而在第1绝缘性阻挡层上由第1导电膜形成多个下方电极的第6个工序；在含有多个下方电极的上面的第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜进行平坦化处理而让多个下方电极露出的第7个工序；在包含已露出的多个下方电极的上面且已平坦化的第1绝缘膜这整个面上形成由金属氧化物制成的第2绝缘膜的第8个工序；把由多个下方电极构成的方块内，第2绝缘膜下和第2接触柱塞相连的下方电极的上方部分除去的第9个工序；在第2绝缘膜之上及和第2接触柱塞相连的下方电极上形成第2导电膜的第10个工序；通过在包含着方块的状态下图案化第2导电膜、第2绝缘膜及第1绝缘膜，而由第2导电膜形成上方电极，由第2绝缘膜形成电容绝缘膜，由第1绝缘膜形成掩埋多个下方电极间的侧面部分的掩埋绝缘膜来覆盖方块的第11个工序；在方块中形成把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在方块的两侧和第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层的第12个工序。

根据第6种半导体存储器的制备方法，除了能得到上述第5种半导体存储器的制备方法下的效果以外，还因在由多个下方电极构成的方块内，除去第2绝缘膜中和第2接触柱塞相连的下方电极的上方部分，故不用在第2绝缘性阻挡层上开口，就能从第2晶体管通过第2接触柱塞将电压加给上方电极。结果，就不用对覆盖上方电极的第2绝缘性阻挡层开口，也不需要布线，也就不会暴露给氢了，故能防止电容元件的特性变坏。

在第3种或者第5种半导体存储器的制备方法下，最好是：第10个工序包括：图案化第1绝缘膜后，再对第1绝缘性阻挡层进行和第1绝缘膜图案一样的图案化的工序。

在第4种或者第6种半导体存储器的制备方法下，最好是：第11个工序包括：图案化第1绝缘膜后，再对第1绝缘性阻挡层进行和第1绝缘膜图案一样的图案化的工序。

简单的附图说明

图1(a)为一剖面图，示出了本发明的第1个实施例所涉及的包括电容元件的半导体存储器的主要部分的结构；图1(b)为一剖面图，示出了本发明的第1个实施例所涉及的电容元件中的下方电极的结构。

图2(a)～图2(c)皆为表示本发明中第1个实施例所涉及的半导体存储器的制备方法且按工序先后示出的结构剖面图。

图3(a)及图3(b)皆为表示本发明中第1个实施例所涉及的半导体存储器的制备方法且按工序先后示出的结构剖面图。

图4为一曲线图，示出了在本发明的第1个实施例所涉及的半导体存储器中，接触柱塞和电容元件中的下方电极间的接触电阻的测量结果，为便于比较，还示出了已往例的情形。

图5为一曲线图，示出了本发明的第1个实施例所涉及的半导体存储器中的电容元件在氢气氛下被退火处理之前、之后，所测得的它的剩余极化的测量结果。

图6(a)～图6(c)示出了本发明的第1个实施例的变形例所涉及的半导体存储器中覆盖下方电极及其两侧的第1绝缘性阻挡层附近的情况，图6(a)为第1个变形例所涉及的结构剖面图；图6(b)为第2个变形例所涉及的结构剖面图；图6(c)为第3个变形例所涉及的结构剖面。

图7为一剖面图，示出了本发明的第2个实施例所涉及的包括电容元件的半导体存储器的主要部分的结构。

图8(a)及图8(b)为表示本发明的第2个实施例所涉及的半导体存储器的制备方法且和第1个实施例不同的工序下的结构剖面图。

图9(a)～图9(c)示出了本发明的第3个实施例所涉及的半导体存储器的主要部分，图9(a)为构成存储单元阵列的单元方块的平面图；图9(b)为沿图9(a)中的IXb-IXb线剖开后的剖面图，图9(c)为沿图9(a)中的IXc-IXc线切开后的剖面图。

图10(a)～图10(c)为表示本发明的第3个实施例所涉及的半导体存储器的制备方法且按图9(a)中的IXc-IXc线下的工序先后示出的结构剖面图。

图11(a)及图11(b)为表示本发明的第3个实施例所涉及的半导体存储器的制备方法且按图9(a)中的IXc-IXc线下的工序先后示出的的结构剖面图。

图12(a)～图12(c)示出了本发明的第4个实施例所涉及的半导体存储器的主要部分，图12(a)为构成存储单元阵列的单元方块的平面图；图12(b)为沿图12(a)中的XIIb-XIIb线剖开后的剖面图，图12(c)为沿图12(a)中的XIIc-XIIc线剖开后的剖面图。

图13(a)～图13(c)为表示本发明的第4个实施例所涉及的半导体存储器的制备方法且按图12(a)中的XIIc-XIIc线下的工序先后示出的结构剖面图。

图14(a)及图14(b)为表示本发明的第4个实施例所涉及的半导体存储器的制备方法且按图12(a)中的XIIc-XIIc线下的工序先后示出的结构剖面图。

图15为已往的半导体存储器的主要部分的结构剖面图。

图16(a)及图16(b)为示意结构剖面图，示出了不良现象是如何发生在已往的半导体存储器中电容元件的下方电极的。

图17为示意结构剖面图，示出了不良现象是如何发生在已往的半导体存储器中电容元件的电容绝缘膜的。

(第1个实施例)

参看附图，对本发明的第1个实施例进行说明。

图1(a)示出了本发明的第1个实施例所涉及的含有电容元件的半导体存储器的主要部分的剖面结构。

如图1(a)所示，第1个实施例所涉及的半导体存储器，它包括：多个由形成在由硅(Si)制成的半导体衬底11上的MOSFET构成的单元晶体管20、形成在覆盖各个单元晶体管20的层间绝缘膜13上对每一个单元晶体管20的电容元件30。各个单元晶体管20被形成在半导体衬底11上部的浅渠沟隔离(STI)12隔离开，相互绝缘。

各个单元晶体管20，它由形成在半导体衬底11上的源、漏电极区21和形成在半导体衬底11的沟道区且中间隔着栅极绝缘膜22的栅电极23构成。

每一个电容元件30，它由从衬底开始，依次层叠起来的下方电极31、电容绝缘膜32及上方电极33构成。

如图1(b)所示，是通过叠层以下各层而形成下方电极31的，它们分别为：膜厚约在40nm～100nm左右、由氮化钛铝(TiAlN)制成且防止氧及氢扩散的第1导电性阻挡层31a、膜厚约在50nm～100nm左右、由铱(Ir)制成且防止氧扩散的第2导电性阻挡层31b、膜厚约从50nm到100nm、由二氧化铱(IrO₂)制成且防止氧扩散的第3导电性阻挡层31c、膜厚约从50nm到100nm、由白金(Pt)制成的导电层31d。

电容绝缘膜32由膜厚约从50nm到150nm、为铋层状钙钛矿结构的钽铌酸锶铋(SrBi₂(Ta_1·xNb_x)₂O₉(x：0≤x≤1)制成；上方电极33由膜厚约从50nm到150nm的白金制成。

如图1(a)所示，半导体衬底11上形成了例如由氧化硅(SiO₂)制成的层间绝缘膜13来将各个单元晶体管20覆盖起来。在该层间绝缘膜13上，形成了其下端部分和每一个单元晶体管20中之一进行电连接、其上端部分和每一个电容元件30的下方电极31电连接且由钨(W)或者多晶硅制成的多个接触柱塞14。

下方电极31的侧面及层间绝缘膜13上下方电极31两侧的区域，被例如膜厚约从5nm到100nm、由氧化铝(Al₂O₃)制成且防止氧及氢扩散的第1绝缘性阻挡层15覆盖起来。

这里，下方电极31在衬底面方向的尺寸比电容绝缘膜32及上方电极33在衬底面方向上的尺寸小，因此，电容绝缘膜32及上方电极33的周缘部从下方电极31的周缘部延伸出来。

下方电极3 1的两侧且电容绝缘膜32的露出部分下侧的那一区域被由氧化硅(SiO₂)或者氮化硅(Si₃N₄)制成的掩埋绝缘膜16埋起来。

掩埋绝缘膜16使相邻的下方电极31电气绝缘，其表面被平坦化来使其高度和下方电极31的表面的高度几乎一样高。

需提一下，电容绝缘膜32、上方电极33及掩埋绝缘膜16皆用同一个光罩(mask)来蚀刻；而第1绝缘性阻挡层15却用和上方电极33及电容绝缘膜32等不同的光罩来蚀刻。

上方电极33的上面及该上方电极33、电容绝缘膜32及掩埋绝缘膜16的各个侧面，被例如膜厚约从5nm到100nm、由氧化铝制成且防止氢扩散的第2绝缘性阻挡层17覆盖起来。此时，第2绝缘性阻挡层17在下方电极31两侧的区域亦即掩埋绝缘膜16的下部两侧的区域和绝缘性阻挡层15的上面相接触。结果，下方电极31的侧面被防止氧及氢扩散的第1绝缘性阻挡层15覆盖起来。再就是，上方电极33、电容绝缘膜32及掩埋绝缘膜16被防止氧及氢扩散的第1绝缘性阻挡层15和防止氢扩散的第2绝缘性阻挡层17覆盖起来，且不留缝隙。

需提一下，这里，在电容元件30以外的区域、例如对源、漏电极区21形成的接触孔的区域，没形成第1绝缘性阻挡层15及第2绝缘性阻挡层17。

下面，对按上述构成的含有电容元件的半导体存储器的制备方法进行说明。

图2(a)～图2(c)及图3(a)、图3(b)按本发明的第1个实施例所涉及的半导体存储器的制备方法下的工序先后示出了剖面结构。

首先，如图2(a)所示，在由硅制成的半导体衬底11上，形成栅极绝缘膜22及栅电极23，再在栅极绝缘膜22及栅电极23的侧面上形成侧壁绝缘膜24。接着，以栅电极23及侧壁绝缘膜24为屏蔽来将杂质注入到半导体衬底11中而形成源、漏电极区21。这里，若在形成侧壁绝缘膜24之前也进行杂质注入处理，就可使源、漏电极区21为LDD结构或者延伸(extension)结构。之后，再利用CVD法在半导体衬底11上包括多个单元晶体管20的那一整个面上沉积由氧化硅制成的层间绝缘膜13。接着，再利用化学机械研磨(CMP)法等将所沉积的层间绝缘膜13的上面平坦化。接着，利用光刻法及干刻法，在层间绝缘膜13上分别对应于每个单元晶体管20的源、漏电极区21中之一个区上形成接触孔，再利用CVD法沉积由钨或者多晶硅制成的导体膜来把各个接触孔填好。接着，再利用回蚀法或者化学机械研磨法加工已沉积的导体膜来将层间绝缘膜13上的导体膜除去，这样来形成多个接触柱塞14。

其次，例如用溅射法在包括已形成的多个接触柱塞14的层间绝缘膜13上，依次沉积防止氧及氢扩散且由氮化钛铝制成的第1导电性阻挡层、防止氧扩散且由铱制成的第2导电性阻挡层、防止氧扩散且由二氧化铱制成的第3导电性阻挡层、以及由白金制成的导电层，这样来形成下方电极形成膜。接着，再利用蚀刻法及干刻法在包含着接触柱塞14的状态下把下方电极形成膜图案化而由它形成多个下方电极31。之后，再利用溅射法或者CVD法，在层间绝缘膜13上形成膜厚约从5nm到100nm、由氧化铝制成且能防止氧及氢扩散的第1绝缘性阻挡层15，来把下方电极31的上面及侧面覆盖起来。这里，若在形成第1绝缘性阻挡层15之后，在氧化性气氛下进行热处理，构成第1绝缘性阻挡层15的氧化铝就能被致密化。因此，最好是进行热处理。接着，用以甲烷为原料、含氢气氛下的CVD法，沉积膜厚约从400nm到600nm且由氧化硅或者氮化硅制成的掩埋绝缘膜16来把第1绝缘性阻挡15覆盖起来。

其次，如图2(b)所示，用CMP法对掩埋绝缘膜16及第1绝缘性阻挡层15进行平坦化处理来让各个下方电极31露出来，这样由掩埋绝缘膜16将每个下方电极31的周围埋起来。于是，下方电极31的上面的高度和掩埋绝缘膜16、第1绝缘性阻挡层15所露出的那一个面的高度几乎一样高。

其次，如图2(c)所示，用金属有机分解法(MOD法)、金属有机化学气相沉积法(MOCVD法)或者溅射法，在第1绝缘性阻挡层15、掩埋绝缘膜16及下方电极3 1这整个面上，形成膜厚约从50nm到150nm、由铋层状钙钛矿结构的钽铌酸锶铋(SrBi₂(Ta_1·xNb_x)₂O₉制成的电容绝缘膜形成膜32A。接着，利用溅射法，在电容绝缘膜形成膜32A上形成膜厚约从50nm到150nm、由白金制成的上方电极形成膜33A。之后，在温度在650～800℃之间的氧气气氛下进行热处理，来让构成电容绝缘膜形成膜32A的金属氧化物晶化。

其次，如图3(a)所示，利用光刻法在上方电极形成膜33A上形成光阻图案(未示)，再以所形成的光阻图案为屏蔽依次对上方电极形成膜33A、电容绝缘形成膜32A及掩埋绝缘膜16进行干刻处理，而由上方电极形成膜33A形成上方电极33；由电容绝缘膜形成膜32A形成电容绝缘膜32。这样，即形成了由和接触柱塞14电连接的下方电极31、电容绝缘膜32及上方电极33构成的电容元件30。

这里，不图案化第1绝缘性阻挡层15，在蚀刻掩埋绝缘膜16的过程中第1绝缘性阻挡层15露出来的那一时刻结束蚀刻。

其次，如图3(b)所示，用CVD法或者溅射法，在第1绝缘性阻挡层15上形成第2绝缘性阻挡层17，它覆盖上方电极33的上面及侧面、电容绝缘膜32及掩埋绝缘膜16的侧面，它的膜厚约从5nm到100nm、由氧化铝制成且能防止氢扩散。这样，第2绝缘性阻挡层17就在下方电极3 1两侧的区域，这里为掩埋绝缘膜16下部两侧的区域，和第1绝缘性阻挡层15A的端面相接触，而不留缝隙。

需提一下，第1绝缘性阻挡层15及第2绝缘性阻挡层17中电容元件30以外的区域，即形成源、漏电极区21和其它接触孔的区域，是通过蚀刻来将它们除掉的。

如上所述，根据第1个实施例，防止氧及氢扩散的第1绝缘性阻挡层15将电容元件30的下方电极31的侧面覆盖起来，故能防止构成下方电极31的氧阻挡层、即氧化铱等导电性氧化物被氢还原而使其对氧的阻挡性变坏。

还有，防止氢扩散的第2绝缘性阻挡层17通过和防止氧及氢扩散的第1绝缘性阻挡层15相接触来将整个电容元件30覆盖起来，且不留缝隙，故能防止构成电容绝缘膜32的金属氧化物被氢还原而使电容元件30的电气特性变坏。

下面，对第1个实施例所涉及的半导体存储器和已往的半导体存储器的电气特性进行比较。

首先，示出对接触柱塞14和下方电极31的接触电阻的评价结果。

图4示出了所测得的在直径约20.3cm(8英寸)的硅片面内的接触电阻的测量结果，分第1个实施例和已往例这两种情况。如图4所示，对已往例所涉及的半导体存储器来说，接触电阻从45Ω到700Ω，波动范围很大。其原因如下：已往例所涉及的下方电极110中的其阻挡氧作用的二氧化铱(导电性氧化物)被氢还原而使它对氧的阻挡性变坏，在为使高介电材料或者铁电体晶化而进行高温氧退火处理时，氧在下方电极110内部扩散而使接触柱塞107的表面氧化。而对第1个实施例所涉及的半导体存储器来说，晶片面内的接触电阻在25Ω～35Ω这一范围内，偏差极小，且电阻值在25Ω～40Ω之间而实现了低电阻化。

其次，示出了对第1个实施例所涉及的半导体存储器的抗还原性的评价结果。

图5示出了在对电容元件30进行400℃的氢退火处理之前、之后，该电容元件30的剩余极化值(2Pr)，该值用于进行评价电气特性的好坏。如图5所示，即使对第1个实施例所涉及的电容元件30进行氢退火处理，剩余极化特性也没什么变化，由此可知：彻底地防止了由氢造成的还原。这样，第1个实施例所涉及的电容元件及半导体存储器的电气特性就有了明显的上升。

(第1个实施例的变形例)

图6(a)～图6(c)分别表示本发明的第1个实施例所涉及的半导体存储器的第1～第3个变形例，且示出的是下方电极和覆盖下方电极的侧面的第1绝缘性阻挡层周围的剖面结构。

首先，如图6(a)中的第1个变形例所示，第1绝缘性阻挡层15中覆盖下方电极31的侧面的上端部分，并非一定要覆盖下方电极31的整个侧面，至少将由二氧化铱(导电性金属氧化物)制成的第3导电性阻挡层31c的侧面覆盖起来就行了。

此时的掩埋绝缘膜16的上面的高度，既可与第1绝缘性阻挡层15的上端一样高，如图6(a)中的第1个变形例所示；又可和下方电极31中的导电层31d的上面一样高，如图6(b)中的第二个变形例所示；还可比第1绝缘性阻挡层15上端低。

(第2个实施例)

下面，参看附图，说明本发明的第2个实施例。

图7示出了本发明的第2个实施例所涉及的包括电容元件的半导体存储器的主要部分的剖面结构；用同一个符号来表示图7中和图1所示的构成要素相同的构成要素，省略说明。

如图7所示，在第2个实施例中，第2绝缘性阻挡层17直接形成在层间绝缘膜13上，第1绝缘性阻挡层15A在沿栅电极长度方向相邻的电容元件30之间被分开了。

图8(a)及图8(b)示出了第2个实施例所涉及的半导体存储器的制备方法下的主要工序。

这里，仅说明和第1个实施例不一样的地方。

如图3(a)所示，在第1个实施例中，在用同一个光罩对构成电容元件30的电容绝缘膜32、上方电极33及将下方电极31掩埋起来的掩埋绝缘膜16进行图案化处理时，没对第1绝缘性阻挡层15进行图案化处理。

而如图7及图8(a)所示，对第2个实施例所涉及的半导体存储器来说，在为把上方电极33及电容绝缘膜32等图案化的蚀刻工序中，用和上方电极33相同的光罩蚀刻完掩埋绝缘膜16后，再对第1绝缘性阻挡层15进行蚀刻处理并令蚀刻后的它为第1绝缘性阻挡层15A。这时，在蚀刻由氧化硅或者氮化硅制成的掩埋绝缘膜16时，使用以氟化碳(CF₄)为主成分的蚀刻气体；在蚀刻由氧化铝制成的第1绝缘性阻挡层15A时，用以氯气为主成分的蚀刻气体。

如图8(b)所示，在形成防止氢扩散的第2绝缘性阻挡层17的工序(后工序)下，第2绝缘性阻挡层17在下方电极31的两侧和位于掩埋绝缘膜16下侧的第1绝缘性阻挡层15A的端面相接触。

需提一下，在第2个实施例中，借助蚀刻将第1绝缘性阻挡层15A及第2绝缘性阻挡层17中电容元件30以外的那一区域，例如源、漏电极区21和其它接触孔的那一区域除掉。

如上所述，和第1个实施例一样，根据第2个实施例，防止氧及氢扩散的第1绝缘性阻挡层15A将电容元件30的下方电极31的侧面覆盖起来，故能防止构成下方电极31的氧阻挡层即氧化铱等导电性氧化物被氢还原而使其对氧的阻挡性变坏。

还有，防止氢扩散的第2绝缘性阻挡层17通过和防止氧及氢扩散的第1绝缘性阻挡层15A相接触来将整个电容元件30覆盖起来，且不留一点缝隙，故能防止构成电容绝缘膜32的金属氧化物被氢还原而使电容元件30的电气特性变坏。结果，在第2个实施例中，也能得到包括测量结果和图4及图5所示的测量结果一样电气特性优良的电容元件30的半导体存储器。

如下所述，第2个实施例还具有其它的效果。

换句话说，在除去形成在层间绝缘膜13上电容元件30以外的区域上的绝缘性阻挡层15、17的工序下，在第1个实施例中，必须对第2绝缘性阻挡层17和第1绝缘性阻挡层15这两层进行蚀刻。而在第2个实施例中，只蚀刻第2绝缘性阻挡层17就行了，故可大大缩短蚀刻时间。除此以外，尽管在层间绝缘膜13上设有电容元件30的部分和未设电容元件30的部分会产生台阶，但因蚀刻时间被缩短了，因此即使电容元件30上侧光阻图案膜厚变薄的部分，蚀刻时光阻也难以消失，也就可将工艺容限(process margin)增大。

(第3个实施例)

下面，参看附图，说明本发明的第3个实施例。

图9(a)～图9(c)示出了本发明的第3个实施例所涉及的半导体存储器，图9(a)示出了由构成存储单元阵列的多个单元组成的单元方块的平面结构，图9(b)示出了沿图9(a)中的IXb-IXb线剖开后的剖面结构，图9(c)示出了沿图9(a)中的IXc-IXc线剖开后的剖面结构。还有，用同一个符号来表示图9(a)～图9(c)中和图7所示的构成要素相同的构成要素，省略说明。

如图9(a)所示，在半导体衬底11的主面上，沿单元晶体管20的栅电极(字线)23，布置了包括2ⁿ或者(2ⁿ+1)个(n为3以上的整数)下方电极31的单元方块50。对每一个单元方块50形成电容元件30中的电容绝缘膜32及上方电极33，好让它们来把该单元方块50中所包含的多个下方电极31覆盖起来。

如图9(a)、图9(c)所示，第2绝缘性阻挡层17覆盖着相邻的2个单元方块50，同时在栅电极23的延长方向上和层间绝缘膜13相接触。还有，如图9(b)所示，和第2个实施例一样，第2绝缘性阻挡层17在和每一个单元方块50中的栅电极23相交差的方向上亦即在栅电极的长度方向上，和层间绝缘膜13相接触。

这样的话，不仅电容元件30中的下方电极31的侧面被第1绝缘性阻挡层15A覆盖起来，而且掩埋该下方电极31的掩埋绝缘膜16的侧面、电容元件中的上方电极33的上面、侧面及电容绝缘膜32的侧面也都被第2绝缘性阻挡层17以单元方块为单位(这里为2个方块)覆盖了起来。此时，第2绝缘性阻挡层17和位于掩埋绝缘膜16下侧的第1绝缘性阻挡层15A在其端面处相接触。

如图9(a)、图9(c)所示，在每一个单元方块50的电容绝缘膜32开上开口32a，好让上方电极33和多个下方电极31中之一进行电连接，并通过充填上方电极33的一部分而在该开口32a上形成上方电极柱塞33a。这里，设位于右端的下方电极31为上方电极连接用电极31A，这样就能从单元晶体管20的源、漏电极区21通过接触柱塞14、上方电极连接用电极31A及上方电极柱塞33a将规定电压加到上方电极33上。

这样，上方电极连接用电极31A就和通过接触柱塞(第1接触柱塞)14和电容元件30的下方电极31电连接的单元晶体管(第1晶体管)不同，上方电极连接用电极31A不构成电容元件30。因此，通过接触柱塞(第2接触柱塞)14和上方电极连接用电极31A电连接的单元晶体管(第2晶体管)20的工作情况就和第1晶体管不同。

这样，在第3个实施例中，可通过单元晶体管20来给上方电极33施加工作电压，故不必在上方电极33的上面亦即对第2绝缘性阻挡层17开接触孔。于是，因不必在覆盖单元方块50的第2绝缘性阻挡层17上开口了，开口后的灰化光阻、填充柱塞及布线等处理也就随之不要了。结果，形成第2绝缘性阻挡层17后，电容元件30就不会暴露到氢气中了，也就能防止电容元件30的特性变坏。

需提一下，在第3个实施例中，构成的是：覆盖2个单元方块50的第2绝缘性阻挡层17，但并不限于此，只要第2绝缘性阻挡层17能覆盖1个以上的单元方块50就可以了。

还有，上方电极33和单元晶体管20的电连接并非一定要通过上方电极连接用电极31A，上方电极柱塞33a直接和接触柱塞14相连也是可以的。只不过是，从单元方块50中的所有电容元件30的结构都一样这一角度来考虑，若中间夹着结构和下方电极31相同的上方电极连接用电极31A，可使制造过程简化，因而才希望使用上方电极连接用电极31A。

下面，参看附图，对包括按上述构成的电容元件及上方电极连接用电极的半导体存储器的制备方法。

图10(a)～图10(c)、图11(a)及图11(b)示出了本发明的第3个实施例所涉及的半导体存储器的制备方法，且是按工序的先后来显示图9(a)中的IXc-IXc线上的剖面结构。

首先，在由硅制成的半导体衬底11上，有选择地形成图9(b)所示的栅极绝缘膜22、栅电极23、侧壁绝缘膜24，接着再在半导体衬底上栅电极23的两侧区域形成源、漏电极区21，这样来形成多个单元晶体管20。

其次，如图10(a)所示，利用CVD法在半导体衬底11上包括多个单元晶体管20的整个面上，沉积例如由BPSG等氧化硅制成的层间绝缘膜13。接着，利用CMP法等对已沉积的层间绝缘膜13的上面进行平坦化处理。接着，利用光刻法及干刻法，在层间绝缘膜13上分别对应于每个单元晶体管20的源、漏电极区21中之一个区上形成接触孔，再利用CVD法沉积由钨或者多晶硅制成的导体膜来把各个接触孔填好。接着，再利用回蚀法或者CMP法加工已沉积的导体膜来将层间绝缘膜13上的导体膜除去，这样来形成多个接触柱塞14。其次，例如用溅射法在包括已形成的接触柱塞14的层间绝缘膜13上，依次沉积防止氧及氢扩散且由氮化钛铝制成的第1导电性阻挡层31a、防止氧扩散且由铱制成的第2导电性阻挡层、防止氧扩散且由二氧化铱制成的第3导电性阻挡层、以及由白金制成的导电层，这样来形成下方电极形成膜。这里，设防止氧及氢扩散的第1导电性阻挡层31a的膜厚约从40nm到100nm，防止氧扩散的第2导电性阻挡层31b、第3导电性阻挡层31c及导电层的膜厚分别约从50nm到100nm。接着，利用光刻法及干刻法在包含着接触柱塞14的状态下把下方电极形成膜图案化而由它形成多个下方电极31。之后，再利用溅射法或者CVD法，在层间绝缘膜13上形成膜厚约从20nm到200nm、由氧化铝制成且能防止氧及氢扩散的第1绝缘性阻挡层15，来把下方电极31的上面及侧面覆盖起来。这里，若在形成第1绝缘性阻挡层15之后，在氧化性气氛下进行热处理，构成第1绝缘性阻挡层15的氧化铝就能被致密化。因此，最好是进行热处理。接着，用以甲烷为原料、含氢气氛下的CVD法，沉积膜厚约从400nm到600nm且由氧化硅或者氮化硅制成的掩埋绝缘膜16来把第1绝缘性阻挡15覆盖起来。

其次，如图10(b)所示，用CMP法对掩埋绝缘膜16及第1绝缘性阻挡层15进行平坦化处理来让下方电极31露出来，这样由掩埋绝缘膜16将每个下方电极31的周围埋起来。于是，下方电极31的上面的高度和掩埋绝缘膜16、第1绝缘性阻挡层15所露出的那一个面的高度几乎一样高。

其次，如图10(c)所示，用MOD法、MOCVD法或者溅射法，在第1绝缘性阻挡层15、掩埋绝缘膜16及下方电极31这整个面上，形成膜厚约从50nm到150nm、铋层状钙钛矿结构的钽铌酸锶铋(SrBi₂(Ta_1·xNb_x)₂O₉制成的电容绝缘膜形成膜32A。接着，利用光刻法及干刻法有选择地除去已形成的电容绝缘膜形成膜32A中的上方电极连接用电极3 1A的上方部分。这样，就在电容绝缘膜形成膜32A上形成了开口32a，上方电极连接用电极31A就从所形成的开口32a露出来。接着，利用溅射法，在电容绝缘膜形成膜32A上形成膜厚约从50nm到150nm、由白金制成的上方电极形成膜33A来将开口32a填好。这样，白金被充填到开口32a而形成上方电极柱塞33a。上方电极连接用电极31A及上方电极33就通过该上方电极柱塞33a进行电连接。之后，在温度在650～800℃之间氧气气氛下进行热处理，来让构成电容绝缘膜形成膜32A的金属氧化物晶化。

其次，如图11(a)所示，利用将各个单元方块50屏蔽起来的光阻(未示)，依次对上方电极形成膜33A、电容绝缘形成膜32A、掩埋绝缘膜16及第1绝缘性阻挡层15进行干刻处理，而由上方电极形成膜33A形成上方电极33；由电容绝缘膜形成膜32A形成电容绝缘膜32。此时，得到了第1绝缘性阻挡层15被图案化后而形成的第1绝缘性阻挡层15A。

其次，如图11(b)所示，用CVD法或者溅射法，在层间绝缘膜13上形成以每一个单元方块50为单位图案化了的、覆盖上方电极33的上面及侧面、电容绝缘膜32及掩埋绝缘膜16的侧面及第1绝缘性阻挡层15A的端面这整个面的、膜厚约从5nm到100nm、由氧化铝制成且能防止氢扩散的第2绝缘性阻挡层17。这样，在单元方块50的周围，第2绝缘性阻挡层17就和位于掩埋绝缘膜16下侧的第1绝缘性阻挡层15A的端面相接触。接着，如图9(a)所示，在包括相邻的2个单元方块50的状态下用干刻法对已形成的第2绝缘性阻挡层17进行图案化处理。但是，并非一定要对该第2绝缘性阻挡层17进行图案化处理。

第3个实施例所涉及的制备方法的一个变形例是这样的：和第1个实施例所涉及的制备方法一样，在图11(a)所示的、在以每个单元方块50为单位对上方电极33及电容绝缘膜32等进行图案化处理的工序中，不对第1绝缘性阻挡层15图案化，而在图11(b)所示的后工序，对第2绝缘性阻挡层17进行烷完图案化处理后，再对第1绝缘性阻挡层15进行图案化处理。

(第4个实施例)

下面，参看附图，对本发明的第4个实施例进行说明。

图12(a)～图12(c)示出了本发明的第4个实施例所涉及的半导体存储器，图12(a)示出了由构成存储单元阵列的多个单元组成的单元方块的平面结构，图12(b)示出了沿图12(a)中的XIIb-XIIb线剖开后的剖面结构，图12(c)示出了沿图12(a)中的XIIc-XIIc线剖开后的剖面结构。还有，用同一个符号来表示图12(a)～图12(c)中和图9(a)～图9(c)所示的构成要素相同的构成要素，省略说明。

如图12(b)及图12(c)所示，第4个实施例所涉及的第1绝缘性阻挡层45仅形成在层间绝缘膜13上，这样所形成的接触柱塞14就直穿层间绝缘膜13及第1绝缘性阻挡层45。而且，构成电容元件30中的下方电极31第1导电性阻挡层31a形成在第1绝缘性阻挡层45上。

这里，和第1～第3实施例一样，防止防止氧及氢扩散的第1绝缘性阻挡层45使用氧化铝、氧化钛铝或者氧化钽铝，很好。使用氮化硅(Si₃N₄)或者氧化氮化硅(SiON)更好。使用氮化硅或者氧化氮化硅比使用氧化铝，更容易在形成接触柱塞14时形成接触孔。

如图12(a)所示，形成了覆盖着相邻的2个单元方块50的第2绝缘性阻挡层17；如图12(b)所示，第2绝缘性阻挡层在和单元方块50中的栅电极相交叉的方向和层间绝缘膜13相接触。这样的话，掩埋下方电极31的掩埋绝缘膜16的侧面、电容元件中的上方电极33的上面、侧面及电容绝缘膜32的侧面也都被第2绝缘性阻挡层17以单元方块为单位(这里为2个方块)覆盖了起来。此时，第2绝缘性阻挡层17和位于掩埋绝缘膜16下侧的第1绝缘性阻挡层45在其端面处相接触。

和第3个实施例一样，开个开口32a而让上方电极33和多个下方电极31中之一进行电连接，并通过充填上方电极33的一部分而在该开口32a上形成上方电极柱塞33a。因此，不用对将单元方块50的上面及侧面覆盖起来的第2绝缘性阻挡层17开口，就能通过单元晶体管20将工作电压施加给上方电极33。开口后的灰化光阻、填充柱塞及布线等处理也就随之不要了。结果，形成第2绝缘性阻挡层17后，电容元件30就不会暴露到氢气中了，也就能防止电容元件30的特性变坏。

需提一下，和第3个实施例一样，在第4个实施例中，构成的是：覆盖2个单元方块50的第2绝缘性阻挡层17，但并不限于此，只要第2绝缘性阻挡层17能覆盖1个以上的单元方块50就可以了。

上方电极33和单元晶体管20的电连接并非一定要通过上方电极连接用电极31A。

下面，参看附图，对包括按上述构成的电容元件及上方电极连接用电极的半导体存储器的制备方法。

图13(a)～图13(c)、图14(a)及图14(b)示出了本发明的第4个实施例所涉及的半导体存储器的制备方法，且是按工序的先后来显示图12(a)中的XIIc-xIIc线上的剖面结构。

首先，在由硅制成的半导体衬底11上，有选择地形成图12(b)所示的栅极绝缘膜22、栅电极23、侧壁绝缘膜24，接着再在半导体衬底上栅电极23的两侧区域形成源、漏电极区21，这样来形成多个单元晶体管20。

其次，如图13(a)所示，利用CVD法在半导体衬底11上包括多个单元晶体管20的整个面上，沉积例如由BPSG等氧化硅制成的层间绝缘膜13。接着，利用CMP法等对已沉积的层间绝缘膜13的上面进行平坦化处理，之后，利用CVD法或者溅射法形成膜厚约从20nm到200nm、例如由氮化硅或者氧化铝制成且防止氧及氢扩散的第1绝缘性阻挡层45。接着，利用光刻法及干刻法，在层间绝缘膜13及第1绝缘性阻挡层45上分别对应于每个单元晶体管20的源、漏电极区21中之一个区上形成接触孔，再利用CVD法沉积由钨或者多晶硅制成的导体膜来把各个接触孔填好。接着，再利用回蚀法或者CMP法加工已沉积的导体膜来将层间绝缘膜13上的导体膜除去，这样来形成多个接触柱塞14。之后，例如用溅射法在包括已形成的接触柱塞14的层间绝缘膜13上，依次沉积防止氧及氢扩散且由氮化钛铝制成的第1导电性阻挡层31a、防止氧扩散且由铱制成的第2导电性阻挡层、防止氧扩散且由二氧化铱制成的第3导电性阻挡层、以及由白金制成的导电层，这样来形成下方电极形成膜。这里，设防止氧及氢扩散的第1导电性阻挡层31a的膜厚约从40nm到100nm，防止氧扩散的第2导电性阻挡层31b、第3导电性阻挡层31c及导电层的膜厚分别约从50nm到100nm。接着，利用光刻法及干刻法在包含着接触柱塞14的状态下把下方电极形成膜图案化而由它形成多个下方电极31。接着，用以甲烷为原料、含氢气氛下的CVD法，沉积膜厚约从400nm到600nm且由氧化硅或者氮化硅制成的掩埋绝缘膜16来把多个下方电极31覆盖起来。

其次，如图13(b)所示，用CMP法对掩埋绝缘膜16进行平坦化处理来让下方电极31露出来，这样由掩埋绝缘膜16把每个下方电极31的周围埋起来。于是，下方电极31的上面和掩埋绝缘膜16的露出面几乎处于同一个高度。

其次，如图13(c)所示，用MOD法、MOCVD法或者溅射法，在掩埋绝缘膜16及下方电极31这整个面上，形成膜厚约从50nm到150nm、且由铋层状钙钛矿结构的钽铌酸锶铋(SrBi₂(Ta_1·xNb_x)₂O₉制成的电容绝缘膜形成膜32A。接着，利用光刻法及干刻法有选择地除去已形成的电容绝缘膜形成膜32A中的上方电极连接用电极31A的上方部分。这样，就在电容绝缘膜形成膜32A上形成了开口32a，上方电极连接用电极31A就从所形成的开口32a露出来。接着，利用溅射法，在电容绝缘膜形成膜32A上形成膜厚约从50nm到150nm、由白金制成的上方电极形成膜33A来将开口32a填好。这样，白金被充填到开口32a而形成上方电极柱塞33a。上方电极连接用电极31A及上方电极33就通过该上方电极柱塞33a进行电连接。之后，在温度在650～800℃之间氧气气氛下进行热处理，来让构成电容绝缘膜形成膜32A的金属氧化物晶化。

其次，如图14(a)所示，利用将各个单元方块50屏蔽起来的光阻(未示)，依次对上方电极形成膜33A、电容绝缘形成膜32A、掩埋绝缘膜16及第1绝缘性阻挡层45进行干刻处理，而由上方电极形成膜33A形成上方电极33；由电容绝缘膜形成膜32A形成电容绝缘膜32。

其次，如图14(b)所示，用CVD法或者溅射法，在层间绝缘膜13上形成以每一个单元方块50为单位图案化了的、覆盖上方电极33的上面及侧面、电容绝缘膜32及掩埋绝缘膜16的侧面及第1绝缘性阻挡层45的端面这整个面、膜厚约从5nm到100nm、由氧化铝制成且能防止氢扩散的第2绝缘性阻挡层17。这样，在单元方块50的周围，第2绝缘性阻挡层17就和位于掩埋绝缘膜16下侧的第1绝缘性阻挡层45的端面相接触。接着，如图12(a)所示，在包括相邻的2个单元方块50的状态下用干刻法对已形成的第2绝缘性阻挡层17进行图案化处理。但是，并非一定要对该第2绝缘性阻挡层17进行图案化处理。

第4个实施例所涉及的制备方法的一个变形例是这样的：和第1个实施例所涉及的制备方法一样，在图14(a)所示的、在以每个单元方块50为单位对上方电极33及电容绝缘膜32等进行图案化处理的工序中，不对第1绝缘性阻挡层45图案化，而在图14(b)所示的后工序，对第2绝缘性阻挡层17进行完图案化处后，再来对第1绝缘性阻挡层45进行图案化处理。

需提一下，在第1～第4个实施例中，是用钽铌酸锶铋(SrBi₂(Ta_1·xNb_x)₂O₉来制作电容绝缘膜32的，但并不限于此，只要是铋层状钙钛矿结构的铁电体就行。例如，锆钛酸铅、钛酸锶钡或者五氧化二钽(Ta₂O₅)等。

在第1～第4个实施例中，是用氧化铝(Al₂O₃)来制作第1绝缘性阻挡层15、15A、45的，不仅如此，也可用氧化钛铝(TiAlO)或者氧化钽铝(TaAlO)代替氧化铝(Al₂O₃)。这样做的话，包括氧化铝的这些金属氧化物就基本上能完全防止氧及氢从掩埋绝缘膜16朝下方电极31扩散，即来自侧面方向的扩散。但如上所述，从加工性的难易程度来看，第4个实施例所涉及的第1绝缘性阻挡层45最好由氮化硅(Si₃N₄)或者氧化氮化硅(SiON)来制作。

同样，也可用氧化钛铝(TiAlO)或者氧化钽铝(TaAlO)代替氧化铝(Al₂O₃)来制作第2绝缘性阻挡层17。这样做的话，就基本上能完全防止氢从垂直于衬底面的方向及平行于衬底面的方向扩散到电容绝缘膜32中。

在第1～第4个实施例所涉及的下方电极31中，第1导电性阻挡层31a是用氮化钛铝(TiAlN)制作的。不仅如此，还可用钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个代替氮化钛铝(TiAlN)制作第1导电性阻挡层，或者包括氮化钛铝(TiAlN)在内的至少两种材料制成的叠层膜构成第1导电性阻挡层，这样最好。这样做的话，在为使构成电容绝缘膜32的高介电材料或者铁电体晶化而进行高温氧退火处理时，就能防止氧扩散到接触柱塞14中，而且还能防止氢从下方电极31朝电容绝缘膜32扩散，即来自衬底方向的扩散。

用铱(Ir)制作构成下方电极31的第2导电性阻挡层31b，用二氧化铱(IrO₂)制作第3导电性阻挡层31c，但并不限于此。

换句话说，第2及第3导电性阻挡层31b，31c，可为由二氧化铱(IrO₂)构成的单层膜；可为由二氧化钌(RuO₂)构成的单层膜；或者可为按从下往上的顺序由钌(Ru)和二氧化钌(RuO₂)组成的叠层膜。不仅如此，第2及第3导电性阻挡层31b，31c，还可为：这些单层膜或者叠层膜中至少2个(包括由铱(Ir)和二氧化铱(IrO₂)构成的叠层膜)构成的叠层膜。这样做的话，在为使构成电容绝缘膜32的高介电材料或者铁电体晶化而进行高温氧退火处理时，就能防止氧扩散到接触柱塞14中，而且还能防止所扩散的氧把接触柱塞14的表面氧化而使接触电阻上升。

在第1～第4个实施例中，因用氧化硅(SiO₂)或者氮化硅(Si₃N₄)制成将下方电极31两侧的区域覆盖起来的掩埋绝缘膜16，故在使相邻的下方电极31相互绝缘的同时，也很容易进行平坦化处理。因此，掩埋绝缘膜16作形成电容绝缘膜32的底层很理想。

本发明的效果

根据本发明所涉及的电容元件，就是在构成下方电极的防止氧扩散的导电性阻挡层由金属氧化物制作的情况下，也能防止导电性阻挡层被氢还原，而可维持该导电性阻挡层对氧的阻挡性。

根据本发明所涉及的半导体存储器，因包括本发明所涉及的电容元件，故能防止电容元件在制造过程中由于氢而导致其特性变坏。

根据本发明所涉及的半导体存储器的制备方法，因包括所本发明所涉及的电容元件，故能防止电容元件在制造过程中由于氢而导致其特性变坏。

Claims (40)

1、一种电容元件，它包括：下方电极、形成在该下方电极上且由金属氧化物制成的电容绝缘膜、形成在该电容绝缘膜上的上方电极、以及将该下方电极周围掩埋起来的掩埋绝缘膜，其中：

该下方电极中包括防止氧扩散的导电性阻挡层；

形成有至少和该下方电极侧面中该导电性阻挡层的侧面相接触，来防止氢扩散的绝缘性阻挡层。

2、根据权利要求第1项所述的电容元件，其中：

在含氢的气氛下，形成上述掩埋绝缘膜。

3、根据权利要求第1项所述的电容元件，其中：

由氧化硅(SiO₂)或者氮化硅(Si₃N₄)形成上述掩埋绝缘膜。

4、根据权利要求第1项所述的电容元件，其中：

上述绝缘性阻挡层也防止氧扩散。

5、根据权利要求第1项所述的电容元件，其中：

上述导电性阻挡层，包括：由防止氧及氢扩散的第1导电性阻挡层和防止氧扩散的第2导电性阻挡层组成的叠层膜。

6、根据权利要求第5项所述的电容元件，其中：

上述第1导电性阻挡层，由氮化钛铝(TiAlN)、钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个膜，或者至少包含其中之二的叠层膜组成。

7、根据权利要求第5项所述的电容元件，其中：

上述第2导电性阻挡层，由二氧化铱(IrO₂)、按下为铱(Ir)上为二氧化铱(IrO₂)之顺序制成的叠层膜、二氧化钌(RuO₂)、及按下为钌(Ru)上为二氧化钌(RuO₂)之顺序制成的叠层膜这些膜中的任一个，或者至少含有这些膜中之二的叠层膜组成。

8、根据权利要求第1项所述的电容元件，其中：

上述绝缘性阻挡层中含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之任一个。

9、一种电容元件，它包括：下方电极、形成在该下方电极上且由金属氧化物制成的电容绝缘膜、形成在该电容绝缘膜上的上方电极、以及将该下方电极周围掩埋起来的掩埋绝缘膜，其中：

该下方电极中，包括：由二氧化铱(IrO₂)、按下为铱(Ir)上为二氧化铱(IrO₂)之顺序制成的叠层膜、二氧化钌(RuO₂)、及按下为钌(Ru)上为二氧化钌(RuO₂)之顺序制成的叠层膜这些膜中的任一个，或者至少含有这些膜中之二的叠层膜组成的导电性阻挡层；

形成有至少和该下方电极侧面中导电性阻挡层的侧面相接触，且至少含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之一的绝缘性阻挡层。

10、一种半导体存储器，其中：

包括：形成在半导体衬底上且包括源极区及漏极区的晶体管、形成在该半导体衬底上覆盖晶体管的层间绝缘膜、形成在该层间绝缘膜上并和该晶体管的该源极区或者该漏极区保持电连接的接触柱塞、以及该下方电极形成在该接触柱塞上的上述权利要求第1项到第9项中之任一项所述的电容元件。

11、一种半导体存储器的制备方法，其中：

包括：

在半导体衬底上形成栅电极后，再在该半导体衬底的该栅电极两侧分别形成源极区及漏极区而形成晶体管的第1个工序；

在包含该晶体管的该半导体衬底上形成层间绝缘膜的第2个工序；

在该层间绝缘膜上形成和该源极区或者该漏极区进行电连接的接触柱塞的第3个工序；

在该层间绝缘膜上形成包括能防止氧扩散的导电性阻挡层的第1导电膜的第4个工序；

通过图案化该第1导电膜来让它和该接触柱塞进行电连接，而在该层间绝缘膜上由该第1导电膜形成下方电极的第5个工序；

在该层间绝缘膜上形成防止氢扩散的绝缘性阻挡层而将该下方电极的上面及侧面覆盖起来的第6个工序；

在该绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜及绝缘性阻挡层进行平坦化处理而让该下方电极露出的第7个工序；

在包含已露出的该下方电极且已平坦化的该第1绝缘膜及绝缘性阻挡层上形成由金属氧化物制成的第2绝缘膜，再在该第2绝缘膜上形成第2导电膜的第8个工序；以及

通过在包含该下方电极的状态下图案化该第2导电膜、第2绝缘膜及第1绝缘膜，而在该下方电极上由该第2导电膜形成上方电极，由该第2绝缘膜形成电容绝缘膜，由该第1绝缘膜形成掩埋下方电极之周围的掩埋绝缘膜的第9个工序。

12、根据权利要求第11项所述的半导体存储器的制备方法，其中：

在含氢的气氛下，形成上述掩埋绝缘膜。

13、根据权利要求第11项所述的半导体存储器的制备方法，其中：

第4个工序中，包括：形成防止氧及氢扩散的第1导电性阻挡层的工序、和防止氧扩散的第2导电性阻挡层的工序。

14、一种电容元件，它包括：下方电极、形成在该下方电极上且由金属氧化物制成的电容绝缘膜、形成在该电容绝缘膜上的上方电极、以及将该下方电极周围掩埋起来的掩埋绝缘膜，其中：

该下方电极中包括防止氧及氢扩散的导电性阻挡层；

形成有至少和该下方电极侧面中该导电性阻挡层的侧面相接触来防止氢扩散的第1绝缘性阻挡层；

形成有把该上方电极的上面、侧面及该电容绝缘膜的侧面覆盖起来来防止氢扩散的第2绝缘性阻挡层；

该第2绝缘性阻挡层在覆盖该下方电极的同时，还与该第1绝缘性阻挡层相接触。

15、根据权利要求第14项所述的电容元件，其中：

在含氢的气氛下，形成上述掩埋绝缘膜。

16、根据权利要求第14项所述的电容元件，其中：

由氧化硅(SiO₂)或者氮化硅(Si₃N₄)形成上述掩埋绝缘膜。

17、根据权利要求第14项所述的电容元件，其中：

上述第1绝缘性阻挡层也防止氧扩散。

18、根据权利要求第14项所述的电容元件，其中：

上述导电性阻挡层，包括：由防止氧及氢扩散的第1导电性阻挡层和防止氧扩散的第2导电性阻挡层组成的叠层膜。

19、根据权利要求第18项所述的电容元件，其中：

上述第1导电性阻挡层，由氮化钛铝(TiAlN)、钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个，或者至少包含其中之二的叠层膜组成。

20、根据权利要求第18项所述的电容元件，其中：

上述第2导电性阻挡层，由二氧化铱(IrO₂)、按下为铱(Ir)上为二氧化铱(IrO₂)之顺序制成的叠层膜、二氧化钌(RuO₂)、及按下为钌(Ru)上为二氧化钌(RuO₂)之顺序制成的叠层膜这些膜中之任一个膜，或者至少含有这些膜中之二的叠层膜组成。

21、根据权利要求第14项所述的电容元件，其中：

上述第1绝缘性阻挡层及第2绝缘性阻挡层，由氧化铝(Al₂O₃)、氧化钛铝(TiAlO)或者氧化钽铝(TaAlO)制成。

22、一种电容元件，它包括：下方电极、形成在该下方电极上且由金属氧化物制成的电容绝缘膜、形成在该电容绝缘膜上的上方电极、以及将该下方电极周围掩埋起来的掩埋绝缘膜，其中：

该下方电极中，包括：由氮化钛铝(TiAlN)、钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个，或者至少包含其中之二的叠层膜组成的导电性阻挡层；

形成有至少和该下方电极侧面中导电性阻挡层的侧面相接触，至少含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之一的第1绝缘性阻挡层；

形成有把该上方电极的上面、侧面及该电容绝缘膜的侧面覆盖起来，至少含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之一的第2绝缘性阻挡层；

该第2绝缘性阻挡层在覆盖下方电极的同时，还与该第1绝缘性阻挡层相接触。

23、一种半导体存储器，它包括：形成在半导体衬底上且包括源极区及漏极区的晶体管、形成在该半导体衬底上覆盖该晶体管的层间绝缘膜、形成在该层间绝缘膜上并和该晶体管的该源极区或者该漏极区保持电连接的接触柱塞、以及该下方电极形成在该接触柱塞上的上述权利要求第14到第22项中之任一项所述的电容元件。

24、一种半导体存储器的制备方法，其中：

包括：

在半导体衬底上形成栅电极后，再在该半导体衬底的该栅电极两侧分别形成源极区及漏极区而形成晶体管的第1个工序；

在包含该晶体管的该半导体衬底上形成层间绝缘膜的第2个工序；

在该层间绝缘膜上形成和该源极区或者该漏极区进行电连接的接触柱塞的第3个工序；

在该层间绝缘膜上形成包括能防止氧及氢扩散的导电性阻挡层的第1导电膜的第4个工序；

通过图案化该第1导电膜让它和该接触柱塞进行电连接，而在该层间绝缘膜上由第1导电膜形成下方电极的第5个工序；

在该层间绝缘膜上形成把该下方电极的上面及侧面覆盖起来以防止氢扩散的第1绝缘性阻挡层的第6个工序；

在该第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜及该第1绝缘性阻挡层进行平坦化处理而让该下方电极露出的第7个工序；

在包含已露出的该下方电极且已平坦化的该第1绝缘膜及第1绝缘性阻挡层上形成由金属氧化物制成的第2绝缘膜，再在该第2绝缘膜上形成第2导电膜的第8个工序；

通过在包含下方电极的状态下图案化该第2导电膜、第2绝缘膜及第1绝缘膜，而在该下方电极上由该第2导电膜形成上方电极、由该第2绝缘膜形成电容绝缘膜、由该第1绝缘膜形成掩埋下方电极之周围的掩埋绝缘膜的第9个工序；以及

形成把该上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它和该第1绝缘性阻挡层及该下方电极的侧面相接触来防止氢扩散的第2绝缘性阻挡层的第10个工序。

25、根据权利要求第24项所述的半导体存储器的制备方法，其中：

在含氢的气氛下，形成上述第1绝缘膜。

26、根据权利要求第24项所述的半导体存储器的制备方法，其中：

上述第9个工序，包括：图案化上述第1绝缘膜后，再对上述第1绝缘性阻挡层进行形状和上述第1绝缘膜相同的图案化的工序。

27、根据权利要求第24项或者第26项所述的半导体存储器的制备方法，其中：

上述第4个工序中，包括：形成防止氧及氢扩散的第1导电性阻挡层的工序，和防止氧扩散的第2导电性阻挡层的工序。

28、一种半导体存储器，它包括：由形成在半导体衬底上且包括源极区及漏极区的第1晶体管、形成在该半导体衬底上覆盖该第1晶体管的层间绝缘膜、形成在该层间绝缘膜上并和该第1晶体管的该源极区或者该漏极区保持电连接的第1接触柱塞、包括形成在该层间绝缘膜上和第1接触柱塞进行电连接且防止氢扩散的导电性阻挡层的下方电极、形成在该下方电极上且由金属氧化物制成的电容绝缘膜、形成在该电容绝缘膜上并由对由多个下方电极构成的1个或者多个方块中的每个方块所设的上方电极组成的存储单元阵列，其中：

形成防止氢扩散的绝缘性阻挡层而将该1个方块或者该多个方块的周围覆盖起来。

29、根据权利要求第28项所述的半导体存储器，其中：

在上述方块中，上述上方电极隔着防止氢扩散的导电性阻挡层，而和与第2晶体管的源极区或者漏极区相连的第2接触柱塞进行电连接。

30、根据权利要求第28项所述的半导体存储器，其中：

在上述方块中，上述上方电极隔着上述下方电极，和与第2晶体管的源极区或者漏极区相连的第2接触柱塞进行电连接。

31、一种半导体存储器，它包括：由形成在半导体衬底上且包括源极区及漏极区的第1晶体管、形成在该半导体衬底上覆盖该第1晶体管的层间绝缘膜、形成在该层间绝缘膜上并和该第1晶体管的该源极区或者该漏极区保持电连接的第1接触柱塞、包括形成在该层间绝缘膜上和该第1接触柱塞进行电连接且防止氢扩散的导电性阻挡层的下方电极、形成在该下方电极上且由金属氧化物制成的电容绝缘膜、形成在该电容绝缘膜上并由对由多个下方电极构成的1个或者多个方块中的每个方块所设的上方电极组成的存储单元阵列，其中：

形成有与该多个下方电极相接触且通过覆盖该方块的底面来防止氢扩散的第1绝缘性阻挡层；

形成有通过覆盖上方电极的上面、侧面及电容绝缘膜的侧面而将方块的上面及侧面覆盖起来，以防止氢扩散的第2绝缘性阻挡层；

该第2绝缘性阻挡层在该1个方块或者多个方块的周围和该第1绝缘性阻挡层相接触。

32、根据权利要求第31项所述的半导体存储器，其中：

上述导电性阻挡层，由氮化钛铝(TiAlN)、钛铝(TiAl)、氮化硅化钛(TiSiN)、氮化钽(TaN)、氮化硅化钽(TaSiN)、氮化钽铝(TaAlN)、及钽铝(TaAl)中之任一个，或者至少包含其中之二的叠层膜组成。

33、根据权利要求第31项所述的半导体存储器，其中：

上述第1绝缘性阻挡层或者第2绝缘性阻挡层中，至少含有氧化铝(Al₂O₃)、氧化钛铝(TiAlO)及氧化钽铝(TaAlO)中之一。

34、根据权利要求第31项所述的半导体存储器，其中：

上述第1绝缘性阻挡层由氮化硅(Si₃N₄)制成。

35、一种半导体存储器的制备方法，其中：

包括：

在半导体衬底上形成栅电极后，再在该半导体衬底的该栅电极两侧分别形成源极区及漏极区而形成晶体管的第1个工序；

在包含该晶体管的该半导体衬底上形成层间绝缘膜的第2个工序；

在该层间绝缘膜上形成和该源极区或者该漏极区进行电连接的接触柱塞的第3个工序；

在该层间绝缘膜上形成包括能防止氧及氢扩散的导电性阻挡层的第1导电膜的第4个工序；

通过图案化第1导电膜让它和接触柱塞进行电连接，而在该层间绝缘膜上由该第1导电膜形成多个下方电极的第5个工序；

在该层间绝缘膜上形成把该多个下方电极的上面及侧面覆盖起来以防止氢扩散的第1绝缘性阻挡层的第6个工序；

在该第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜及第1绝缘性阻挡层进行平坦化处理而让该多个下方电极露出的第7个工序；

在包含已露出的该多个下方电极且已平坦化的该第1绝缘膜及第1绝缘性阻挡层这整个面上形成由金属氧化物制成的第2绝缘膜的第8个工序；

在该第2绝缘膜上形成第2导电膜的第9个工序；

在包含着由该多个下方电极构成的方块的状态下图案化该第2导电膜、第2绝缘膜及第1绝缘膜，而由该第2导电膜形成上方电极、由该第2绝缘膜形成电容绝缘膜、由该第1绝缘膜形成掩埋该多个下方电极间的侧面部分的掩埋绝缘膜来将方块覆盖起来的第10个工序；以及

在该方块上，形成把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在该方块的两侧和第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层的第11个工序。

36、一种半导体存储器的制造方法，其中：

包括：

在半导体衬底上形成栅电极后，再在该半导体衬底的该栅电极两侧分别形成源极区及漏极区而形成第1及第2晶体管的第1个工序；

在包含该第1及第2晶体管的该半导体衬底上形成层间绝缘膜的第2个工序；

在该层间绝缘膜上形成分别和该第1、第2晶体管的源极区或者漏极区进行电连接的第1、第2接触柱塞的第3个工序；

在该层间绝缘膜上形成包括能防止氧及氢扩散的导电性阻挡层的第1导电膜的第4个工序；

通过图案化第1导电膜让它分别和第1、第2接触柱塞进行电连接，而在该层间绝缘膜上由该第1导电膜形成多个下方电极的第5个工序；

在该层间绝缘膜上形成把该多个下方电极的上面及侧面覆盖起来以防止氢扩散的第1绝缘性阻挡层的第6个工序；

在该第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜及第1绝缘性阻挡层进行平坦化处理而让该多个下方电极露出的第7个工序；

在包含已露出的该多个下方电极且已平坦化的该第1绝缘膜及第1绝缘性阻挡层这整个面上形成由金属氧化物制成的第2绝缘膜的第8个工序；

把由多个下方电极构成的方块内，第2绝缘膜下和第2接触柱塞相连的下方电极的上方部分除去的第9个工序；

在该第2绝缘膜之上及和该第2接触柱塞相连的下方电极上形成第2导电膜的第10个工序；

通过在包含着该方块的状态下图案化该第2导电膜、第2绝缘膜及第1绝缘膜，而由该第2导电膜形成上方电极，由该第2绝缘膜形成电容绝缘膜，由该第1绝缘膜形成掩埋该多个下方电极间的侧面部分的掩埋绝缘膜来将方块覆盖起来的第11个工序；以及

在该方块上形成把上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且在该方块的两侧和第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层的第12个工序。

37、一种半导体存储器的制备方法，其中：

包括：

在半导体衬底上形成栅电极后，再在该半导体衬底的该栅电极两侧分别形成源极区及漏极区而形成晶体管的第1个工序；

在包含该晶体管的该半导体衬底上形成层间绝缘膜的第2个工序；

在该层间绝缘膜上形成防止氢扩散的第1绝缘性阻挡层的第3个工序；

在该层间绝缘膜及第1绝缘性阻挡层上形成和该源极区或者该漏极区进行电连接的接触柱塞的第4个工序；

在该第1绝缘性阻挡层上形成包括能防止氢扩散的导电性阻挡层的第1导电膜的第5个工序；

通过图案化该第1导电膜让它和接触柱塞进行电连接，而在该第1绝缘性阻挡层上由该第1导电膜形成多个下方电极的第6个工序；

在含有该多个下方电极之上面的该第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜进行平坦化处理而让该多个下方电极露出的第7个工序；

在包含已露出的该多个下方电极的上面且已平坦化的该第1绝缘膜这整个面上形成由金属氧化物制成的第2绝缘膜的第8个工序；

在该第2绝缘膜上形成第2导电膜的第9个工序；

通过在包括着由该多个下方电极构成的方块的状态下图案化该第2导电膜、第2绝缘膜及第1绝缘膜，而由该第2导电膜形成上方电极，由该第2绝缘膜形成电容绝缘膜，由该第1绝缘膜形成掩埋多个下方电极间的侧面部分的掩埋绝缘膜来把该方块覆盖起来的第10个工序；以及

在方块中，形成把该上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在该方块的两侧和该第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层的第11个工序。

38、一种半导体存储器的制备方法，其中：

包括：

在半导体衬底上形成栅电极后，再在该半导体衬底的该栅电极两侧分别形成源极区及漏极区而形成第1及第2晶体管的第1个工序；

在包含该第1及第2晶体管的该半导体衬底上形成层间绝缘膜的第2个工序；

在该层间绝缘膜上形成防止氢扩散的第1绝缘性阻挡层的第3个工序；

在该层间绝缘膜及第1绝缘性阻挡层上形成分别和该源极区或者该漏极区进行电连接的第1及第2接触柱塞的第4个工序；

在该第1绝缘性阻挡层上形成包括能防止氢扩散的导电性阻挡层的第1导电膜的第5个工序；

通过图案化该第1导电膜让它分别和第1及第2接触柱塞进行电连接，而在该第1绝缘性阻挡层上由该第1导电膜形成多个下方电极的第6个工序；

在含有该多个下方电极的上面的该第1绝缘性阻挡层上形成第1绝缘膜后，再对该第1绝缘膜进行平坦化处理而让该多个下方电极露出的第7个工序；

在包含已露出的该多个下方电极的上面且已平坦化的该第1绝缘膜这整个面上形成由金属氧化物制成的第2绝缘膜的第8个工序；

把由多个下方电极构成的方块内，该第2绝缘膜中和该第2接触柱塞相连的下方电极的上方部分的第9个工序；

在该第2绝缘膜之上及和该第2接触柱塞相连的下方电极上形成第2导电膜的第10个工序；

通过在包含着该方块的状态下图案化该第2导电膜、第2绝缘膜及第1绝缘膜，而由该第2导电膜形成上方电极，由该第2绝缘膜形成电容绝缘膜，由该第1绝缘膜形成掩埋该多个下方电极间的侧面部分的掩埋绝缘膜来覆盖方块的第11个工序；以及

在方块中，形成把该上方电极、电容绝缘膜及掩埋绝缘膜覆盖起来且让它在该方块的侧面和该第1绝缘性阻挡层相接触来防止氢扩散的第2绝缘性阻挡层的第12个工序。

39、根据权利要求第35或者第37项所述的半导体存储器的制备方法，其中：

上述第10个工序，包括：图案化上述第1绝缘膜后，再对上述第1绝缘性阻挡层进行和上述第1绝缘膜图案一样的图案化的工序。

40、根据权利要求第36或者第38项所述的半导体存储器的制备方法，其中：

上述第11个工序，包括：图案化上述第1绝缘膜后，再对上述第1绝缘性阻挡层进行和上述第1绝缘膜图案一样的图案化的工序。

Images