[go: up one dir, main page]

CN1469479A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN1469479A
CN1469479A CNA031423566A CN03142356A CN1469479A CN 1469479 A CN1469479 A CN 1469479A CN A031423566 A CNA031423566 A CN A031423566A CN 03142356 A CN03142356 A CN 03142356A CN 1469479 A CN1469479 A CN 1469479A
Authority
CN
China
Prior art keywords
barrier layer
semiconductor device
insulating film
technology
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031423566A
Other languages
English (en)
Other versions
CN1225793C (zh
Inventor
�ö���֪��
久都内知惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pannovasemec Co ltd
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1469479A publication Critical patent/CN1469479A/zh
Application granted granted Critical
Publication of CN1225793C publication Critical patent/CN1225793C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/694—Electrodes comprising noble metals or noble metal oxides

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置，在半导体基板(100)上，为覆盖一对杂质扩散层(102)、栅极绝缘膜(103)以及栅极(104)构成的晶体管而形成层间绝缘膜(106)，在该层间绝缘膜(106)上，形成由没有取向的氧化钛铝构成的密接层(107)。在密接层(107)上，介入第1导电性势垒层(108)以及第2导电性势垒层(109)后，形成由下部电极(110)、电容绝缘膜(111)以及上部电极(112)构成电容元件。晶体管和电容元件，通过在层间绝缘膜(106)以及密接层(107)中埋入的导电性插栓(113)进行连接。可以提高在层间绝缘膜的内部形成导电性插栓与在层间绝缘膜上形成的电容元件之间的密接性。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种具有电容元件的半导体装置及其制造方法。其中的电容元件具有由铁电材料或者高介电常数材料构成的电容绝缘膜。
背景技术
近年来，随着数字技术的进展，在推进大容量数据的处理以及保存的进程中，电子机器更加高密度化，在电子机器中使用的半导体集成电路装置以及构成该半导体集成电路装置的半导体元件的微细化飞速发展。
因此，为了实现半导体存储装置(动态RAM)的高度集成化，替代现有的硅氧化物或者硅氮化物，采用高介电常数膜作为电容绝缘膜的技术被广泛研究开发。
另外，为了使现有技术中没有的、低工作电压、可以高速读写的非易失性RAM实用化，作为电容绝缘膜，采用具有自极化特性的铁电膜的技术的研究开发也十分盛行。
一般讲，作为这些高介电常数膜或者铁电膜的材料，广泛使用钛酸钡锶、五氧化钽、钛酸硅酸铅或者钽酸铋锶等具有铋层状钙钛矿结构的化合物。
另外，作为高介电常数膜或者铁电膜的堆积方法，周知有MOCVD(Metal Organic Chemical Vapor Depositon)法等各种各样的方法，在任一种方法中，在堆积高介电常数膜或者铁电膜之后，需要在600℃～800℃左右的高温下并且在氧气气氛中进行热处理，使高介电常数膜或者铁电膜结晶化。
另一方面，作为具有由高介电常数膜或者铁电膜构成的电容元件的DRAM或者非易失性RAM的存储单元的结构，对于半导体装置的更加高度集成化的要求，提出了迭式(stack)存储单元结构。迭式存储单元结构是采用导电性的接触插栓(contact plug)将构成存储单元的晶体管与配置在该晶体管的上方的电容元件连接的结构。依据迭式存储单元结构，在确保存储保持所需要的大小的容量的情况下，可以缩小存储单元的面积，是半导体装置高度集成化所必须的结构。
以下，参照图12说明具有迭式存储单元结构的现有技术的半导体装置。
如图12所示，现有技术的半导体装置，在半导体基板10的表面部上形成元件分离区域11、由源极区域和漏极区域构成的一对杂质扩散层12。在半导体基板10上一对杂质扩散层12之间，通过栅极绝缘膜13形成栅极14，同时在栅极绝缘膜13以及栅极14的两侧形成侧壁15。由一对杂质扩散层12、栅极绝缘膜13以及栅极14构成晶体管。
在半导体基板10上为覆盖晶体管而形成层间绝缘膜16，在该层间绝缘膜16上，依次形成具有密接层功能的第1导电性势垒层18、第2导电性势垒层19以及下部电极20，在这些第1导电性势垒层18、第2导电性势垒层19以及下部电极20的周围设置由硅氧化膜或者硅氮化膜构成的绝缘膜21。在下部电极20以及绝缘膜21上，依次形成电容绝缘膜22以及上部电极23，由这些下部电极20、电容绝缘膜22以及上部电极23构成电容元件。
在电容元件的上部电极23上形成绝缘性氢势垒层24，同时使第1导电型势垒层18与一对杂质扩散层12中的一方，通过埋入在层间绝缘膜16中的导电性插栓(plug)25进行电连接。
第1导电性势垒层18，是为了防止在使电容绝缘膜22结晶化的氧气气氛下的热处理工艺中，导电型插栓25的构成材料向电容元件扩散造成密接性降低的情况而设置，采用氮化钛、氮化钽、氮化钛铝或者氮化钽铝等导电性的氮化物材料。
第2导电性势垒层19，是为了防止在使电容绝缘膜22结晶化的氧气气氛下的热处理工艺中，从上方向朝第1导电性势垒层18和导电型插栓25扩散氧气，由第1导电性势垒层18和导电型插栓25的氧化造成接触电阻提高而设置，采用铱、氧化铱、钌或者氧化钌等构成的膜，可以单独使用，也可以作为积层膜使用。
作为层间绝缘膜16的材料，采用包含硼或者磷的硅氧化膜(以下称为BPSG膜)。
然而，在上述现有技术的半导体装置中，存在以下说明的2个问题。
在现有技术的半导体装置中，在层间绝缘膜16和第2导电性势垒层19之间，设置了作为密接层的功能的第1导电性势垒层18，虽然可以确保第1导电性势垒层18和第2导电性势垒层19之间的密接性，但存在不能确保第1导电性势垒层18和层间绝缘膜16之间的密接性的问题。即，在使电容绝缘膜22结晶化的氧气气氛下的高温热处理工艺中，容易将层间绝缘膜16和第1导电性势垒层18剥离，存在不能确保层间绝缘膜16和电容元件之间的密接性的问题。以下采用图13(a)、(b)说明其理由。
如图13(a)所示，由于第1导电性势垒层18的侧面由第2导电性势垒层19所覆盖，如果为了使电容绝缘膜22结晶化而在650℃～800℃的温度下进行热处理，环境气体中的氧扩散到第1导电性势垒层18的内部，使第1导电性势垒层18氧化。
第1导电性势垒层18，如果氧化则具有膨胀的性质，如图13(b)所示，使第1导电性势垒层18的边缘部的膜厚增加。因此，降低第1导电性势垒层18的中央部和导电性插栓25之间密接性，因而降低电容元件和导电性插栓25之间的密接性，存在增大电容元件和导电性插栓25之间的接触电阻的问题。
第2个问题是，绝缘性的氢势垒层24不能将氢完全遮断。氢势垒层24采用CVD法或者溅射法等堆积，但由任一种成膜方法获得的氢势垒层24也不能完全遮断氢。
采用CVD法形成氢势垒层24时，在成膜气体中多包含SiH4或者H2等，在成膜环境气体中的氢势必过剩，不可避免使成膜环境变成还原性气体环境。因此，使电容绝缘膜22暴露在氢气环境中，环境气体中的氢使电容绝缘膜22还原，造成电容绝缘膜112中缺氧，这样，产生电容绝缘膜112的残留极化显著降低等电特性劣化的情况。
另外，在成膜中采用不存在氢的溅射法形成氢势垒层24时，虽然可以获得包含Al2O3的各种氧化物构成的膜，由于这些膜具有不能称为完全的氧化物的性质，在膜中产生结晶粒界。因此，在为恢复晶体管特性的氢环境中的热处理工艺中，存在环境气体中的氢气通过氢势垒层24的结晶粒界向电容绝缘膜22扩散的问题。
发明内容
针对上述问题，本发明的第1目的在于提高在层间绝缘膜的内部形成导电性插栓与在层间绝缘膜上形成的电容元件之间的密接性，其第2目的在于在氢环境下的热处理工艺中可靠防止环境气体中的氢向电容绝缘膜扩散的事态。
为了达到上述第1目的，有关本发明的第1半导体装置，包括在形成了晶体管的半导体基板上形成的层间绝缘膜、在层间绝缘膜上形成的、由没有取向的氧化金属构成的密接层、由在密接层上从下侧依次形成的下部电极、高介电常数材料或者铁电材料构成的电容绝缘膜、上部电极所构成的电容元件、在层间绝缘膜以及密接层的内部形成的、将晶体管和电容元件电连接的导电性插栓。
依据有关本发明的第1半导体装置，由于在层间绝缘膜和电容元件之间设置了由没有取向的氧化金属构成的密接层，提高了层间绝缘膜和电容元件之间的密接性，可以降低电容元件和导电性插栓之间的接触电阻。
在第1半导体装置中，密接层最好是非晶质。
这样，可以可靠提高层间绝缘膜和电容元件之间的密接性。
在第1半导体装置中，理想的是，构成密接层的氧化金属包含氧化钛铝。
这样，可以可靠提高层间绝缘膜和电容元件之间的密接性。
在第1半导体装置中，理想的是，还包括在密接层以及导电性插栓、和下部电极之间形成的导电性势垒层，导电性插栓，将晶体管和导电性势垒层连接。
这样，由于密接层抑制了导电性势垒层的体积膨胀，不容易发生层间绝缘膜和导电性势垒层之间的剥离，这样可以可靠提高层间绝缘膜和电容元件之间的密接性。
为了达到上述第2目的，有关本发明的第2半导体装置，包括在形成了晶体管的半导体基板上形成的层间绝缘膜、在层间绝缘膜上从下侧依次形成的下部电极、高介电常数材料或者铁电材料构成的电容绝缘膜、上部电极所构成的电容元件、在层间绝缘膜的内部形成的、将晶体管和电容元件电连接的导电性插栓、覆盖电容元件的上面而形成的、没有取向的氧化金属构成的绝缘性上方势垒层。
依据有关本发明的第2半导体装置，在为恢复晶体管特性而在氢气环境下进行热处理时，由于氢气环境中的氢很难通过上方势垒层，可以防止电容绝缘膜被氢还原后造成特性劣化的事态发生。
在第2半导体装置中，理想的是，上方势垒层是非晶质。
这样，可以可靠防止环境气体中的氢通过上方势垒层的事态发生。
在第2半导体装置中，理想的是，构成上方势垒层的氧化金属包含氧化钛铝。
这样，可以可靠防止环境气体中的氢通过上方势垒层的事态发生。
在第2半导体装置中，理想的是，还包括在层间绝缘膜和下部电极之间形成的、没有取向的氧化金属构成的绝缘性下方势垒层。
这样，在为恢复晶体管特性而在氢气环境下进行热处理时，由于氢气环境中的氢很难通过下方势垒层，可以阻止氢在层间绝缘膜中扩散到达电容元件，因而可以防止电容绝缘膜被氢还原后造成特性劣化的事态发生。
当第2半导体装置包括下方势垒层时，理想的是，下方势垒层是非晶质。
这样，可以可靠防止环境气体中的氢通过下方势垒层的事态发生。
当第2半导体装置包括下方势垒层时，理想的是，构成下方势垒层的氧化金属包含氧化钛铝。
这样，可以可靠防止环境气体中的氢通过下方势垒层的事态发生。
当第2半导体装置包括下方势垒层时，理想的是，还包括在下方势垒层以及导电性插栓、和下部电极之间形成的导电性势垒层，导电性插栓，将晶体管和导电性势垒层连接。
这样，由于下方势垒层抑制了导电性势垒层的在膜厚方向上的体积膨胀，不容易发生层间绝缘膜和导电性势垒层之间的剥离，这样可以提高层间绝缘膜和电容元件之间的密接性。
当第2半导体装置包括下方势垒层以及导电性势垒层时，理想的是，还包括覆盖导电性势垒层的侧面而形成的、由没有取向的氧化金属构成的绝缘性侧方势垒层。
这样，由于侧方势垒层抑制了导电性势垒层的在膜厚方向上的体积膨胀，不容易发生层间绝缘膜和导电性势垒层之间的剥离，这样可以提高层间绝缘膜和电容元件之间的密接性。
为了达到上述第1目的，有关本发明的第1半导体装置的制造方法，包括在形成了晶体管的半导体基板上形成层间绝缘膜的工艺、在所述层间绝缘膜及所述密接层的内部形成一端连接所述晶体管的导电性插栓的工艺、在层间绝缘膜上形成由没有取向的氧化金属构成的密接层的工艺、形成由在密接层上从下侧依次形成的下部电极、高介电常数材料或者铁电材料构成的电容绝缘膜、上部电极所构成的电容元件的工艺、在氧气气氛中进行热处理、使电容绝缘膜结晶化的工艺。
依据有关本发明的第1半导体装置的制造方法，由于在层间绝缘膜和电容元件之间设置了由没有取向的氧化金属构成的密接层，提高了层间绝缘膜和电容元件之间的密接性，可以降低电容元件和导电性插栓之间的接触电阻。
在第1半导体装置的制造方法中，优选密接层是通过在0.6Pa以上处理室压力并且12KW以下的直流功率的条件下实施的溅射法所形成。
这样，在层间绝缘膜和电容元件之间可以可靠形成由没有取向的氧化金属构成的密接层。
为了达到上述第2目的，有关本发明的第2半导体装置的制造方法，包括在形成了晶体管的半导体基板上形成层间绝缘膜的工艺、在层间绝缘膜的内部形成其一端与晶体管连接的导电性插栓的工艺、形成由在密接层上从下侧依次形成的下部电极、高介电常数材料或者铁电材料构成的电容绝缘膜、上部电极所构成的、与导电性插栓的另一端电连接的电容元件的工艺、覆盖电容元件的上面而形成由没有取向的氧化金属构成的绝缘性上方势垒层的工艺、在氧气气氛中进行热处理、使晶体管特性恢复的工艺。
依据有关本发明的第2半导体装置的制造方法，在为恢复晶体管特性而在氢气环境下进行热处理时，由于氢气环境中的氢很难通过上方势垒层，可以防止电容绝缘膜被氢还原后造成特性劣化的事态发生。
在第2半导体装置的制造方法中，优选上方势垒层是通过在0.6Pa以上处理室压力并且12kW以下的直流功率的条件下实施的溅射法所形成。
这样，可以可靠形成由没有取向的氧化金属构成的上方势垒层。
有关本发明的第2半导体装置的制造方法，优选在形成层间绝缘膜的工艺和形成导电性插栓的工艺之间，进包括在层间绝缘膜上形成由没有取向的氧化金属构成的覆盖电容元件的下面的绝缘性下方势垒层，形成导电性插栓的工艺，包含在层间绝缘膜以及下方势垒层的内部形成导电性插栓的工艺。
这样，在为恢复晶体管特性而在氢气环境下进行热处理时，由于氢气环境中的氢很难通过下方势垒层，由于可以阻止氢在层间绝缘膜中扩散到达电容元件，可以防止电容绝缘膜被氢还原后造成特性劣化的事态发生。
当第2半导体装置的制造方法包括形成下方势垒层的工艺时，优选下方势垒层是通过在0.6Pa以上处理室压力并且12kW以下的直流功率的条件下实施的溅射法所形成。
这样，可以可靠形成由没有取向的氧化金属构成的下方势垒层。
当第2半导体装置的制造方法包括形成下方势垒层的工艺时，优选在形成导电性插栓的工艺和形成电容元件的工艺之间，还包括在下方势垒层以及导电性插栓上形成导电性势垒层的工艺。
这样，由于下方势垒层抑制了导电性势垒层的在膜厚方向上的体积膨胀，不容易发生层间绝缘膜和导电性势垒层之间的剥离，这样可以提高层间绝缘膜和电容元件之间的密接性。
当第2半导体装置的制造方法包括形成下方势垒层以及导电性势垒层的工艺时，优选形成电容元件的工艺包含由没有取向的氧化金属构成的覆盖导电性势垒层的侧面的绝缘性侧方势垒层的工艺。
这样，由于侧方势垒层抑制了导电性势垒层的在膜厚方向上的体积膨胀，不容易发生层间绝缘膜和导电性势垒层之间的剥离，这样可以提高层间绝缘膜和电容元件之间的密接性。
附图说明
图1表示有关第1实施例的半导体装置的剖视图。
图2(a)、(b)表示有关第1实施例的半导体装置的制造方法的各工艺的剖视图。
图3(a)、(b)表示有关第1实施例的半导体装置的制造方法的各工艺的剖视图。
图4表示有关第1实施例的半导体装置以及现有技术的半导体装置中导电性插栓的不良产生率的图。
图5表示有关第2实施例的半导体装置的剖视图。
图6(a)～(c)表示有关第2实施例的半导体装置的制造方法的各工艺的剖视图。
图7(a)、(b)表示有关第2实施例的半导体装置的制造方法的各工艺的剖视图。
图8(a)表示现有技术的氢势垒层的截面示意图，(b)表示有关第2实施例的氢势垒层的剖面示意图。
图9表示现有技术以及有关第2实施例的氢势垒层的残留极化值的图。
图10表示在第2实施例中形成氧化钛率膜时的参数和取向性之间的关系图。
图11(a)表示在500℃的温度下成膜的氧化钛铝膜的X光衍射强度，(b)表示在室温下成膜的氧化钛铝膜的X光衍射强度。
图12表示现有技术的半导体装置的剖视图。
图13(a)、(b)表示说明现有技术的半导体装置的问题点的剖视图。其中：100-半导体基板、101-元件分离区域、102-杂质扩散层、103-栅极绝缘膜、104-栅极、105-侧壁、106-层间绝缘膜、107-密接层、108-第1导电性势垒层、108A-第1导电膜、109-第2导电性势垒层、109A-第2导电膜、110-下部电极、110A-第1金属膜、111-电容绝缘膜、111A-金属氧化物电介质膜、112-上部电极、112A-第2金属膜、113-导电性插栓、200-半导体基板、201-元件分离区域、202-杂质扩散层、203-栅极绝缘膜、204-栅极、205-侧壁、206-层间绝缘膜、207-下方势垒层、208-第1导电性势垒层、208A-第1导电膜、209-第2导电性势垒层、209A-第2导电膜、210-下部电极、210A-第1金属膜、211-电容绝缘膜、211A-金属氧化物电介质膜、212-上部电极、212A-第2金属膜、213-侧方势垒层、214-绝缘层、215-上方势垒层、216-导电性插栓。
具体实施方式
(第1实施例)
以下说明有关本发明第1实施例的半导体装置及其制造方法。
图1表示有关第1实施例的半导体装置主要部位的截面结构图，如图1所示，在半导体基板100的表面部上形成元件分离区域101、由源极区域和漏极区域构成的一对杂质扩散层102。在半导体基板100上一对杂质扩散层102之间，介入栅极绝缘膜103后形成栅极104，同时在栅极绝缘膜103以及栅极104的两侧形成侧壁105。由一对杂质扩散层102、栅极绝缘膜103以及栅极104构成晶体管。
在半导体基板100上为覆盖晶体管而形成由BPSG构成的层间绝缘膜106，在该层间绝缘膜106上，形成由没有取向的氧化金属例如氧化钛铝构成的具有5～60nm厚度的密接层107。
在密接层107上，形成例如由氮化钛铝构成的第1导电性势垒层108，和例如由铱以及氧化铱的积层膜构成的第2导电性势垒层109。
在第2导电性势垒层109，依次形成例如由白金构成的下部电极110、例如由Sr2Bi2(Ta2-xNbx)O9(式中2＞X＞0)构成的电容绝缘膜111、和例如由白金构成的上部电极112，由这些下部电极110、电容绝缘膜111以及上部电极112构成电容元件。
在层间绝缘膜106以及密接层107上，埋入例如由钨构成的导电性插栓113，通过导电性插栓113使第1导电型势垒层108与一对杂质扩散层102中的一方电连接。
以下参照图2(a)、(b)以及图3(a)、(b)说明有关第1实施例的半导体装置的制造方法。
首先，如图2(a)所示，在半导体基板100的表面部上形成元件分离区域101。然后，在半导体基板100的表面部上介入栅极绝缘膜103后形成栅极104，然后在栅极绝缘膜103以及栅极104的侧面上形成侧壁105，然后，在半导体基板100的表面部上形成成为源极和漏极的一对杂质扩散层102。这样，由一对杂质扩散层102、栅极绝缘膜103以及栅极104构成晶体管。
然后，在半导体基板100上，为覆盖晶体管，形成由BPSG构成的层间绝缘膜106，然后，在该层间绝缘膜106上，采用溅射法形成没有取向的由氧化金属例如氧化钛铝构成的具有5～60nm厚度的密接层107。
然后，如图2(b)所示，采用RIE(Reactive ion Etching)法等在密接层107以及层间绝缘膜106的给定区域上形成到达杂质扩散层102的开口部，然后采用CVD法在开口部中埋入钨膜，然后，采用CMP法将钨膜中露出密接层107之上的部分去除，形成由钨构成的导电性插栓113。
然后，如图3(a)所示，在密接层107和导电性插栓113上，采用CVD法或者溅射法，依次堆积具有40nm～60nm厚度的由氮化钛铝构成的第1导电膜108A、具有50nm～100nm厚度的铱膜和具有50nm～100nm厚度的氧化铱膜的积层膜构成的第2导电膜109A、具有50nm～100nm厚度的由白金构成的第1金属膜110A、具有50nm～100nm厚度的由Sr2Bi2(Ta2-xNbx)O9(式中2＞X＞0)构成的金属氧化物电介质膜111A，以及具有50nm～100nm厚度的由白金构成的第2金属膜112A。
然后，采用RIE法等，依次对第2金属膜112A、金属氧化物电介质膜111A、第1金属膜110A、第2导电膜109A以及第1导电膜108A图案化，形成由第2金属膜112A构成的上部电极112、由金属氧化物电介质膜111A构成的电容绝缘膜111、由第1金属膜110A构成的下部电极110、由第2导电膜109A构成的第2导电性势垒层109以及由第1导电膜108A构成的第1导电性势垒层108。
然后，在氧气气氛中在650℃～800℃的温度下实施热处理，使电容绝缘膜111结晶化，由下部电极110、电容绝缘膜111以及上部电极112构成电容元件。然后，在氢气环境中实施热处理，恢复晶体管特性。
另外，由没有取向的氧化金属构成的密接层107的特性以及成膜方法将在后面说明。
依据有关第1实施例的半导体装置及其制造方法，为了在第1导电性势垒层108的下面与该第1导电性势垒层108连接，由于设置了由没有取向的氧化金属构成的具有刚性的密接层107，在使电容绝缘膜111结晶化的氧气气氛下的热处理工艺中，即使第1导电性势垒层108被氧化，密接层107可以抑制第1导电性势垒层108的体积膨胀。因此，第1导电性势垒层108和层间绝缘膜106之间不容易剥离，可以抑制电容元件和导电性插栓113之间的接触电阻的上升，同时可以提高电容元件的机械强度以及可靠性。
另外，在第1实施例中，作为氧化金属，也可以采用氧化钽铝替代氧化钛铝。另外，作为由没有取向的氧化金属构成的密接层107，优选采用非晶质。
以下，对有关第1实施例的半导体装置及其制造方法进行评价的实验结果进行说明。在图1所示的有关第1实施例以及图12所示的现有技术的半导体装置的结构中，形成具有0.24μm的接触尺寸的导电性插栓，同时在800℃的温度下实施1小时热处理。
图4表示有关第1实施例的半导体装置以及现有技术的半导体装置中导电性插栓的不良产生率。
图4表明，在现有技术的半导体装置中，导电性插栓25的不良产生率为75％，接触电阻的平均值在500Ω。这时因为第1导电性势垒层18由于氧化在膜厚度方向上产生体积膨胀，将第1导电性势垒层18和层间绝缘膜16剥离，由此增大了电容元件和导电性插栓25之间的接触电阻。
对此，在有关第1实施例的半导体装置中，导电性插栓113的不良产生率为0％，接触电阻的平均值在40Ω。并且显著改善了接触电阻的分散。这时因为即使第1导电性势垒层108被氧化也难以引起体积膨胀，不容易将第1导电性势垒层108和层间绝缘膜106剥离，从而降低了电容元件和导电性插栓113之间的接触电阻。
(第2实施例)
以下说明有关本发明第2实施例的半导体装置及其制造方法。
图5表示有关第2实施例的半导体装置主要部位的截面结构图，如图5所示，在半导体基板200的表面部上形成元件分离区域201、由源极区域和漏极区域构成的一对杂质扩散层202。在半导体基板200上一对杂质扩散层202之间，介入栅极绝缘膜203后形成栅极204，同时在栅极绝缘膜203以及栅极204的两侧形成侧壁205。由一对杂质扩散层202、栅极绝缘膜203以及栅极204构成晶体管。
在半导体基板200上为覆盖晶体管而形成由BPSG构成的层间绝缘膜206，在该层间绝缘膜206上，形成由没有取向的氧化金属例如氧化钛铝构成的具有5～60nm厚度的绝缘性下方势垒层207。
在下方势垒层207上，依次形成例如由氮化钛铝构成的第1导电性势垒层208，例如由铱以及氧化铱的积层膜构成的第2导电性势垒层209、和例如由白金构成的下部电极110。在这些第1导电性势垒层208、第2导电性势垒层209以及下部电极210的侧面和下方势垒层207的上面，形成由没有取向的氧化金属例如氧化钛铝构成的绝缘性的侧方势垒层213，在该侧方势垒层213的外侧形成例如由硅氧化膜构成的绝缘膜214。
在下部电极210以及绝缘膜214上，依次形成、例如由Sr2Bi2(Ta2-xNbx)O9(式中2＞X＞0)构成的电容绝缘膜211、和例如由白金构成的上部电极212，由这些下部电极210、电容绝缘膜211以及上部电极212构成电容元件。在上部电极212的上面、上部电极212、电容绝缘膜211以及绝缘膜214的侧面、以及下方势垒层207的上面，形成由没有取向的氧化金属例如氧化钛铝构成的绝缘性的上方势垒层215。另外，上方势垒层215在绝缘膜214外侧的区域、即下方势垒层207的上面也可以不形成。
在层间绝缘膜206以及下方势垒层207上，埋入例如由钨构成的导电性插栓216，通过导电性插栓216使第1导电型势垒层208与一对杂质扩散层202中的一方电连接。
以下参照图6(a)～(c)以及图7(a)、(b)说明有关第2实施例的半导体装置的制造方法。
首先，如图6(a)所示，在半导体基板200的表面部上形成元件分离区域201。然后，在半导体基板200的表面部上介入栅极绝缘膜203后形成栅极204，然后在栅极绝缘膜203以及栅极204的侧面上形成侧壁205，然后，在半导体基板200的表面部上形成成为源极和漏极的一对杂质扩散层202。这样，由一对杂质扩散层202、栅极绝缘膜203以及栅极204构成晶体管。
然后，在半导体基板200上，为覆盖晶体管，形成由BPSG构成的层间绝缘膜206，然后，在该层间绝缘膜206上，采用溅射法形成没有取向的由氧化金属例如氧化钛铝构成的具有5nm～60nm厚度的绝缘性下方势垒层207。
然后，如图6(b)所示，采用RIE法等在下方势垒层207以及层间绝缘膜206的给定区域上形成到达杂质扩散层202的开口部，然后采用CVD法在开口部中埋入钨膜，然后，采用CMP法将钨膜中露出下方势垒层207之上的部分去除，形成由钨构成的导电性插栓216。
然后，如图6(c)所示，在下方势垒层207和导电性插栓216上，采用CVD法或者溅射法，依次堆积具有40nm～60nm厚度的由氮化钛铝构成的第1导电膜208A、具有50nm～100nm厚度的铱膜和具有50nm～100nm厚度的氧化铱膜的积层膜构成的第2导电膜209A、以及具有50nm～100nm厚度的由白金构成的第1金属膜210A。
然后，如图7(a)所示，采用RIE法等，依次对第1金属膜210A、第2导电膜209A以及第1导电膜208A图案化，形成由第1金属膜210A构成的下部电极210、由第2导电膜209A构成的第2导电性势垒层209以及由第1导电膜208A构成的第1导电性势垒层208。
然后，采用溅射法，在下部电极210以及下方势垒层207的上面的整个面上，堆积由没有取向的氧化金属例如氧化钛铝构成的具有60nm～120nm厚度的绝缘性侧方势垒层213，然后采用CVD法，在侧方势垒层213上堆积例如由硅氧化膜构成的具有300nm～500nm厚度的绝缘膜214。然后，对绝缘膜214以及侧方势垒层213实施CMP法，使下部电极210的上面露出。
然后，如图7(b)所示，在下部电极210以及绝缘膜214上，依次堆积由Sr2Bi2(Ta2-xNbx)O9(式中2＞X＞0)构成的金属氧化物电介质膜以及由白金构成的第2金属膜，对这些金属氧化物电介质膜和第2金属膜图案化，形成由金属氧化物电介质膜构成的电容绝缘膜211，由第2金属膜构成的上部电极212。然后，在氧气气氛中在650℃～800℃的温度下实施热处理，使电容绝缘膜211结晶化，由下部电极210、电容绝缘膜211以及上部电极212构成电容元件。
然后，采用RIE法，对侧方势垒层213以及绝缘膜214进行图案化，使侧方势垒层213以及绝缘膜214只在电容元件的周边部上残存，然后，采用溅射法，在上部电极212的上面、上部电极212、电容绝缘膜211以及绝缘膜214的侧面、以及下方势垒层207的上面，堆积由没有取向的氧化金属例如氧化钛铝构成的具有5nm～60nm厚度的绝缘性上方势垒层215。然后，在氢气环境中实施热处理，恢复晶体管特性。
另外，由没有取向的氧化金属构成的下方势垒层207、侧方势垒层213、上方势垒层215的特性以及成膜方法将在后面说明。
依据有关第2实施例的半导体装置及其制造方法，由于在第1导电性势垒层208的下面设置了具有刚性的下方势垒层207，并且在第1导电性势垒层208的侧面设置了具有刚性的侧方势垒层213，在使电容绝缘膜211结晶化的氧气气氛下的热处理工艺中，即使第1导电性势垒层208被氧化，下方势垒层207以及侧方势垒层213可以抑制第1导电性势垒层208在膜厚方向上的体积膨胀。因此，第1导电性势垒层208和层间绝缘膜206之间不容易剥离，可以抑制电容元件和导电性插栓216之间的接触电阻的上升，同时可以提高电容元件的机械强度以及可靠性。
另外，由于下方势垒层207以及上方势垒层215由有取向的氧化金属构成，具有优异的氢势垒性，即使在氢气环境下进行热处理，由于通过下方势垒层207可以阻止从下方通过层间绝缘层206趋近的氢，并且通过上方势垒层215可以阻止从上方和侧方趋近的氢，可以可靠防止由氢使电容绝缘膜211的特性劣化的事态发生。
另外，在第2实施例中，作为氧化金属，也可以采用氧化钽铝替代氧化钛铝。另外，作为由没有取向的氧化金属构成的下方势垒层207、侧方势垒层213、上方势垒层215，优选采用非晶质。
(没有取向的氧化金属构成的膜的特性)
以下对在第1以及第2实施例中采用的，没有取向的氧化钛铝膜的特性进行说明。
在现有技术中，作为氢势垒层，采用由CVD法或者溅射法堆积的Al2O3膜，该Al2O3膜有取向。因此，如果没有刚性，如图8(a)所示，氢将通过Al2O3的结晶粒界。对此，由于没有取向的氧化钛铝膜(TiAlOx)是非晶质，具有刚性，如图8(b)所示，氢不能通过膜中。
图9表示设置了Al2O3构成的下方势垒层以及上方势垒层时(现有技术例的情况)热处理后的电容绝缘膜的残留极化值、和设置了TiAlOx构成的下方势垒层以及上方势垒层时(第2实施例的情况)热处理前以及热处理后的电容绝缘膜的残留极化值。另外，图9所示的实验结果，作为热处理，是在氢气100％的环境中在400℃的温度下实施10分钟后的情况。另外，作为有关第2实施例的下方势垒层以及上方势垒层，采用在以下条件下堆积成40nm厚度的势垒层。即，在处理室压力：0.5Pa，氩气以及氧气流量：8ml/min(标准状态)以及90ml/min(标准状态)、直流电源功率：12KW，基板温度：25℃，生长率：8nm/min，处理时间：300sec的条件下实施溅射法。
图9表明，在现有例中，热处理后的电容绝缘膜的自发极化值为5μC/cm2的程度，而在第2实施例中，热处理前以及热处理后的电容绝缘膜的自发极化值实际上相等，并且自发极化值为16μC/cm2的程度。这些结果表明，依据第2实施例，可以可靠阻止氢向电容绝缘膜的侵入。
(没有取向的氧化金属构成的膜的成膜方法)
以下对在第1以及第2实施例中采用的氧化钛铝膜的成膜方法进行说明。
没有取向的氧化钛铝通过采用TiAl构成的靶、和Ar气体与O2气体形成的混合气体的反应性溅射进行成膜。
图10表示以溅射时的成膜温度、压力以及直流功率为参数进行成膜时，这些参数与X光衍射强度比之间的关系。另外，在图10中，圆柱的高度表示氧化钛铝的取向程度。
图10表明，如果增大直流功率，从没有取向的氧化钛铝膜向取向的氧化钛铝膜变化。另外，如果将直流功率设定在12KW以下，可以获得没有取向的氧化钛铝。
另外，如果将溅射用气体的组成，即Ar气体与O2气体的流量恒定控制在8ml/min(标准状态)以及90ml/min(标准状态)上，而使处理室压力变化，根据X光衍射强度比表明，当压力高时可以获得没有取向的氧化钛铝膜，另外，当降低压力，从没有取向的氧化钛铝膜向取向的氧化钛铝膜变化。另外，如果压力在0.6Pa以上时，可以获得没有取向的氧化钛铝膜。
然后，对没有取向的氧化钛铝膜的成膜温度和膜质的影响进行考察。根据使氧化钛铝的溅射时的基板温度变化时的X光衍射强度比表明，从室温(23℃)到500℃的高温范围内，可以获得没有取向的氧化钛铝膜。
图11(a)表示在500℃下成膜的氧化钛铝膜的X光衍射强度，图11(b)表示在室温下成膜的氧化钛铝膜的X光衍射强度。图11(a)、(b)表明，无论是在室温下成膜还是在500℃下成膜，都可以获得没有取向的氧化钛铝膜。
依据有关第1实施例的半导体装置及其制造方法，由于在层间绝缘膜和电容元件之间设置了由没有取向的氧化金属构成的密接层，提高了层间绝缘膜和电容元件之间的密接性，可以降低电容元件和导电性插栓之间的接触电阻。
依据有关第2实施例的半导体装置及其制造方法，在为恢复晶体管特性而在氢气环境下进行热处理时，由于氢气环境中的氢很难通过上方势垒层，可以防止电容绝缘膜被氢还原后造成特性劣化的事态发生。

Claims (20)

1.一种半导体装置，其特征是包括
在形成了晶体管的半导体基板上形成的层间绝缘膜；
在所述层间绝缘膜上形成的、由没有取向的氧化金属构成的密接层；
由在所述密接层上从下侧依次形成的下部电极、高介电常数材料或者铁电材料构成的电容绝缘膜、及上部电极所构成的电容元件；以及
在所述层间绝缘膜以及密接层的内部形成的、将所述晶体管和所述电容元件电连接的导电性插栓。
2.根据权利要求1所述的半导体装置，其特征是所述密接层是非晶质。
3.根据权利要求1所述的半导体装置，其特征是所述氧化金属包含氧化钛铝。
4.根据权利要求1所述的半导体装置，其特征是还包括在所述密接层以及所述导电性插栓、与所述下部电极之间形成的导电性势垒层，
所述导电性插栓，将所述晶体管与所述导电性势垒层连接。
5.一种半导体装置，其特征是包括
在形成了晶体管的半导体基板上形成的层间绝缘膜；
在所述层间绝缘膜上从下侧依次形成的下部电极、高介电常数材料或者铁电材料构成的电容绝缘膜、及上部电极所构成的电容元件；
在所述层间绝缘膜的内部形成的、将所述晶体管和所述电容元件电连接的导电性插栓；以及
覆盖所述电容元件的上面而形成的、没有取向的氧化金属构成的绝缘性上方势垒层。
6.根据权利要求5所述的半导体装置，其特征是所述上方势垒层是非晶质。
7.根据权利要求5所述的半导体装置，其特征是构成所述上方势垒层的所述氧化金属包含氧化钛铝。
8.根据权利要求5所述的半导体装置，其特征是还包括在所述层间绝缘膜和所述下部电极之间形成的、没有取向的氧化金属构成的绝缘性下方势垒层。
9.根据权利要求8所述的半导体装置，其特征是所述下方势垒层是非晶质。
10.根据权利要求8所述的半导体装置，其特征是构成所述下方势垒层的所述氧化金属包含氧化钛铝。
11.根据权利要求8所述的半导体装置，其特征是还包括在所述下方势垒层以及所述导电性插栓、与所述下部电极之间形成的导电性势垒层，
所述导电性插栓，将所述晶体管与所述导电性势垒层连接。
12.根据权利要求11所述的半导体装置，其特征是还包括覆盖所述导电性势垒层的侧面而形成的、由没有取向的氧化金属构成的绝缘性侧方势垒层。
13.一种半导体装置的制造方法，其特征是包括
在形成了晶体管的半导体基板上形成层间绝缘膜的工艺；
在所述层间绝缘膜上形成由没有取向的氧化金属构成的密接层的工艺；
在所述层间绝缘膜及所述密接层的内部，形成一端连接所述晶体管的导电性插栓的工艺；
在所述密接层上，形成由从下侧依次形成的下部电极、高介电常数材料或者铁电材料构成的电容绝缘膜及上部电极所构成的、与所述导电性插栓的另一端电连接的电容元件的工艺；以及
在氧气气氛中进行热处理、使所述电容绝缘膜结晶化的工艺。
14.根据权利要求13所述的半导体装置的制造方法，其特征是所述密接层是通过在0.6Pa以上处理室压力并且12kW以下的直流功率的条件下实施的溅射法所形成。
15.一种半导体装置的制造方法，其特征是包括
在形成了晶体管的半导体基板上形成层间绝缘膜的工艺；
在所述层间绝缘膜的内部形成其一端与所述晶体管连接的导电性插栓的工艺；
在所述密接层上，形成由从下侧依次形成的下部电极、高介电常数材料或者铁电材料构成的电容绝缘膜及上部电极所构成的、与所述导电性插栓的另一端电连接的电容元件的工艺；
形成覆盖所述电容元件的上面、由没有取向的氧化金属构成的绝缘性上方势垒层的工艺；以及
在氧气气氛中进行热处理的工艺。
16.根据权利要求15所述的半导体装置的制造方法，其特征是所述上方势垒层是通过在0.6Pa以上处理室压力并且12kW以下的直流功率的条件下实施的溅射法所形成。
17.根据权利要求15所述的半导体装置的制造方法，其特征是在形成所述层间绝缘膜的工艺和形成所述导电性插栓的工艺之间，具有在所述层间绝缘膜上形成由没有取向的氧化金属构成的覆盖所述电容元件的下面的绝缘性下方势垒层，
形成所述导电性插栓的工艺，包含在所述层间绝缘膜以及所述下方势垒层的内部形成所述导电性插栓的工艺。
18.根据权利要求17所述的半导体装置的制造方法，其特征是所述下方势垒层是通过在0.6Pa以上处理室压力并且12kW以下的直流功率的条件下实施的溅射法所形成。
19.根据权利要求17所述的半导体装置的制造方法，其特征是在形成所述导电性插栓的工艺与形成所述电容元件的工艺之间，还包括在所述下方势垒层以及所述导电性插栓上形成导电性势垒层的工艺。
20.根据权利要求19所述的半导体装置的制造方法，其特征是形成所述电容元件的工艺包含由没有取向的氧化金属构成的覆盖所述导电性势垒层的侧面的绝缘性侧方势垒层的工艺。
CNB031423566A 2002-06-10 2003-06-10 半导体装置及其制造方法 Expired - Lifetime CN1225793C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002168455 2002-06-10
JP2002168455A JP3931113B2 (ja) 2002-06-10 2002-06-10 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1469479A true CN1469479A (zh) 2004-01-21
CN1225793C CN1225793C (zh) 2005-11-02

Family

ID=29706805

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031423566A Expired - Lifetime CN1225793C (zh) 2002-06-10 2003-06-10 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US6781177B2 (zh)
EP (1) EP1376662A3 (zh)
JP (1) JP3931113B2 (zh)
KR (1) KR100529429B1 (zh)
CN (1) CN1225793C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486484A (zh) * 2015-09-02 2017-03-08 旺宏电子股份有限公司 半导体结构及其制造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7001780B2 (en) * 2003-08-06 2006-02-21 Infineon Technologies Ag Method of fabrication of an FeRAM capacitor and an FeRAM capacitor formed by the method
US7105400B2 (en) * 2003-09-30 2006-09-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
JP2005150457A (ja) * 2003-11-17 2005-06-09 Toshiba Corp 磁気記憶装置
US7714405B2 (en) * 2005-03-03 2010-05-11 Uchicago Argonne, Llc Layered CU-based electrode for high-dielectric constant oxide thin film-based devices
JP4679270B2 (ja) * 2005-06-30 2011-04-27 株式会社東芝 半導体装置およびその製造方法
US20070040195A1 (en) * 2005-08-19 2007-02-22 The University Of Chicago Monolithic integrated passive and active electronic devices with biocompatible coatings
JP2007227500A (ja) * 2006-02-22 2007-09-06 Seiko Epson Corp 半導体記憶装置および半導体記憶装置の製造方法
WO2007116445A1 (ja) * 2006-03-30 2007-10-18 Fujitsu Limited 半導体装置及びその製造方法
US7592273B2 (en) * 2007-04-19 2009-09-22 Freescale Semiconductor, Inc. Semiconductor device with hydrogen barrier and method therefor
US20090085085A1 (en) * 2007-10-01 2009-04-02 James Chyi Lai Dram cell with capacitor in the metal layer
JP2011054708A (ja) * 2009-09-01 2011-03-17 Elpida Memory Inc 絶縁膜およびその製造方法、半導体装置、ならびにデータ処理システム
KR101934037B1 (ko) * 2012-11-21 2018-12-31 삼성전자주식회사 서포터를 갖는 반도체 소자 및 그 형성 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714993A (ja) * 1993-06-18 1995-01-17 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5739563A (en) * 1995-03-15 1998-04-14 Kabushiki Kaisha Toshiba Ferroelectric type semiconductor device having a barium titanate type dielectric film and method for manufacturing the same
JPH118355A (ja) 1997-06-16 1999-01-12 Nec Corp 強誘電体メモリ
US6346741B1 (en) * 1997-11-20 2002-02-12 Advanced Technology Materials, Inc. Compositions and structures for chemical mechanical polishing of FeRAM capacitors and method of fabricating FeRAM capacitors using same
US6611014B1 (en) * 1999-05-14 2003-08-26 Kabushiki Kaisha Toshiba Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
KR100309077B1 (ko) * 1999-07-26 2001-11-01 윤종용 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법
KR100353804B1 (ko) * 1999-12-28 2002-09-26 주식회사 하이닉스반도체 반도체 소자의 강유전체 캐패시터 형성방법
CN1290194C (zh) * 2001-06-25 2006-12-13 松下电器产业株式会社 电容元件、半导体存储器及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106486484A (zh) * 2015-09-02 2017-03-08 旺宏电子股份有限公司 半导体结构及其制造方法
CN106486484B (zh) * 2015-09-02 2019-07-05 旺宏电子股份有限公司 半导体结构及其制造方法

Also Published As

Publication number Publication date
KR100529429B1 (ko) 2005-11-17
EP1376662A2 (en) 2004-01-02
EP1376662A3 (en) 2006-06-28
US20030227043A1 (en) 2003-12-11
JP2004014916A (ja) 2004-01-15
CN1225793C (zh) 2005-11-02
JP3931113B2 (ja) 2007-06-13
US6781177B2 (en) 2004-08-24
KR20030095333A (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
CN1170316C (zh) 半导体装置及其制造方法
CN1290194C (zh) 电容元件、半导体存储器及其制备方法
CN1193422C (zh) 集成电路的铁电电容器元件的制造方法
CN1191625C (zh) 半导体存储器及其制造方法
CN1085411C (zh) 电介质电容器及其制造方法
CN1391283A (zh) 半导体装置及其制造方法
CN1598981A (zh) 具有至少3层高－k介电层的模拟电容器和制造它的方法
CN1216403A (zh) 半导体器件及其生产方法
CN1215914A (zh) 半导体器件及其制作方法
CN1165925C (zh) 薄膜电容器及其制造方法
CN1231973C (zh) 薄膜电容器及其制造方法
CN1695248A (zh) 半导体器件的制造方法
CN1264220C (zh) 强电介质存储装置及其制造方法
CN1713389A (zh) 非易失性半导体存储器件及其制造方法
CN1207587A (zh) 半导体装置及其制造方法
CN1469479A (zh) 半导体装置及其制造方法
CN101047183A (zh) 半导体器件及其制造方法
CN1638093A (zh) 半导体器件的制造方法
CN1467822A (zh) 电容器的制造方法
CN1591876A (zh) 半导体装置
CN1881591A (zh) 铁电存储器件及其制造方法
CN1808717A (zh) 具有铁电电容器的半导体器件及其制造方法
CN1744320A (zh) 半导体器件及其制造方法
CN1244155C (zh) 半导体器件及其制造方法
CN1165974C (zh) 微电子结构,其制法及其在存储单元内的应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Osaka, Japan

Patentee after: Panasonic Holding Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Matsushita Electric Industrial Co.,Ltd.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20221230

Address after: California, USA

Patentee after: Pannovasemec Co.,Ltd.

Address before: Osaka, Japan

Patentee before: Panasonic Holding Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20051102

CX01 Expiry of patent term