[go: up one dir, main page]

CN1355544A - 电解电容器和内装电解电容器的电路基板及其制造方法 - Google Patents

电解电容器和内装电解电容器的电路基板及其制造方法 Download PDF

Info

Publication number
CN1355544A
CN1355544A CN01138472A CN01138472A CN1355544A CN 1355544 A CN1355544 A CN 1355544A CN 01138472 A CN01138472 A CN 01138472A CN 01138472 A CN01138472 A CN 01138472A CN 1355544 A CN1355544 A CN 1355544A
Authority
CN
China
Prior art keywords
electrolytic capacitor
layer
anode
valve metal
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01138472A
Other languages
English (en)
Other versions
CN1288682C (zh
Inventor
嶋田干也
中田泰彦
中谷诚一
白石诚吾
半田浩之
石川明洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1355544A publication Critical patent/CN1355544A/zh
Application granted granted Critical
Publication of CN1288682C publication Critical patent/CN1288682C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/30—Electrodes characterised by their material
    • H01G11/48—Conductive polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54—Electrolytes
    • H01G11/56—Solid electrolytes, e.g. gels; Additives therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0329—Intrinsically conductive polymer [ICP]; Semiconductive polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明的电解电容器,在具有电容形成部分和电极引出部分的阳极用瓣膜金属箔表面上设有电介质氧化保护膜层,还依次设有固体电解质层,阴极用集电体。阳极用瓣膜金属体的电容形成部分和电极引出部分,在表面上具有粗面化层,而且,沿粗面化层的厚度方向进行压缩。而且,除了电极引出部分和阴极用集电体外的区域,用模子材料进行制模。电极引出部分和阴极用集电体的露出部分分别具有作为电极端子的功能。

Description

电解电容器和内装电解电容器 的电路基板及其制造方法
技术领域
本发明涉及高速电源电路中使用的可内装在基板中的电解电容器和内装电解电容器的电路基板，以及它们的制造方法。
背景技术
以前作为电容器，已知有使用铝和钽等金属瓣膜的电解电容器、和使用Ag/Pd和Ni等作电极，使用钛酸钡等作电介质的层叠陶瓷电容器等。绝大部分的电源电路都使用这些电容器。特别是近年来，对于CPU驱动电路和开关电源电路等，要求低电压驱动化、低电力消耗化，和高频对应化，与此相对应，对于电容器也要求大容量化、低等效串联电阻(以下作ESR)化、低等效串联电感器(以下作ESL)化。为了与这样的要求相对应，特别是以低ESR化为目的，对电导率功能性高的高分子用作电解电容器的阴极用固体电介质的技术进行了研究开发。
关于以前的功能性高分子电解电容器的结构，用图11进行说明。图11是以前的功能性高分子电解电容器的断面图。图11中，101是阳极用铝电极箔、102是电介质氧化被膜层、103是导电性高分子层、104是碳层、105是Ag糊层、106是引线框架、107是引线框架、108是模树脂。
阳极用铝电极箔101是经过粗面化处理的，而且，在表面上形成电介质氧化保护膜层102。这样在表面上设置电介质氧化保护膜层102的阳极用铝电极箔101表面上，形成由聚吡咯、聚噻吩、聚苯胺等形成的导电性高分子层103。还更在导电性高分子层103上依次形成碳层104和Ag糊层105，以此构成以前的电容器元件。对于这种以前的电容器元件，分别与起阳极端子功能的引线框架106和起阴极端子功能的引线框架107连接，进而，用模树脂108密封住电容器元件，形成以前的功能性高分子电解电容器。
这种以前的功能性高分子电解电容器，具有的特征是ESR比使用电解液作为电解质的电解电容器(以下称电解液型的电解电容器)低，为了进一步获得高容量化和低ESR化，有人提出将上述以前的电容器元件用Ag粘接剂(Agadhesive paste)形成多层层积的结构。此外，对上述以前的电解电容器，为了进一步降低ESR，也进行对导电性高分子层103的材料和碳层104、Ag糊层105的材料的开发。
近年来，在MPU电源电路等高频驱动电路中应当使用的，除了低ESR化外，为了抑制电感器成分引起的电压降低，还必须开发低ESL化的电容器。为此，进行了小ESL的小型层叠陶瓷电容器和3端子型、4端子型的电解电容器的开发。进而，对于设有这种电容器的电路基板，除了要求小型化、薄型化外，还要求能LSI高频驱动。为了实现这样的电路基板，必须实现短配线化和短连接化。因此，进行了将电容器埋嵌到电路基板内，配置到LSI的更近旁，和降低电配线电感成分的开发等。
然而，如上述那样构成以前的功能性高分子电解电容器时，作为阳极端子和阴极端子而设置引线框架，更由于电容器元件的尺寸很大，导致最终制品的尺寸也比较大。为此，使用上述以前的功能性高分子电解电容器难以实现比1nH更小的ESL值。鉴于这种理由，存在的问题是，虽然以前的功能性高分子电解电容器是低ESR的，但由于难以实现低ESL的理由，作为对高频驱动电路使用的电容器，对于尺寸小的层叠陶瓷电容器来说，仍处于劣势。
另一方面，如前所述，在高频驱动的电路中，由于需要短配线化和短连接化，所以进行开发将电容器埋嵌在电路基板中的技术。然而，如果将以前的功能性高分子电解电容器原样不动地埋嵌到电路基板中，由于埋嵌时的加压应力等，会导致粗面化了的阳极用瓣膜金属箔(图11中阳极用铝电极箔101的腐蚀层)和电介质(图11中的电介质氧化被膜层102)遭到破坏，存在产生短路和漏电电流增大的严重问题。这样，将以前的功能性高分子电解电容器原样不动地埋嵌到电路基板内，难以获得理想的特性和可靠性。另一方面存在的问题是在将层叠陶瓷电容器埋嵌到电路基板中时，也因在埋嵌积层陶瓷电容器时的加压应力等而导致割裂。
此外，在将以前的功能性高分子电解电容器埋嵌到电路基板内时，还存在与电路配线连接的课题。在将以前的引线框架结构的功能性高分子电解电容器与电路配线连接时，虽然利用焊接将引线框架和电路配线进行连接，但是这种情况不能获得短连接化，所以电路也就难以高频驱动。
发明内容
本发明的目的是提供一种向电路基板埋嵌时能抑制产生短路和泄漏电流增大的低ESL电解电容器及其制造方法，同时提供一种可高频应答和大电流驱动的内装电解电容器的回路基板及其制造方法。
为了达到上述目的，本发明的电解电容器的特征是包括具有电容形成部分和电极引出部分的阳极用瓣膜金属体、设在上述阳极用瓣膜金属体表面上的电介质氧化保护膜层、设在上述电介质氧化保护膜层上的固体电解质层、和设在上述固体电解质层上的阴极用集电体，上述阳极用瓣膜金属体的电容形成部分和电极引出部分的表面具有粗面化层，而且，在上述粗面化层的厚度方向上进行压缩。
这种电解电容器是使用在粗面化处理后在粗面化层的厚度方向上形成压缩状态的阳极用瓣膜金属体所形成。由于这种阳极用瓣膜金属体预先进行了压缩，所以在层叠时和模压时，进而向电路基板内装时，能抑制因加压应力对阳极用瓣膜金属体的粗面化层和电介质氧化保护膜层造成破坏。因此，能抑制向电路基板埋嵌时加压应力产生的短路和泄漏电流增大等问题发生，并能获得高可靠性的电解电容器。
由于将阳极用瓣膜金属体进行压缩，还得到电容器整体薄型化的效果，所以可以实现低ESL化。而且，由于能将设在阳极用瓣膜金属体上的电极引出部分和阴极用集电体用作连接端子，所以本发明的电解电容器能制造成没有引线框架，而是在上下面上具有连接端子的构造。为此，整个尺寸变得很小，同时埋嵌在电路基板内时形成短连接。由此进一步实现了低ESL化，同时，向电路基板内装时，也实现了电路的高频驱动。
而且，在本发明的电解电容器内，电极引出部分在表面具有粗面层，而且在上述粗面层的厚度方向上进行压缩。因此，在将电极引出部分和电路配线形成电连接时，能够降低粗面层的体电阻。因此，能实现与电路配线电连接时的低电阻化和稳定化，并能抑制内装进电路基板时的ESR值增加。
而且，本发明的电解电容中，在避开上述电容形成部分的区域内，还具有在厚度方向上贯通整体的导电体通道，最好构成是使上述导电体通道与上述阳极用瓣膜金属体、固体电解质层和阴极用集电体形成电绝缘。
根据这种电解电容器，在内装在电路基板中时，由于可设置电配线贯通电解电容器，所以能获得高密度化和高性能化。
而且，本发明的电解电容器中，在上述电容形成部分的压缩后粗面化层的厚度指数，最好在0.5以上，1.0以下。所说的压缩后粗面化层厚度指数是将压缩前粗面化层的厚度取为1时的压缩后粗面化层的厚度。
根据这种电解电容器，通过压缩获得电容扩大的效果。
而且，本发明的电解电容中，上述电极引出部分的压缩后粗面化层厚度指数最好在0.5以下。压缩后的粗面化层厚度指数定义如上。
根据这种电解电容器，可以使内装在电路基板时的连接电阻更低电阻化。
而且，本发明的电解电容器中，在上述电极引出部分将导电性粒子埋入，最好使其从上述电极引出部分的表面露出。上述导电性粒子最好从Au、Ag、Cu、Ni和C粒子中选取。
根据这种电解电容器，在将电极引出部分和电路配线进行电连接时，可进一步实现低电阻化和稳定化。
而且，本发明的电解电容器中，上述阴极用集电体，最好由埋入碳粒子并从其表面露出的金属箔形成。
根据这种电解电容器，降低阴极用集电体和固体电解质层的界面电阻，可实现更低的ESR化。
而且，本发明的电解电容器中，上述阻极用集电体也可以选用由埋入碳粒子并从其表面露出的金属箔和金属包层形成的金属包层材料。
而且，本发明的电解电容器中，最好将上述电容形成部分和上述电极引出部分设置在上述阳极用瓣膜金属体的同一平面上。
根据这种电解电容器，由于内装在电路基板内时从电解电容器的同一面侧引出阳极和阴极的配线，所以能实现短配线化。这样，能与电路的高频驱动十分适合。
在本发明的电解电容器中，将上述电容形成部分设在上述阳极用瓣膜金属体的一个面上，也可将上述电极引出部分设置在与上述阳极用瓣膜金属体的上述一个面相反的另一个面上。
而且，在本发明的电解电容中，用瓣膜金属层和金属层形成上述阳极用瓣膜金属体，这时，上述金属层最好由Cu或Ni形成。
而且，在本发明的电解电容中，除了上述电极引出部分的规定部分和上述阴极用集电体的规定部分以外的区域，最好用模子材料封住。上述电极引出部分和上述阴极用集电体中至少一个，有数处露出，通过这样的密封，可以实现3端子构造或4端子构造，进而获得低的ESL。
为了达到上述目的，本发明电解电容器的制造方法，其特征是包括将阳极用瓣膜金属体中至少电容形成部分和形成电极引出部分的区域表面形成粗面化的工序，和将上述阳极用瓣膜金属体的粗面化区域，沿厚度方向进行加压的工序。
而且，在本发明电解电容器的制造方法中，在对上述阳极用瓣膜金属体的上述电容形成部分区域进行加压时，最好使压缩后粗面化层的厚度指数为0.5以上，1.0以下。所谓的压缩后粗面化层的厚度指数是将压缩前的粗面化层厚度取为1时的压缩后粗面化层的厚度。
而且，在本发明电解电容器的制造方法中，在对上述阳极用瓣膜金属体的上述电极引出部分区域进行加压时，最好使压缩后粗面化层的厚度指数在0.5以下。所谓的压缩后粗面化层的厚度指数，定义同上。
而且，在本发明电解电容器的制造方法中，还可包含在表面形成电介质氧化保护膜层的状态的电极引出部分中配置导电性粒子，在上述电极引出部分中埋入上述导电性粒子的方向，对上述电极引出部分进行加压的工序。
而且，在本发明电解电容器的制造方法中，在将上述阳极用瓣膜金属体表面形成粗面化的工序后，进行形成电介质氧化保护膜层的工序、形成固体电解质层的工序、和对上述阳极用瓣膜金属体的粗面化区域进行加压的工序，在其后，还可对上述电介质氧化保护膜层进行修复的工序。
根据这些方法，可以降低向电路基板中埋入时的加压应力影响，并能制造出可内装在基板内的低ESL电解电容器。
本发明的内装电解电容器的电路基板，其特征是内部装有本发明的电解电容器。
而且，本发明的内装电解电容器的电路基板，其构成是将本发明的电解电容器埋入在具有配线层的绝缘材料内，并可使上述配线层分别与阳极用瓣膜金属体的电极引出部分和阴极用集电体连接，作为上述绝缘材料最好使用无机材料粒子和热硬化性树脂的复合材料。
根据本发明的这种内装电解电容器的电路基板，可以实现能高频应答和大电流驱动的电路基板。
本发明的内装电解电容器电路基板的制造方法，其特征是包括对在未硬化状态的绝缘材料边加压边埋入电解电容器的工序，这种加压工序中的压力，要小于对上述电解电容器阳极用瓣膜金属体的电容形成部分进行加压时的压力。
根据该方法，可抑制电解电容器产生短路和泄漏电流增大，并能将电解电容器内装到电路基板内。
本发明的其他目的、特征和优点，根据以下所示记载就能充分明暸。由参照附图的以下说明也会更加明确本发明的利益。
附图说明
图1A是本发明第1种实施形态的电解电容器断面结构图，图1B是上述电解电容器的俯视图，图1C是上述电解电容器的仰视图。
图2是粗面化层厚度指数和电容指数的关系图。
图3A是本发明第2种实施形态的电解电容器断面结构图，图3B是上述电解电容器的俯视图，图3C是上述电解电容器的仰视图。
图4是本发明第3种实施形态的电解电容器断面结构图。
图5是本发明第4种实施形态的电解电容器断面结构图。
图6A是本发明第5种实施形态的电解电容器断面结构图，图6B是上述电解电容器的俯视图，图6C是上述电解电容器的仰视图。
图7A是本发明第6种实施形态的电解电容器断面结构图，图7B是上述电解电容器的俯视图，图7C是上述电解电容器的仰视图。
图8是本发明第7种实施形态的电解电容容器断面结构图。
图9是本发明第8种实施形态的内装电解电容器的电路基板断面结构图。
图10是电解电容器的厚度和ESL之间关系图。
图11是以前的功能性高分子电解电容器断面结构图。
具体实施方式
以下借助附图详细进行说明本发明实施形态。
第1种实施形态
图1A～图1C示出了本实施形态的电解电容器简要结构，图1A是断面结构图，图1B是俯视图，图1C是仰视图。但是，此处，只为说明简便，而决定电解电容器的上面和下面，在使用本实施形态的电解电容器时没有特别指定上面和下面。
在图1A～图1C中，11是阳极用瓣膜金属箔，12是电介质氧化保护膜层、13是固体电解质层，14是阴极用集电体层，15是碳粒子，16是模子材料。阳极用瓣膜金属箔11是利用电解腐蚀使表面粗面化，具有电极引出部分11A和电容形成部分11B。
以下对本实施形态的电解电容器结构，结合本发明中电解电容器制造方法的一实施形态进行说明。
首先，例如，对纯度99.99％的铝箔施加交流电流，在以盐酸为主体的电解液中进行电解腐蚀，使铝箔粗面化，制作成阳极用瓣膜金属箔11。
接着，利用具有规定压制形状的压力机等对阳极用瓣膜金属箔11的电容形成部分11B进行加压压制，并对粗面化层进行压制。此时，所说的粗面化层是含有由腐蚀形成很多坑穴的层。接着，利用具有规定压制形状的压力机对阳极用瓣膜金属箔11的电极引出部分11A进行加压压制，并对粗面化层进行压制。此时，最好以比对电容形成部分11B进行加压压制的压力更高的压力进行压制。相对于加压压制前的粗面化层厚度，加压挤压后的粗面化层厚度，就电容形成部分11B最好在0.5以上，就电极引出部分11A在0.5以下。
接着，将阳极用瓣膜金属箔11在中性电解液中进行阳极氧化，在阳极用瓣膜金属箔11的表面上形成具有耐任意压力的电介质氧化保护膜层12。接着利用模子材料16，对阳极用瓣膜金属箔11的规定部分(电容形成部分11B以外的部分)进行掩蔽，使用含有掺杂剂和各种单体的溶液，利用化学聚合，或化学聚合和电解聚合，形成由聚吡咯、聚噻吩、聚苯胺等形成的固体电解质层13。
另一方面，作为阴极用集电体层14，使用通过加压压制等在Cu箔和Ni箔或Cu箔和Ni箔和Al箔的表面(与固体电解质层13的接触面)上埋入碳粒子15。在这阴极用集电体层14的一个面(与固体电解质层13的接触面)上，也可以使用含有掺杂剂和各种单体的溶液，利用电解聚合形成由聚吡咯、聚噻吩、聚苯胺等形成的导电性高分子层。在使用通过电解聚合形成导电性高分子层的这种阴极用集电体层14时，也可以用导电性高分子和导电性糊将固体电解质层13和阴极用集电体层14的导电性高分子层进行接合。关于阴极用集电体层14的形成和固体电解质层13的接合工艺方法，并不仅限于上面所述。但是，在该接合工序中，以比对电容形成部分11B进行加压时的压力小的压力，一边按压阴极用集电体层14一边进行接合。和以前一样，也可以利用碳层和Ag糊层形成阴极用集电体层14。
随后，对形成阳极端子和阴极端子的电极引出部分11A和阴极用集电体层14的上面部分以外，利用由含有硅等无机填充物的环氧树脂等形成的模子材料16进行密封。
接着，在85℃，80％RH的环境中，施加规定的电压，进行电介质氧化保护膜层12的缺陷修复和固体电解质层13的绝缘化处理。随后，通过干燥，得到本实施形态的电解电容器。
如以上所述，本实施形态的电解电容器，是使用粗面化处理后沿厚度方向形成压缩状态的阳极用瓣膜金属箔11形成的。由于这样对阳极用瓣膜金属箔11进行预压缩，所以可抑制因层叠时和制模时，还有在向电路基板内装时的加压应力产生的阳极用瓣膜金属箔11的粗面化层和电介质氧化保护膜12的破坏。因此，可抑制因向电路基板埋入时的加压应力产生短路和泄漏电流的增加，从而可得到高可靠性的电解电容器。
阳极用瓣膜金属箔11具有电极引出部分11A和电容形成部分11B。图2中示出了阳极用瓣膜金属箔11加压压制后的粗面化层厚度指数(压缩率)和每单位箔厚的电容指数的关系图。所谓加压后粗面化层的厚度指数是将压缩前的粗面化层厚度取为1时的压缩后粗面化层的厚度。另一方面，所谓加压后的电容指数是将压缩前每单位箔厚的电容取为1时的压缩后每单位箔厚的电容。此处的所谓箔厚是含有未粗面化部分的厚度的整个阳极用瓣膜金属箔11的厚度。所谓电容是将阳极用瓣膜金属箔11加压后，形成电介体氧化保护膜12时同一面积的电解液中电容。
如图2所示，可知当将阳极用瓣膜金属箔11的电容形成部分11B的粗面化层进行压缩形成约0.5～1的粗面化层厚度指数时，每单位箔厚的电容指数大于1。即，通过压缩获得电容扩大的效果。而且，由于通过压缩获得阳极用瓣膜金属箔11的薄型化，所以也获得整个电解电容器薄型化的效果，并能减小ESL值，但这样的作用效果，在以下讲述的第2种实施形态～第8种实施形态中也可以获得。
另一方面，通过以比电容形成部分11B更高的压力，对电极引出部分11A进行压制，在使电极引出部分11A与电路配线进行电连接时，可降低粗面化层的体电阻。据此可实现电连接的低电阻化和稳定化。因此，即使将本实施形态的电解电容器安装到电路基板内时，也能防止因电解电容器和电路配线的连接电阻导致电路基板的ESR值增高。如图2所示，当粗面化层厚度指数比0.5更小时，可大大降低电容量指数。因此，如压缩电极引出部分11A使粗面化层厚度指数达到0.5以下，可使连接电阻形成更低的电阻。如这样压缩电极引出部分，使粗面化层厚度指数达到0.5以下，可使连接电阻形成更低电阻的作用效果，对以后讲述的第2～第8种实施形态也具有同样的效果。
阳极用瓣膜金属箔11最好是铝，也可以是钽、铌等瓣膜金属箔，对此没有限定。粗面化方法也可以是直流腐蚀等其他方法。
作为阴极用集电体层14，为了降低与固体电解质层13的界面电阻(低ESR化)，最好使用通过加压压制埋入碳粒子15的Cu箔和Ni箔和铝箔，也可以是可以焊接的Cu或Ni和埋入碳粒子15的铝箔的包层材料、阴极用集电体层14与以前的电解电容器一样，也可以由碳层和Ag糊层形成。
如以上所述，本实施形态的电解电容器是薄型的，而且，没有引线框架，而在上下面具有连接端子(电极引出部分11A、阴极用集电体层14)的结构，所以在尺寸变小的同时埋入电路基板中时形成短连接。由此可实现低ESL化，进而，在内装到电路基板中时，也能实现高频驱动。具体讲，作为用作阳极用瓣膜金属箔11A的铝，可使用厚度(压缩前的厚度)为40～150μm的，电解电容器的厚度可达到数百μm。为此，可实现1nH以下的ESL值。
在本实施形态中，形成电极引出部分11A和阴极用集电体层14露出的2个端子构造，通过至少对于电极引出部分11A和阴极用集电体层14的一方，用模子材料16进行造型使作为端子的功能部分有2处露出，能实现3端子构造或4端子构造。根据这样的构造，由于具有将阳极用瓣膜金属箔11或阴极用集电体层14向电路基板中载置时作为电路配线的功能，还有实现了低ESL化。
由于对阳极用瓣膜金属箔11预先进行加压，所以在层叠时和造型时、更向电路基板安装时形成很强的应力，所以能获得可靠性很高的电解电容器。
关于低ESR化，以前的功能性高分子电解电容器的ESR，很难降低至陶瓷电容器一样，存在的课题是只降低功能性高分子和碳层、Ag糊层的固有电阻不是很足够。这是很明确的，这是因为，与电解液型的电容器比较时，相对于电解液的导电度，尽管功能性高分子导电度高2位数以上，但相对于电解液型的电解电容器，即使使功能性高分子适应，但ESR也只能降低一位数，所以在低ESR化中，必须降低形成阴极的材料间的界面电阻。为了降低这种界面电阻，进行加压，以增加材料间的接触面积是很有效的，但是，以前的功能性高分子电解电容器由于加压会使瓣膜金属的粗面化层发生变形，而破坏了电介质氧化保护膜层，存在发生短路或增大泄漏电流的问题。然而，本实施形态的电解电容器，由于是由预先加压的阳极用瓣膜金属箔11构成，所以，若在低于对容量形成部分11B进行加压时的压力，即可在阴极用集电体层14接合时，沿厚度方向对全体进行加压。这样，根据本实施形态的电解电容器，因对阳极用瓣膜金属箔11和电介质氧化保护膜层12加压产生的损伤会抑制到最小限度，同时降低了各层间的界面电阻，可以实现和积层陶瓷电容器一样的低ESR化。
在本实施形态中，对阳极用瓣膜金属箔11的粗面化层进行压缩后，形成电介质氧化保护膜层12和固体电解质层13，进而对电介质氧化保护膜层12进行缺陷修复，制作成电解电容器，但也可以在粗面化的阳极用瓣膜金属箔11上形成电介质氧化保护膜层12和固体电解质层13后，对阳极用瓣膜金属箔11的粗面化层进行压缩，进而对电介质氧化保护膜层12进行缺陷修复。根据这种方法，由于在形成固体电解质层13后进行加压，可使固体电解质填充到阳极用瓣膜金属箔11的粗面化层空间中，所以能改善电容引出率。
第2种实施形态
图3A～图3C示出了本实施形态的电解电容器的简要构成。图3A是断面结构图，图3B是俯视图，图3C是仰视图。但是，此处只为简便说明，确定电解电容器的上面和下面，在使用本实施形态的电解电容器时并没有特别指定上面和下面。图3A～图3C中，17是导电性粒子。与第1种实施形态中说明的构件相同的构件付与相同的参照标号，此处省去这些构件的说明。
本实施形态的电解电容器，其构成大致和第1种实施形态的电解电容器相同，不同点是在阳极用瓣膜金属箔11的电极引出部分11A中，在作为电极端子起功能作用的部分埋入了导电性粒子17。以下对本实施形态的电解电容器制造方法进行说明。
例如，首先对纯度99.99％的铝箔施加交流电流，在以盐酸为主体的电解液中进行电解腐蚀，使铝箔形成粗面化，制作成阳极用瓣膜金属箔11。
接着，利用具有规定挤压形状的压力机对阳极用瓣膜金属箔11的电容形成部分11B进行加压压制，对粗面化层进行压制。此时，相对于加压压制前粗面化层的厚度，进行压制最好使加压压制后粗面化层厚度达到0.5以上。
接着，将阳极用瓣膜金属箔11在中性电解液中进行阳极氧化，在阳极用瓣膜金属箔11的表面上形成具有耐任意压力的电介质氧化保护膜层12。
接着，在阳极用瓣膜金属箔11的电极引出部分11A的下面部分上，作为导电性粒子17，设置粒径数μm的Au粒子，沿埋入Au粒子的方向对电极引出部分11A进行加压压制。通过此工序，导电性粒子17打破阳极用瓣膜金属箔上的电介体氧化保护膜层12而埋入进去，从而能实现将电极引出部分11A和电路配线进行电连接时连接电阻的低电阻化和稳定性。对于电极引出部分11A的压制，为了防止导电性粒子17的脱落，必须以高于对电容形成部分11B进行压制的压力进行。此外，电容形成部分11B，相对于加压压制前粗面化层的厚度，最好使加压压制后粗面化层的厚度达到0.5以下，最好更压制到粗面化层的空间毁坏的程度。
接着利用模子材料16，对阳极瓣膜金属箔11的规定部分(电容形成部分11B以外的部分)进行掩蔽，使用含有掺杂剂和各种单体的溶液，通过化学聚合，或化学聚合和电解聚合形成由聚吡咯、聚噻吩、聚苯胺等形成的固体电解质层13。
以后，利用和第1种实施形态相同的方法，得到薄型的，可内装到电路基板中的电解电容器。
导电性粒子17的材料并不仅限于Au，只要是具有导电性的材料就可以，最好是从固有电阻低，稳定的Au、Ag、Cu、Ni、C等中选取。
如以上所述，本实施形态的电解电容器，通过在电极引出部分11A中埋入导电性粒子17，除了第1种实施形态的电解电容器所得到的效果外，还能获得在与电路基板进行电连接时连接电阻进一步低电阻化和稳定化的效果。
另外，在本实施形态中，和第1种实施形态一样，在粗面化的阳极用瓣膜金属箔11上形成电介质氧化保护膜层12和固体电解质层13后，对阳极用瓣膜金属箔11的粗面化层进行压缩，也可更对电介体氧化保护膜层12进行缺陷修复。
第3种实施形态
图4示出了本实施形态的电解电容器的断面结构图。图4中，21是阳极用瓣膜金属箔。与第1，2种实施形态中说明的构件相同的构件付与相同的参照标号。此处，省略对这些构件的说明。
本实施形态电解电容器中的阳极用瓣膜金属箔21，与第1，2种实施形态的阳极用瓣膜金属箔11不同，只对形成固体电解质层13和阴极用集电体层14的一个面进行粗面化，其他关于可使用的金属等，与阳极用瓣膜金属箔11相同。阳极用瓣膜金属箔21也和阳极用瓣膜金属箔11相同，具有电极引出部分21A和电容形成部分21B。作为电极引出部分21A的阳极端子起功能作用的部分，由于设在阳极用瓣膜金属箔21的粗面化的面上，所以，在本实施形态中，将阳极端子和阴极端子(阴极用集电体层14)配置在电解电容器的同面侧(上面侧)上。因此，在将本实施形态的电解电容器内装到电路基板中时，由于可从电解电容器的同一面侧向阳极和阴极引出配线，所以可缩短配线。
如上所述，本实施形态的电解电容器，除了第2种实施形态的电解电容器所获得的效果外，还向电路基内装时实现短配线化，也获得可与电路的高频驱动充分配合的效果。
另外，本实施形态的电解电容器，在形成阳极用瓣膜金属箔21时，只在一个面上进行粗面化，关于除此之外的工序，可用大致和第2种实施形态的电解电容器相同方法制作。阳极用瓣膜金属箔21的材质和加压方法与第1种实施形态中说明的阳极用瓣膜金属箔11相同。
第4种实施形态
图5示出了本实施形态的电解电容器的断面结构图。图5中，18是导电体通道。与第1～3种实施形态中说明的构件相同的构件付与相同的参照标号，此处省去了对这些构件的说明。
本实施形态的电解电容器，其构成大致和第3种实施形态的电解电容器相同，不同点是在阳极用瓣膜金属箔21的电容形成部分21B以外的部分上设置了导电体通道18。以下对本实施形态的电解电容器制造方法进行说明。
制作第3种实施形态的电解电容器，接着，在电容形成部分21B以外的部分上形成贯通孔。接着，在该贯通孔的内部填充模子材料16，并使其硬化。随后，在该贯通孔内的模子材料16上进一步形成构成通道的贯通孔，在该贯通孔内填充导电性糊，形成导电体通道18。导电体通道18不限于导电性糊，也可以利用电镀等形成。
如上述，本实施形态的电解电容器，通过具有导电体通道18，除了第3种实施形态的电解电容器所获得的效果外，向电路基板中内装时贯通电解电容器而形成电配线，能获得更高密度化和高性能化的效果。
第5种实施形态
图6A～图6C中，示出了本实施形态电解电容器的简要结构。图6A是断面结构图，图6B是俯视图，图6C是仰视图。但是，此处只为简便说明，确定电解电容器的上面和下面，在使用本实施形态的电解电容器时，没有特别指定上面和下面。图6A～图6C中，31是阳极用瓣膜金属箔，阳极用瓣膜金属箔31具有电容形成部分31B和电极引出部分31A。与第1～4种实施形态中说明的构件相同的构件付与相同的参照标号，此处对这些构件的说明省略。
本实施形态的电解电容器，其构成大致与第1种实施形态的电解电容器相同，不同点是在阳极用瓣膜金属箔31的电容形成部分31B以外的部分上设置导电体通道18。
以下对本实施形态的电解电容器制造方法进行说明。
制作第1种实施形态的电解电容器，接着，在电容形成部分31B以外的部分上形成贯通孔。接着，向该贯通孔的内部填充模子材料16，并使其硬化。随后，在该贯通孔内的模子材料16中进一步形成构成通道的贯通孔，再向该贯通孔内填充导电性糊，形成导电体通道18。另外，导电体通道18不仅限于导电性糊，也可以利用电镀等形成。
本实施形态的电解电容器由于具有导电体通道18，除了第3种实施形态的电解电容器所获得的效果外，在向电路基板中安装时可形成贯通电容器的电配线，因此，获得更高的密度化和高性能化。
另外，本实施形态的电解电容器，制作第2种实施形态的电解电容器，和上述相同的方法也可形成导电体通道18。进而，也可利用电镀等在电极引出部分31A的面(与外部电连接的面)上设置金属层。
第6种实施形态
图7A～图7C中示出了本实施形态的电解电容器的简要结构。图7A是断面构成图，图7B是俯视图，图7C是仰视图。但是，此处只为说明简便，确定电解电容器的上面和下面，使用本实施形态的电解电容器时，没有特别指定上面和下面。图7A～图7C中，20是阴极用集电体金属包层，41是阳极用瓣膜金属箔。另外，与第1～5种实施形态中说明的构件相同的构件付与相同的参照标号，此处对这些构件的说明省略。本实施形态的电解电容器，其构成大致和第2种实施形态的电解电容器相同，不同点是存在阴极用集电体金属包层20，和为了形成多个端子结构而在存在电极引出部分41A的面侧上也具有模子材料16。作为阴极用集电体金属包层20，通过使用Cu、Ni，可获得直接焊接的电极。
以下对本实施形态的电解电容器结构，结合本发明中电解电容器制造方法的一实施形态进行说明。
例如，首先对纯度99.99％的铝箔施加交流电流，在以盐酸为主体的电解液中进行电解腐蚀，使铝箔形成粗面化，制作成阳极用瓣膜金属箔41。
接着，利用具有规定压制形状的压力机等对阳极用瓣膜金属箔41的电容形成部分41B进行加压压制，对粗面化层进行压制。此时，相对于加压压制前粗面化层的厚度，加压压制后粗面化层的厚度最好压制到0.5以上。
接着，将阳极用瓣膜金属箔41在中性电解液中氧化，在阳极用瓣膜金属箔41的表面上形成具有耐任意压力的电介体氧化保护层12。
接着，在阳极用瓣膜金属箔41的电极引出部分41A的下面部分上，作为导电性粒子17，设置粒径数μm的Au粒子，沿着埋入Au粒子的方向对电极引出部分41A进行加压压制。通过此工序，破坏掉阳极用瓣膜金属箔41上的电介体氧化保护膜层12，埋入导电性粒子17，所以在将电极引出部分41A和电路配线进行电连接时，能实现连接电阻的低电阻化和稳定性。对于电极引出部分41A的压制，为了防止导电性粒子17脱落，必须以高于对电容形成部分41B压制的压力进行。进而，电极引出部分41A，相对于加压压制前的粗面化层厚度，最好使加压压制后粗面化层的厚度达到0.5以下，更好是压制得使粗面化层的空间达到毁坏的程度。
接着利用模子材料16将阳极瓣膜金属箔41的规定部分(电容形成部分41B以外的部分)进行掩蔽，用含有掺杂剂和各种单体的溶液，通过化学聚合，或化学聚合和电解聚合形成由聚吡咯、聚噻吩、聚苯胺等形成的固体电解质层13。
另一方面，对于阴极侧的集电，使用Cu箔或Ni箔(阴极用集电体金属包层20)和在Al箔表面上利用加压冲压等埋入碳粒子15(阴极用集电体层14)的金属包层材料。在这种阴极用集电体层14的一个面上，可用含有掺杂剂和各种单体的溶液，通过电解聚合形成由聚吡咯、聚噻吩、聚苯胺等形成的导电性高分子层。阴极用集电体层14，与以前一样，也可以利用碳层和Ag糊层形成。阴极用集电体层14和固体电解质层13的接合方法与第1种实施形态相同。因此，和第1种实施形态的情况一样，可实现和层叠陶瓷电容器一样的低ESR。
接着，除了作为阳极端子、阴极端子起功能作用的部分外，利用模子材料16进行密封。这时，密封形成2处的电极引出部分41A。最后进行吸湿老化和干燥，得到电解电容器。
根据本实施形态的电解电容器，除了阳极用瓣膜金属箔41通过加压薄型化和上下面具有连接端子产生低ESL化外，由于可使用具有2处阳极端子的3端子结构，所以金属层19向电路基板搭载时，也起到了作为电路配线的功能作用，从而实现了低ESL化。进而，阳极用瓣膜金属箔41通过预先加压，由于提高了向电路基板中内装时耐应力性，所以实现了能向电路基板内装的电解电容器。通过使用本实施形态的电解电容器，获得了内装实现高密度化和高性能化电解电容器的电路基板。
另外，在本实施形态的电解电容器中，导电性粒子17的材料并不仅限于Au，只要是具有导电性的材料就可以，但最好从固有电阻低的稳定的Au、Ag、Cu、Ni、C等中选取。进而，本实施形态的电解电容器中的电极引出部分41A，不埋入导电性粒子17，而是进行加压压制的，或加压压制后利用电镀等，也可形成金属层。
第7种实施形态
图8示出了本实施形态电解电容器的断面结构图。图8中，51是阳极用瓣膜金属箔，区域51A是电极引出部分，区域51B是电容形成部分，52是电介质氧化保护膜层、53是固体电解质层，54是碳层、55是Ag糊层(碳层54和Ag糊层55具有作为阴极用集电体层的功能)、56是导电性粒子。
以下对本实施形态的电解电容器结构，结合本发明电解电容器制造方法中的一种实施形态进行说明。
例如，首先对纯度99.99％的铝箔施加交流电流，在以盐酸为主体的电解液中通过电解腐蚀形成粗面化，制作成阳极用瓣膜金属箔51。
接着，在中性电解液中进行阳极氧化，在阳极用瓣膜金属箔51的表面上形成具有耐任意压力的电介质氧化保护膜层52。
接着，用含有掺杂剂和各种单体的溶液，通过化学聚合，或化学聚合和电解聚合，在电介质氧化保护膜层52上，形成由聚吡咯、聚噻吩、聚苯胺等导电性高分子形成的固体电解质层53。
接着，通过平面压制或辊子压制，在厚度方向上，对粗面化的阳极用瓣膜金属箔51的电容形成部分51B进行加压，随后，在有机溶剂系的电解液中再次进行阳极氧化，对电介质氧化保护膜层52进行修复。这时最好的粗面化层压缩率与第1种实施形态的情况相同。
接着，在阳极用瓣膜金属箔51的电极引出部分51A的部分上，设置作为导电性粒子56的粒径数μm的Au粒子，对电极引出部分51A进行平面压制。这时，以比对电容形成部分51B加压的压力高的压力，对电极引出部分51A进行压制。
接着，在碳分散液中进行浸渍形成碳层54，干燥后，接着，同样形成Ag糊层55。据此得到本发明的电解电容器。随后，根据需要，也可通过其他途径将阳极端子和阴极端子连接，除了形成电极端子的部分，也可以利用由含有硅等无机填料的环氧树脂等形成的模子材料进行密封。接着，在85℃，80％ RH的环境中，以规定的电压，对电介质氧化保护膜层52进行缺陷修复和对固体电解质层53进行绝缘化处理。
在本实施形态的电解电容器制造方法中，阳极用瓣膜金属箔51的电容形成部分51B和电极引出部分51A分别单独进行压制，但电容形成部分51B压制时，同时对电极引出部分51A进行压制，随后，将导电性粒子56等配置在电极引出部分51A上，以比电容形成部分51B高的压力对电极引出部分51A进行压制。
阳极用瓣膜金属箔51最好是铝，但钽、铌等瓣膜金属箔也可以，对其没有限定，粗面化方法也可以是直流腐蚀等其他方法。
作为阴极用集电体层，为了降低界面电阻也可使用埋入碳粒子的Cu箔、Ni箔和铝箔。作为阴极用集电体层，也可以使用可焊接的Cu或Ni箔和埋入碳粒子的铝箔等的金属包复材料。
导电性粒子56的材料并不限于Au，只要具有导电性的材料就可以，但最好是从固有电阻低而稳定的Au、Ag、Cu、Ni、C等中选取。
在本实施形态的电解电容器中，由于预先对阳极用瓣膜金属箔51进行加压，所以层叠时和造型时，还有向电路基板内装时，形成很强的应力，从而能获得连接电阻稳定的可靠性高的电容器。
进而，本实施形态的电解电容器，由于对阳极用瓣膜金属箔51进行加压，从而实现了薄型化，实现了低ESL化，同时，通过将导电性粒子56埋入电极引出部分51A中，也获得了与电路基板进行电连接时连接电阻的低电阻化和稳定化的效果。
第8种实施形态
图9是本发明内装电解电容器的电路基板一实施形态的断面结构图。图9中，61是图6A～图6B中示出的电解电容器，62是半导体芯片，63是电路配线，64是绝缘材料，65是通道，66是凸出部分。
绝缘材料64，从与电解电容器61的热膨胀率调整和放热性等方面考虑，最好用无机材料粒子和热硬化性树脂的复合材料。
内装的电解电容器61也可以不具有贯通的导电体通道，最好是本发明的电解电容器。本发明的电解电容器不仅是低ESR，而且是低ESL，由于在其制造过程中经受了加压，所以对于向基板内装时的层叠加压应力很强，获得了很高的可靠性。
本发明的内装电容器电路基板，由于在电路基板中埋入了电解电容器61，所以可在半导体芯片62的正下方直接配置电解电容器61。因而，由于电路配线能短，所以能实现高速驱动的电路基板和电源。另外，在本发明的内装电解电容器电路基板的制造方法中，在利用加压层叠将电解电容器内装到基板内时，加压层叠时的压力小于对电解电容器61内阳极用瓣膜金属箔进行加压时的压力。
以上用实施形态1～8进行了说明，根据本发明，可以降低向电路基板中埋入时的应力影响，从而实现了可装嵌到基板中的低ESL电解电容器，进而实现了可高频应答和大电流驱动的内装电解电容器的电路基板。
以下借助实施例更详细地说明本发明。
实施例1
制作第1种实施形态所示的电解电容器。
作为阳极用瓣膜金属箔使用纯度99.99％、厚度100μm的铝箔，在以浓度10wt％、液温35℃的盐酸为主体的电解液中，施加交流电流对铝箔表面进行电解腐蚀，进行粗面化。粗面化层的厚度为40μm。
然后，对阳极用瓣膜金属箔11的电容形成部位11B进行平面压制，压缩粗面化层，使粗面化层的压缩率为0.8。
接着，对电极引出部分11A进行平面压制，对粗面化层进行压缩，使粗面化层的压缩率达到0.4。
接着，将液温60℃，浓度5wt％的己二酸铵水溶液作为阳极氧化液，以8V化成电压进行定电压化成，在阳极用瓣膜金属箔11的表面上形成电介质氧化保护膜层12。
接着，将阳极用瓣膜金属箔11中5mm见方的面作为电容器部分(相当于电容形成部分11B)，除此之外将阳极用瓣膜金属箔11的外周进行掩蔽。这时，作为掩蔽材料，涂敷环氧树脂的模子材料16，并使其硬化。
接着，将含有聚噻吩单体、铁系氧化剂和掺杂剂的溶液滴加到阳极用瓣膜金属箔11中形成上述电容器部分的面上，通过化学聚合形成固体电解质层13。
接着，在有机溶剂系的电解液中再次进行阳极氧化，对电介质氧化保护膜层12进行修复。
另一方面，作为阴极用集电体层14，使用通过加压压制在Ni箔单面上埋入碳粒子15(乙炔黑)的材料。
接着，将其切割成周围10mm见方，保留住形成固体电解质层13的阳极用瓣膜金属箔11中5mm见方的电容器部分。在固体电解质层13上涂敷含有导电性高分子的导电性溶液，使固体电解质层13和阴极用集电体层14对置进行层叠。这时，施加的压力低于对电容形成部分11B进行加压时的压力，在氮气环境中，以加压状态，使阴极用集电体层14和固体电解质层13相互接合。
在外周部分涂敷含有片状无机填充物的环氧系模子材料16，并硬化密封。
接着，进行老化处理，在80℃，80％RH的环境中进行吸湿，施加定电压，对电介质氧化保护膜层12进行再次修复，干燥后得到电解电容器。但，即使不进行老化处理，本实施例的电解电容器的泄漏电流值在1μA以下。
得到的电解电容器厚度约为250μm。在电容形成部分11B的粗面化层压缩率为0.8的电解电容器中，根据LCR测量计测定的频率特性，120Hz时的电容约为14.5μF。ESR约为10mΩ。根据图10所示电解电容器的厚度和利用共振法测定的ESL之间的关系，ESL约为0.2nH。这样，获得了1nH以下，与层叠陶瓷电容器一样低的ESL值，同时也实现了低ESR化。
经加压过程将该电解电容器内装到以复合材料为绝缘体层的电路基板中时，泄漏电流约0.4μA，没有观察到泄漏电流增加，都很好。
进而，这些电路基板，在半导体芯片的实际驱动电压稳定化方面很优良，对高频噪音的吸收性也很优良。进而，在和电极引出部分11A相同的条件下，用Ag糊将压制的阳极用瓣膜金属箔与电路配线连接，并测定其连接电阻，电阻值很低，为数十mΩ。
第2实施例
制作第2种实施形态所示的电解电容器。
作为阳极用瓣膜金属箔11使用纯度99.99％、厚度100μm的铝箔，在以浓度10wt％、液温35℃的盐酸为主体的电解液中施加交流电流，对铝箔表面进行电解腐蚀，形成粗面化。粗面化层的厚度为40μm。
接着，对阳极用瓣膜金属箔的电容形成部分11B进行平面压制，对粗面化层进行压缩，粗面化层的压缩率达到0.5。
接着，将液温60℃、浓度5wt％的己二酸铵水溶液作为阳极氧化液，以8V化成电压进行定压化成，在阳极用瓣膜金属箔11的表面上形成电介质氧化保护膜层12。
接着，电极引出部分11A也配置Au作为导电性粒子17，进行平面压制，对粗面化层进行压缩，使粗面化层的压缩率达到0.4。
接着，将阳极用瓣膜金属箔11中5mm见方的面作为电容器部分(相当于电容形成部分11B)，除此之外阳极用瓣膜金属箔11的外周进行掩蔽。这时作为掩蔽材料，涂敷环氧树脂的模子材料16，并使其硬化。
接着，向阳极用瓣膜金属箔11中形成电容器部分的面滴加含有聚噻吩单体、铁系氧化剂和掺杂剂的溶液，通过化学聚合形成固体电解质层13。
接着，在有机溶剂系的电解液中再次进行阳极氧化，对电介质氧化保护膜层12进行修复。
另一方面，作为阴极用集电体层14使用通过加压压制在Ni箔单面上埋入碳粒子15(乙炔黑)的材料。
接着，将其切割成周围10mm见方，并保留住形成固体电解质层13的阳极用瓣膜金属箔11中的5mm见方电容器部分。在固体电解质层13上涂敷含有导电性高分子的导电性溶液，将固体电解质层13和阴极用集电体层14对置进行层叠。这时使用的压力低于对电容形成部分11B进行加压时的压力，在氮气环境中，以加压状态将阴极用集电体层14和固体电解质层13相互接合。
接着，在外周部分涂敷含有片状无机填料的环氧系模子材料16，使其硬化，进行密封。
接着，进行老化，在80℃、80％RH的环境中进行吸湿，施加定电压，对电介质氧化保护膜层12再次修复，干燥后得到电解电容器。但是，即使不进行老化，本实施例的电解电容器的泄漏电流值也低于1μA。
得到的电解电容器厚度约为230μm。在电容形成部分11B的粗面化层压缩率为0.5的电解电容器中，根据利用LCR测量计测定的频率特性，120Hz时的电容约为13.0μF。ESR约为5mΩ，根据图10，ESL约为0.19nH。这样，获得1nH以下，与积层陶瓷电容器一样的ESL值，同时实现了低ESR化。
经过加压过程，将该电解电容器内装到以复合材料为绝缘体层的电路基板中时，泄漏电流约为0.6μA，没有观察到泄漏电流的增加，结果很好。
进而，这些电路基板在半导体芯片的实际驱动电压稳定化方面很优良，在高频噪音的吸收性方面也很优良。进而，在和电极引出部分11A相同的条件下，用Ag糊将阳极用瓣膜金属箔与电路配线连接并测定其连接电阻，电阻值很低，为数十mΩ。
在施加高于电容形成部分11B的压制压力的压力将该电解电容器内装到以复合材料为绝缘层的电路基板中时，显示出泄漏电流(施加4V时)大于数μA的值。
实施例3
制作第5种实施形态的电解电容器。
作为阳极用瓣膜金属箔31使用纯度99.99％、厚度100μm的铝箔，在以浓度10wt％、液温35℃的盐酸为主体的电解液中，施加交流电流，对铝箔表面进行电解腐蚀，形成粗面化。粗面化层的厚度为40μm。
接着，对阳极用瓣膜金属箔31的电容形成部位31B进行平面压制，对粗面化层进行压缩，粗面化层的压缩率达到0.8。
接着，对电极引出部分11A进行平面压制，对粗面化层进行压缩，粗面化层的压缩率达到0.4。
接着，将液温60℃、浓度5wt％的己二酸铵水溶液作为阳极氧化液，以8V化成电压进行定压化成，在阳极用瓣膜金属箔31的表面上形成电介质氧化保护膜层12。
接着，将阳极用瓣膜金属箔31中5mm见方的面作为电容器部分(相当于电容形成部分31B)，除此之外将阳极用瓣膜金属箔31的外周进行掩蔽。这时，作为掩蔽材料，涂敷环氧树脂的模子材料16，并使其硬化。
接着，在阳极用瓣膜金属箔31的形成电容器部分的面上滴加含有聚噻吩单体、铁系氧化剂和掺杂剂的溶液，通过化学聚合形成固体电解质层13。
接着，在有机溶剂系的电解液中再次进行阳极氧化，对电介质氧化保护膜层12进行修复。
另一方面，作为阴极用集电体层14，使用通过加压压制在Ni箔单面上埋入碳粒子15(乙炔黑)的材料。
接着，将其切割成周围10mm见方，保留住形成固体电解质层13的阳极用瓣膜金属箔11的5mm见方的电容器部分。在固体电解质层13上涂敷含有导电性高分子的导电性溶液，将固体电解质层13和阴极用集电体层14对置并进行层叠。这时，施加低于对电容形成部分31B进行加压时压力的压力，在氮气环境中以加压状态，将阴极用集电体层14和固体电解质层13相互接合。
接着，在外周部分涂敷含有片状无机填料的环氧系模子材料16，并使其硬化，进行密封。
接着，利用金属钻孔机等，在电容器部分的外周部分上形成需要的贯通孔，除去该部分的掩蔽。接着，除起作为阳极端子、阴极端子功能的部分外，利用模子材料16进行密封后，在由模子材料16埋没的形成贯通孔的部位上，再形成不露出阳极用瓣膜金属箔31的贯通孔。接着，在形成的贯通孔内注入Cu糊，形成导电体通道18。
接着，进行老化，在80℃、80％RH的环境中进行吸湿，施加定电压，对电介质氧化保护膜层12再次进行修复，干燥后得到电解电容器。但是，即使不进行老化，本实施例的电解电容器的泄漏电流值低于1μA。
得到的电解电容器厚度约为250μm。在电容形成部分31B的粗面化层压缩率为0.8的电解电容器中，根据利用LCR测量计测定的频率特性，120Hz的容量约为145μF。ESR约为10mΩ，ESL约为0.2nH。这样，得到1nH以下，与积层陶瓷电容器一样低的ESL值，同时也实现了低ESR化。
经加压过程将该电解电容器内装到以复合材料作绝缘体层的电路基板中时，泄漏电流约为0.4μA，没有观察到泄漏电流增加，结果很好。
进而，本实施例的电解电容器，由于具有导电体通道18，内装了这种电解电容器的电路基板可形成高密度配线，这些电路基板在半导体芯片的实际驱动电压稳定化方面很优良，在高频噪音的吸收性方面也很优良。作为导电通道18，在导电通道18外周用无电解镀Ni形成后，填充Cu糊，这种制作也能获得同等的性能。
实施例4
制作第6种实施形态的电解电容器。
作为阳极用瓣膜金属箔41，使用纯度99.99％、厚度100μm的铝箔，在以浓度10wt％、液温35℃的盐酸为主体的电解液中，施加交流电流，对铝箔的表面进行电解腐蚀，形成粗面化。粗面化层的厚度为40μm。
接着，对阳极用瓣膜金属箔41的电容形成部分41B进行平面压制，对粗面化层进行压缩，粗面化层的压缩率达到0.5。
接着，将液温60℃、浓度5wt％的己二酸铵水溶液作为阳极氧化液、以8V化成电压进行定电压化成，在阳极用瓣膜金属箔41的表面上形成电介质氧化保护膜层12。
接着，电极引出部分41A配置Au作为导电性粒子17，进行平面压制，对粗面化层进行压缩，粗面化层的压缩率达到0.4。
接着，将阳极用瓣膜金属箔41中5mm见方的面作为电容器部分(相当于电容形成部分41B)，除此之外将阳极用瓣膜金属箔41的外周进行掩蔽。这时，作为掩蔽材料，涂敷环氧树脂的模子材料16，并使其硬化。
接着，在阳极用瓣膜金属箔41中形成电容器部分的面上滴加含有聚噻吩单体、铁系氧化剂和掺杂剂的溶液，通过化学聚合，形成固体电解质层13。
接着，在有机溶剂系的电解液中再次进行阳极氧化，对电介质氧化保护膜层12进行修复。
另一方面，作为阴极用集电体层14，使用通过加压压制在铝箔单面中埋入碳粒子17(乙炔黑)的材料。作为金属包层20使用Cu箔。
接着，对其周围进行切割成10mm见方，但保留住形成固体电解质层13的阳极用瓣膜金属箔41的5mm见方的电容器部分。在固体电解质层13上涂敷含有导电性高分子的导电性溶液，将固体电解质层13和阴极用集电体层14对置形成层叠。这时，以低于对电容量形成部分41B进行加压时的压力，在氮气环境中以加压状态使阴极用集电体层14和固体电解质层13相互接合。
接着，利用模子材料16对电极引出部分41A(作为阳极端子起功能作用的部分)进行掩蔽，设置2处。
接着，进行老化，在80℃、80％RH的环境中进行吸湿，施加定电压，对电介质氧化保护膜层12再次进行修复，干燥后得到3个端子型的电解电容器。但是，即使不进行老化，本实施例的电解电容器的泄漏电流值低于1μA。
得到的电解电容器厚度约为350μm。在电容形成部分11B的粗面化层压缩率为0.5的电解电容器中，根据利用LCR测量计测定的频频率特性，120Hz的容量约为13.0μF。将2个电极引出部分41A中的一个用作阳极端子，作为2个端子型的电解电容器，测定的ESR约为5mΩ，ESL约为0.25nH。这样得到与层叠陶瓷电容器一样的ESR值，同时，也实现了低ESL化。
经加压过程，将该电解电容器内装到以复合材料为绝缘体层的电路基板中时，其后的电容特性没有变化，泄漏电流约0.3μA，没有观察到泄漏电流增加，结果良好。
进而，本实施例的电解电容器由于是3个端子构造，就基板实际安装的状态下，电解电容器的阳极对ESL的影响可以忽略不计。因此，内装这种电解电容器的电路基板，就半导体芯片的实际驱动电压稳定性方面很优良，高频噪音的吸收性也很优良。
实施例5
制作第7种实施形态的电解电容器。
作为阳极用瓣膜金属箔51，使用纯度99.99％、厚度100μm的铝箔，在以浓度10wt％。液温35℃的盐酸为主体的电解液中，施加交流电流对铝箔的两个面进行电解腐蚀，形成粗面化、粗面化层的厚度为40μm。
接着，对阳极用瓣膜金属箔51进行冲切，将液温60℃、浓度5wt％的己二酸铵水溶液作为阳极氧化液，以8V化成电压进行定压化成，在铝箔表面上形成电介质氧化保护膜层52。
在阳极用瓣膜金属箔51中形成电容器部分(相当于电容形成部分51B)的有效部分为3.5mm见方，向形成上述电容器部分的面上滴加含有聚噻吩单体、铁系氧化剂和掺杂剂的溶液，通过化学聚合形成很薄的固体电解质层13。随后，利用电解聚合充分形成固体电解质层13。
接着，利用平面压制或辊子压制，对粗面化的阳极用瓣膜金属箔51的电容形成部分51B进行压制，随后，在有机溶剂系的电解液中再次进行阳极氧化，对电介质氧化保护膜12进行修复。接着，在阳极用瓣膜金属箔51的电极引出部分51A的部分上设置Au粒子作为导电性粒子56，对电极引出部分51A进行平面压制。
接着，通过浸渍和加热在固体电解质层53上形成碳层54、Ag糊层55。
以上形成的电解电容器特性，根据利用LCR测量计测量的频率特性，120Hz的容量约为14μF。ESR约为20mΩ，实现了低ESR化。由于ESL也比没有引线框架的以前的电解电容器小，在内装到电路基板内时实现了短配线化，作为电路基板获得了优良特性。泄漏电流大约为0.6μA。
将通过Ag糊层55取得与电路配线电连接的本实施例电解电容器，经过加压过程内装到以复合材料为绝缘体层的电路基板中时，内装后的泄漏电流(施加4V时)为0.6μA，与内装前比没有见到发生变化。这种加压是以低于电容形成部分51B加压时的压力进行。内装这种电解电容器的电路基板，由电阻引起的电压降也很小，具有优良的高频应答性和以低电压驱动的稳定性。
比较例
制作图11所示以前的功能性高分子电解电容器。
作为阳极用铝电极箔101使用纯度99.99％、厚度100μm的铝箔，在以浓度10wt％、液温35℃的盐酸为主体的电解液中施加交流电流，对铝箔的两个面进行电解腐蚀，形成粗面化。粗面化层的厚度为40μm。
接着，对阳极用铝电极箔101进行冲切，将液温60℃浓度5wt％的己二酸铵水溶液作为阳极氧化液，以8V化成电压进行定压化成，在阳极用铝电极箔101的两个面上形成电介质氧化保护膜层102。
接着，将阳极用铝电极箔101中形成电容器部分的有效部分取为3.5mm见方、在形成电容器部分的面上滴加含有聚噻吩单体、铁系氧化剂和掺杂剂的溶液，通过化学聚合形成薄的导电性高分子层103。随后，再利用电解聚合充分形成导电性高分子层103。
接着，利用浸渍和加热，在导电性高分子层103上形成碳层104和Ag糊层105，将引线框架106焊接在铝箔上，利用Ag糊将引线框架107粘接后，再利用传递模塑法形成模子树脂108。
最后，在80℃、80％RH的环境中吸湿，施加定电压，对电介质氧化保护膜102进行再修复。随后干燥，得到以前的功能性高分子电解电容器。
得到的功能性高分子电解电容器特性，根据利用LCR测量计测量的频率特性，120Hz的容量约为14μF。ESR约为20mΩ，ESL约为3nH，泄漏电流约为0.5μA。
经过加压过程，将这种以前的功能性高分子电解电容器内装到以复合材料为绝缘体层的电路基板中，随后的泄漏电流(施加4V时)都为数百μA到数mA，发现很多都产生短路。
进而，通过Ag糊105将未造型状态的功能性高分子电解电容器与电路配线进行电连接，内装到相同的复合材料基板中，泄漏电流(施加4V时)在数百μA以上，几乎都产生短路。进而用Ag糊将使用的以前的粗面化的阳极用铝电极箔101与电路配线连接，测定该连接电阻时，电阻值为数Ω～数十Ω。
这样，根据实施例1～5的电解电容器及其制造方法，与以前的功能性高分子电解电容器比较，可以确认不仅实现了薄型化，而且也获得了低ESL化的效果，和低电阻连接，以及可向电路基板内装的优良的耐应力效果。内装本实施例的电解电容器的电路基板，在半导体芯片的实际驱动电压稳定化和高频噪音吸收性方面都获得了优良特性的效果。

Claims (23)

1、一种电解电容器，其特征是具有：具有电容形成部分和电极引出部分的阳极用瓣膜金属体、在上述阳极用瓣膜金属体表面上设置的电介质氧化保护膜层、在上述电介质氧化保护膜层上设置的固体电解质层、和在上述固体电解质层上设置的阴极用集电体，
上述阳极用瓣膜金属体的电容形成部分和电极引出部分，在表面上具有粗面化层，而且，沿上述粗面化层的厚度方向被压缩。
2、根据权利要求1记载的电解电容器，其特征是在避开上述电容形成部分的区域内，还具有沿厚度方向贯通全体的导电体通道，
上述导电体通道与上述阳极用瓣膜金属体，固体电解质层、和阴极用集电体形成电绝缘。
3、根据权利要求1记载的电解电容器，其特征是上述电容形成部分的压缩后的粗面化层厚度指数在0.5以上，1.0以下，其中所说的压缩后粗面化层的厚度指数是将压缩前粗面化层的厚度取为1时的压缩后粗面化层的厚度。
4、根据权利要求1记载的电解电容器，其特征是上述电极引出部分的压缩后的粗面化后厚度指数在0.5以下，其中所说的压缩后粗面化层的厚度指数是将压缩前粗面化层的厚度取为1时的压缩后的粗面化层厚度。
5、根据权利要求1记载的电解电容器，其特征是在上述电极引出部分中埋入导电性粒子，使其从上述电极引出部分的表面露出。
6、根据权利要求5记载的电解电容器，其特征是上述导电性粒子从Au、Ag、Cu、Ni和C粒子中选取。
7、根据权利要求1记载的电解电容器，其特征是上述阴极用集电体由埋入碳粒子并使其集电体表面露出的金属箔构成。
8、根据权利要求1记载的电解电容器，其特征是上述阴极用集电体是由埋入碳粒子并使其从集电体表面露出的金属箔和金属包层形成的金属包层材料。
9、根据权利要求1记载的电解电容器，其特征是上述电容形成部分和上述电极引出部分设置在上述阳极用瓣膜金属体的同一平面上。
10、根据权利要求1记载的电解电容器，其特征是上述电容形成部分设置在上述阳极用瓣膜金属体的一个面上，而在与上述阳极用瓣膜金属体的上述面对向的另一面上设置上述电极引出部分。
11、根据权利要求1记载的电解电容器，其特征是上述阳极用瓣膜金属体由瓣膜金属层和金属层形成。
12、根据权利要求11记载的电解电容器，其特征是上述金属层由Cu或Ni形成。
13、根据权利要求1记载的电解电容器，其特征是上述电极引出部分的规定部分和上述阴极用集电体规定部分以外的区域，用模子材料密封。
14、根据权利要求13记载的电解电容器，其特征是上述电极引出部分和上述阴极用集电体中至少一方有数处露出。
15、一种电解电容器的制造方法，用于制造权利要求1记载的电解电容器，其特征是包括将阳极用瓣膜金属体中至少电容形成部分和形成电极引出部分的区域表面进行粗面化的工序，和将上述阳极用瓣膜金属体粗面化的区域，沿厚度方向进行加压的工序。
16、根据权利要求15记载的电解电容器制造方法，其特征是对上述阳极用瓣膜金属体的电容形成部分的区域进行加压时，压缩后粗面化层的厚度指数在0.5以上，1.0以下；其中所说的压缩后粗面化层的厚度指数是将压缩前粗面化层的厚度取为1时的压缩后粗面化层的厚度。
17、根据权利要求15记载的电解电容器制造方法，其特征是对上述阳极用瓣膜金属体中上述电极引出部分的区域进行加压时，压缩后粗面化层的厚度指数在0.5以下；其中所说的压缩后粗面化层的厚度指数是将压缩前粗面化层的厚度取为1时的压缩后粗面化层的厚度。
18、根据权利要求15记载的电解电容器制造方法，其特征是还包括在表面形成电介质氧化保护膜层的状态的电极引出部分上，配置导电性粒子，并在沿上述电极引出部分埋入上述导电性粒子的方向，对上述电极引出部分进行加压的工序。
19、根据权利要求15记载的电解电容器制造方法，其特征是在将上述阳极用瓣膜金属体表面形成粗面化的工序之后，进行形成电介质氧化保护膜层的工序，形成固体电解质层的工序、和对上述阳极用瓣膜金属体的粗面化区域进行加压的工序，随后对上述电介质氧化保护膜层进行修复的工序。
20、一种内装权利要求1记载电解电容器的内装电解电容器的电路基板。
21、根据权利要求20记载的内装电解电容器的电路基板，其特征是将上述电解电容器埋入到具有配线层的绝缘材料内，将阳极用瓣膜金属体的电极引出部分和阴极用集电体分别与上述配线层连接。
22、根据权利要求21记载的内装电解电容器的电路基板，其特征是上述绝缘材料是无机材料粒子和热硬化性树脂的复合材料。
23、一种内装电解电容器的电路基板制造方法，用于制造权利要求20记载的内装电解电容器的电路基板，其特征是，
包括相对于未硬化状的绝缘材料边对电解电容器加压边埋入的工序，在该加压工序的压力小于对上述电解电容器的阳极用瓣膜金属体电容形成部分进行加压时的压力。
CNB011384727A 2000-10-12 2001-10-12 电解电容器和内装电解电容器的电路基板及其制造方法 Expired - Fee Related CN1288682C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000311603 2000-10-12
JP311603/00 2000-10-12

Publications (2)

Publication Number Publication Date
CN1355544A true CN1355544A (zh) 2002-06-26
CN1288682C CN1288682C (zh) 2006-12-06

Family

ID=18791336

Family Applications (2)

Application Number Title Priority Date Filing Date
CN01139395A Pending CN1353432A (zh) 2000-10-12 2001-10-12 电容元件及其制造方法和带电容元件的固体电解电容器
CNB011384727A Expired - Fee Related CN1288682C (zh) 2000-10-12 2001-10-12 电解电容器和内装电解电容器的电路基板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN01139395A Pending CN1353432A (zh) 2000-10-12 2001-10-12 电容元件及其制造方法和带电容元件的固体电解电容器

Country Status (3)

Country Link
US (2) US6473293B2 (zh)
EP (1) EP1202300A3 (zh)
CN (2) CN1353432A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103310990A (zh) * 2012-03-12 2013-09-18 财团法人工业技术研究院 固态电解电容基板模块及包括其的电路板

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11283874A (ja) 1998-01-28 1999-10-15 Matsushita Electric Ind Co Ltd 電解コンデンサ
EP1158588B1 (en) * 1999-09-16 2008-07-02 Matsushita Electric Industrial Co., Ltd. Electrochemical capacitor
US7002234B2 (en) * 2001-02-15 2006-02-21 Integral Technologies, Inc. Low cost capacitors manufactured from conductive loaded resin-based materials
JP2002299161A (ja) * 2001-03-29 2002-10-11 Matsushita Electric Ind Co Ltd 複合電子部品
TWI279080B (en) * 2001-09-20 2007-04-11 Nec Corp Shielded strip line device and method of manufacture thereof
JP2003133183A (ja) * 2001-10-26 2003-05-09 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法
DE10203143A1 (de) * 2002-01-28 2003-08-07 Epcos Ag Elektroden, deren Herstellung und Kondensatoren mit den Elektroden
WO2003107365A1 (ja) * 2002-06-18 2003-12-24 ティーディーケイ株式会社 固体電解コンデンサおよびその製造方法
JP3711343B2 (ja) 2002-06-26 2005-11-02 株式会社トッパンＮｅｃサーキットソリューションズ 印刷配線板及びその製造方法並びに半導体装置
JP2006512691A (ja) * 2002-10-22 2006-04-13 アイシス テクノロジーズ 改善された熱放散特性を有する非周辺処理制御モジュール
JP4178911B2 (ja) * 2002-10-25 2008-11-12 松下電器産業株式会社 固体電解コンデンサおよびその製造方法
US7388741B2 (en) 2002-11-21 2008-06-17 Show A Denko K.K. Solid electrolytic capacitor and method for producing the same
US7031139B1 (en) * 2002-12-05 2006-04-18 Pacesetter, Inc. Stackable capacitor having opposed contacts for an implantable electronic medical device
EP1434242B1 (en) * 2002-12-27 2010-11-24 Panasonic Corporation Capacitor and method for producing the same, and circuit board with a built-in capacitor and method for producing the same
JP4131709B2 (ja) * 2003-03-28 2008-08-13 三洋電機株式会社 固体電解コンデンサの製造方法
JP4354227B2 (ja) * 2003-07-23 2009-10-28 Ｔｄｋ株式会社 固体電解コンデンサ
EP1665301B1 (en) * 2003-09-26 2018-12-12 Showa Denko K.K. Production method of a capacitor
US7319599B2 (en) * 2003-10-01 2008-01-15 Matsushita Electric Industrial Co., Ltd. Module incorporating a capacitor, method for manufacturing the same, and capacitor used therefor
JP3979391B2 (ja) * 2004-01-26 2007-09-19 松下電器産業株式会社 回路形成基板の製造方法および回路形成基板の製造用材料
US7085127B2 (en) * 2004-03-02 2006-08-01 Vishay Sprague, Inc. Surface mount chip capacitor
JP4508193B2 (ja) * 2005-07-13 2010-07-21 パナソニック株式会社 実装基板、実装体とそれを用いた電子機器
DE102005043829A1 (de) 2005-09-13 2007-04-05 H.C. Starck Gmbh Verfahren zur Herstellung von Elektrolytkondensatoren mit hoher Nennspannung
DE102005043828A1 (de) 2005-09-13 2007-03-22 H.C. Starck Gmbh Verfahren zur Herstellung von Elektrolytkondensatoren
TWI270901B (en) * 2005-09-16 2007-01-11 Ctech Technology Corp Solid capacitor and fabrication method thereof
US8414962B2 (en) 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
JP2007305899A (ja) * 2006-05-15 2007-11-22 Matsushita Electric Ind Co Ltd アルミ電解コンデンサ
JP4845645B2 (ja) * 2006-08-30 2011-12-28 三洋電機株式会社 固体電解コンデンサおよびその製造方法
US20080088318A1 (en) * 2006-10-17 2008-04-17 Nair Balakrishnan V Method to test transparent-to-test capacitors
US7554793B2 (en) * 2006-11-16 2009-06-30 Kemet Electronics Corporation Low temperature curable conductive adhesive and capacitors formed thereby
JP4478695B2 (ja) * 2007-03-19 2010-06-09 ニチコン株式会社 固体電解コンデンサ素子およびそれを備えた固体電解コンデンサ
US7460358B2 (en) * 2007-03-21 2008-12-02 Avx Corporation Solid electrolytic capacitor containing a protective adhesive layer
US7724502B2 (en) * 2007-09-04 2010-05-25 Avx Corporation Laser-welded solid electrolytic capacitor
DE102007048212A1 (de) * 2007-10-08 2009-04-09 H.C. Starck Gmbh Verfahren zur Herstellung von Elektrolytkondensatoren mit polymerer Zwischenschicht
CN101861633B (zh) * 2007-11-14 2012-05-23 日本轻金属株式会社 电解电容器用铝蚀刻板
US8125768B2 (en) * 2009-10-23 2012-02-28 Avx Corporation External coating for a solid electrolytic capacitor
US8355242B2 (en) 2010-11-12 2013-01-15 Avx Corporation Solid electrolytic capacitor element
US9013893B2 (en) 2010-12-29 2015-04-21 Industrial Technology Research Institute Embedded capacitor module
TWI405322B (zh) 2010-12-29 2013-08-11 Ind Tech Res Inst 內藏電容基板模組
JP5716163B2 (ja) * 2011-03-29 2015-05-13 パナソニックＩｐマネジメント株式会社 固体電解コンデンサ及びその製造方法
US8884340B2 (en) * 2011-05-25 2014-11-11 Samsung Electronics Co., Ltd. Semiconductor devices including dual gate electrode structures and related methods
JP5429436B2 (ja) * 2011-11-29 2014-02-26 パナソニック株式会社 コンデンサ
US9741494B2 (en) 2013-02-14 2017-08-22 Kemet Electronics Corporation Capacitor array and method of manufacture
US9793058B2 (en) * 2014-05-21 2017-10-17 Kemet Electronics Corporation Capacitor with charge time reducing additives and work function modifiers
CN105388407B (zh) * 2014-09-09 2018-08-24 中芯国际集成电路制造(上海)有限公司 栅介质层的完整性检测方法
CN107710362B (zh) * 2015-07-23 2019-10-18 株式会社村田制作所 电容器
WO2017145700A1 (ja) * 2016-02-23 2017-08-31 株式会社村田製作所 コンデンサ
WO2017163571A1 (ja) * 2016-03-25 2017-09-28 パナソニックＩｐマネジメント株式会社 電解コンデンサ
JP6729153B2 (ja) 2016-08-08 2020-07-22 株式会社村田製作所 固体電解コンデンサ
WO2018074408A1 (ja) * 2016-10-17 2018-04-26 株式会社村田製作所 固体電解コンデンサ
CN106910635A (zh) * 2017-02-24 2017-06-30 中国科学院合肥物质科学研究院 一种用于钽电容器的有序孔阵列阳极钽箔及其制备方法
CN107170582A (zh) * 2017-07-01 2017-09-15 湖南艾华集团股份有限公司 一种叠层电容器
JP7245997B2 (ja) * 2017-10-31 2023-03-27 パナソニックＩｐマネジメント株式会社 電解コンデンサおよびその製造方法
US11139117B2 (en) 2018-04-13 2021-10-05 Avx Corporation Solid electrolytic capacitor containing a sequential vapor-deposited interior conductive polymer film
US11049664B2 (en) 2018-04-13 2021-06-29 Avx Corporation Solid electrolytic capacitor containing a vapor-deposited barrier film
US11056285B2 (en) 2018-04-13 2021-07-06 Avx Corporation Solid electrolytic capacitor containing an adhesive film
WO2020112954A1 (en) 2018-11-29 2020-06-04 Avx Corporation Solid electrolytic capacitor containing a sequential vapor-deposited dielectric film
JP2022144278A (ja) * 2021-03-18 2022-10-03 日本ケミコン株式会社 固体電解コンデンサ及び固体電解コンデンサの製造方法
US12002631B2 (en) 2021-10-20 2024-06-04 KYOCERA AVX Components Corporation Electrodeposited dielectric for a solid electrolytic capacitor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4166286A (en) * 1976-06-23 1979-08-28 Boissonnault John G Encapsulated plannar chip capacitor
DE2806395C2 (de) * 1977-02-15 1982-09-02 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Festelektrolyt-Kondensator
JPS62189716A (ja) 1986-02-17 1987-08-19 日通工株式会社 チツプ型固体電解コンデンサ
JPH01296608A (ja) 1988-05-25 1989-11-30 Marcon Electron Co Ltd 電解コンデンサ
US5005107A (en) 1988-12-07 1991-04-02 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor
US5122931A (en) 1989-12-27 1992-06-16 Nippon Chemi-Con Corporation Solid electrolytic capacitor and a method of producing the same
JP2950587B2 (ja) 1990-06-13 1999-09-20 日本ケミコン株式会社 固体電解コンデンサおよびその製造方法
JP3128831B2 (ja) 1991-01-17 2001-01-29 松下電器産業株式会社 固体電解コンデンサの製造方法
JP3084330B2 (ja) 1993-01-06 2000-09-04 昭和アルミニウム株式会社 圧下されたエッチング層を有する電解コンデンサ電極用アルミニウム材料の製造方法
JP2765462B2 (ja) * 1993-07-27 1998-06-18 日本電気株式会社 固体電解コンデンサおよびその製造方法
JP3416053B2 (ja) 1997-06-20 2003-06-16 松下電器産業株式会社 電解コンデンサおよびその製造方法
US6310765B1 (en) 1997-06-20 2001-10-30 Matsushita Electric Industrial Co., Ltd. Electrolytic capacitor and method for manufacturing the same
JPH1126320A (ja) 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd アルミニウム電解コンデンサ用電極箔およびアルミニウム電解コンデンサ
US5968210A (en) * 1997-11-12 1999-10-19 Pacesetter, Inc. Electrolytic capacitor and method of manufacture
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2000243665A (ja) * 1999-02-17 2000-09-08 Matsushita Electric Ind Co Ltd 固体電解コンデンサおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103310990A (zh) * 2012-03-12 2013-09-18 财团法人工业技术研究院 固态电解电容基板模块及包括其的电路板
CN103310990B (zh) * 2012-03-12 2016-12-07 财团法人工业技术研究院 固态电解电容基板模块及包括其的电路板

Also Published As

Publication number Publication date
EP1202300A3 (en) 2004-06-16
CN1353432A (zh) 2002-06-12
US6504705B2 (en) 2003-01-07
US20020075633A1 (en) 2002-06-20
CN1288682C (zh) 2006-12-06
US6473293B2 (en) 2002-10-29
US20020097550A1 (en) 2002-07-25
EP1202300A2 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
CN1355544A (zh) 电解电容器和内装电解电容器的电路基板及其制造方法
CN1220997C (zh) 电解电容器及其制造方法
CN1227681C (zh) 固体电解电容器
CN1512525A (zh) 电容器和电容器内置电路基板及其制造方法
CN1258308C (zh) 印刷电路板及其制造方法和半导体器件
KR100984535B1 (ko) 고체 전해 콘덴서 및 그 제조 방법
CN1400615A (zh) 固体电解电容器及其制造方法
JP4739982B2 (ja) 固体電解コンデンサの製造方法
CN1476621A (zh) 固体电解电容器及其制造方法
JP2004047886A (ja) 固体電解コンデンサ及びその製造方法
CN1297236A (zh) 固体电解电容器及其制造方法
CN1617271A (zh) 固态电解电容器及其制造方法
CN100350526C (zh) 固体电解电容器
CN1637975A (zh) 具有电镀圆角面的片状固态电解电容器及其生产方法
CN1188874C (zh) 电解电容器、其阳极体、及其生产方法
CN1883021A (zh) 固体电解电容器
CN1658345A (zh) 固态电解电容器、传输线器件、它们的制作方法及采用它们的复合电子元件
US20130222977A1 (en) Solid electrolytic capacitor
CN1324620C (zh) 钽固体电解电容器的制造方法和制造装置
JP4447884B2 (ja) 固体電解コンデンサおよびその製造方法
CN1186790C (zh) 固体电解电容器及其制造方法
JPWO2005096332A1 (ja) 固体電解コンデンサ
CN1460274A (zh) 固体电解电容及其制造方法
CN1905103A (zh) 固体电解电容器元件及其制造方法和固体电解电容器
KR20090102675A (ko) 고체 전해 커패시터 디바이스 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061206

Termination date: 20151012

EXPY Termination of patent right or utility model