CN1204146A - 半导体器件及其制造方法 - Google Patents

Abstract

以提供解决了由FS绝缘层引起的器件的工作特性和可靠性降低的半导体器件作为第1目的,以提供防止了起因于制造过程而发生的栅氧化膜的破损的半导体器件作为第2目的,以提供防止了起因于FS电极的材料质量而发生的与栅电极的短路的半导体器件作为第3目的。通过在FS电极5的上表面上形成FS上部氮化膜15,在制造工序中,即使在局部几乎除去FS上部氧化膜41的情况下,也可防止FS电极5的上表面露出。

Description

半导体器件及其制造方法

本发明涉及半导体器件及其制造方法，特别是涉及具有场分离结构的半导体器件及其制造方法。

图82是表示作为本发明的背景的具有场分离结构的现有的半导体器件M90的剖面结构的剖面斜视图。该半导体器件是作为SOI型的半导体器件来构成的，该SOI型的半导体器件使用了在绝缘性衬底上备有形成为膜状的半导体层、即SOI(在绝缘体上的半导体)层的SOI衬底作为在内部制成晶体管元件等的半导体衬底。

如图82所示，在半导体器件M90中，在用支撑衬底1和埋入氧化膜2构成的绝缘性衬底上形成硅半导体层作为SOI层3。该SOI层3包含多个NMOS晶体管的形成区(以下称为NMOS区)和PMOS晶体管的形成区(以下称为PMOS区)。然后在SOI层3的各元件区的边界处形成了用于将这些元件区互相电分离开的平板状的场屏蔽电极(以下简称为FS电极)5。

在SOI层3上隔开预定的间隔平行地配置FS电极5，以便在各元件区中界定有源区。然后，利用场屏蔽绝缘层4(以下简称为FS绝缘层)来覆盖FS电极5，配置栅电极6，使其从有源区上跨过平行的2个FS绝缘层4的上部。再有，在栅电极6和有源区之间形成栅氧化膜10。用氧化物来构成FS绝缘层，利用该FS绝缘层4在FS电极5和栅电极6之间进行电绝缘。

通过图中未示出的绝缘层中设置的接触孔7将漏电极和源电极(图中未示出)、即主电极连接到SOI层3内的源·漏层(图中未示出)，通过接触孔8将栅布线(图中未示出)连接到栅电极6上。

此外，通过接触孔9连接体接触(body contact)电极(图中未示出)。再有，在图82中，示出了与体接触电极(图中未示出)连接的接触孔9贯通FS电极5连接到SOI层3的结构，但也可在FS电极5的外侧设置接触孔9。

在半导体器件M90中，通过对FS电极5施加反偏置电压，分离区的SOI层3呈截止状态，结果可实现元件区之间的电分离。作为用于实现各元件区之间的分离的其他的众所周知的结构，有通过有选择地使SOI层3氧化来实现分离的LOCOS结构，或通过有选择地刻蚀SOI层3将各元件区互相分离开的台面(mesa)分离结构。

但是，为了形成这些LOCOS结构或台面(mesa)分离结构，必须对SOI层3进行局部的氧化处理或局部的刻蚀处理，因此在SOI层3的局部产生应力集中的现象。其结果是存在导致漏泄电流的产生等的器件的可靠性方面的问题。与此相反，在场分离结构的形成中，不需要局部的氧化、刻蚀等工序。因此，具有下述优点：可避免应力的集中，抑制漏泄电流，可得到较高的可靠性。

再有，根据先有技术的调查结果得到了以下所示的文献，现列举这些文献的概要。在特开平8-162523号公报中示出了在屏蔽栅电极的上部具有由氮化硅膜构成的顶盖绝缘膜、对屏蔽栅电极的侧面进行热氧化来代替侧壁绝缘膜的结构。

在特开平7-201967号公报中示出了对多晶硅膜的侧面进行热氧化减小由多晶硅膜构成的场屏蔽电极的宽度的结构。

在特开平8-31928号公报中示出了依次形成屏蔽栅氧化膜、氮化硅膜、多晶硅膜的结构。

在特开平6-302779号公报中示出了在ONO膜上形成了屏蔽板电极的结构。

在特开平7-283300号公报和特开平9-27600号公报中示出了用氮化硅膜覆盖屏蔽电极的上部和侧面的结构。

但是，在现有的场分离结构中，起因于该结构和制造方法的可靠性方面的各种问题仍然没有得到解决。

以下，一边使用图83～图101按顺序说明现有的场分离结构的形成工序，一边谈及这些问题。

首先如图83所示，首先在SOI衬底的SOI层3的表面上按顺序形成氧化膜OF1、掺了杂质(例如磷)的多晶硅层PS1、氧化膜OF2。其中，各层的厚度是这样的：SOI层3约为1000埃，氧化膜OF1约为200埃，多晶硅层PS1约为500埃，氧化膜OF2约为1000埃。

其次，在图84中示出的工序中，在氧化膜OF2上形成经图形刻蚀的抗蚀剂掩模R1。

其次，在图85中示出的工序中，以抗蚀剂掩模R1作为掩模，利用各向异性刻蚀(干法刻蚀)有选择地除去氧化膜OF2和多晶硅层PS1，形成FS上部氧化膜(第1氧化膜)41、FS电极5。

其次，在图86中示出的工序中，形成氧化膜OF3，以便覆盖氧化膜OF1、FS上部氧化膜41、FS电极5。再有，氧化膜OF3的厚度是1500～2000埃。

然后，在图87中示出的工序中，利用各向异性刻蚀(干法刻蚀)除去氧化膜OF3，在FS上部氧化膜41和FS电极5的侧面形成侧壁氧化膜(第2氧化膜)42。

其后，在图88中示出的工序中除去氧化膜OF1。氧化膜OF1可以是用于不使源·漏区暴露于干法刻蚀的等离子体中的保护膜，利用湿法刻蚀将其除去。利用该工序，只在FS电极5和侧壁氧化膜42的下部留下氧化膜OF1，成为FS栅氧化膜43。再有，用FS上部氧化膜41、侧壁氧化膜42、FS栅氧化膜43构成FS绝缘层4。此时，与氧化膜OF1一起，同时也刻蚀FS上部氧化膜41、侧壁氧化膜42，其厚度减少。如果FS上部氧化膜41的厚度变薄，则FS电极5和栅电极6之间的寄生电容增大，导致器件的工作速度下降，同时也容易发生这些电极间的短路故障。

其次，在图89中示出的工序中，在SOI层3的表面上利用热氧化法形成作为栅氧化膜10的氧化膜OF4。在形成氧化膜OF4时，氧化剂、即氧通过FS上部氧化膜41、侧壁氧化膜42、FS栅氧化膜43，对FS电极5进行氧化。FS电极5是容易被氧化的掺杂多晶硅层，由于氧化其实际厚度就减少了。

如果FS电极5的厚度减少，则存在下述的可能性：其电阻增加，在器件工作时不能得到充分的场分离效果，不能得到预期的性能。

此外，由于到达FS电极5的下部的氧将FS电极5的端部氧化，而且也将侧壁氧化膜42的下部的SOI层3氧化，故FS栅氧化膜43的端部的厚度增加，FS电极5的端部成为向上方弯曲的形状。这是由于越靠近端部被氧化的比例越多，越接近中央部分被氧化的比例越少之故引起的。这样一来，如果FS电极5的端部弯曲，则与栅电极6的距离在局部变窄，存在导致与栅电极之间的寄生电容增大或绝缘破坏的可能性。

其次，在图90中所示的工序中，在氧化膜OF4和FS绝缘层4的上部利用CVD法形成厚度为1000～1500埃的、作为栅电极6的多晶硅层PS2。

其次，在图91中所示的工序中，利用各向异性刻蚀(干法刻蚀)有选择地除去多晶硅层PS2，形成栅电极6。然后，以栅电极6为掩模有选择地除去氧化膜OF4，形成栅氧化膜10。

此时，由于过刻蚀也部分地除去FS上部氧化膜41，FS上部氧化膜41的厚度部分地变薄。在该状态下，在栅电极6的侧面及在源·漏层内形成用于形成低掺杂漏层(以下称为LDD层)的侧壁氧化膜61。侧壁氧化膜61是这样来形成的：在形成氧化膜使其覆盖栅电极之后，通过利用各向异性刻蚀(干法刻蚀)进行除去，在栅电极6的侧面以自对准的方式来形成。此时，由于过刻蚀，进一步除去FS上部氧化膜41。

其次，在不打算形成硅化物层的部分上全面地形成硅化物保护膜11。硅化物保护膜11是在源·漏层的表面上形成硅化物层会产生器件工作方面的不良情况的半导体元件的源·漏层的表面上设置的一种膜。

该形成方法是在衬底的整个面上形成了氧化膜之后，利用各向异性刻蚀(干法刻蚀)有选择地进行除去该氧化膜，使硅化物保护膜11覆盖给定的源·漏层的表面，但此时如图92所示，在FS绝缘层4的侧面(侧壁氧化膜42和FS栅氧化膜43的侧面)也以自对准的方式形成该硅化物保护膜11。在形成该硅化物保护膜11时，由于过刻蚀进一步除去FS上部氧化膜41，故FS上部氧化膜41部分地变得极薄。

此时，由于在栅氧化工序中FS电极5的端部成为弯曲的形状，故如图92所示，有些情况下部分地露出FS电极5。

在该状态下，在栅电极6的上部表面和图中未示出的源·漏层的表面上以自对准的方式形成硅化物膜12。再有，硅化物膜12可以是硅化钴(CoSi₂)、硅化钛(TiSi₂)或硅化镍(NiSi₂)、硅化钨(WSi₂)等中的任何一种。由于在多晶硅层、硅层的表面上形成硅化物膜12，故如图93所示，也在FS电极5的露出面上形成硅化物膜12。

在FS电极5的露出面上被形成的硅化物膜12处于容易剥离的状态，这是因为FS电极5的露出面的面积较小或在没有完全除去FS上部氧化膜41的状态下形成的。而且，如果剥离下来的硅化物膜12成为导电性的粉尘并残留在半导体器件上的话，会对半导体器件的工作特性造成不良影响，使器件的制造成品率下降。此外，如果伴随硅化物膜12的剥离而部分地丧失FS电极5，则会导致FS电极5呈断线状态，使器件的制造成品率下降。

此外，在以上已说明的半导体器件的制造工序中，在图87中示出的工序中示出了利用各向异性刻蚀(干法刻蚀)只除去氧化膜OF3来形成侧壁氧化膜42、利用湿法刻蚀除去氧化膜OF1的例子(图88)。但是，可以用干法刻蚀同时除去氧化膜OF3和OF1，在这种情况下产生以下说明的问题。

即，在接着图86的工序中，利用各向异性刻蚀(干法刻蚀)除去氧化膜OF3和OF1，形成侧壁氧化膜42，同时只在侧壁氧化膜42的下部留下氧化膜OF1，成为FS栅氧化膜43。此时，如图94所示，存在由于过刻蚀而除去SOI层3的表面的可能性。

特别是在侧壁氧化膜42的端部，该部分与其他部分相比被除去的量较多，变成SOI层部分地被挖去的状态。一般认为其原因之一是刻蚀剂的密度的局部的偏离。因此，如图94所示，在侧壁氧化膜42的端部附近的SOI层3的表面上形成凹部DP。

在形成侧壁氧化膜42的工序之后，象使用图89所说明的那样，在SOI层3的表面上形成栅氧化膜OF3，但在形成栅氧化膜OF3之前，必须用湿法刻蚀除去在SOI层3的表面上形成的自然氧化膜。此时，与自然氧化膜一起也除去一部分FS上部氧化膜41和侧壁氧化膜42。在图95中示出该状态。

在图95中，用虚线示出了除去自然氧化膜之前的FS绝缘膜4的位置。如图95所示，由于FS绝缘膜4的退缩，在侧壁氧化膜42的周围形成边缘部EP。

在图96中示出了在该状态下形成作为栅氧化膜的氧化膜OF4的结果。在图96中，以反映边缘部EP的形状的方式形成氧化膜OF4。即，边缘部EP呈遗留在侧壁氧化膜42的周围的状态。在该状态下，如图97所示，如果形成作为栅电极6的多晶硅层PS2，则由于在器件工作时电场集中于边缘部EP，电场强度变高，栅氧化膜破坏的可能性变高，这样就存在栅氧化膜的可靠性降低、进而具有场分离结构的MOS晶体管的可靠性降低的问题。

再有，与图91～图93对应的图是图98～图100，在这些图中示出了在栅氧化工序中同样发生因FS电极5的端部弯曲而引起的问题的情况。

此外，在以上已说明的问题之外，还存在起因于FS电极的材料性质，在FS电极和晶体管的栅电极重合的地方产生电极间短路的问题。

FS电极5由掺了磷(P)的N型多晶硅来构成，但这样的多晶硅的晶粒直径较大(包含0．2～1微米的晶粒)，此外在氧化工序中沿晶粒边界促进了氧化，存在容易出现凹凸形状的现象。

即，如图89所示，在SOI层的表面上用热氧化法形成作为栅氧化膜10的氧化膜OF4，但此时氧化剂、即氧通过FS上部氧化膜41、侧壁氧化膜42、FS栅氧化膜43，对FS电极5进行氧化。因此，FS电极5的厚度减少、产生弯曲，这种情况以上已说明过，但同时由于以上已说明的原因，FS电极5的表面呈凹凸状态。

在图101中示意性地示出了该状态。图101是表示FS绝缘膜4、FS电极5、栅电极6的配置状态的斜视图，为了容易看清其结构而给成透视图。

由于FS电极5的表面呈凹凸状态，如图101所示，在FS电极5的边缘部存在大小凸起部。因而，在器件工作时电场集中于该凸起部，在与FS电极5的边缘部相对的栅电极6之间绝缘被破坏，产生电极间的短路。

本发明就是为了解决上述的问题而完成的，其第1个目的是提供一种在具有场分离结构的半导体器件中消除了起因于FS绝缘层的器件的工作特性和可靠性降低的半导体器件，其第2个目的是提供一种防止了起因于制造过程而产生的栅氧化膜的破损的半导体器件，其第3个目的是提供一种防止了起因于FS电极的材料性质而产生的与栅电极之间短路的半导体器件，同时还提供适合于这些半导体器件的制造方法。

与本发明的第1方面有关的半导体器件是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件，所述场分离结构备有：覆盖所述场屏蔽栅电极的上表面而形成的耐氧化性膜；覆盖所述耐氧化性膜的上表面的第1氧化膜；以及覆盖所述第1氧化膜、所述耐氧化性膜和所述场屏蔽栅电极的侧面的第2氧化膜。

与本发明的第2方面有关的半导体器件是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件，所述场分离结构备有：覆盖所述场屏蔽栅电极的上表面的第1氧化膜；覆盖所述第1氧化膜和所述场屏蔽栅电极的侧面的第2氧化膜；以及覆盖所述场屏蔽栅电极和第2氧化膜的下表面而形成的耐氧化性膜。

与本发明的第3方面有关的半导体器件是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件，所述场分离结构备有：覆盖所述场屏蔽栅电极的上表面的第1氧化膜；覆盖所述第1氧化膜的上表面的第1耐氧化性膜；以及至少覆盖所述第1氧化膜和所述场屏蔽栅电极的侧面的第2氧化膜。

与本发明的第4方面有关的半导体器件是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件，所述场屏蔽绝缘膜是具有耐氧化性的膜，所述场分离结构备有：覆盖所述场屏蔽栅电极的上表面而形成的第1耐氧化性膜；以及覆盖所述第1耐氧化性膜和所述场屏蔽栅电极的侧面而形成的第2耐氧化性膜。

与本发明的第5方面有关的半导体器件是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件，所述场分离结构备有：覆盖所述场屏蔽栅电极的上表面的第1氧化膜；以及覆盖所述第1氧化膜和所述场屏蔽栅电极的侧面的第2氧化膜，所述利用场分离结构进行元件间分离的元件是MOS晶体管，所述第1氧化膜的厚度比在所述MOS晶体管的栅电极的端面形成的、用于形成所述MOS晶体管的低掺杂漏层的侧壁氧化膜和在不希望形成硅化物膜的所述MOS晶体管的部分上形成的硅化物保护膜的厚度的总和要厚。

与本发明的第1方面有关的半导体器件的制造方法是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件的制造方法，该方法包括：在所述半导体衬底上全面地形成所述场屏蔽绝缘膜的工序(a)；在所述场屏蔽绝缘膜上有选择地形成按顺序层叠了所述场屏蔽栅电极、耐氧化性膜、第1氧化膜的层叠体的工序(b)；以及形成覆盖所述第1氧化膜、所述耐氧化性膜、所述场屏蔽栅电极的侧面的第2氧化膜的工序(c)，所述工序(c)包括：为覆盖所述场屏蔽绝缘膜和所述层叠体而形成氧化膜的工序(c-1)；利用各向异性干刻蚀法减薄所述场屏蔽绝缘膜上的所述氧化膜的厚度的工序(c-2)；以及利用湿刻蚀法除去所述场屏蔽绝缘膜上的所述氧化膜并形成所述第2氧化膜，同时以所述第2氧化膜作为掩模有选择地除去所述场屏蔽绝缘膜的工序(c-3)。

与本发明的第2方面有关的半导体器件的制造方法是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件的制造方法，该方法包括：在所述半导体衬底上按顺序全面地形成所述场屏蔽绝缘膜和耐氧化性膜的工序(a)；在所述耐氧化性膜上有选择地形成按顺序层叠了所述场屏蔽栅电极、第1氧化膜的层叠体的工序(b)；以及形成覆盖所述第1氧化膜、所述场屏蔽栅电极的侧面的第2氧化膜的工序(c)，所述工序(c)包括：为覆盖所述耐氧化性膜和所述层叠体而形成氧化膜的工序(c-1)；利用各向异性干刻蚀法除去所述氧化膜并形成所述第2氧化膜的工序(c-2)；以所述第2氧化膜作为掩模，利用湿刻蚀法有选择地除去所述耐氧化性膜的工序(c-3)；以及以所述耐氧化性膜作为掩模，利用湿刻蚀法有选择地除去所述场屏蔽绝缘膜的工序(c-4)。

与本发明的第3方面有关的半导体器件的制造方法是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件的制造方法，该方法包括：在所述半导体衬底上有选择地形成按顺序层叠了所述场屏蔽绝缘膜、所述场屏蔽栅电极、第1氧化膜、第1耐氧化性膜的的层叠体的工序(a)；形成至少覆盖所述第1氧化膜和所述场屏蔽栅电极的侧面的第2氧化膜的工序(b)；以及在所述第2氧化膜中注入氮离子，在所述第2氧化膜的表面上形成第2耐氧化性膜的工序(c)。

与本发明的第4方面有关的半导体器件的制造方法是利用备有在半导体衬底上有选择地形成了的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成了的场屏蔽栅电极的场分离结构进行元件间分离的半导体器件的制造方法，该方法包括：在所述半导体衬底上全面地形成所述场屏蔽绝缘膜作为具有耐氧化性的膜的工序(a)；在所述场屏蔽绝缘膜上有选择地形成按顺序层叠了所述场屏蔽栅电极、第1耐氧化性膜的层叠体的工序(b)；为覆盖所述第1耐氧化性膜和所述层叠体而形成耐氧化性的膜，利用各向异性干刻蚀法除去该耐氧化性的膜和所述场屏蔽绝缘膜，形成覆盖所述第1耐氧化性膜、所述场屏蔽栅电极的侧面的第2耐氧化性膜的工序(c)；以及在所述半导体衬底的露出表面上暂时形成了牺牲氧化膜之后，除去该牺牲氧化膜的工序(d)。

图1是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图2是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图3是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图4是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图5是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图6是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图7是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图8是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图9是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图10是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图11是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图12是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图13是表示与本发明有关的实施例1的半导体器件的制造工序的图。

图14是说明硅化物保护膜的图。

图15是说明硅化物保护膜的图。

图16是说明硅化物保护膜的图。

图17是表示与本发明有关的实施例2的半导体器件的制造工序的图。

图18是表示与本发明有关的实施例2的半导体器件的制造工序的图。

图19是表示与本发明有关的实施例2的半导体器件的制造工序的图。

图20是表示与本发明有关的实施例2的半导体器件的制造工序的图。

图21是表示与本发明有关的实施例2的半导体器件的制造工序的图。

图22是表示与本发明有关的实施例2的半导体器件的制造工序的图。

图23是表示与本发明有关的实施例2的半导体器件的制造工序的图。

图24是表示与本发明有关的实施例2的半导体器件的制造工序的图。

图25是表示与本发明有关的实施例2的半导体器件的变形例的制造工序的图。

图26是表示与本发明有关的实施例2的半导体器件的变形例的制造工序的图。

图27是表示与本发明有关的实施例2的半导体器件的变形例的制造工序的图。

图28是表示与本发明有关的实施例2的半导体器件的变形例的制造工序的图。

图29是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图30是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图31是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图32是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图33是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图34是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图35是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图36是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图37是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图38是表示与本发明有关的实施例3的半导体器件的制造工序的图。

图39是表示与本发明有关的实施例4的半导体器件的制造工序的图。

图40是表示与本发明有关的实施例4的半导体器件的制造工序的图。

图41是表示与本发明有关的实施例4的半导体器件的制造工序的图。

图42是表示与本发明有关的实施例4的半导体器件的制造工序的图。

图43是表示与本发明有关的实施例5的半导体器件的制造工序的图。

图44是表示与本发明有关的实施例5的半导体器件的制造工序的图。

图45是表示与本发明有关的实施例5的半导体器件的制造工序的图。

图46是表示与本发明有关的实施例5的半导体器件的变形例的制造工序的图。

图47是表示与本发明有关的实施例5的半导体器件的变形例的制造工序的图。

图48是表示与本发明有关的实施例5的半导体器件的变形例的制造工序的图。

图49是表示与本发明有关的实施例5的半导体器件的变形例的制造工序的图。

图50是表示与本发明有关的实施例5的半导体器件的变形例的制造工序的图。

图51是表示与本发明有关的实施例5的半导体器件的变形例的制造工序的图。

图52是表示与本发明有关的实施例5的半导体器件的变形例的制造工序的图。

图53是表示与本发明有关的实施例6的半导体器件的制造工序的图。

图54是表示与本发明有关的实施例6的半导体器件的制造工序的图。

图55是表示与本发明有关的实施例6的半导体器件的制造工序的图。

图56是表示与本发明有关的实施例6的半导体器件的制造工序的图。

图57是表示与本发明有关的实施例6的半导体器件的制造工序的图。

图58是表示与本发明有关的实施例7的半导体器件的制造工序的图。

图59是表示与本发明有关的实施例7的半导体器件的制造工序的图。

图60是表示与本发明有关的实施例7的半导体器件的制造工序的图。

图61是表示与本发明有关的实施例7的半导体器件的制造工序的图。

图62是表示与本发明有关的实施例7的半导体器件的制造工序的图。

图63是表示与本发明有关的实施例7的半导体器件的制造工序的图。

图64是表示与本发明有关的实施例8的半导体器件的制造工序的图。

图65是表示与本发明有关的实施例8的半导体器件的制造工序的图。

图66是表示与本发明有关的实施例8的半导体器件的制造工序的图。

图67是表示与本发明有关的实施例8的半导体器件的制造工序的图。

图68是表示与本发明有关的实施例8的半导体器件的制造工序的图。

图69是表示与本发明有关的实施例8的半导体器件的制造工序的图。

图70是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图71是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图72是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图73是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图74是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图75是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图76是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图77是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图78是表示与本发明有关的实施例9的半导体器件的制造工序的图。

图79是表示与本发明有关的实施例10的半导体器件的制造工序的图。

图80是表示与本发明有关的实施例10的半导体器件的制造工序的图。

图81是表示与本发明有关的实施例10的半导体器件的制造工序的图。

图82是表示具有场分离结构的半导体器件的整体结构的斜视图。

图83是表示现有的半导体器件的制造工序的图。

图84是表示现有的半导体器件的制造工序的图。

图85是表示现有的半导体器件的制造工序的图。

图86是表示现有的半导体器件的制造工序的图。

图87是表示现有的半导体器件的制造工序的图。

图88是表示现有的半导体器件的制造工序的图。

图89是表示现有的半导体器件的制造工序的图。

图90是表示现有的半导体器件的制造工序的图。

图91是表示现有的半导体器件的制造工序的图。

图92是表示现有的半导体器件的制造工序的图。

图93是表示现有的半导体器件的制造工序的图。

图94是表示现有的半导体器件的制造工序的图。

图95是表示现有的半导体器件的制造工序的图。

图96是表示现有的半导体器件的制造工序的图。

图97是表示现有的半导体器件的制造工序的图。

图98是表示现有的半导体器件的制造工序的图。

图99是表示现有的半导体器件的制造工序的图。

图100是表示现有的半导体器件的制造工序的图。

图101是表示现有的半导体器件的结构的图。

<A．实施例1>

<A-1．器件结构>

作为与本发明有关的实施例1，一边利用图1～图9说明具有场分离结构的半导体器件M100的制造工序，一边说明关于半导体器件M100的结构和特征性的作用和效果。再有，由于半导体器件M100的基本结构与利用图82已说明的半导体器件M90相同，故对相同的构成部分标以相同的符号，不重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

<A-2．制造方法>

首先，如图1所示，在用支撑衬底1和埋入氧化膜2构成的绝缘性衬底的SOI层3的表面上按顺序形成氧化硅膜OF1、掺了杂质(例如磷)的多晶硅层PS1、氮化硅膜NF1和氧化膜OF2，在氧化膜OF2上形成经图形刻蚀的抗蚀剂掩模R1。再有，在以后的说明中，将氧化硅膜称为氧化膜，将氮化硅膜称为氮化膜。

其中，利用热氧化法或CVD法形成厚度为200埃的氧化膜OF1，利用CVD法形成厚度为500埃的多晶硅层PS1，利用CVD法形成厚度为100埃的氮化膜NF1，利用CVD法形成厚度为1000埃的氧化膜OF2。再有，以上所述的各层的厚度是一例，氧化膜OF1的厚度可以在100～1000埃的范围内，多晶硅层PS1的厚度可以在500～1000埃的范围内，氮化膜NF1的厚度可以在100～1000埃的范围内，氧化膜OF2的厚度可以在500～2000埃的范围内。再有，多晶硅层PS1也可在首先利用CVD法形成了非多晶硅层之后，利用离子注入法导入杂质来形成。

然后，将抗蚀剂掩模R1作为掩模，利用各向异性刻蚀(干法刻蚀)有选择地除去氧化膜OF2，形成FS上部氧化膜41。

其次，在图2中示出的工序中，除去抗蚀剂掩模R1，以FS上部氧化膜41为掩模，利用各向异性刻蚀(干法刻蚀)有选择地除去氮化膜NF1和多晶硅层PS1，形成FS上部氮化膜15(耐氧化性膜)和FS电极5。

其次，在图3中示出的工序中，利用CVD法形成氧化膜OF3，以便覆盖氧化膜OF1、FS上部氮化膜15、FS上部氧化膜41和FS电极5。再有，氧化膜OF3的厚度是1500～2000埃。

然后，在图4中示出的工序中，通过利用各向异性刻蚀(干法刻蚀)除去氧化膜OF3和OF1，在FS上部氮化膜15、FS上部氧化膜41和FS电极5的侧面形成侧壁氧化膜42，在FS电极5和侧壁氧化膜42的下部只留下氧化膜OF1，形成FS栅氧化膜43。再有，利用FS上部氧化膜41、侧壁氧化膜42、FS栅氧化膜43构成FS绝缘层4。

其次，在图5中示出的工序中，在SOI层3的表面上利用热氧化法形成作为栅氧化膜10的氧化膜OF4。在形成氧化膜OF4时，氧化剂、即氧通过侧壁氧化膜42、FS栅氧化膜43，将FS电极5的下面一侧进行氧化，但由于在FS电极5的上面形成了FS上部氮化膜15，所以FS电极5的上面一侧不会被氧化，这样就降低了由于氧化使FS电极5的实际厚度减少的比例。

再有，利用到达了FS电极5的下部的氧，FS电极5的端部被氧化，呈向上方弯曲的形状。这是由于越接近端部被氧化的比例越多，越接近中央部被氧化的比例越小而引起的。此外，由于侧壁氧化膜42的下部的SOI层3也被氧化，故FS栅氧化膜43的端部的厚度增加。

其次，在图6中示出的工序中，利用CVD法在氧化膜OF4和FS绝缘层4的上部形成厚度为1000～1500埃的作为栅电极6的多晶硅层PS2。

其次，在图7中示出的工序中，利用各向异性刻蚀(干法刻蚀)有选择地除去多晶硅层PS2，形成栅电极6。然后，通过以栅电极6为掩模有选择地除去氧化膜OF4，形成栅氧化膜10。

此时，由于过刻蚀，也部分地除去FS上部氧化膜41，FS上部氧化膜41的厚度部分地变薄。在该状态下，在栅电极6的侧面形成用于在源·漏层内形成低掺杂漏层(以后称为LDD层)的侧壁氧化膜61。侧壁氧化膜61是这样来形成的，即在形成氧化膜以便覆盖栅电极6后，通过各向异性刻蚀(干法刻蚀)进行除去，在栅电极6的侧面以自对准的方式形成。此时，由于过刻蚀进一步除去FS上部氧化膜41。

其次，在不打算形成硅化物层的部分上全面地形成硅化物保护膜11。硅化物保护膜11是在源·漏层的表面上形成硅化物层会产生器件工作方面的不良情况的半导体元件的源·漏层的表面上设置的一种膜。再有，关于硅化物保护膜，以后进一步进行说明。

该形成方法是在衬底的整个面上形成了氧化膜后，通过各向异性刻蚀(干法刻蚀)有选择地除去氧化膜来覆盖规定的源·漏层的表面，但此时如图8所示，在FS绝缘层4的侧面(侧壁氧化膜42和FS栅氧化膜43的侧面)也以自对准的方式形成硅化物保护膜11。在形成该硅化物保护膜11时，由于过刻蚀进一步除去FS上部氧化膜41，FS上部氧化膜41部分地变得极薄。

但是，由于在FS电极5的上表面形成了FS上部氮化膜15，故即使FS上部氧化膜41在局部几乎被除去，FS电极5的上表面也不会露出。

在该状态下，如图9所示，以自对准的方式在栅电极6的上部表面和未图示的源·漏层的表面上形成例如800埃厚度的硅化物膜12。再有，硅化物膜12的形成方法如下，在多晶硅层或硅层的表面上淀积了例如钴(Co)等的金属薄膜后，在700℃的温度条件下进行热处理，使硅与金属反应而形成。

作为硅化物膜12，可以是硅化钴(CoSi₂)、硅化钛(TiSi₂)或硅化镍(NiSi₂)、硅化钨(WSi₂)等中的任何一种。

由于在氮化膜的表面上不形成硅化物膜，故如图9所示，在FS上部氮化膜15的表面上不会形成硅化物膜12。

<A-3．特征性的作用和效果>

如上所述，在半导体器件M100中，由于能防止在FS电极5的表面上形成硅化物膜12，故可防止硅化物膜12剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜12的剥离而部分地丧失FS电极5而导致FS电极5的断线状态。

再有，在防止形成硅化物膜12方面，在FS电极5的上部表面上设置的膜不限定于氮化膜，例如可使用氮氧化膜(SiON)。此外，也可使用氮化钛膜(TiN)、氮化钨(WN)。由于这些膜是导电性的，故也具有降低FS电极5的电阻值的作用。

<A-4．变形例>

在利用图1～图9已说明的本发明的实施例1中，在图4中示出的工序中，说明了利用各向异性刻蚀(干法刻蚀)除去氧化膜OF3和OF1的例子，但也可用湿法刻蚀来除去氧化膜OF1。此时，通过事先将FS上部氧化膜41的宽度尺寸形成得比FS上部氮化膜15或FS电极5的宽度尺寸小，可得到以下说明的那种特征性的作用和效果。

图10表示用于将FS上部氧化膜41的宽度尺寸形成得比FS上部氮化膜15或FS电极5的宽度尺寸小一些的工序的例子。如图10所示，将FS上部氧化膜41的宽度尺寸形成得比FS上部氮化膜15或FS电极5的宽度尺寸小一些，在其侧面形成淀积膜411。将FS上部氧化膜41和淀积膜411作为掩模，除去氮化膜NF1和多晶硅层PS1。其后，通过除去淀积膜411，可得到FS上部氧化膜41的宽度尺寸比FS上部氮化膜15或FS电极5的宽度尺寸小一些的结构。

这里，可有意识地形成淀积膜411，但也可利用在形成FS上部氧化膜41时的干法刻蚀中被使用的例如CF₄等的刻蚀剂自然地被淀积的现象。即，在知道刻蚀剂在FS上部氧化膜41的侧面自然地淀积的情况下，可利用该现象。

在图11中示出形成了氧化膜OF3以便覆盖氧化膜OF1、FS上部氮化膜15、FS上部氧化膜41、FS电极5的状态。

而且，如图12所示，利用干法刻蚀除去氧化膜OF3，使其达到规定的厚度。

其次，在图13中示出的工序中，利用湿法刻蚀除去氧化膜OF3，同时也除去氧化膜OF1。湿法刻蚀以与形成OF3时的过程相反的方式进行。

即，一边反映具有台阶而构成的FS上部氧化膜41、FS上部氮化膜15、FS电极5的形状，一边生长氧化膜OF3。因而，在其轮廓形状方面存在平缓的台阶。在生长的同时，台阶消失，但作为过去的经历而留下来。利用湿法刻蚀来再现该起伏，如图13所示，在侧壁氧化膜的表面上形成平缓的台阶。

因此，由于在侧壁氧化膜42的表面上形成了平缓的台阶，故如使用图6已说明的那样，在形成作为栅电极的多晶硅层的情况下，多晶硅层的密接性良好，可解决栅电极剥离等问题。

此外，如图13中的区域A所示，由于FS栅氧化膜43的端部具有平缓的斜率，故与该部分为陡峭的情况相比，在以下方面有利。即，在以后的工序中在形成多晶硅层并有选择地进行刻蚀来形成栅电极的情况下(参照图7)，在防止不需要的多晶硅层作为残渣留在该部分上这一点上效果很好，可减少由于多晶硅层残留而引起的短路的发生，可防止制造成品率的降低。

<A-5．关于硅化物保护膜>

这里，说明硅化物保护膜11。在图14中作为半导体集成电路的一例，示出了反相电路C2和保护该电路的保护电路C1。

串联连接P沟道MOS晶体管P1和N沟道MOS晶体管N1来构成保护电路C1，在连接两者的节点ND1上连接着输入焊区PD。将P沟道MOS晶体管P1的栅电极连接到电源电位(Vcc)，从而经常处于关断状态。将N沟道MOS晶体管N1的栅电极连接到接地电位，从而经常处于关断状态。

串联连接P沟道MOS晶体管P2和N沟道MOS晶体管N2来构成反相电路C2，将两者的连接节点ND2连接到未图示的其他电路上。而且，将P沟道MOS晶体管P2和N沟道MOS晶体管N2的栅电极连接到保护电路C1的节点ND1。

这里，假定从输入焊区PD输入了浪涌(surge)电压的情况。由于浪涌电压是比通常的MOS晶体管的工作电压高的电压，故如果没有保护电路C1，则浪涌电压会加到反相电路C2的P沟道MOS晶体管P2和N沟道MOS晶体管N2的栅电极上，存在破坏两者的栅绝缘的担心。但是，由于保护电路C1的存在，如施加浪涌电压的话，在P沟道MOS晶体管P1和N沟道MOS晶体管N1的源·漏间发生击穿而流过电流，可防止浪涌电压加到反相电路C2上。

由于保护电路C1以这种方式工作，故浪涌电压就加在源·漏间，这是需要硅化物保护膜的原因。

图15表示MOS晶体管的平面结构。MOS晶体管的结构是这样的：在中央部分配置细长形状的栅电极GE，在其短边方向的两个外侧配置源·漏区SD。一般来说，为了降低源·漏区SD与未图示的接触孔的接触电阻，在源·漏区SD的表面上形成硅化物膜SF，但在构成保护电路C1的MOS晶体管中，硅化物膜带来一些不良情况。

在图16中示出了图15中所示的区域A的放大图。硅化物膜SF一般是多晶结构，如图16所示，由大小硅化物的晶粒GR构成。因而，在晶粒边界处反映各粒子的形状而具有起伏。在沿栅电极GE的端部的硅化物膜SF的端部处也是同样的情况，如图16所示，晶粒将栅电极GE夹在中间而对置。在这样的结构中，如果加上浪涌电压，则在栅电极GE的两侧的晶粒GR的突起部之间(箭头所示的间隙)引起浪涌电流的集中，故集中地破坏该部分，这样使MOS晶体管的工作发生故障，从而失去作为保护电路的功能。由于这个原因，在保护电路的源·漏区表面不形成硅化物膜，而代之以形成硅化物保护膜。

但是，在保护电路以外的半导体集成电路、例如反相电路C2中，需要在源·漏区表面形成硅化物膜，因此，如上面所说明的那样，需要在形成硅化物膜之前有除去硅化物保护膜的工序。

<B．实施例2>

<B-1．器件结构>

作为与本发明有关的实施例2，一边利用图17～图24说明具有场分离结构的半导体器件M200的制造工序，一边说明关于半导体器件M200的结构和特征性的作用和效果。再有，由于半导体器件M200的基本结构与利用图82已说明的半导体器件M90相同，故对相同的构成部分标以相同的符号，不重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

<B-2．制造方法>

首先，如图17中所示，在用支撑衬底1和埋入氧化膜2构成的绝缘性衬底的SOI层3的表面上按顺序形成氧化硅膜OF1、氮化膜NF2、掺了杂质(例如磷)的多晶硅层PS1、和氧化膜OF2，在氧化膜OF2上形成经图形刻蚀的抗蚀剂掩模R1。

其中，利用CVD法形成厚度为200埃的氮化膜NF2。再有，由于氧化硅膜OF1、多晶硅层PS1和氧化膜OF2的厚度和形成方法与利用实施例1说明过的厚度和形成方法相同，故省略其说明。

然后，在图18示出的工序中，将抗蚀剂掩模R1作为掩模，利用各向异性刻蚀(干法刻蚀)有选择地除去氧化膜OF2，形成FS上部氧化膜41。

其次，除去抗蚀剂掩模R1，以FS上部氧化膜41为掩模，利用各向异性刻蚀(干法刻蚀)有选择地除去多晶硅层PS1，形成FS电极5。

然后，在图19中示出的工序中，利用CVD法形成氧化膜OF3，以便覆盖氮化膜NF2、FS上部氧化膜41和FS电极5。再有，氧化膜OF3的厚度是1500～2000埃。

然后，在图20中示出的工序中，通过利用各向异性刻蚀(干法刻蚀)除去氧化膜OF3，在FS上部氧化膜41和FS电极5的侧面形成侧壁氧化膜42。

其次，在图21示出的工序中，对氮化膜NF2进行刻蚀，使其只在FS电极5和侧壁氧化膜42的下部留下，形成FS下部氮化膜16(耐氧化性膜)。再有，由于在氮化膜NF2的刻蚀中例如使用热磷酸进行的湿法刻蚀，故由于过刻蚀，FS下部氮化膜16的端部比侧壁氧化膜4的端部有一些收缩。

其次，在图22示出的工序中，对氧化膜OF1进行刻蚀，使其只在FS下部氮化膜16的下部留下，形成FS栅氧化膜43。再有，由于在氧化膜OF1的刻蚀中使用氢氟酸(HF)的湿法刻蚀，利用过刻蚀，FS栅氧化膜43的端部比FS下部氮化膜16的端部有一些收缩。再有，如果该收缩量大，则在以后的工序中形成栅电极时不需要的多晶硅层作为残渣而留下，故要尽可能缩短湿法刻蚀时间。为此，例如将氧化膜OF1的厚度设定为氮化膜NF2的一半、例如约100埃。

其次，如图23中所示，利用热氧化法在SOI层3的表面上形成作为栅氧化膜10的氧化膜OF4。在形成氧化膜OF4时，氧化剂、即氧通过侧壁氧化膜42、FS栅氧化膜43，但由于在FS电极5的下部形成了FS下部氮化膜16，故FS电极5的下面一侧不会氧化，可降低由于氧化而使FS电极5的实际厚度减少的比例。此外，由于不氧化FS电极5的端部，故可防止FS电极5呈向上方弯曲的形状。

再有，虽然侧壁氧化膜42下部的SOI层3被氧化，但与FS电极5相比难以被氧化，此外，由于FS下部氮化膜16延伸到侧壁氧化膜42的下部，故FS栅氧化膜43的端部的厚度的增加变少。

其次，利用CVD法在氧化膜OF4和FS绝缘层4的上部形成作为栅电极6的多晶硅层PS2，利用各向异性刻蚀(干法刻蚀)有选择地除去多晶硅层PS2，形成栅电极6。然后，通过以栅电极6为掩模有选择地除去氧化膜OF4，形成栅氧化膜10。

此时，由于过刻蚀，也部分地除去FS上部氧化膜41，FS上部氧化膜41的厚度部分地变薄。在该状态下，在栅电极6的侧面形成用于在源·漏层内形成低掺杂漏层(以后称为LDD层)的侧壁氧化膜61。侧壁氧化膜61是这样形成的，即在形成氧化膜，以便覆盖栅电极6后，通过用各向异性刻蚀(干法刻蚀)进行除去，如图23所示，在栅电极6的侧面以自对准的方式形成。此时，由于过刻蚀进一步除去FS上部氧化膜41。

其次，在整个面上形成硅化物保护膜11。然后，通过用各向异性刻蚀(干法刻蚀)有选择地除去，来覆盖规定的源·漏层的表面，但此时如图24所示，在侧壁氧化膜42、FS下部氮化膜16和FS栅氧化膜43的侧面也以自对准的方式形成硅化物保护膜11。在形成该硅化物保护膜11时虽然因过刻蚀进一步除去FS上部氧化膜41，但由于FS电极5是平坦的，故FS上部氧化膜41不会呈局部地变得极薄的状态、或局部地几乎被除去的状态。

在这种状态下，在栅电极6的上部表面和未图示的源·漏层的表面上以自对准的方式形成厚度为800埃的硅化物膜12，但由于在氧化膜的表面上不形成硅化物膜，故如图24所示，在FS电极5的上表面不形成硅化物膜12。

<B-3．特征性的作用和效果>

如上所述，在在半导体器件M200中，由于能防止在FS电极5的表面上形成硅化物膜12，故可防止硅化物膜12剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜12的剥离而部分地丧失FS电极5而导致FS电极5的断线状态。

<B-4．变形例>

在利用图17～图24已说明的本发明的实施例2中，在图20中示出的工序中，说明了利用各向异性刻蚀(干法刻蚀)除去氧化膜OF3、在图21和图22示出的工序中，利用湿法刻蚀除去氮化膜NF2和氧化膜OF1的例子。此时，通过事先将FS上部氧化膜41的宽度尺寸形成得比FS电极5的宽度尺寸小，可得到以下说明的那种特征性的作用和效果。

再有，由于在实施例1中利用图10说明了用于使上部氧化膜41的宽度尺寸形成得比FS电极5的宽度尺寸小的工序，故不再重复说明。

图25表示形成了氧化膜OF3，以便覆盖氮化膜41、FS上部氧化膜41和FS电极5的状态。

然后，如图26所示，利用干法刻蚀除去氧化膜OF3，直至达到预定的厚度。

其次，在图27示出的工序中，对氮化膜NF2进行刻蚀，使其只在FS电极5和侧壁氧化膜42的下部留下，形成FS下部氮化膜16。再有，由于在氮化膜NF2的刻蚀中例如使用热磷酸的湿法刻蚀，故由于过刻蚀，FS下部氮化膜16的端部比侧壁氧化膜4的端部有一些收缩。

其次，在图28中示出的工序中，对氧化膜OF1进行刻蚀，使其只在FS下部氮化膜16的下部留下，形成FS栅氧化膜43。再有，由于在氧化膜OF1的刻蚀中例如使用氢氟酸(HF)的湿法刻蚀，由于过刻蚀，FS栅氧化膜43的端部比FS下部氮化膜16的端部有一些收缩。

该氧化膜的湿法刻蚀以与形成OF3时的过程相反的方式进行。由于这一点已在实施例1中说明过，故不再重复说明。由于氧化膜的湿法刻蚀，在侧壁氧化膜42的表面上反映出起因于FS上部氧化膜41的宽度尺寸与FS电极5的宽度尺寸的差异的台阶，形成平缓的台阶。

这样一来，用图23已说明过，由于在侧壁氧化膜42的表面上形成了平缓的台阶，故在形成作为栅电极的多晶硅层的情况下，多晶硅层的密接性变得很好，可解决栅电极剥离等的问题。

<C．实施例3>

<C-1．器件结构>

作为与本发明有关的实施例3，一边利用图29～图38说明具有场分离结构的半导体器件M300的制造工序，一边说明关于半导体器件M300的结构和特征性的作用和效果。再有，由于半导体器件M300的基本结构与利用图82已说明的半导体器件M90相同，故对相同的构成部分标以相同的符号，不重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

<C-2．制造方法>

首先，如图29中所示，在用支撑衬底1和埋入氧化膜2构成的绝缘性衬底的SOI层3的表面上按顺序形成氧化硅膜OF1、掺了杂质(例如磷)的多晶硅层PS1、氧化膜OF2、氮化膜NF3，在氮化膜NF3上形成经图形刻蚀的抗蚀剂掩模R1。

其中，利用热氧化法或CVD法形成厚度为200埃的氧化膜OF1，利用CVD法形成厚度为500埃的晶硅层PS1，利用CVD法形成厚度为1000埃的氧化膜OF2，利用CVD法形成厚度为100埃的氮化膜NF3。再有，以上示出的各层的厚度是一例，氮化膜NF3的厚度可以在100～1000埃的范围内。再有，由于其他膜的厚度的范围已在实施例1中说明过，故不再重复说明。

然后，在图30示出的工序中，将抗蚀剂掩模R1作为掩模，利用各向异性刻蚀(干法刻蚀)有选择地除去氮化膜NF3、氧化膜OF2、多晶硅层PS1，形成顶盖氮化膜17(第1耐氧化性膜)、FS上部氧化膜41、FS电极5。

其次，除去抗蚀剂掩模R1，在图31中示出的工序中，利用CVD法形成氧化膜OF3，以便覆盖氧化膜OF1、顶盖氮化膜17、FS上部氧化膜41、FS电极5。再有，氧化膜OF3的厚度是1500～2000埃。

其次，图32中示出的工序中，利用各向异性刻蚀(干法刻蚀)除去氧化膜OF3，在顶盖氮化膜17、FS上部氧化膜41、FS电极5的侧面形成侧壁氧化膜42。

再有，使侧壁氧化膜42的厚度增加了相当于顶盖氮化膜17的厚度的部分。因而，可得到以下示出的氧化膜OF1的刻蚀中的刻蚀容限(margin)。

其后，在图33中示出的工序中，除去氧化膜OF1。氧化膜OF1也是用于不使源·漏区暴露于干法刻蚀的等离子体中的保护膜，通过使用缓冲HF(氢氟酸)的湿法刻蚀将其除去。利用该工序，使OF3只在FS下部氮化膜16的下部留下，形成FS栅氧化膜43。再有，用FS上部氧化膜41、侧壁氧化膜42、FS栅氧化膜43构成FS绝缘层4。

其中，利用缓冲HF来刻蚀氧化膜OF3和OF1，但由于用缓冲HF几乎不刻蚀氮化膜、即顶盖氮化膜17，故可防止FS上部氧化膜41的厚度减少。因而，可防止在以后的工序中在FS上部氧化膜41的上部形成的栅电极6和FS电极5之间的寄生电容的增大，此外，可充分地保证栅电极6和FS电极5之间的电绝缘。

此外，侧壁氧化膜42的厚度有一些减少，但本来由于侧壁氧化膜42的厚度是按多出顶盖氮化膜17的厚度的大小形成的，故通过该刻蚀而变成合适的厚度。再有，顶盖氮化膜17向FS上部氧化膜41的上表面突出的大小相当于侧壁氧化膜42收缩的这部分的大小。

再有，缓冲HF(氢氟酸)是氢氟酸(HF)和氟化氨(NH₄F)的混合水溶液，具有与稀氢氟酸相比氧化硅膜的刻蚀率变得稳定的特征。

其次，在图34中示出的工序中，在SOI层3的表面上利用热氧化法形成作为栅氧化膜10的氧化膜OF4。在形成氧化膜OF4时，氧化剂、即氧通过侧壁氧化膜42、FS栅氧化膜43，而使FS电极5的下面一侧被氧化，但由于在FS电极5的上表面形成了顶盖氮化膜17，故可防止氧化剂从FS电极5的上面一侧侵入，可减少FS电极5的上面一侧被氧化的比例，可降低由于氧化而使FS电极5的实际厚度减少的比例。

再有，FS电极5的端部被到达FS电极5的下部的氧所氧化，变成向上方弯曲的形状。这是因为越靠近端部被氧化的比例越多，越接近中央部分被氧化的比例越少之故。此外，由于侧壁氧化膜42下部的SOI层也被氧化，故FS栅氧化膜43的端部的厚度增加。

其次，在图35所示的工序中，利用CVD法在氧化膜OF4、顶盖氮化膜17和FS绝缘层4的上部形成厚度为1000～1500埃的作为栅电极6的多晶硅层PS2。

在图36中示出的工序中，利用各向异性刻蚀(干法刻蚀)有选择地除去多晶硅层PS2，形成栅电极6。此时，通过适当地选择刻蚀条件、例如刻蚀温度或刻蚀气体的种类，以使多晶硅层PF2相对于顶盖氮化膜17的刻蚀率增大，可防止顶盖氮化膜17的刻蚀，可防止FS上部氧化膜41的刻蚀。

其次，通过以栅电极6为掩模有选择地除去氧化膜OF4，形成栅氧化膜10。

其次，在栅电极6的侧面形成用于在源·漏层内形成低掺杂漏层(以后称为LDD层)的侧壁氧化膜61。侧壁氧化膜61是这样形成的，即在形成氧化膜以便覆盖栅电极6后，通过各向异性刻蚀(干法刻蚀)进行除去，如图23所示，在栅电极6的侧面以自对准的方式形成。

此时，通过选择刻蚀条件、例如选择氟化氢类的气体作为刻蚀气体，以使氧化膜相对于顶盖氮化膜17的刻蚀率增大，可防止顶盖氮化膜17的刻蚀，可防止FS上部氧化膜41的刻蚀。

其次，在图37中示出的工序中，在整个面上形成硅化物保护膜11。在该形成方法中，在衬底的整个面上形成了氧化膜后，通过用各向异性刻蚀(干法刻蚀)有选择地除去，来覆盖规定的源·漏层的表面，但此时如图38所示，在FS绝缘层4的侧面(侧壁氧化膜42和FS栅氧化膜43的侧面)也以自对准的方式形成硅化物保护膜11。在形成该硅化物保护膜11时通过选择刻蚀条件以使氧化膜相对于顶盖氮化膜17的刻蚀率增大，可防止顶盖氮化膜17的刻蚀，可防止FS上部氧化膜41的刻蚀。

在这种状态下，在栅电极6的上部表面和未图示的源·漏层的表面上以自对准的方式形成例如厚度为800埃的硅化物膜12，但在FS上部氧化膜41的上部形成了顶盖氮化膜17，不会发生FS上部氧化膜41部分地被除去而露出FS电极5的表面，不会在FS电极5的上表面形成硅化物膜12。

再有，硅化物膜12的形成方法如下，在多晶硅层或硅层的表面上淀积了例如钴(Co)等的金属薄膜后，在700℃的温度条件下进行热处理，使硅与金属反应而形成。

<C-3．特征性的作用和效果>

如上所述，在半导体器件M300中，由于在FS上部氧化膜41的上表面形成了顶盖氮化膜17，故在制造过程中可防止FS上部氧化膜41的厚度减少，可防止栅电极6与FS电极5之间的寄生电容增大，可防止器件的工作速度的降低，此外，由于可充分保证栅电极6与FS电极5之间的电绝缘，故可防止这些电极间的短路故障。

此外，由于顶盖氮化膜17的存在，可防止氧化剂从FS电极5的上面一侧侵入，可减少FS电极5的上面一侧被氧化的比例，可降低由于氧化而使FS电极5的实际厚度减少的比例，故可抑制FS电极5的电阻的增加。

此外，由于在半导体器件300中能防止在FS电极5的表面上形成硅化物膜12，故可防止硅化物膜12剥离而成为导电性的粉尘，可防止残留在半导体器件上对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜12的剥离而部分地丧失FS电极5而导致FS电极5的断线的状态，可在器件工作时得到充分的场分离效果。

<C-4．变形例>

在利用图29～图38说明过的本发明的实施例3中，虽然说明了用氮化膜作为顶盖氮化膜的例，但也可使用氮氧化膜(SiON)来代替氮化膜，可得到与上述同样的作用和效果。

氮氧化膜是具有SiO₂和Si₃N₄的中间性质的绝缘物，用CVD法、或Si₃N₄的热氧化来形成。

<D．实施例4>

<D-1．器件结构>

作为与本发明有关的实施例4，一边利用图39～图42说明具有场分离结构的半导体器件M400的制造工序，一边说明半导体器件M400的结构和特征性的作用和效果。再有，由于半导体器件M400的基本结构与利用图82说明过的半导体器件M90相同，故对相同的构成部分标以相同的符号，不再重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

此外，关于与利用图29～图38说明过的本发明的实施例3相同的构成部分，标以相同的符号，不再重复说明。

<D-2．制造方法>

首先，如图39中所示，在用支撑衬底1和埋入氧化膜2构成的绝缘性衬底的SOI层3的表面上按顺序形成氧化硅膜OF1、氮化膜NF4、掺了杂质(例如磷)的多晶硅层PS1、氧化膜OF2、氮化膜NF3，在氮化膜NF3上形成经图形刻蚀的抗蚀剂掩模R1。

其中，利用CVD法形成厚度为100埃的氮化膜NF3和NF4。再有，上述氮化膜NF3和NF4的厚度是一例，可以在100～1000埃的范围内。再有，由于其他膜的厚度的范围已在实施例1中说明过，故不再重复说明。

然后，将抗蚀剂掩模R1作为掩模，利用各向异性刻蚀(干法刻蚀)有选择地除去氮化膜NF3、氧化膜OF2、氮化膜NF4、多晶硅层PS1，形成顶盖氮化膜17(第1耐氧化性膜)、FS上部氧化膜41、FS上部氮化膜18(第2耐氧化性膜)、FS电极5。

其次，除去抗蚀剂掩模R1，利用CVD法形成厚度为1500～2000埃的氧化膜，以便覆盖氧化膜OF1、顶盖氮化膜17、FS上部氧化膜41、FS上部氮化膜18、FS电极5。其后，利用各向异性刻蚀(干法刻蚀)除去该氧化膜，在顶盖氮化膜17、FS上部氧化膜41、FS上部氮化膜18、FS电极5的侧面形成侧壁氧化膜42。

再有，使侧壁氧化膜42的厚度增加了相当于顶盖氮化膜17和FS上部氮化膜18的厚度的部分。因而，可得到以下所述的氧化膜OF1的刻蚀中的刻蚀容限。

其后，在图41中示出的工序中，除去氧化膜OF1。氧化膜OF1也是用于不使源·漏区暴露于干法刻蚀的等离子体中的保护膜，通过使用缓冲HF(氢氟酸)的湿法刻蚀将其除去。利用该工序，使OF3只在FS下部氮化膜16的下部留下，形成FS栅氧化膜43。再有，用FS上部氧化膜41、侧壁氧化膜42、FS栅氧化膜43构成FS绝缘层4。

其中，利用缓冲HF来刻蚀氧化膜OF3和OF1，但由于用缓冲HF几乎不刻蚀氮化膜、即顶盖氮化膜17，故可防止FS上部氧化膜41的厚度减少。因而，可防止在以后的工序中在FS上部氧化膜41的上部形成的栅电极6和FS电极5之间的寄生电容的增大，此外，可充分地保证栅电极6和FS电极5之间的电绝缘。

此外，侧壁氧化膜42的厚度有一些减少，但本来由于侧壁氧化膜42的厚是按多出顶盖氮化膜17的厚度的大小形成的，故通过该刻蚀而变成合适的厚度。再有，顶盖氮化膜17向FS上部氧化膜41的上表面突出的大小相当于侧壁氧化膜42收缩的这部分的大小。

其次，利用热氧化法在SOI层3的表面上形成作为栅氧化膜10的氧化膜。在形成该氧化膜时，氧化剂、印氧通过侧壁氧化膜42、而使FS栅氧化膜43，FS电极5的下面一侧被氧化，但由于在FS上部氧化膜41上形成了顶盖氮化膜17，再在FS电极5的上表面形成了FS上部氮化膜18，故可防止氧化剂从FS电极5的上面一侧侵入，例如即使氧化剂侵入，也可防止FS电极5的上表面一侧被氧化。

再有，FS电极5的端部被到达FS电极5的下部的氧所氧化，变成向上方弯曲的形状。这是因为越靠近端部被氧化的比例越多，越接近中央部分被氧化的比例越少之故。此外，由于侧壁氧化膜42下部的SOI层也被氧化，故FS栅氧化膜43的端部的厚度增加。

以后的工序与本发明的实施例3中利用图35～图38说明过的工序相同，经过有选择地形成栅电极6的工序、在栅电极6的侧壁形成侧壁氧化膜61的工序、有选择地形成硅化物保护膜11的工序、有选择地形成硅化物膜12的工序后，得到图42中示出的半导体器件M400。

<D-3．特征性的作用和效果>

如上所述，在半导体器件M400中，由于顶盖氮化膜17的存在，故关于防止FS上部氧化膜41的厚度减少和防止在FS电极5的表面上形成硅化物膜12的作用和效果与实施例3相同，但由于在FS电极5的上表面形成了FS上部氮化膜18，可减少FS电极5的上表面一侧被氧化，可进一步降低由于氧化而使FS电极5的实际厚度减少的比例。

另外，在顶盖氮化膜和FS上部氮化膜中，不用说可使用氮氧化膜(SiON)来代替氮化膜。

<E．实施例5>

<E-1．器件结构>

作为与本发明有关的实施例5，一边利用图43～图45说明具有场分离结构的半导体器件MS00的制造工序，一边说明半导体器件M500的结构和特征性的作用和效果。再有，关于与利用图29～图38说明过的本发明的实施例3相同的构成部分，标以相同的符号，不再重复说明。

<E-2．制造方法>

在图43示出的工序中，通过从顶盖氮化膜17(第1耐氧化性膜)和FS绝缘膜4的上部进行氮(N)离子的注入，如图44所示，至少在侧壁氧化膜42的表面上形成接近于氮化膜的结构的侧壁保护膜19(第2耐氧化性膜)。再有，由于到图43中示出的结构为止的工序与实施例3中用图29～图33说明过的工序相同，故不再重复说明。

这里，氮(N)离子的注入条件为，能量是20～60keV，注入后的密度为1×10¹⁴～1×10²⁰／cm³。这样形成的侧壁保护膜19与氮化膜相同，具有妨碍氧通过的特性。

其次，在SOI层3的表面上利用热氧化法形成作为栅氧化膜10的氧化膜，在该氧化膜的形成时，由于作为氧化剂的氧不能通过顶盖氮化膜17和侧壁保护膜19，故不氧化FS电极5的上表面一侧和下表面一侧。氧只是从FS栅氧化膜43的端部的侧面侵入，但其量很少，不会氧化FS电极5。

再有，除了来自上方的氮离子的注入以外，也从斜方向注入氮离子，在FS栅氧化膜43的端部侧面也形成接近于氮化膜的结构的保护膜，尽可能地防止氧的侵入，可防止FS电极5的氧化。

因而，可防止FS电极5的端部呈向上方弯曲的形状，同时可防止FS电极5的实际厚度减少。

以后的工序与本发明的实施例3中利用图35～图38说明过的工序相同，经过有选择地形成栅电极6的工序、在栅电极6的侧壁形成侧壁氧化膜61的工序、有选择地形成硅化物保护膜11的工序后、有选择地形成硅化物膜12的工序，得到图45中示出的半导体器件M500。

<E-3．特征性的作用和效果>

如上所述，在半导体器件M500中，由于顶盖氮化膜17的存在，故关于防止FS上部氧化膜41的厚度减少的作用和效果和防止在FS电极5的表面上形成硅化物膜12的作用和效果与实施例3相同，但由于顶盖氮化膜17和侧壁保护膜19的存在，可得到以下所述的进一步的作用和效果。

即，由于可防止氧化FS电极5的上表面一侧和下表面一侧和可防止FS电极5的端部呈向上方弯曲的形状，故可防止与栅电极6的距离部分地变窄、导致与栅电极6之间的寄生电容的增大或绝缘破坏。

此外，由于可防止因氧化FS电极5的实际厚度减少，故可防止FS电极5的电阻增加。

此外，由于侧壁保护膜19的存在，可防止在栅电极6的形成工序、侧壁侧壁氧化膜61的形成工序、硅化物保护膜11的形成工序中因过刻蚀而部分地除去侧壁氧化膜42。

<E-4．变形例1>

在以上已说明的实施例5中，说明了利用氮离子注入而在侧壁氧化膜42的表面上形成接近于氮化膜的结构的侧壁保护膜19的例子，但也可在侧壁氧化膜42的表面上形成用氮化膜构成的侧壁表面氮化膜20(第2耐氧化性膜)来代替侧壁保护膜19。

现用图46～图48说明其一例。首先，如图46所示，在FS上部氧化膜41和FS电极5的侧面形成侧壁氧化膜42。此时，考虑到以后形成的侧壁氮化膜20的厚度，不使侧壁氧化膜42完全覆盖FS上部氧化膜41的侧面。再有，由于到图46中示出的结构为止的工序与在实施例3中利用图29～图32说明过的工序相同，故不再重复说明。

其次，在图47中示出的工序中，在侧壁氧化膜42的表面上形成用氮化膜构成的侧壁表面氮化膜20。利用CVD法在整个表面上形成例如厚度为1000埃的侧壁表面氮化膜20之后，通过各向异性刻蚀除去侧壁氧化膜42的表面以外的氮化膜，可得到侧壁表面氮化膜20。

其后，在图48中示出的工序中，通过使用缓冲HF(氢氟酸)的湿法刻蚀除去氧化膜OF1。通过该工序，只在FS电极5和侧壁氧化膜42的下部留下氧化膜OF1，成为FS栅氧化膜43。

利用缓冲HF来刻蚀氧化膜OF1，但由于缓冲HF几乎不刻蚀氮化膜、即顶盖氮化膜17和侧壁表面氮化膜20，故可防止FS上部氧化膜41和侧壁氧化膜42的厚度减少。

<E-5．变形例2>

再有，在以上的说明中，说明了在侧壁表面氮化膜20的形成中形成厚度约为1000埃的氮化膜的例子，但氮化膜的厚度可以更薄。

利用图49～图52说明其一例。首先，如图49所示，在顶盖氮化膜17、FS上部氧化膜41和FS电极5的侧面形成侧壁氧化膜(第2氧化膜)42A。再有，由于到图49中示出的结构为止的工序与在实施例3中利用图29～图32说明过的工序大体相同，故不再重复说明。但是，这种情况的侧壁氧化膜42A与实施例1～4中已说明的侧壁氧化膜42相比，其厚度形成得较薄。

其次，在图50中示出的工序中，利用CVD法在整个面上形成例如厚度约为200～300埃的氮化膜NF5。

其后，在图51中示出的工序中，通过各向异性刻蚀除去侧壁氧化膜42A的表面以外的氮化膜NF5，可得到侧壁表面氮化膜20A(第2耐氧化性膜)。

其后，在图52中示出的工序中，通过使用缓冲HF(氢氟酸)的湿法刻蚀除去氧化膜OF1。通过该工序，只在FS电极5和侧壁氧化膜42A的下部留下氧化膜OF1，成为FS栅氧化膜43。

这里，利用缓冲HF来刻蚀氧化膜OF1，但由于缓冲HF几乎不刻蚀氮化膜、即顶盖氮化膜17和侧壁表面氮化膜20A，故可防止FS上部氧化膜41和侧壁氧化膜42A的厚度减少。

<F．实施例6>

<F-1．器件结构>

作为与本发明有关的实施例6，一边利用图53～图57说明具有场分离结构的半导体器件M600的制造工序，一边说明半导体器件M600的结构和特征性的作用和效果。再有，由于半导体器件M600的基本的结构与利用图82说明过的半导体器件M90相同，故对相同的构成部分标以相同的符号，不再重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

<F-2．制造方法>

首先，如图53所示，在用支撑衬底1和埋入氧化膜2构成的绝缘性衬底的SOI层3的表面上按顺序形成氮化膜NF6、掺了杂质(例如磷)的多晶硅层PS1、氮化膜NF7，在氮化膜NF7上形成经图形刻蚀的抗蚀剂掩模R1。

其中，利用CVD法形成厚度分别为200埃和300埃的氮化膜NF6和NF7。再有，氮化膜NF6和NF7的厚度可以在100～1000埃的范围内。再有，由于多晶硅层PS1的厚度和形成方法已在实施例1中说明过，故省略其说明。

其次，在图54示出的工序中，有选择地除去氮化膜NF7和多晶硅层PS1。形成FS上部氮化膜21(第1耐氧化性膜)和FS电极5。这里，之所以留下氮化膜NF6，是为了减少因刻蚀而引起的SOI层3的损伤。

其次，在除去抗蚀剂掩模R1后，在图55中示出的工序中，利用CVD法形成氮化膜NF8，以便覆盖氮化膜NF6、FS上部氮化膜21和FS电极5。

其次，图56中示出的工序中，利用各向异性刻蚀除去氮化膜NF6和NF7，在FS上部氮化膜21和FS电极5的侧面形成侧壁氮化膜22(第2耐氧化性膜)，在侧壁氮化膜22和FS电极5的下部形成FS栅氮化膜23。

此时，由于过刻蚀而挖去侧壁氮化膜22的端部附近的SOI层3的一部分，形成凹部DP。再有，由FS上部氮化膜21、侧壁氮化膜22和FS栅氮化膜23形成FS绝缘膜4A。

其次，在SOI层3的表面上形成栅氧化膜之前，利用湿法刻蚀除去在SOI层3的表面上形成的自然氧化膜，但此时如使用缓冲HF作为刻蚀剂，则氧化膜虽被刻蚀，但缓冲HF几乎不刻蚀氮化膜、即FS绝缘膜4A(FS上部氮化膜21、侧壁氮化膜22和FS栅氮化膜23)，故可防止FS绝缘膜4A的厚度减少。

因此，可防止侧壁氮化膜22收缩从而在侧壁氮化膜22的周围形成边缘部分，可防止起因于边缘部分而发生的栅氧化膜的破损，可提高栅氧化膜的可靠性。

此外，由于用氮化膜覆盖了FS电极5，故不受上述湿法刻蚀的影响，可防止FS电极5的厚度变薄。

再有，在形成侧壁氮化膜22后，即在干法刻蚀后，可在氮气(N₂)的气氛下在600～1200℃的范围内进行10～60分的电炉退火。此外，可将在1000～1200℃的范围内进行的10～60秒的短时间退火和上述电炉退火结合起来。该退火的目的在于消除伴随侧壁氮化膜22的形成而在衬底表面引起的刻蚀损伤。

此外，在除去刻蚀损伤方面，也可进行以CF₄为主要成分的化学干法刻蚀，以将SOI层3的表面刻去约10～300埃。通常在该化学刻蚀中，一边刻蚀硅，一边淀积氧化硅膜，这样来进行刻蚀。因此，需要对已淀积的氧化硅膜进行湿法刻蚀的工序，但由于FS绝缘膜4A对于缓冲HF等刻蚀剂具有抗刻蚀性，故不被除去。

其次，在SOI层3的表面上利用热氧化法形成作为栅氧化膜10的氧化膜。在形成该氧化膜时，由于氧化剂、即氧不能通过FS上部氮化膜21、侧壁氮化膜22和FS栅氮化膜23，故FS电极5的上表面一侧和下表面一侧不被氧化。

因而，可防止FS电极5的端部呈向上方弯曲的形状，同时可防止FS电极5的实际厚度减少。

以后的工序与本发明的实施例3中利用图35～图38说明过的工序相同，经过有选择地形成栅电极6的工序、在栅电极6的侧壁形成侧壁氧化膜61的工序、有选择地形成硅化物保护膜11的工序、有选择地形成硅化物膜12的工序后，得到图57中示出的半导体器件M600。

再有，在以上的说明中，将FS上部氮化膜21的厚度定为300埃，但在有必要降低与栅电极6之间的寄生电容或防止绝缘破坏的情况下，也可将该厚度定为1000埃。

再有，在上述各工序中，必须防止对FS上部氮化膜21的过刻蚀。即，在形成栅电极6时，选择刻蚀条件，以便增大栅电极材料(多晶硅)相对于FS上部氮化膜21的刻蚀率，在形成侧壁氧化膜61时，选择刻蚀条件，以便增氧化膜相对于FS上部氮化膜21的刻蚀率，在形成硅化物保护膜11时，选择刻蚀条件，以便增大氧化膜相对于FS上部氮化膜21的刻蚀率。

<F-3．特征性的作用和效果>

如上所述，在半导体器件M600中，由于用氮化膜构成了FS绝缘膜4A，故在利用湿法刻蚀除去自然氧化膜时，可防止侧壁氮化膜22收缩从而在侧壁氮化膜22的周围形成边缘部分，可防止起因于边缘部分而发生的栅氧化膜的破损，可提高栅氧化膜的可靠性。

此外，在形成栅氧化膜10时，由于氧化剂、即氧，不能通过FS上部氮化膜21、侧壁氮化膜22和FS栅氮化膜23，故FS电极5的上表面一侧和下表面一侧不被氧化，可防止FS电极5的端部呈向上方弯曲的形状，因此可防止与栅电极的距离部分地变窄，可防止与栅电极6之间的寄生电容的增大或导致绝缘破坏。

此外，由于可防止因氧化而使FS电极5的实际厚度减少，故可防止FS电极5的电阻增加。

此外，由于在FS电极5的上部形成了FS上部氮化膜21，故在栅电极6的形成工序、侧壁氧化膜61的形成工序、硅化物保护膜11的形成工序中，通过分别选择前面已说明的那种刻蚀条件，可防止因过刻蚀而除去FS上部氮化膜21，可防止栅电极6与FS电极5之间的寄生电容增大，可防止器件的工作速度降低，此外，由于可充分保证栅电极6与FS电极5之间的电绝缘，故可防止这些电极间的短路故障。

此外，通过选择上述刻蚀条件，在栅电极6的形成工序、侧壁氧化膜61的形成工序、硅化物保护膜11的形成工序中，可防止因过刻蚀而部分地除去侧壁氮化膜22。

此外，由于可防止FS电极5露出，可防止在FS电极5的表面上形成硅化物膜12，故可防止硅化物膜12剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜12的剥离而部分地丧失FS电极5而导致FS电极5的断线的状态，可在器件工作时得到充分的场分离效果。

<F-4．变形例>

在以上已说明的本发明的实施例6中，在利用图54和图55的说明中，说明了利用抗蚀剂掩模R1同时形成FS上部氮化膜22和FS电极5的例子，但也可用抗蚀剂掩模R1只对FS上部氮化膜22进行图形刻蚀，对于剩下的膜可以FS上部氮化膜22为掩模进行图形刻蚀。

通过这样做，可减少使用抗蚀剂掩模R1的情况下产生的不良情况。即，如果使用抗蚀剂掩模R1，则发生从抗蚀剂掩模R1放出的杂质附着于其下部的膜的侧壁上，致使该膜的厚度尺寸变大的现象。如在多层中重复该现象，则存在多层结构的剖面形状变成阶梯状，从而不能正确地反映抗蚀剂掩模R1的形状的可能性。但是，通过限制抗蚀剂掩模R1的使用，可减少这样的不良情况的发生。

此外，在使用图54和图55的说明中，示出了不除去氮化膜NF6、利用CVD法形成成为侧壁氮化膜22的氮化膜NF8的例子，但也可在形成了FS栅氮化膜23后，形成作为侧壁氮化膜22的氮化膜NF8。

<G．实施例7>

<G-1．SOI器件的详细说明>

在本发明的实施例1～6中，都说明了在SOI衬底上形成了具有场分离结构的半导体器件，但当然使用体硅衬底来代替SOI衬底也可得到相同的作用和效果。

但是，通过将以下说明的实施例7中示出的发明应用于具有在SOI衬底上形成的场分离结构的半导体器件，可得到特别显著的作用和效果。

由于SOI器件具有沟道呈浮置(floating)状态的结构，故存在因衬底飘浮效应(因沟道处于浮置状态而引起的现象)而使例如漏耐压变坏的问题。为了解决该问题，设置衬底电极(体接触电极)来固定衬底、即沟道的电位的方法是有效的。而且，作为用于设置体接触电极的结构，具有场分离结构的半导体器件是最适合的。

图58中示出了具有场分离结构的SOI器件的一例的平面图。在图58中，在平面视图形状为矩形的FS电极110中设置了开口部OP1，该处成为MOS晶体管的有源区。而且，形成MOS晶体管的栅电极210，将该有源区分成两部分。位于栅电极210的两个侧面的外侧的有源区分别是由S／D区310构成的区。再有，S／D区310连接着接触孔510。

此外，作成下述结构：栅电极210的纵向端部延伸到FS电极110上，将接触孔510连接到该端部上。

此外，作成下述结构：与开口部OP1分开地设置开口部OP2，将用于连接体接触电极的接触孔510连接到该处。

这里，在图59和图60中分别示出了图58中的A-A线和B-B线处的剖面结构。

在图59中，在SOI衬底OB上形成了FS电极110。利用由硅衬底SB、在其上部形成的埋入氧化层OX构成的绝缘性衬底和在该绝缘性衬底上形成的SOI层(硅的单晶层)SL来构成SOI衬底OB。而且，FS电极110包括：与SOI层SL相接而形成的FS栅氧化膜111、在该FS栅氧化膜111的上部按顺序形成的FS下部氮化膜112、多晶硅层113、FS上部氮化膜114和FS上部氧化膜115，在这些膜的侧面形成了侧壁氧化膜116。

再有，该SOI衬底OB可以是用SIMOX法形成的SOI衬底，或是用晶片键合法形成的SOI衬底，此外，无论用怎样的形成方法形成的SOI衬底都没有关系。

然后，在FS电极110的上部部分地形成多晶硅层212，在该多晶硅层212的上部形成了自对准硅化膜(salicide)213。

此外，在FS电极110上设置的开口部OP2的底部的SOI层SL的表面上形成作为体接触电极的自对准硅化膜213，形成了层间绝缘膜910，以便覆盖FS电极110和开口部OP2。而且，在开口部OP2的自对准硅化膜213的上部和多晶硅层212上的自对准硅化膜213的上部贯通层间绝缘膜910形成了接触孔510。

在图60中，在2个FS电极110之间的SOI层SL的表面上形成了栅氧化膜211，从该栅氧化膜211上部形成了多晶硅层212，以便覆盖FS电极110的一部分的上部。而且，在多晶硅层212的上部形成了自对准硅化膜213。

在FS电极110和栅电极210的上部形成了层间绝缘膜910，多晶硅层212的端部贯通层间绝缘膜910，形成了接触孔510。

这里，在图58所示结构的半导体器件中，怎样可靠地进行衬底电位的固定这一点由晶体管的沟道与体接触电极之间的电阻值来确定。即，由FS电极的下部的SOI层的电阻值来确定。

再有，FS电极的下部的SOI层的电阻值由SOI层的膜厚、其杂质浓度、和晶体管的沟道与体接触电极之间的距离来确定。即，由图58中的SOI层SL的膜厚、其杂质浓度、和从自对准硅化膜213到多晶硅层212的下部的SOI层SL的距离来确定。再有，在图58中，将开口部IO2的端部与栅电极210的本体部的最短距离L定为晶体管的沟道与体接触电极之间的距离。

为了降低FS电极的下部的SOI层的电阻值，必须尽可能缩短上述最短距离L，但在由于器件结构的原因难以做到这一点的情况下，就要增加SOI层SL的膜厚，或提高SOI层SL的杂质浓度。

但是，为了实现晶体管特性的最佳化，在SOI层SL的膜厚方面存在限制。例如，膜厚必须为约1000埃。

此外，为了与沟道区相一致地设定SOI层SL的杂质浓度，故不能设定成太高的浓度。

但是，在以下说明的本发明的实施例7中，在满足这些条件的情况下，可降低FS电极的下部的SOI层的电阻值。

以下，作为与本发明有关的实施例7，一边利用图61～图63说明具有场分离结构的半导体器件M700的制造工序，一边说明半导体器件M700的结构和特征性的作用和效果。再有，由于半导体器件M700的基本结构与利用图82说明过的半导体器件M90相同，故对相同的构成部分标以相同的符号，不再重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

<G-2．制造方法>

到图61示出的结构为止的工序与利用图53～图55说明过的本发明的实施例6大体相同，故不再重复说明。

再有，在图61中示出的工序中，挖去侧壁氮化膜22的端部附近的SOI层3的一部分，形成凹部DP，这一点与实施例6相同。

此外，在SOI层3的表面上形成栅氧化膜之前，利用湿法刻蚀除去在SOI层3的表面上形成的自然氧化膜，但此时可防止在侧壁氮化膜22的周围形成边缘部分，可防止起因于边缘部分而发生的栅氧化膜的破损，可提高栅氧化膜的可靠性。这一点也与实施例6相同。

其次，在图62中示出的工序中，在SOI层3的表面上形成牺牲氧化膜SO。利用CVD法或热氧化在750～1200℃的温度条件下形成厚度为100～500埃的该牺牲氧化膜SO。

由于形成牺牲氧化膜SO能消耗SOI层3的表面上的硅，因此如果除去牺牲氧化膜SO，则SOI层3的表面就收缩相当于所消耗的硅的部分。如积极地利用该现象，则可增加FS电极的下部的SOI层3的厚度，可使沟道区的SOI层3的厚度达到适当的值。

即，在图62中，沟道区(在图62中FS电极5的下部以外的SOI层3内)的SOI层3的厚度是L1，与此相对，FS电极5的下部的厚度是比L1厚的L2。

这里，在形成SOI层3的工序中，将SOI层3的厚度设定为比适合于晶体管的工作特性的厚度L1厚的L2，设定牺牲氧化膜SO的厚度，以便除去牺牲氧化膜SO后使厚度变为L1。

通过这样做，在满足了沟道区的SOI层3的厚度保持适当值的条件之后，可增加FS电极的下部的SOI层3的厚度，可减少FS电极的下部的SOI层3的电阻值。

其次，在利用湿法刻蚀除去了牺牲氧化膜SO之后，利用热氧化法在SOI层3的表面上形成作为栅氧化膜10的氧化膜。在形成该氧化膜时，由于氧化剂、即氧不能通过FS上部氮化膜21、侧壁氮化膜22和FS栅氮化膜23，故FS电极5的上表面一侧和下表面一侧不被氧化。

因而，可防止FS电极5的端部呈向上方弯曲的形状，同时可防止FS电极5的实际厚度减少。

此外，在除去牺牲氧化膜SO时，虽然能除去牺牲氧化膜SO，但由于不能除去FS绝缘膜4A，故在侧壁氮化膜22的周围不会形成边缘部分，FS电极5的厚度也不会减少。

以后的工序与本发明的实施例3中利用图35～图38说明过的工序相同，经过有选择地形成栅电极6的工序、在栅电极6的侧壁形成侧壁氧化膜61的工序、有选择地形成硅化物保护膜11的工序、有选择地形成硅化物膜12的工序后，得到图63中示出的半导体器件M700。

<G-3．特征性的作用和效果>

如上所述，在半导体器件M700中，关于用氮化膜构成FS绝缘膜4A而引起的作用和效果与实施例6相同，而通过在除去自然氧化膜后露出的SOI层3的表面上形成牺牲氧化膜SO，满足了沟道区的SOI层3的厚度保持适当值的条件之后，可增加FS电极的下部的SOI层3的厚度，可减少FS电极的下部的SOI层3的电阻值。

<G-4．变形例>

在以上已说明的本发明的实施例7中，示出了在除去自然氧化膜后露出的SOI层3的表面上形成牺牲氧化膜SO，通过除去该牺牲氧化膜SO，在满足了沟道区的SOI层3的厚度保持适当值的条件之后，增加FS电极5的下部的SOI层3的厚度的例子，但如果利用牺牲氧化膜SO，则在满足了沟道区的SOI层3的杂质浓度保持适当值的条件之后，也可将FS电极5的下部的SOI层3的浓度设定为高浓度。

即，首先在形成FS分离结构之前，在SOI层3内注入杂质，使其成为比适合于沟道区的浓度高的浓度。例如，在形成NMOS晶体管的情况下，作为杂质使用硼(B)，在能量为10～30keV，剂量为1×10¹²～5×10¹³／cm²的条件下进行注入。

其后，经过预定的工序形成图61中示出的结构，在图62中示出的工序中，在SOI层3的表面上形成牺牲氧化膜SO。这里，通过积极地利用牺牲氧化膜SO吸收SOI层3L中的杂质的作用，可得到将沟道区(在图62中FS电极5的下部以外的SOI层3内)的杂质浓度设定为适合于沟道区的浓度，FS电极5的下部的SOI层3内的杂质浓度保持为在FS电极的形成之前设定的高的浓度(当初的浓度)的效果。

即，由于用牺牲氧化膜SO吸收SOI层3内的杂质，故在沟道区中杂质浓度比在FS电极的形成之前设定的浓度低。这里，可考虑由牺牲氧化膜SO产生的杂质的吸收量来设定当初的浓度，以使沟道区中通过吸收杂质而变成适当的杂质浓度。

这样，通过积极地利用牺牲氧化膜SO吸收SOI层3中的杂质的作用，在满足了沟道区的杂质浓度保持适当值的条件之后，可提高FS电极5的下部的SOI层3内的杂质浓度，可减少FS电极5的下部的SOI层3的电阻值。

再有，当然也可将通过设置牺牲氧化膜SO，在SOI层3的表面上设置台阶来调整SOI层3内的杂质浓度的技术思想应用于在实施例1～5中已说明的半导体器件M100～M500的结构中。

<H．实施例8>

<H-1．器件结构>

作为与本发明有关的实施例8，一边利用图64～图69说明具有场分离结构的半导体器件M800的制造工序，一边说明半导体器件M800的结构和特征性的作用和效果。再有，由于半导体器件M800的基本结构与利用图82说明过的半导体器件M90相同，故对相同的构成部分标以相同的符号，不再重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

<H-2．制造方法>

首先，如图64所示，在用支撑衬底1和埋入氧化膜2构成的绝缘性衬底的SOI层3的表面上按顺序形成氧化硅膜OF7、氮化膜NF6、掺了杂质(例如磷)的多晶硅层PS1、氮化膜NF7后，在氮化膜NF7上形成经图形刻蚀的抗蚀剂掩模R1。

其中，氧化硅膜OF7的厚度可以在100～500埃的范围内，可利用热氧化法或利用CVD法来形成。再有，由于其他膜的厚度的范围已在实施例6中说明过，故不重复说明。

其次，在图65中示出的工序中有选择地除去氮化膜NF7和多晶硅层PS1，形成FS上部氮化膜21和FS电极5。

其次，在除去抗蚀剂掩模R1后，在图66中示出的工序中，利用CVD法形成氮化膜NF8，以便覆盖氮化膜NF6、FS上部氮化膜21和FS电极5。

其次，在图67中示出的工序中，通过各向异性刻蚀(干法刻蚀)除去氮化膜NF8和NF6，在FS上部氮化膜21和FS电极5的侧面形成侧壁氧化膜22，在侧壁氮化膜22和FS电极5的下部形成FS栅氮化膜23。

此时，通过设定刻蚀条件，以便提高氮化膜相对于氧化膜的刻蚀率，使氧化膜OF7留在SOI层3上，防止因过刻蚀而挖去侧壁氮化膜22的端部附近的SOI层3。再有，用FS上部氮化膜21、侧壁氧化膜22和FS栅氮化膜23构成FS绝缘膜4A。

其次，在SOI层3的表面上形成栅氧化膜之前，利用湿法刻蚀除去氧化膜OF7，只在FS栅氮化膜23的下部留下氧化膜OF7，形成FS下部氧化膜44。此时，如果使用缓冲HF作为刻蚀剂，则氧化膜被刻蚀，但由于缓冲HF几乎不刻蚀氮化膜、即FS绝缘膜4A(FS上部氮化膜21、侧壁氮化膜22和FS栅氮化膜23)，故可防止FS绝缘膜4A的厚度减少。

因此，可防止侧壁氮化膜22收缩从而在侧壁氮化膜22的周围形成边缘部分，可防止起因于边缘部分而发生的栅氧化膜的破损，可提高栅氧化膜的可靠性。

然后，在图68中示出的工序中，利用热氧化法在SOI层3的表面上形成作为栅氧化膜10的氧化膜OF4。在形成该氧化膜时，由于氧化剂、即氧不能通过FS绝缘膜4，故FS电极5的上表面一侧和下表面一侧不被氧化。

但是，氧侵入到FS下部氧化膜44的端部，氧化SOI层3，在侧壁氮化膜22的下部FS下部氧化膜44的厚度变厚。而且，通过作成这样的结构，可提高FS电极的可靠性。

即，一般来说，用CVD法形成的氧化膜(CVD氧化膜)的可靠性(耐绝缘性等)比热氧化膜低，故在用CVD法形成FS下部氧化膜44方面存在问题。但是，如上所述，通过在侧壁氮化膜22的下部增加FS下部氧化膜44的厚度，即使在容易发生电场集中的端部，也可防止绝缘破坏、可得到与热氧化膜同等的可靠性。

以后的工序与本发明实施例3中利用图35～图38说明过的工序相同，经过有选择地形成栅电极6的工序、在栅电极6的侧壁形成侧壁氧化膜61的工序、有选择地形成硅化物保护膜11的工序、有选择地形成硅化物膜12的工序，得到图69中示出的半导体器件M800。

再有，在上述各工序中，必须防止对FS上部氮化膜21的过刻蚀。即，在形成栅电极6时，选择刻蚀条件，以便增加栅电极材料(多晶硅)相对于FS上部氮化膜21的刻蚀率，在形成侧壁氧化膜61时，选择刻蚀条件，以便增加氧化膜相对于FS上部氮化膜21的刻蚀率，在形成硅化物保护膜11时，选择刻蚀条件，以便增加氧化膜相对于FS上部氮化膜21的刻蚀率。

<H-3．特征性的作用和效果>

如上所述，在半导体器件M800中，关于用氮化膜构成FS绝缘膜4A而产生的作用和效果与实施例6相同，但由于在FS栅氮化膜23的下部还备有FS下部氧化膜44，并在侧壁氮化膜22的下部增加FS下部氧化膜44的厚度，所以即使在容易发生电场集中的端部，也可防止FS下部氧化膜44即FS栅氮化膜23的绝缘破坏。因而，即使在用CVD法形成了FS下部氧化膜44的情况下，也可得到与热氧化膜同等的可靠性。

再有，在本实施例中示出了使用SOI衬底的例子，但当然也可使用体硅衬底。此外，当然也可用氮氧化膜(SiON)来构成FS绝缘膜4A。

<I．实施例9>

<I-1．器件结构>

作为与本发明有关的实施例9，一边利用图70～图78说明具有场分离结构的半导体器件M900的制造工序，一边说明半导体器件M900的结构和特征性的作用和效果。再有，由于半导体器件M900的基本的结构与使用图82说明述的半导体器件M90相同，故对相同的构成部分标以相同的符号，不再重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

<I-2．制造方法>

首先，如图70所示，在用支撑衬底1和埋入氧化膜2构成的绝缘性衬底的SOI层3的表面上按顺序形成氧化膜OF1、掺了杂质(例如磷)的多晶硅层PS1、氧化膜OF2后，在氧化膜OF2上形成经图形刻蚀的抗蚀剂掩模R1。

其中，利用热氧化法或CVD法形成厚度为200埃的氧化膜OF1，利用CVD法形成厚度为500埃的晶硅层PS1，利用CVD法形成厚度为2000埃的氧化膜OF2。再有，以上示出的各层的厚度是一例，氧化膜OF2的厚度可以更厚些。再有，由于其他膜的厚度已在实施例1中说明过，故不再重复说明。

其次，以抗蚀剂R1为掩模利用各向异性刻蚀(干法刻蚀)，有选择地除去氧化膜OF2、多晶硅层PS1，形成FS上部氧化膜41A(第1氧化膜)、FS电极5。然后，除去抗蚀剂R1，在图71中示出的工序中。利用CVD法形成氧化膜OF3，以便覆盖氧化膜OF1、FS上部氧化膜41A、FS电极5。再有，氧化膜OF3的厚度为1500～2000埃。

然后，在图72中示出的工序中，通过利用各向异性刻蚀(干法刻蚀)除去氧化膜OF3，在FS上部氧化膜41A和FS电极5的侧面形成侧壁氧化膜42。

其后，除去氧化膜OF1。氧化膜OF1也是用于不使源·漏区暴露于干法刻蚀的等离子体中的保护膜，通过使用缓冲HF(氢氟酸)的湿法刻蚀将其除去。利用该工序，使OF3只在FS电极5和侧壁氧化膜42的下部留下，形成FS栅氧化膜43。再有，用FS上部氧化膜41A、侧壁氧化膜42、FS栅氧化膜43构成FS绝缘层4。

其次，在图73中示出的工序中，在SOI层3的表面上利用热氧化法形成作为栅氧化膜10的氧化膜OF4。在形成氧化膜OF4时，由于氧化剂、即氧通过侧壁氧化膜42、FS栅氧化膜43，使FS电极5的上表面一侧和下表面一侧被氧化，故FS电极5的实际厚度因氧化而减少，同时由于到达FS电极5的下部的氧，使得FS电极5的端部被氧化，呈向上方弯曲的形状。

其次，在图74中示出的工序中，利用CVD法在FS绝缘层4的上部形成厚度为1000～1500埃的作为栅电极6的多晶硅层PS2。

其次，在图75中示出的工序中，利用各向异性刻蚀(干法刻蚀)有选择地除去多晶硅层PS2，形成栅电极6。

接着，通过以栅电极6为掩模有选择地除去氧化膜OF4，形成栅氧化膜10。此时，由于过刻蚀而部分地除去FS上部氧化膜41A。

其次，在图76中示出的工序中，在栅电极6的侧面及在源·漏层内形成用于形成低掺杂漏层(以下称为LDD层)的侧壁氧化膜61。侧壁氧化膜61是这样形成的：在形成厚度约为1000埃的氧化膜使其覆盖栅电极之后，通过各向异性刻蚀(干法刻蚀)进行除去，在栅电极6的侧面以自对准的方式来形成。

此时，由于过刻蚀，部分地除去FS上部氧化膜41A。

其次，在图77中示出的工序中，全面地形成硅化物保护膜11。该形成方法是在衬底的整个面上形成厚度约为500埃的氧化膜之后，通过各向异性刻蚀(干法刻蚀)有选择地进行除去该氧化膜，使硅化物保护膜11覆盖预定的源·漏层的表面，但此时如图77所示，在FS绝缘层4的侧面(侧壁氧化膜42和FS栅氧化膜43的侧面)也以自对准的方式形成该硅化物保护膜11。在形成该硅化物保护膜11时，由于过刻蚀也部分地除去FS上部氧化膜41A。

这样，虽然经过多次部分地除去FS上部氧化膜41A，但由于FS上部氧化膜41A起初具有2000埃的厚度，故不会因上述的过刻蚀而在局部完全除去。

即，在形成栅氧化膜10时的过刻蚀量即使是刻蚀量的100％，其过刻蚀量为200埃，在形成LDD层用的侧壁氧化膜61时的过刻蚀量即使是刻蚀量的100％，其过刻蚀量为1000埃，在形成硅化物保护膜11时的过刻蚀的量即使是刻蚀量的100％，其过刻蚀量为500埃，全部加起来为1700埃。

因而，可防止FS电极5的表面露出，在该状态下，如图78所示，即使以自对准的方式在栅电极6的上部表面和未图示的源·漏层的表面上形成例如厚度为800埃的硅化物膜，也不会在FS电极5的上表面形成硅化物膜12。

这样，通过预先考虑过刻蚀，将FS上部氧化膜41A的厚度设定得较厚，可防止因上述的过刻蚀而在局部完全除去。

再有，可将FS上部氧化膜41A的厚度设定为LDD层用的侧壁氧化膜61和硅化物保护膜11的厚度的合计的1．1倍至3倍左右。该值是考虑了过刻蚀的比例覆盖刻蚀量的10～100％的范围的情况，同时在现实中可设定的FS上部氧化膜41A的厚度的上限的值。

<I-3．特征性的作用和效果>

如上所述，在半导体器件M900中，由于可防止在FS电极5的表面上形成硅化物膜12，故可防止硅化物膜12剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜12的剥离而部分地丧失FS电极5而导致FS电极5的断线的状态。

<J．实施例10>

作为与本发明有关的实施例10，利用图79～图80说明具有场分离结构的半导体器件M1000的结构和特征性的作用和效果。再有，由于半导体器件M1000的基本结构与利用图82说明过的半导体器件M90相同，故对相同的构成部分标以相同的符号，不再重复说明。此外，由于本发明涉及场分离结构，故在以后的说明中主要谈及场分离结构的构成。

<J-1．器件结构>

在图79中，示出了半导体器件M1000中的FS绝缘膜4、FS电极5A、栅电极6的配置状态的斜视图。再有，在图79中，为了容易看清结构而绘成透视图。

由于用晶粒直径小的多晶硅层(在这里，晶粒的大小约为0．1微米以下，厚度为1000埃以下的多晶硅层)来形成图79中示出的FS电极5A，故例如在形成栅氧化膜10的氧化工序中，即使沿晶粒边界促进了氧化，在晶粒边界部与晶粒部分的氧化率方面也没有很大的差别。因此，如图79所示，在FS电极5A的边缘部分不存在大的凸起部，在器件工作时在与FS电极5A的边缘部分相对的栅电极6之间不产生绝缘破坏，可防止发生电极间的短路。

<J-2．多晶硅层的形成方法1>

例如，使用SiH₄气体利用CVD法在约600℃的温度下进行成膜，可得到这样的晶粒直径小的多晶硅层。然后，通过在成膜后掺磷(P)作为杂质，形成作为FS电极5A的N型多晶硅。

在图80中示出了FS电极5A的边缘部分的剖面状态，在图81中示出了用现有的方法形成的FS电极5的边缘部分的剖面状态。在图80和图81中，纵轴表示FS电极的厚度方向，横轴表示FS电极的平面方向的长度。

通过图80和图81的比较，可知在FS电极5A中与FS电极5相比晶粒直径变小。

<J-3．多晶硅层的形成方法2>

用以上说明的方法以外的方法也可得到晶粒直径小的多晶硅层。即，形成添加了密度为1×10¹⁹／cm³以上的氮(N)的非晶硅层，通过将其变换为多晶硅，也可形成晶粒直径小的多晶硅层。此时，由于利用氮的添加使多晶硅层的氧化率变小，故可防止在FS电极的表面上形成凹凸。

作为第1种具体的方法，如果使用SiH₄气体利用CVD法在约600℃下进行成膜，则可得到非晶硅层。通过离子注入在其中添加氮和作为掺杂剂的磷，在其后通过热处理非晶硅层结晶的情况下，可得到晶粒直径小的N型多晶硅。

作为第2种具体的方法，如果在SiH₄气体中添加例如NH₃气体、利用CVD法形成非晶硅层，则可得到添加了氮的非晶硅层。通过离子注入在其中添加磷，可得到晶粒直径小的N型多晶硅。

作为第3种具体的方法，有使用PH₃和NH₃气体、利用CVD法形成掺杂多晶硅层的方法，或形成掺杂非晶硅层、其后通过热处理使非晶硅层结晶从而变成多晶硅层的方法。

利用CVD法形成掺杂多晶硅层或形成掺杂非晶硅层的方法在象FS电极那样必须进行薄膜化时是有效的。即，这是因为，如在非掺杂的多晶硅层中打算注入杂质离子，则不能避免注入造成的损伤的影响，但如果在成膜时掺入所希望的杂质，则不会受到工艺损伤的影响。

<J-4．特征性的作用和效果>

如上所述，在半导体器件M1000中，由于利用晶粒直径小的多晶硅层来形成FS电极5A，则例如在形成栅氧化膜10的氧化工序中，即使沿晶粒边界促进了氧化，在晶粒边界部与晶粒部分的氧化率方面也没有很大的差别。因此，在FS电极5A的边缘部分不存在大的凸起部，在器件工作时在与FS电极5A(特别是边缘部分)相对的栅电极6之间不产生绝缘破坏，可防止发生电极间的短路。

再有，如减小FS电极5A的晶粒直径，则即使在栅电极6的晶粒直径大的情况下，也可防止在两者之间产生绝缘破坏，可防止发生电极间的短路。

<J-5．变形例>

在以上已说明的半导体器件M1000中，示出了用掺了磷(P)作为杂质的N型多晶硅来形成FS电极的例子，但也可用掺了硼(B)作为杂质的P型多晶硅来形成FS电极。

一般来说，已知掺了磷(P)的多晶硅的氧化率比掺了硼(B)的多晶硅的氧化率大。此外，在掺了砷(As)的多晶硅的情况下氧化率也变高。

因此，如利用P型多晶硅来形成FS电极，则可降低氧化率，可减小在FS电极的表面上形成的凹凸的起伏，可进一步防止在器件工作时在与FS电极的边缘部分相对的栅电极之间产生绝缘破坏和发生电极间的短路。

再有，本实施例以在SOI衬底上形成的具有场分离结构的半导体器件为例进行了说明，但当然也可使用体硅衬底来代替SOI衬底，可得到相同的作用和效果。此外，当然也可应用于实施例1～9中已说明的半导体器件M100～M900中的任意一种。

如果采用与本发明的第1方面有关的半导体器件，则由于在场屏蔽栅电极的上表面上形成耐氧化性膜，并在其上形成了第1氧化膜，故例如在第1氧化膜的上部部分地形成MOS晶体管的栅电极、在该栅电极的侧面形成用于形成低掺杂漏层的侧壁氧化膜的情况下，在这些制造工序中，即使第1氧化膜在局部几乎被除去，场屏蔽栅电极的上表面也不会露出。因而，由于即使在栅电极的上部形成硅化物膜的情况下，也可防止在场屏蔽栅电极的表面上形成硅化物膜，故可防止硅化物膜剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜的剥离而部分地丧失场屏蔽栅电极而导致场屏蔽栅电极的断线的状态。此外，由于因耐氧化性膜的存在可防止场屏蔽栅电极的上表面一侧被氧化，可降低因氧化而使场屏蔽栅电极的实际厚度减少的比例，故可抑制场屏蔽栅电极的电阻的增加。再有，由于在特开平8-162523公报中没有记载与本申请中的第1和第2氧化膜相当的结构，故其栅电极与场屏蔽栅电极之间的寄生电容增大，栅电极的形成变得困难。再有，由于在特开平7-201967公报中从横向氧化多晶硅膜，从而减小场屏蔽电极的宽度，故不能如本申请的发明那样防止由场屏蔽栅电极的氧化引起的变形。

如果采用与本发明的第2方面有关的半导体器件，则由于在场屏蔽栅电极和第2氧化膜的下表面上形成了耐氧化性膜，故场屏蔽栅电极的下表面一侧不会被氧化，可降低由于氧化而使场屏蔽栅电极的实际厚度减少的比例。此外，由于场屏蔽栅电极的端部不被氧化，故可防止场屏蔽栅电极呈向上方弯曲的形状。而且，由于场屏蔽栅电极处于平坦状态，故例如在第1氧化膜的上部部分地形成MOS晶体管的栅电极、在该栅电极的侧面形成用于形成低掺杂漏层的侧壁氧化膜的情况下，在这些制造工序中，即使第1氧化膜在局部几乎被除去，场屏蔽栅电极的上表面也不会露出。因而，由于即使在栅电极的上部形成硅化物膜的情况下，也可防止在场屏蔽栅电极的表面上形成硅化物膜，故可防止硅化物膜剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜的剥离而部分地丧失场屏蔽栅电极而导致场屏蔽栅电极的断线的状态。再有，在特开平8-31928号公报中，氮化硅膜只在多晶硅膜的下部形成，没有象本申请的发明那样的防止场屏蔽栅电极的下表面一侧氧化的效果。此外，在特开平6-302779号公报中记载的ONO膜是用氧化膜夹住氮化膜的膜，由于氧化膜与场屏蔽栅电极的下表面一侧相接，故如本申请的发明那样的防止场屏蔽栅电极氧化的效果小。

如果采用与本发明的第3方面有关的半导体器件，则由于在制造过程中可防止因刻蚀等而使第1氧化膜的厚度减少，故例如在第1氧化膜的上部部分地形成MOS晶体管的栅电极的情况下，可防止栅电极与场屏蔽栅电极之间的寄生电容增大，可防止器件的工作速度的降低，此外，由于可充分保证栅电极与场屏蔽栅电极之间的电绝缘，故可防止这些电极间的短路故障。此外，由于第1耐氧化性膜的存在，可防止氧化剂从第1氧化膜的上面一侧侵入，减少场屏蔽栅电极的上表面一侧被氧化，可降低因氧化而使场屏蔽栅电极的实际厚度减少的比例，故可抑制场屏蔽栅电极的电阻增加。此外，例如在第1耐氧化性膜的上部部分地形成MOS晶体管的栅电极、在该栅电极的侧面形成用于形成低掺杂漏层的侧壁氧化膜的情况下，在这些制造工序中，第1耐氧化性膜不会被除去，场屏蔽栅电极的上表面不会露出。因而，由于即使在栅电极的上部形成硅化物膜的情况下，也可防止在场屏蔽栅电极的表面上形成硅化物膜，故可防止硅化物膜剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜的剥离而部分地丧失场屏蔽栅电极而导致场屏蔽栅电极的断线的状态。

如果采用与本发明的第4方面有关的半导体器件，由于用耐氧化性膜来包围场屏蔽栅电极，故即使在例如利用湿法刻蚀除去半导体衬底上的自然氧化膜时，耐氧化性膜也不被除去，可防止在第2耐氧化性膜的周围形成边缘部分。因而，在第1耐氧化性膜的上部部分地形成MOS晶体管的栅电极的情况下，可防止起因于边缘部分而发生的栅氧化膜的破损等，可提高栅氧化膜的可靠性。此外，由于第1和第2耐氧化性膜的存在，可防止场屏蔽栅电极的上表面一侧和下表面一侧被氧化，可防止场屏蔽栅电极的端部呈向上方弯曲的形状，故例如在第1耐氧化性膜的上部部分地形成MOS晶体管的栅电极的情况下，可防止与栅电极的距离部分地变窄，与栅电极之间的寄生电容的增大或导致绝缘破坏。此外，可防止因氧化而使场屏蔽栅电极的实际厚度减少，故可防止场屏蔽栅电极的电阻增加。故例如在第1耐氧化性膜的上部部分地形成MOS晶体管的栅电极、在该栅电极的侧面形成用于形成低掺杂漏层的侧壁氧化膜的情况下，在这些制造工序中，第1耐氧化性膜不会被除去，场屏蔽栅电极的上表面也不会露出。因而，由于即使在栅电极的上部形成硅化物膜的情况下，也可防止在场屏蔽栅电极的表面上形成硅化物膜，故可防止硅化物膜剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜的剥离而部分地丧失场屏蔽栅电极而导致场屏蔽栅电极的断线的状态，在器件工作时可得到充分的场分离效果。再有，在特开平7-283300号公报和特开平9-27600号公报中，氮化硅膜的形状是复杂的，制造工序是复杂的，同时不能防止屏蔽电极的下面一侧的氧化。

如果采用与本发明的第5方面有关的半导体器件，由于第1氧化膜的厚度比用于形成低掺杂层的侧壁氧化膜和硅化物保护膜的厚度的总和要厚，故在侧壁氧化膜和硅化物保护膜的形成中，不会因过刻蚀而除去第1耐氧化性膜而露出场屏蔽栅电极的上表面。因而，由于即使在栅电极的上部形成硅化物膜的情况下，也可防止在场屏蔽栅电极的表面上形成硅化物膜，故可防止硅化物膜剥离而成为导电性的粉尘，可防止残留在半导体器件上而对半导体器件的工作特性造成不良影响。此外，可防止伴随硅化物膜的剥离而部分地丧失场屏蔽栅电极而导致场屏蔽栅电极的断线的状态，在器件工作时可得到充分的场分离效果。

如果采用与本发明的第1方面有关的半导体器件的制造方法，则能将与本发明的第1方面有关的半导体器件中的第2氧化膜的表面形状作成在垂直剖面方向上具有平缓的台阶的形状。

如果采用与本发明的第2方面有关的半导体器件的制造方法，则能将与本发明的第2方面有关的半导体器件中的第2氧化膜的表面形状作成在垂直剖面方向上具有平缓的台阶的形状。

如果采用与本发明的第3方面有关的半导体器件的制造方法，则能可比较容易地得到与本发明的第3方面有关的半导体器件的结构。

如果采用与本发明的第4方面有关的半导体器件的制造方法，则由于暂时在半导体衬底的露出表面上形成了牺牲氧化膜后，通过除去该牺牲氧化膜来除去半导体衬底的露出表面，故可得到适合于与本发明的第4方面有关的半导体器件的制造的方法。

Claims (9)

1．一种半导体器件，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于，所述场分离结构备有：

覆盖所述场屏蔽栅电极的上表面而形成的耐氧化性膜；

覆盖所述耐氧化性膜的上表面的第1氧化膜；以及

覆盖所述第1氧化膜、所述耐氧化性膜和所述场屏蔽栅电极的侧面的第2氧化膜。

2．一种半导体器件，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于，所述场分离结构备有：

覆盖所述场屏蔽栅电极的上表面的第1氧化膜；

覆盖所述第1氧化膜和所述场屏蔽栅电极的侧面的第2氧化膜；以及

覆盖所述场屏蔽栅电极和第2氧化膜的下表面而形成的耐氧化性膜。

3．一种半导体器件，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于，所述场分离结构备有：

覆盖所述场屏蔽栅电极的上表面的第1氧化膜；

覆盖所述第1氧化膜的上表面的第1耐氧化性膜；以及

至少覆盖所述第1氧化膜和所述场屏蔽栅电极的侧面的第2氧化膜。

4．一种半导体器件，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于：

所述场屏蔽绝缘膜是具有耐氧化性的膜，

所述场分离结构备有：

覆盖所述场屏蔽栅电极的上表面而形成的第1耐氧化性膜；以及

覆盖所述第1耐氧化性膜和所述场屏蔽栅电极的侧面而形成的第2耐氧化性膜。

5．一种半导体器件，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于：

所述场分离结构备有：

覆盖所述场屏蔽栅电极的上表面的第1氧化膜；以及

覆盖所述第1氧化膜和所述场屏蔽栅电极的侧面的第2氧化膜，

利用所述场分离结构进行元件间分离的元件是MOS晶体管，

所述第1氧化膜的厚度比在所述MOS晶体管的栅电极的端面形成的、用于形成所述MOS晶体管的低掺杂漏层的侧壁氧化膜和在不希望形成硅化物膜的所述MOS晶体管的部分上形成的硅化物保护膜的厚度的总和要厚。

6．一种半导体器件的制造方法，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于，该方法包括：

(a)在所述半导体衬底上全面地形成所述场屏蔽绝缘膜的工序；

(b)在所述场屏蔽绝缘膜上有选择地形成按顺序层叠了所述场屏蔽栅电极、耐氧化性膜、第1氧化膜的层叠体的工序；以及

(c)形成覆盖所述第1氧化膜、所述耐氧化性膜、所述场屏蔽栅电极的侧面的第2氧化膜的工序，

所述工序(c)包括：

(c-1)为覆盖所述场屏蔽绝缘膜和所述层叠体而形成氧化膜的工序；

(c-2)利用各向异性干刻蚀法减薄所述场屏蔽绝缘膜上的所述氧化膜的厚度的工序；和

(c-3)利用湿刻蚀法除去所述场屏蔽绝缘膜上的所述氧化膜并形成所述第2氧化膜，同时有选择地除去所述场屏蔽绝缘膜的工序。

7．一种半导体器件的制造方法，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于，该方法包括：

(a)在所述半导体衬底上按顺序全面地形成所述场屏蔽绝缘膜和耐氧化性膜的工序；

(b)在所述耐氧化性膜上有选择地形成按顺序层叠了所述场屏蔽栅电极、第1氧化膜的重叠体的工序；以及

(c)形成覆盖所述第1氧化膜、所述场屏蔽栅电极的侧面的第2氧化膜的工序，

所述工序(c)包括：

(c-1)为覆盖所述耐氧化性膜和所述层叠体而形成氧化膜的工序；

(c-2)利用各向异性干刻蚀法除去所述氧化膜并形成所述第2氧化膜的厚度的工序；

(c-3)以所述第2氧化膜作为掩模，利用湿刻蚀法有选择地除去所述耐氧化性膜的工序；和

(c-4)以所述耐氧化性膜作为掩模，利用湿刻蚀法有选择地除去所述场屏蔽绝缘膜的工序。

8．一种半导体器件的制造方法，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于，该方法包括：

(a)在所述半导体衬底上有选择地形成按顺序层叠了所述场屏蔽绝缘膜、所述场屏蔽栅电极、第1氧化膜、第1耐氧化性膜的的层叠体的工序；

(b)形成至少覆盖所述第1氧化膜和所述场屏蔽栅电极的侧面的第2氧化膜的工序；以及

(c)在所述第2氧化膜中注入氮离子，在所述第2氧化膜的表面上形成第2耐氧化性膜的工序。

9．一种半导体器件的制造方法，该器件利用备有在半导体衬底上有选择地形成的场屏蔽绝缘膜和在所述场屏蔽绝缘膜的上部形成的场屏蔽栅电极的场分离结构进行元件间分离，其特征在于，该方法包括：

(a)在所述半导体衬底上全面地形成所述场屏蔽绝缘膜作为具有耐氧化性的膜的工序；

(b)在所述场屏蔽绝缘膜上有选择地形成按顺序层叠了所述场屏蔽栅电极、第1耐氧化性膜的层叠体的工序；

(c)为覆盖所述第1耐氧化性膜和所述层叠体而形成耐氧化性的膜，利用各向异性干刻蚀法除去该耐氧化性的膜和所述场屏蔽绝缘膜，形成覆盖所述第1耐氧化性膜、所述场屏蔽栅电极的侧面的第2耐氧化性膜的工序；以及

(d)在所述半导体衬底的露出表面上暂时形成牺牲氧化膜之后，除去该牺牲氧化膜的工序。

Images