[go: up one dir, main page]

CN1191346A - 计算机运行中实时测试分成单元场的存储器芯片的方法 - Google Patents

计算机运行中实时测试分成单元场的存储器芯片的方法 Download PDF

Info

Publication number
CN1191346A
CN1191346A CN97122491A CN97122491A CN1191346A CN 1191346 A CN1191346 A CN 1191346A CN 97122491 A CN97122491 A CN 97122491A CN 97122491 A CN97122491 A CN 97122491A CN 1191346 A CN1191346 A CN 1191346A
Authority
CN
China
Prior art keywords
row
district
test
unit
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN97122491A
Other languages
English (en)
Other versions
CN1078719C (zh
Inventor
H·爱卡尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of CN1191346A publication Critical patent/CN1191346A/zh
Application granted granted Critical
Publication of CN1078719C publication Critical patent/CN1078719C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1024Identification of the type of error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

为了在可靠性至关重要的应用中监视存储器芯片的功能,需要在计算机连续运行中进行存储器测试。另外,有意义的是在实时条件下进行,使应用程序不受影响地运行。通过测试,既可以识别固定故障,也可以识别耦合故障和模式敏感故障。本发明的存储器测试,在遵守实时条件下,在计算机的运行中,通过分成富兰克林测试和纳尔测试的适当组合予以实现,富兰克林测试揭示相邻存储器单元的模式敏感故障,而纳尔测试揭示引线中的耦合故障。

Description

计算机运行中实时测试分成单元场的存储器芯片的方法
今天,计算机常常用于需要在一个确定的时间间隔内反应的应用领域。这里说的是实时系统。此时,计算机可以作为“嵌入系统”集成在应用中,或者例如与其分开地作为存储器可编程控制器或者作为自动化计算机而实现。这样的应用需要无中断运行(高可用系统或H系统)。在另外的使用场合,受控设备在有故障情况下不允许使之进入产生危及生命财产的安全危急的状态(故障预防系统或F系统)。也可能同时需要这两种系统(H+F系统)。
在所有上述三种运行方式下,需要计算机能够在运行中自动测试。以此使得在导致系统出现故障状态之前,确定故障出现的位置,或许能识别故障部件。最易出故障的计算机部件是具有大量晶体管亦即存储器,处理器和外设逻辑部件。
这里提出的发明涉及存储器部件的测试。在使用许多兆字节存储器的计算机中,存储器包含有最大量的晶体管,因此表示为最重要需测试的部件。
有三种逻辑故障类别:固定故障,耦合故障和模式敏感故障[1]。各根据这些故障的揭示程度,给存储器测试分配一个规定的有效性。为实现一次测试的高有效性,必须识别所有固定故障、大多数耦合故障和多数模式敏感故障。
已经公知,由纳尔(Nair),沙特(Thatte)和阿布拉罕(Abraham)[2]等人提出的简称纳尔测试的测试是最不复杂的,因而是测试执行时间最短的测试。
另外公知的是富兰克林(Franklin)测试[3],它在较高的复杂性和部件的高集成度下对重要的模式敏感故障的探测比纳尔测试要好。富兰克林测试可以视为纳尔测试合乎逻辑的扩充,因为它揭示任意三重故障,而纳尔测试只揭示所有参与的存储器单元是分离的这样的三重故障。因此,富兰克林测试和纳尔测试同样,归入高有效性一类。所有这些测试的共同之处在于,不需了解在芯片上实际的单元排列。为正确执行测试,通常的厂家报告就足够了。
参考文献[4]公开了几种测试运行中存储器芯片的方法,并在[4]中称作实时数据保护措施。
参考文献[5]公开了一种为测试分为单元场的存储器芯片的方法(参见那里的权利要求9)。该公开方法中的存储器芯片,按照一个矩阵,分为行区和列区(参见权利要求1,9;图1)。
本发明针对下述问题提出,在实时条件下,在连续运行中,对存储器芯片的测试必须是可中断的,以便不限制(对高有效性测试十分重要)系统的反应能力(典型的为数ms)。已知的存储器高有效性测试不具有这一特性,因此在实时计算机只能作为接通测试应用。在连续运行中人们满足于具有较低有效性的一些测试,这些测试每次只能在一个预定的时间间隙内对一个小的存储器区域进行。此时不允许任何中断,亦即计算机的中断机构被切断。
这一问题通过本发明按照下述的方法得以解决。
本发明允许在维持实时条件下,计算机在连续运行中对细分为单元场的存储器芯片进行测试,以此保证在测试的可中断性下的高有效性。
存储器芯片可以细分为按照矩阵排列的分立的单元场。该矩阵分为行区和列区,其中它们各自至少具有一个单元场。一个单元行由一个行区的一个分立行确定,一个单元列由一个列区的一个分立列确定。
测试存储器芯片的方法如下进行:
选择一个第一行区。如果该第一行区的内容被一个应用程序占用,则必须将该内容向另一空闲的第二行区复制,并且把该应用程序的地址相应地修改到有关该第二行区的地址。对第一行区的每一单元场各进行一次富兰克林测试。从该行区选择两个单元场。对这两个选择的单元场中的任何一个单元行进行纳尔测试。为了测试单元场的所有可能的双组合,每次用单元场的各另一对重复最后步骤的纳尔测试。一次纳尔测试,在局限于选择的第一行区上的一个任意单元列上进行。这里所述方法的各个步骤对存储器芯片的所有行区都要进行。
本方法的第二部分如下进行:
选择一对行区。如果一个行区或两个行区被一个应用程序占用,则把该一个行区或两个行区的内容向一个或两个空闲的行区复制,并且把该应用程序的地址相应地对每一复制行区修改。从两个所选择的行区,各选择一个任意的单元列。在两个选择的单元列上,执行一次纳尔测试。该第二部分的各个步骤各用另一对行区执行,直到行区的所有可能的双组合都执行完为止。
本方法的第一部分的富兰克林测试找出基于相邻单元耦合出现的动态的、模式敏感故障。这些故障通过富兰克林测试识别,而无需知道行的逻辑地址的实际分配。本方法的第一部分和第二部分中的纳尔测试找出静态故障(短路)和在导线之间的耦合。
在进行纳尔测试期间不允许中断是有利的。如果纳尔测试不在其内进行的话,那么可以排除由主存储器存取引起的页面效应。
另一有利之点在于,整个存储器的多个存储器芯片通过并行测试同时进行。为此在所有存储器芯片中写入同一数据,并从所有存储器芯片中读出同一数据。
另外的有利之处在于,在使用EDC机构的计算机系统电通过询问EDC控制器确定一个存储器故障是否已改正,以及可能的话是否需对故障种类进行分类。在故障可复制的前提下,可以区分固定故障、耦合故障和模式敏感故障。当单元包含与直接写入其内的值不同的值时,就会出现固定故障类。另两种故障,耦合故障和模式敏感故障,将在下面进一步说明。
本发明的方法另外的改进方案从相关权利要求给出。
下面根据附图中表示的一个实施例进一步叙述本发明。
图1是表示一个存储器芯片的实际结构的略图;
图2是表示单个方法步骤的流程图。
图1表示一个存储器芯片SC的可能的实际结构。其中单元场ZF以矩阵方式安排为行区ZB和列区SB。一个单元行ZZ由行区ZB的一个单个的行确定,一个单元列ZS由列区SB的一个单个的列确定。一个单个的单元场ZF具有场宽FB n和场高FH m。另外还有行引线ZZL和列引线SZL。
图2表示本发明方法的各个方法步骤。对于一个高有效性存储器测试重要的是:识别由相邻单元耦合而产生的动态的模式敏感故障和由导线之间的耦合而产生的静态故障。为能够在实时条件下在连续运行中进行高有效性存储器测试,提出了一种两级方法,首先检查动态的模式敏感故障,然后检查由列引线和/或行引线在一个行区出现的静态故障,这一点对于所有行区重复执行,并在对行区所有可能的双组合的第二步骤里相对于另一些行引线测试自己行区的行引线。对于也表示在图2中的本方法在下面详细说明。
首先选择一个第一行区(参见图2,步骤2a)。如果该第一行区的内容由一个应用程序占用,则把该内容向另一个空闲的行区复制。该应用程序的地址相应地改变为该行区(步骤2b)。对第一行区的所有单元场各进行富兰克林测试(步骤2c)。之后,从该行区选择两个单元场。每次选择所研究的单元场的任一单元行。通过对所述行区的单元场的所有可能的双组合执行一次纳尔测试的方式,测试列引线之间的耦合,其中,每次对选择的单元行执行纳尔测试就够了(步骤2d)。通过对所选择的第一行区的任一单元列执行一次纳尔测试的方式,测试行引线之间的耦合(步骤2e)。之后,只要所有行区尚未测试完的话,那么就选择另一个行区并跳回步骤2b(步骤2f)。如果所有行区各自按照上述方法测试完毕,那么就选择一对行区(步骤2g)。如果一个应用程序需要一个行区或者两个行区的存储器的话,那么必须把每一个被占用的行区向一个空闲的行区复制,并把该应用程序的地址相应地修改为各复制行区(步骤2h)。现在从两个选择的行区中各选择一个任意的单元列。对两个选择的单元列各执行一次纳尔测试(步骤2i)。以此对行区之间的行引线执行一次静态故障和引线之间耦合的检验。只要行区所有可能的两种组合尚未选遍,则选择行区一种新的可能的双组合(步骤2j),并到步骤2h0。
富兰克林测试比纳尔测试更高综合度,为此在部件高集成度的场合更好地检测了重要的模式敏感故障。富兰克林测试是纳尔测试的一个逻辑扩展,因为它揭示任意的三重故障,而纳尔测试只揭示所有参与的存储器单元是分离的这样的三重故障。因为本发明的方法要在实时条件下在计算机连续运行时执行存储器测试,所以较高综合度的富兰克林测试只应用在单个单元场。那里应该揭示动态模式敏感故障。静态故障(短路)和引线间耦合在本发明的方法中用纳尔测试识别。在基于富兰克林测试更高综合度的基础上的时间化费是合理的情况下,为揭示静态故障,同样可以使用富兰克林测试。在本发明文件中引用了下列公开文献。
[1]DIN V VDE 0801/A1:1994-10.Grundsaetze fuer Rechner in
Systemen mit Sicherheitsaufgaben.
[2]R.Nair,S.M.Thatte,J.A.Abraham,Efficient Algorithms
for Testing Semiconductor Random-Access Memories IEEE
Trans.on Comp.C-27,6(1978)572-576.
[3]M.Franklin,K.K.Saluja,Hypergraph Coloring and Reconfi-
gured RAM Testing.IEEE Trans.on Comp.43,6(1994)725-
736
M.Franklin,K.K.Saluja,An Algorithm to Test Reconfigu-
red RAMs.7th Intl.Conf.on VLSI Design,Calcutta,India,
5-8 Jan.1994,Comp.Soc.Press(1994)359-364.
[4]D.Rhein,H.Freitag:Mikroelektronische Speicher,
Springer-Verlag Wien,New York 1992.
[5]Deutsche Patentschrift 40 11 987 C2

Claims (4)

1.在维持实时条件下,计算机连续运行时,测试分为单元场(ZF)的存储器芯片的方法,
其中存储器芯片(SC)按照一个矩阵分为行区(ZB)和列区(SB),其中行区和列区各至少具有一个单元场(ZF),以及一个单元行(ZZ)确定行区(ZB)的一个单个行,一个单元列(ZS)确定列区(SB)的一个单个列,
使用下述步骤:
a)选择一个第一行区(ZB);
b)如果所述第一行区的内容由一个应用程序占用,则把该内容向另一个空闲的第二行区复制,并把该应用程序的地址相应地修改到有关该第二行区的地址;
c)对第一行区的所有单元场(ZF)各执行一次富兰克林测试;
d)从所述行区选择两个单元场;
e)对两个选择的单元场的任一单元行(ZZ)执行一次纳尔测试;
f)对另一对单元场重复步骤d)到e),直到遍历所有可能的单元场的双组合;
g)对限制在所选第一行区上的任一单元列(ZS)执行一次纳尔测试;
h)对存储器芯片(SC)的所有行区执行步骤b)到g);
i)选择一对行区;
j)如果行区之一或者两个行区都由一个应用程序占用,那么要把一个行区或两个行区的内容向一个或者两个空闲的行区复制,并把该应用程序的地址相应地修改到有关各复制行区的地址;
k)从两个选择的行区各选择任一单元列;
l)对两个选择的单元列执行一次纳尔测试;
m)对另一对行区执行步骤j)到1),直到遍历行区所有可能的双组合。
2.根据权利要求1的方法,其中,在执行纳尔测试期间不允许任何中断。
3.根据权利要求1或者2的方法,其中,总存储器的多个存储器芯片同时并行测试,这是通过向所有存储器芯片内写入同一数据,并从所有存储器芯片读出同一数据而实现的。
4.使用根据权利要求1、2或者3的方法对利用EDC机构的计算机系统中的故障进行分类,其中,
通过询问EDC控制器察觉一种故障的出现,并将该故障分类,其中在故障重复出现的前提下可以分为:
-  固定故障,当该单元包含与直接写入其内的值不同的值时;
-  耦合故障,当权利要求1的步骤e)到g)或者l)到m)揭示一种故障时;
-  模式敏感故障,当权利要求1的步骤c)揭示一种故障时。
CN97122491A 1996-11-14 1997-11-14 测试分为单元场的存储器芯片的方法 Expired - Fee Related CN1078719C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19647159A DE19647159A1 (de) 1996-11-14 1996-11-14 Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
DE19647159.1 1996-11-14

Publications (2)

Publication Number Publication Date
CN1191346A true CN1191346A (zh) 1998-08-26
CN1078719C CN1078719C (zh) 2002-01-30

Family

ID=7811715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97122491A Expired - Fee Related CN1078719C (zh) 1996-11-14 1997-11-14 测试分为单元场的存储器芯片的方法

Country Status (7)

Country Link
US (1) US5937367A (zh)
EP (1) EP0843317B1 (zh)
JP (1) JP3181869B2 (zh)
KR (1) KR100435092B1 (zh)
CN (1) CN1078719C (zh)
DE (2) DE19647159A1 (zh)
TW (1) TW466500B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372315C (zh) * 2005-02-06 2008-02-27 华为技术有限公司 耦合故障通道的定位方法和多通道设备的检测方法
CN100419668C (zh) * 2003-05-23 2008-09-17 日本电信电话株式会社 并行处理设备和并行处理方法
CN104951276A (zh) * 2015-06-24 2015-09-30 福州瑞芯微电子有限公司 一种芯片指令高速缓存失效的检测方法及系统
CN112098770A (zh) * 2020-08-20 2020-12-18 深圳市宏旺微电子有限公司 针对动态耦合故障模拟极端环境下的测试方法和装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW340067B (en) * 1996-11-13 1998-09-11 Ishikawajima Harima Heavy Ind Rolled strip joining device and a hot strip mill having such a device
JP3578638B2 (ja) * 1998-08-25 2004-10-20 株式会社日立ユニシアオートモティブ マイコン用メモリの診断装置
US6434503B1 (en) 1999-12-30 2002-08-13 Infineon Technologies Richmond, Lp Automated creation of specific test programs from complex test programs
US6963813B1 (en) 2000-09-13 2005-11-08 Dieter Rathei Method and apparatus for fast automated failure classification for semiconductor wafers
US8176250B2 (en) * 2003-08-29 2012-05-08 Hewlett-Packard Development Company, L.P. System and method for testing a memory
US7346755B2 (en) * 2003-09-16 2008-03-18 Hewlett-Packard Development, L.P. Memory quality assurance
CN100337213C (zh) * 2005-07-28 2007-09-12 深圳兆日技术有限公司 一种安全芯片在dos下的功能检测实现方法
DE102008010233A1 (de) 2008-02-21 2009-08-27 Robert Bosch Gmbh Anordnung zur Überprüfung eines Programmspeichers einer Recheneinheit
US7848899B2 (en) * 2008-06-09 2010-12-07 Kingtiger Technology (Canada) Inc. Systems and methods for testing integrated circuit devices
US8356215B2 (en) * 2010-01-19 2013-01-15 Kingtiger Technology (Canada) Inc. Testing apparatus and method for analyzing a memory module operating within an application system
US9009549B2 (en) 2011-02-18 2015-04-14 Mitsubishi Electric Corporation Memory diagnostic apparatus and memory diagnostic method and program
US8724408B2 (en) 2011-11-29 2014-05-13 Kingtiger Technology (Canada) Inc. Systems and methods for testing and assembling memory modules
US9117552B2 (en) 2012-08-28 2015-08-25 Kingtiger Technology(Canada), Inc. Systems and methods for testing memory
JP6042046B1 (ja) 2015-03-10 2016-12-14 三菱電機株式会社 メモリ診断装置及びメモリ診断プログラム

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4586178A (en) * 1983-10-06 1986-04-29 Eaton Corporation High speed redundancy processor
US4757503A (en) * 1985-01-18 1988-07-12 The University Of Michigan Self-testing dynamic ram
DE3530257A1 (de) * 1985-08-23 1987-03-05 Siemens Ag Verfahren zur pruefung eines schreib-lese-speichers waehrend seines betriebs
DE3817857A1 (de) * 1988-05-26 1988-12-29 Cordell Steve Verfahren zur selbstpruefung eines random access memory (ram) einer schaltung
JP2717712B2 (ja) * 1989-08-18 1998-02-25 三菱電機株式会社 半導体記憶装置
US5128941A (en) * 1989-12-20 1992-07-07 Bull Hn Information Systems Inc. Method of organizing a memory for fault tolerance
US5134616A (en) * 1990-02-13 1992-07-28 International Business Machines Corporation Dynamic ram with on-chip ecc and optimized bit and word redundancy
GB9023867D0 (en) * 1990-11-02 1990-12-12 Mv Ltd Improvements relating to a fault tolerant storage system
US5377148A (en) * 1990-11-29 1994-12-27 Case Western Reserve University Apparatus and method to test random access memories for a plurality of possible types of faults
US5550394A (en) * 1993-06-18 1996-08-27 Texas Instruments Incorporated Semiconductor memory device and defective memory cell correction circuit
US5715253A (en) * 1993-02-15 1998-02-03 Lg Semicon Co., Ltd. ROM repair circuit
EP1037279B1 (en) * 1994-03-22 2003-03-05 Hyperchip Inc. Massively parallel data processing system with photovoltaic cells for absorbing ambiant light
US5535164A (en) * 1995-03-03 1996-07-09 International Business Machines Corporation BIST tester for multiple memories

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100419668C (zh) * 2003-05-23 2008-09-17 日本电信电话株式会社 并行处理设备和并行处理方法
CN100372315C (zh) * 2005-02-06 2008-02-27 华为技术有限公司 耦合故障通道的定位方法和多通道设备的检测方法
CN104951276A (zh) * 2015-06-24 2015-09-30 福州瑞芯微电子有限公司 一种芯片指令高速缓存失效的检测方法及系统
CN104951276B (zh) * 2015-06-24 2017-05-31 福州瑞芯微电子股份有限公司 一种芯片指令高速缓存失效的检测方法及系统
CN112098770A (zh) * 2020-08-20 2020-12-18 深圳市宏旺微电子有限公司 针对动态耦合故障模拟极端环境下的测试方法和装置

Also Published As

Publication number Publication date
TW466500B (en) 2001-12-01
JP3181869B2 (ja) 2001-07-03
KR19980042413A (ko) 1998-08-17
EP0843317B1 (de) 2003-03-26
DE19647159A1 (de) 1998-06-04
KR100435092B1 (ko) 2004-07-16
JPH10154105A (ja) 1998-06-09
CN1078719C (zh) 2002-01-30
EP0843317A2 (de) 1998-05-20
US5937367A (en) 1999-08-10
DE59709613D1 (de) 2003-04-30
EP0843317A3 (de) 1999-07-28

Similar Documents

Publication Publication Date Title
CN1078719C (zh) 测试分为单元场的存储器芯片的方法
CN101661799B (zh) 用于随机存取存储器的可编程自检测
DE69802663T2 (de) Hochgeschwindigkeitsprüfsystem für speichereinrichtung
US6564346B1 (en) Advanced bit fail map compression with fail signature analysis
CN1806293A (zh) 通用可访问完全可编程的存储器内置自测系统和方法
US6360340B1 (en) Memory tester with data compression
van de Goor et al. Industrial evaluation of DRAM tests
US4429388A (en) Field programmable device with internal dynamic test circuit
CN1104727C (zh) 一种具有分层位线的存储装置
DE102006051591B3 (de) Verfahren zum Testen eines Speicherchips
US5917833A (en) Testing apparatus for semiconductor device
KR20020024532A (ko) 메모리 어레이 셀프-테스트용 컴파일가능한 어드레스 크기비교기
KR20020079901A (ko) 반도체 결함의 효율적 분석 방법
DE4115084A1 (de) Vorrichtung zum testen einer halbleiterspeichereinrichtung
US20010047500A1 (en) Semiconductor device testing apparatus
US7054788B2 (en) Memory defect remedy analyzing method and memory test instrument
CN1822208A (zh) 开放位线结构的全强度可测试存储器设备及其测试方法
CN112098770B (zh) 针对动态耦合故障模拟极端环境下的测试方法和装置
KR0143125B1 (ko) 어드레스 간의 데이타 백그라운드를 이용한 단방향 어드레스 메모리의 테스트 방법
Caşcaval et al. Efficient march tests for a reduced 3-coupling and 4-coupling faults in random-access memories
DE19730958A1 (de) Halbleiterspeichervorrichtung, die in der Lage ist Daten von/zu einer beliebigen Speicherzelle in einem I/O-Kompressionsmodus zu lesen/schreiben
JP2622720B2 (ja) フェイルビット解析方式
KR0145219B1 (ko) 로우리던던시기능을 가지는 반도체메모리장치
JP3547070B2 (ja) 半導体メモリ試験装置
JP2811580B2 (ja) Lsiメモリーのテスト方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020130

Termination date: 20121114