CN112098770A - 针对动态耦合故障模拟极端环境下的测试方法和装置 - Google Patents
针对动态耦合故障模拟极端环境下的测试方法和装置 Download PDFInfo
- Publication number
- CN112098770A CN112098770A CN202010844307.5A CN202010844307A CN112098770A CN 112098770 A CN112098770 A CN 112098770A CN 202010844307 A CN202010844307 A CN 202010844307A CN 112098770 A CN112098770 A CN 112098770A
- Authority
- CN
- China
- Prior art keywords
- data value
- writing
- address
- reading
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008878 coupling Effects 0.000 title claims abstract description 54
- 238000010168 coupling process Methods 0.000 title claims abstract description 54
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 54
- 238000010998 test method Methods 0.000 title abstract description 11
- 238000012360 testing method Methods 0.000 claims abstract description 71
- 239000011159 matrix material Substances 0.000 claims abstract description 38
- 230000001174 ascending effect Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 13
- 238000004088 simulation Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 7
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000004064 recycling Methods 0.000 claims description 3
- 238000012216 screening Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000009471 action Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/01—Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请提供了一种针对动态耦合故障模拟极端环境下的测试方法和装置，运用于半导体芯片测试技术领域，测试方法包括，调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取第一数据值，以进行AF测试；按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；遍历各个地址读取第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则存储芯片无故障，实现在极端的条件下对存储芯片进行测试，更容易将耦合等故障测试出来，达到严加筛选芯片的目的。
Description
技术领域
本申请涉及半导体芯片测试技术领域，特别涉及为一种针对动态耦合故障模拟极端环境下的测试方法和装置。
背景技术
对于半导体芯片测试，存储芯片中包含数量众多、结构有规律的存储单元阵列，内部具有大量的模拟器件，里面的单元部件并不是都能直接读取，需要间接的测试方法，由于每个存储单元都有可能存在不同的状态，因此会产生不同的故障类型，针对这些故障类型，人们研究了不少测试方法及算法，不断提高对不良品的筛选精准性及有效性，同时也发现了更多故障类型的数量及种类，比如其中的耦合故障，耦合故障的定义是存储单元中某些位的的跳变导致其他位的逻辑发生非预期的变化，耦合故障大致有下列5种类型，1)反转耦合故障、2)幂耦合故障、3)动态耦合故障、4)、状态耦合故障、5)桥连故障；
其中的3)动态耦合故障—是幂耦合故障中的一种特殊情况，是指当一个单元发生读或写操作后，迫使另一个单元的内容非预期的变化为0或1；
目前对于动态耦合故障的检测都是随机检测，并没有针对性的进行测试，那么对于一些稍微极端的故障(比如在一个3*3地址矩阵中，中心地址周围邻边8个地址的数据都是相反的)，那么平常的测试就不能满足这种需求，一旦存储过程中出现这种需求，那么我们的产品就不能正常的工作运行，因此我们应该更全面的考虑到产品在极端条件下测试的性能，通过这种极端性模拟环境测试，我们能最大程度的筛选出带有这类故障的不良品，加大我们的筛选力度与精确度。
发明内容
本申请提供一种针对动态耦合故障模拟极端环境下的测试方法和装置，在极端的条件下对存储芯片进行测试，扩大故障情况，通过最大程度模拟还原测试，更容易将耦合等故障测试出来，达到严加筛选芯片的目的。
本申请为解决技术问题采用如下技术手段：
本申请提出的针对动态耦合故障模拟极端环境下的测试方法，所述测试方法包括：
S1，调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取所述第一数据值，以进行AF测试；
S2，按照所述存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；
S3，遍历各个地址读取所述第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则所述存储芯片无故障。
进一步地，所述调用数据寄存器的步骤之前，包括：
遍历各个单元，确认存储芯片的所有单元对应的逻辑地址，以形成地址递增顺序和地址递减顺序。
进一步地，所述按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值，并实时进行动态耦合故障测试的步骤，包括：
实时检测所述写入第二数据值、读取所述第二数据值、再写入第三数据值的过程中是否造成周围地址的存储单元数据值的变化；
若是，则所述存储芯片存在动态耦合故障。
进一步地，所述按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值的步骤，包括：
实时检测所述写入第二数据值、读取所述第二数据值的过程中，判断各个单元所读取的数值与写入的数值是否一致；
若否，则所述存储芯片的对应单元存在固定故障。
进一步地，所述按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值的步骤，包括：
实时检测所述读取所述第二数据值、写入第三数据值的过程中，判断各个单元所读取的数值与写入的数值是否一致；
若是，则所述存储芯片的对应单元存在转换故障。
进一步地，在所述步骤S3中，判定所述存储芯片无故障的步骤之后，还包括：
对所述第一数据值、第二数据值以及第三数据值均进行写反处理，并根据写反处理后的第一数据值、第二数据值以及第三数据值再循环一次S1～S3。
本申请还提供一种针对动态耦合故障模拟极端环境下的测试装置，包括：
第一读写单元，用于调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取所述第一数据值，以进行AF测试；
第二读写单元，用于按照所述存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；
第三读写单元，用于遍历各个地址读取所述第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则所述存储芯片无故障。
本申请提供了针对动态耦合故障模拟极端环境下的测试方法和装置，具有以下有益效果：
本申请提出的针对动态耦合故障模拟极端环境下的测试方法，通过调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取所述第一数据值，以进行AF测试；按照所述存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；遍历各个地址读取所述第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则所述存储芯片无故障，实现在极端的条件下对存储芯片进行测试，扩大故障情况，通过最大程度模拟还原测试，更容易将耦合等故障测试出来，达到严加筛选芯片的目的。
附图说明
图1为本申请针对动态耦合故障模拟极端环境下的测试方法一个实施例的流程示意图；
图2为本申请针对动态耦合故障模拟极端环境下的测试方法一个实施例中步骤S1时数据寄存器写入第一数据值至存储芯片各个单元的示意图；
图3为本申请针对动态耦合故障模拟极端环境下的测试方法一个实施例中步骤S2时进行3*3矩阵中心的写入与读取的示意图；
图4为本申请针对动态耦合故障模拟极端环境下的测试方法一个实施例中步骤S3时读取存储芯片各个单元第三数据值的示意图；
图5为本申请针对动态耦合故障模拟极端环境下的测试装置一个实施例的结构示意框图。
本申请为目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
下面将结合本申请的实施例中的附图，对本申请的实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“包括”、“包含”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。在本申请的权利要求书、说明书以及说明书附图中的术语，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体/操作/对象与另一个实体/操作/对象区分开来，而不一定要求或者暗示这些实体/操作/对象之间存在任何这种实际的关系或者顺序。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其他实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其他实施例相结合。
参考附图1，为本申请一实施例中的针对动态耦合故障模拟极端环境下的测试方法和装置的流程示意图；
本申请提供针对动态耦合故障模拟极端环境下的测试方法，测试方法包括：
S1，调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取第一数据值，以进行AF测试；
S2，按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；
S3，遍历各个地址读取第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则存储芯片无故障。
具体的，
参考附图2，存储芯片的各个单元由逻辑地址确认顺序，分有若干bank区域，各个bank区域具有若干行和若干列，在执行本发明提出的针对动态耦合故障的测试之前，首先进行AF测试。
AF测试为Adress Fault测试，为通过对逻辑地址的一次性全写和一次性全读的测试方式，若全写的数据值和所全读取的数据值一致，则存储芯片通过AF测试。通过步骤S1，以实现对存储芯片所有单元的AF测试。
参考附图3，存储芯片通过AF测试之后，进行DCF测试(Dynamic Coupling Fault，动态耦合故障测试)，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取第二数据值、再写入第三数据值；从而测试矩阵中心及周围8个邻单元的数据值是否发生变动，实现动态耦合故障测试。由上述可知，DCF测试以矩阵为间隔进行地址递增顺序或递减顺序进行测试。
参考附图4，由上述可知，在DCF测试中，矩阵中心位置为写入的第三数据值，该第三数据值与第一数据值相同，即例如，AF测试时，全部单元写入了第一数据值“0”，第二数据值为第一数据值的写反“1”，第二数据值写入与读取后，矩阵中心位置又写入第三数据值，第三数据值为第二数据值的写反“0”，因此存储芯片的所有单元中写有的数据值均为0，故而如附图4，对全部单元依照地址递增或递减进行全部读取测试，判断是否出现“1”的情况，若是，则存储芯片存在动态耦合故障，若否，则芯片正常。
在一个实施例中，调用数据寄存器的步骤之前，包括：
遍历各个单元，确认存储芯片的所有单元对应的逻辑地址，以形成地址递增顺序和地址递减顺序。
在一个实施例中，按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取第二数据值、再写入第三数据值，并实时进行动态耦合故障测试的步骤，包括：
实时检测写入第二数据值、读取第二数据值、再写入第三数据值的过程中是否造成周围地址的存储单元数据值的变化；
若是，则存储芯片存在动态耦合故障。
在一个实施例中，其特征在于，按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取第二数据值、再写入第三数据值的步骤，包括：
实时检测写入第二数据值、读取第二数据值的过程中，判断各个单元所读取的数值与写入的数值是否一致；
若否，则存储芯片的对应单元存在固定故障。
具体的，
SF测试(SAF Fault，固定故障测试)，通过向存储芯片的一单元中写入一个数据值，再读取该数据值，以进行判断，以单元的地址顺序进行写读循环，实现存储芯片的SF测试。
在一个实施例中，按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取第二数据值、再写入第三数据值的步骤，包括：
实时检测读取第二数据值、写入第三数据值的过程中，判断各个单元所读取的数值与写入的数值是否一致；
若是，则存储芯片的对应单元存在转换故障。
具体的，
TF测试(Transition Fault，转换故障测试)，实时检测读“0”写“1”，或者写“1”读“0”过程中是否异常，若读取为“0”需求写“1”时存在写“0”的情况，视为存储单元存在转换故障问题，上述的第二数据值即为“1”，第三数据值即为“0”。
在另一个实施例中，在步骤S3中，判定存储芯片无故障的步骤之后，还包括：
对第一数据值、第二数据值以及第三数据值均进行写反处理，并根据写反处理后的第一数据值、第二数据值以及第三数据值再循环一次S1～S3。
具体的，
将上述的所有数据值进行写反后，再次循环处理一次S1～S3，保障存储芯片测试结果的准确性。
参考附图5，为本申请提出的针对动态耦合故障模拟极端环境下的测试装置结构框图，测试装置包括：
第一读写单元1，用于调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取第一数据值，以进行AF测试；
第二读写单元2，用于按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；
第三读写单元3，用于遍历各个地址读取第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则存储芯片无故障。
综上所述，本申请提出的针对动态耦合故障模拟极端环境下的测试方法，通过调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取所述第一数据值，以进行AF测试；按照所述存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；遍历各个地址读取所述第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则所述存储芯片无故障，实现在极端的条件下对存储芯片进行测试，扩大故障情况，通过最大程度模拟还原测试，更容易将耦合等故障测试出来，达到严加筛选芯片的目的。
尽管已经示出和描述了本申请的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本申请的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本申请的范围由所附权利要求及其等同物限定。
Claims (7)
1.一种针对动态耦合故障模拟极端环境下的测试方法，其特征在于，所述测试方法包括：
S1，调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取所述第一数据值，以进行AF测试；
S2，按照所述存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；
S3，遍历各个地址读取所述第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则所述存储芯片无故障。
2.根据权利要求1所述的针对动态耦合故障模拟极端环境下的测试方法，其特征在于，所述调用数据寄存器的步骤之前，包括：
遍历各个单元，确认存储芯片的所有单元对应的逻辑地址，以形成地址递增顺序和地址递减顺序。
3.根据权利要求1所述的针对动态耦合故障模拟极端环境下的测试方法，其特征在于，所述按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值，并实时进行动态耦合故障测试的步骤，包括：
实时检测所述写入第二数据值、读取所述第二数据值、再写入第三数据值的过程中是否造成周围地址的存储单元数据值的变化；
若是，则所述存储芯片存在动态耦合故障。
4.根据权利要求1所述的针对动态耦合故障模拟极端环境下的测试方法，其特征在于，所述按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值的步骤，包括：
实时检测所述写入第二数据值、读取所述第二数据值的过程中，判断各个单元所读取的数值与写入的数值是否一致；
若否，则所述存储芯片的对应单元存在固定故障。
5.根据权利要求1所述的针对动态耦合故障模拟极端环境下的测试方法，其特征在于，所述按照存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值的步骤，包括：
实时检测所述读取所述第二数据值、写入第三数据值的过程中，判断各个单元所读取的数值与写入的数值是否一致；
若是，则所述存储芯片的对应单元存在转换故障。
6.根据权利要求1所述的针对动态耦合故障模拟极端环境下的测试方法，其特征在于，在所述步骤S3中，判定所述存储芯片无故障的步骤之后，还包括：
对所述第一数据值、第二数据值以及第三数据值均进行写反处理，并根据写反处理后的第一数据值、第二数据值以及第三数据值再循环一次S1～S3。
7.一种针对动态耦合故障模拟极端环境下的测试装置，其特征在于，包括：
第一读写单元，用于调用数据寄存器，对存储芯片中各个逻辑地址对应的单元写入第一数据值，并对应读取所述第一数据值，以进行AF测试；
第二读写单元，用于按照所述存储芯片的地址递增顺序或者地址递减顺序，以3*3矩阵为间隔向矩阵中心对应的逻辑地址中写入第二数据值、读取所述第二数据值、再写入第三数据值，并实时进行动态耦合故障测试；
第三读写单元，用于遍历各个地址读取所述第三数据值，判断从各个地址对应的单元中读取的第三数据值与写入时的第三数据值是否一致，若是，则所述存储芯片无故障。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010844307.5A CN112098770B (zh) | 2020-08-20 | 2020-08-20 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010844307.5A CN112098770B (zh) | 2020-08-20 | 2020-08-20 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112098770A true CN112098770A (zh) | 2020-12-18 |
| CN112098770B CN112098770B (zh) | 2024-06-14 |
Family
ID=73754201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010844307.5A Active CN112098770B (zh) | 2020-08-20 | 2020-08-20 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112098770B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114863985A (zh) * | 2022-04-21 | 2022-08-05 | 深圳市金泰克半导体有限公司 | 一种聚集扩散式芯片检测方法、装置、控制器及介质 |
Citations (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4106109A (en) * | 1977-02-01 | 1978-08-08 | Ncr Corporation | Random access memory system providing high-speed digital data output |
| GB1528062A (en) * | 1975-06-19 | 1978-10-11 | Honeywell Inf Systems | Data processing systems |
| CA1133143A (en) * | 1979-06-29 | 1982-10-05 | Vincenzo Bernardini | Self-correcting, solid-state mass memory organized by bits and with reconfiguration capability for a stored program control system |
| US4516263A (en) * | 1982-04-30 | 1985-05-07 | The Charles Stark Draper Laboratory, Inc. | Spatially integral, video signal processor |
| GB8528483D0 (en) * | 1985-03-04 | 1985-12-24 | Fluke Mfg Co John | Fault testing random access memory system |
| US4719601A (en) * | 1986-05-02 | 1988-01-12 | International Business Machine Corporation | Column redundancy for two port random access memory |
| US5222066A (en) * | 1990-12-26 | 1993-06-22 | Motorola, Inc. | Modular self-test for embedded SRAMS |
| US5506959A (en) * | 1994-08-04 | 1996-04-09 | Telecommunication Research Laboratories | Method and apparatus for testing electronic memories for the presence of multiple cell coupling faults |
| US5689466A (en) * | 1995-04-07 | 1997-11-18 | National Semiconductor Corporation | Built in self test (BIST) for multiple RAMs |
| JPH09318707A (ja) * | 1996-05-29 | 1997-12-12 | Advantest Corp | 半導体メモリ試験方法および装置 |
| JPH1019997A (ja) * | 1996-07-08 | 1998-01-23 | Advantest Corp | 半導体試験装置 |
| CN1176440A (zh) * | 1997-06-27 | 1998-03-18 | 清华大学 | 实现邻域图象数据并行存取的方法及邻域图象帧存储体 |
| CN1191346A (zh) * | 1996-11-14 | 1998-08-26 | 西门子公司 | 计算机运行中实时测试分成单元场的存储器芯片的方法 |
| KR19990029646A (ko) * | 1997-09-09 | 1999-04-26 | 오우라 히로시 | 메모리 시험장치 |
| JP2000065905A (ja) * | 1998-08-26 | 2000-03-03 | Matsushita Electric Ind Co Ltd | ベクターメモリ装置 |
| JP2002216128A (ja) * | 2000-12-26 | 2002-08-02 | Ge Medical Systems Global Technology Co Llc | 論理フィルタ装置及びその制御方法 |
| US20020152427A1 (en) * | 2001-04-13 | 2002-10-17 | Lg Electronics Inc. | Debugging apparatus and method |
| JP2003272399A (ja) * | 2002-03-18 | 2003-09-26 | Kansai Tlo Kk | 半導体メモリの検査、欠陥救済方法、及び半導体メモリ |
| US20030226074A1 (en) * | 2002-05-31 | 2003-12-04 | Carsten Ohlhoff | Test device, test system and method for testing a memory circuit |
| CN1485623A (zh) * | 2002-09-27 | 2004-03-31 | 记忆科技(深圳)有限公司 | 动态存储器模组的高效测试方法 |
| CN1681048A (zh) * | 2004-04-07 | 2005-10-12 | 华为技术有限公司 | 存储器地址线测试方法 |
| US20050268167A1 (en) * | 2004-05-11 | 2005-12-01 | International Business Machines Corporation | BIST address generation architecture for multi-port memories |
| JP2006079678A (ja) * | 2004-09-07 | 2006-03-23 | Toshiba Corp | メモリテスト回路およびメモリテスト方法 |
| CN101197194A (zh) * | 2007-02-27 | 2008-06-11 | 深圳市同洲电子股份有限公司 | 一种存储器检测方法 |
| US20090031089A1 (en) * | 2007-07-23 | 2009-01-29 | Nokia Corporation | Transpose Memory And Method Thereof |
| US20090158105A1 (en) * | 2007-12-18 | 2009-06-18 | Baalaji Ramamoorthy Konda | In system diagnostics through scan matrix |
| CN101853198A (zh) * | 2010-05-11 | 2010-10-06 | 福建星网锐捷网络有限公司 | 地址总线的检测方法、设备和系统 |
| US20100275074A1 (en) * | 2009-04-28 | 2010-10-28 | Synopsys, Inc. | Runtime programmable bist for testing a multi-port memory device |
| CN101887753A (zh) * | 2010-07-09 | 2010-11-17 | 中国科学技术大学苏州研究院 | 异构存储系统及其使用的高速缓存优化方法 |
| CN101964062A (zh) * | 2010-09-14 | 2011-02-02 | 北京神州泰岳软件股份有限公司 | 基于用户界面的图像搜索方法 |
| JP2011222074A (ja) * | 2010-04-08 | 2011-11-04 | Renesas Electronics Corp | 半導体集積回路、リフレッシュ制御回路及びリフレッシュ制御方法 |
| CN102520337A (zh) * | 2011-11-14 | 2012-06-27 | 华为技术有限公司 | 访问寄存器的方法、装置及自动测试机 |
| EP2557501A1 (en) * | 2011-08-11 | 2013-02-13 | Intel Mobile Communications Technology Dresden GmbH | Circuit arrangement and method for testing same |
| JP2013182373A (ja) * | 2012-03-01 | 2013-09-12 | Nec Computertechno Ltd | 記憶装置及びその制御方法 |
| CN103310838A (zh) * | 2012-03-14 | 2013-09-18 | 瑞萨电子株式会社 | 内容可寻址存储器系统 |
| CN103700407A (zh) * | 2013-12-14 | 2014-04-02 | 中国航空工业集团公司第六三一研究所 | 一种基于航空应用的国产化存储器应用验证方法 |
| CN103885850A (zh) * | 2013-03-01 | 2014-06-25 | 上海富欣智能交通控制有限公司 | 存储器在线检查系统及方法 |
| CN104020457A (zh) * | 2014-06-23 | 2014-09-03 | 哈尔滨工业大学 | 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 |
| CN104035021A (zh) * | 2013-03-07 | 2014-09-10 | 上海宏测半导体科技有限公司 | 时钟芯片的测试方法和系统 |
| CN104145255A (zh) * | 2012-02-29 | 2014-11-12 | 三菱电机株式会社 | 数据传输装置、数据传输方法及数据传输程序 |
| US20150371720A1 (en) * | 2014-06-24 | 2015-12-24 | Freescale Semiconductor, Inc. | System and method for testing address-swap faults in multiport memories |
| CN105203908A (zh) * | 2015-10-12 | 2015-12-30 | 中国人民解放军国防科学技术大学 | 基于bist的3d sram中tsv开路测试方法 |
| CN106205738A (zh) * | 2016-07-21 | 2016-12-07 | 安徽大学 | 一种高效检测静态随机存取存储器耦合故障的系统及方法 |
| CN107845406A (zh) * | 2016-09-20 | 2018-03-27 | 电信科学技术研究院 | 一种测试存储器的方法和设备 |
| CN108717383A (zh) * | 2018-04-03 | 2018-10-30 | 华为技术有限公司 | 一种更新校验块的方法和设备 |
| CN109346121A (zh) * | 2018-10-29 | 2019-02-15 | 深圳市江波龙电子股份有限公司 | 一种存储芯片的测试方法以及测试装置 |
| CN109726057A (zh) * | 2018-11-19 | 2019-05-07 | 浙江众合科技股份有限公司 | 一种cpu安全系统并行总线故障实时动态检测方法 |
| US20190180807A1 (en) * | 2016-09-27 | 2019-06-13 | Spin Transfer Technologies, Inc. | Multi-chip module for mram devices |
| CN110082672A (zh) * | 2018-01-25 | 2019-08-02 | 大唐移动通信设备有限公司 | 一种芯片内逻辑模型的测试方法及装置 |
| CN209248517U (zh) * | 2019-02-19 | 2019-08-13 | 上海矽久微电子有限公司 | 一种存储器控制装置及数字芯片 |
| CN111061293A (zh) * | 2019-11-12 | 2020-04-24 | 中国运载火箭技术研究院 | 多参数耦合的飞行器故障定位方法、飞行器及存储介质 |
-
2020
- 2020-08-20 CN CN202010844307.5A patent/CN112098770B/zh active Active
Patent Citations (51)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1528062A (en) * | 1975-06-19 | 1978-10-11 | Honeywell Inf Systems | Data processing systems |
| US4106109A (en) * | 1977-02-01 | 1978-08-08 | Ncr Corporation | Random access memory system providing high-speed digital data output |
| CA1133143A (en) * | 1979-06-29 | 1982-10-05 | Vincenzo Bernardini | Self-correcting, solid-state mass memory organized by bits and with reconfiguration capability for a stored program control system |
| US4516263A (en) * | 1982-04-30 | 1985-05-07 | The Charles Stark Draper Laboratory, Inc. | Spatially integral, video signal processor |
| GB8528483D0 (en) * | 1985-03-04 | 1985-12-24 | Fluke Mfg Co John | Fault testing random access memory system |
| US4719601A (en) * | 1986-05-02 | 1988-01-12 | International Business Machine Corporation | Column redundancy for two port random access memory |
| US5222066A (en) * | 1990-12-26 | 1993-06-22 | Motorola, Inc. | Modular self-test for embedded SRAMS |
| US5506959A (en) * | 1994-08-04 | 1996-04-09 | Telecommunication Research Laboratories | Method and apparatus for testing electronic memories for the presence of multiple cell coupling faults |
| US5689466A (en) * | 1995-04-07 | 1997-11-18 | National Semiconductor Corporation | Built in self test (BIST) for multiple RAMs |
| JPH09318707A (ja) * | 1996-05-29 | 1997-12-12 | Advantest Corp | 半導体メモリ試験方法および装置 |
| JPH1019997A (ja) * | 1996-07-08 | 1998-01-23 | Advantest Corp | 半導体試験装置 |
| CN1191346A (zh) * | 1996-11-14 | 1998-08-26 | 西门子公司 | 计算机运行中实时测试分成单元场的存储器芯片的方法 |
| CN1176440A (zh) * | 1997-06-27 | 1998-03-18 | 清华大学 | 实现邻域图象数据并行存取的方法及邻域图象帧存储体 |
| KR19990029646A (ko) * | 1997-09-09 | 1999-04-26 | 오우라 히로시 | 메모리 시험장치 |
| JP2000065905A (ja) * | 1998-08-26 | 2000-03-03 | Matsushita Electric Ind Co Ltd | ベクターメモリ装置 |
| JP2002216128A (ja) * | 2000-12-26 | 2002-08-02 | Ge Medical Systems Global Technology Co Llc | 論理フィルタ装置及びその制御方法 |
| US20020152427A1 (en) * | 2001-04-13 | 2002-10-17 | Lg Electronics Inc. | Debugging apparatus and method |
| JP2003272399A (ja) * | 2002-03-18 | 2003-09-26 | Kansai Tlo Kk | 半導体メモリの検査、欠陥救済方法、及び半導体メモリ |
| US20030226074A1 (en) * | 2002-05-31 | 2003-12-04 | Carsten Ohlhoff | Test device, test system and method for testing a memory circuit |
| CN1485623A (zh) * | 2002-09-27 | 2004-03-31 | 记忆科技(深圳)有限公司 | 动态存储器模组的高效测试方法 |
| CN1681048A (zh) * | 2004-04-07 | 2005-10-12 | 华为技术有限公司 | 存储器地址线测试方法 |
| US20050268167A1 (en) * | 2004-05-11 | 2005-12-01 | International Business Machines Corporation | BIST address generation architecture for multi-port memories |
| JP2006079678A (ja) * | 2004-09-07 | 2006-03-23 | Toshiba Corp | メモリテスト回路およびメモリテスト方法 |
| CN101197194A (zh) * | 2007-02-27 | 2008-06-11 | 深圳市同洲电子股份有限公司 | 一种存储器检测方法 |
| US20090031089A1 (en) * | 2007-07-23 | 2009-01-29 | Nokia Corporation | Transpose Memory And Method Thereof |
| US20090158105A1 (en) * | 2007-12-18 | 2009-06-18 | Baalaji Ramamoorthy Konda | In system diagnostics through scan matrix |
| US20100275074A1 (en) * | 2009-04-28 | 2010-10-28 | Synopsys, Inc. | Runtime programmable bist for testing a multi-port memory device |
| JP2011222074A (ja) * | 2010-04-08 | 2011-11-04 | Renesas Electronics Corp | 半導体集積回路、リフレッシュ制御回路及びリフレッシュ制御方法 |
| CN101853198A (zh) * | 2010-05-11 | 2010-10-06 | 福建星网锐捷网络有限公司 | 地址总线的检测方法、设备和系统 |
| CN101887753A (zh) * | 2010-07-09 | 2010-11-17 | 中国科学技术大学苏州研究院 | 异构存储系统及其使用的高速缓存优化方法 |
| CN101964062A (zh) * | 2010-09-14 | 2011-02-02 | 北京神州泰岳软件股份有限公司 | 基于用户界面的图像搜索方法 |
| EP2557501A1 (en) * | 2011-08-11 | 2013-02-13 | Intel Mobile Communications Technology Dresden GmbH | Circuit arrangement and method for testing same |
| CN102520337A (zh) * | 2011-11-14 | 2012-06-27 | 华为技术有限公司 | 访问寄存器的方法、装置及自动测试机 |
| CN104145255A (zh) * | 2012-02-29 | 2014-11-12 | 三菱电机株式会社 | 数据传输装置、数据传输方法及数据传输程序 |
| JP2013182373A (ja) * | 2012-03-01 | 2013-09-12 | Nec Computertechno Ltd | 記憶装置及びその制御方法 |
| CN103310838A (zh) * | 2012-03-14 | 2013-09-18 | 瑞萨电子株式会社 | 内容可寻址存储器系统 |
| CN103885850A (zh) * | 2013-03-01 | 2014-06-25 | 上海富欣智能交通控制有限公司 | 存储器在线检查系统及方法 |
| CN104035021A (zh) * | 2013-03-07 | 2014-09-10 | 上海宏测半导体科技有限公司 | 时钟芯片的测试方法和系统 |
| CN103700407A (zh) * | 2013-12-14 | 2014-04-02 | 中国航空工业集团公司第六三一研究所 | 一种基于航空应用的国产化存储器应用验证方法 |
| CN104020457A (zh) * | 2014-06-23 | 2014-09-03 | 哈尔滨工业大学 | 雷达测试中多路数据的实时记录装置及实现数据实时记录的方法 |
| US20150371720A1 (en) * | 2014-06-24 | 2015-12-24 | Freescale Semiconductor, Inc. | System and method for testing address-swap faults in multiport memories |
| CN105203908A (zh) * | 2015-10-12 | 2015-12-30 | 中国人民解放军国防科学技术大学 | 基于bist的3d sram中tsv开路测试方法 |
| CN106205738A (zh) * | 2016-07-21 | 2016-12-07 | 安徽大学 | 一种高效检测静态随机存取存储器耦合故障的系统及方法 |
| CN107845406A (zh) * | 2016-09-20 | 2018-03-27 | 电信科学技术研究院 | 一种测试存储器的方法和设备 |
| US20190180807A1 (en) * | 2016-09-27 | 2019-06-13 | Spin Transfer Technologies, Inc. | Multi-chip module for mram devices |
| CN110082672A (zh) * | 2018-01-25 | 2019-08-02 | 大唐移动通信设备有限公司 | 一种芯片内逻辑模型的测试方法及装置 |
| CN108717383A (zh) * | 2018-04-03 | 2018-10-30 | 华为技术有限公司 | 一种更新校验块的方法和设备 |
| CN109346121A (zh) * | 2018-10-29 | 2019-02-15 | 深圳市江波龙电子股份有限公司 | 一种存储芯片的测试方法以及测试装置 |
| CN109726057A (zh) * | 2018-11-19 | 2019-05-07 | 浙江众合科技股份有限公司 | 一种cpu安全系统并行总线故障实时动态检测方法 |
| CN209248517U (zh) * | 2019-02-19 | 2019-08-13 | 上海矽久微电子有限公司 | 一种存储器控制装置及数字芯片 |
| CN111061293A (zh) * | 2019-11-12 | 2020-04-24 | 中国运载火箭技术研究院 | 多参数耦合的飞行器故障定位方法、飞行器及存储介质 |
Non-Patent Citations (8)
| Title |
|---|
| PHILIPPE ANGOT: "ASYMPTOTIC AND NUMERICAL MODELLING OF FLOWS IN FRACTURED POROUS MEDIA", 《MATHEMATICAL MODELLING AND NUMERICAL ANALYSIS》, vol. 43, no. 2, 1 March 2009 (2009-03-01), pages 239 - 275 * |
| ZHU, WC: "Impact of Gas Adsorption Induced Coal Matrix Damage on the Evolution of Coal Permeability", 《ROCK MECHANICS AND ROCK ENGINEERING》, vol. 46, no. 6, 8 November 2013 (2013-11-08) * |
| 何思阳 等: "特征分类算法下的GIS 故障诊断策略", 《自动化与仪器仪表》, no. 2, 28 February 2019 (2019-02-28), pages 197 - 200 * |
| 吴静;: "故障交叉聚类的三维存储器内建自修复策略", 电子设计工程, no. 21, 5 November 2018 (2018-11-05) * |
| 李杰, 杨军, 胡晨, 时龙兴: "系统芯片中AMBA总线串扰故障的自测试方法", 电路与系统学报, no. 02, 30 April 2003 (2003-04-30) * |
| 程瑶: "基于USB总线的内存测试模块设计", 15 February 2017, 《 中国优秀硕士论文电子期刊网 信息科技》 * |
| 罗晶: "存储器测试图形算法概述", 《计算机与数字工程》, no. 4, 20 April 2017 (2017-04-20), pages 740 - 744 * |
| 高剑;郭士瑞;蒋常斌;: "FLASH存储器的测试方法", 电子测量技术, no. 07, 15 July 2008 (2008-07-15) * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114863985A (zh) * | 2022-04-21 | 2022-08-05 | 深圳市金泰克半导体有限公司 | 一种聚集扩散式芯片检测方法、装置、控制器及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112098770B (zh) | 2024-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4435833B2 (ja) | 試験装置および選択装置 | |
| KR101234444B1 (ko) | 고용량/고대역폭의 메모리 장치를 복구하기 위한 방법 및 장치 | |
| CN112331253A (zh) | 一种芯片的测试方法、终端和存储介质 | |
| JPS59180898A (ja) | 不良ビット救済方法 | |
| CN104425040A (zh) | 用于测试存储器的方法和系统 | |
| KR101373668B1 (ko) | 메모리 수리 장치 및 방법 | |
| KR100297709B1 (ko) | 다수개의메모리뱅크를구비하는반도체메모리장치의테스트방법및반도체메모리테스트장비 | |
| US8341470B2 (en) | Semiconductor memory device supporting read data bus inversion function and method of testing the semiconductor memory device | |
| CN112098770B (zh) | 针对动态耦合故障模拟极端环境下的测试方法和装置 | |
| Schanstra et al. | Industrial evaluation of stress combinations for march tests applied to SRAMs | |
| USH1741H (en) | Method and apparatus for pattern sensitivity stress testing of memory systems | |
| CN112102875A (zh) | Lpddr测试方法、装置、可读存储介质及电子设备 | |
| CN103000226B (zh) | 通过随机存取存储器芯片地址引脚检测缺陷的测试方法 | |
| CN112053732A (zh) | 基于March算法优化的DRAM检测故障方法、装置及系统 | |
| CN113689902A (zh) | 生成存储器地址数据的方法、计算机可读存储介质及设备 | |
| CN105786719A (zh) | 一种NAND Flash存储器和存储器中坏块的处理方法 | |
| US9543043B2 (en) | Method for testing array fuse of semiconductor apparatus | |
| CN110729018B (zh) | 基于识别动态故障模式的存储器诊断数据压缩方法 | |
| CN116913364B (zh) | 闪存读干扰测试方法和系统、电子设备、存储介质 | |
| US8644098B2 (en) | Dynamic random access memory address line test technique | |
| CN108573735B (zh) | 一种nand-flash的块修复方法及装置 | |
| CN113378587B (zh) | 地址确定电路及方法、保护电路及方法、设备 | |
| Demidenko et al. | Simulation and development of short transparent tests for RAM | |
| KR0185635B1 (ko) | 병렬 비트 테스트회로 및 그 테스트방법 | |
| US20240395354A1 (en) | Semiconductor storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |