CN115863406A - 横向扩散金属氧化物半导体器件 - Google Patents
横向扩散金属氧化物半导体器件 Download PDFInfo
- Publication number
- CN115863406A CN115863406A CN202310190519.XA CN202310190519A CN115863406A CN 115863406 A CN115863406 A CN 115863406A CN 202310190519 A CN202310190519 A CN 202310190519A CN 115863406 A CN115863406 A CN 115863406A
- Authority
- CN
- China
- Prior art keywords
- field plate
- dielectric layer
- groove
- plate dielectric
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 12
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 title abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 12
- 230000005684 electric field Effects 0.000 description 10
- 238000004088 simulation Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请提供一种横向扩散金属氧化物半导体器件，包括衬底、场板介质层以及场板电极，场板介质层设置于衬底的一侧，场板介质层远离衬底的一面具有凹槽；场板电极设置于场板介质层上，并填充于凹槽中，且凹槽位于场板电极的中间区域。通过此设计，使得在漏端电极施加高电压时，场板介质场除了靠近栅极和漏端电极两端承受电压，在凹槽位置会承受额外的电压，器件因此获得更高的击穿电压，提高了器件的耐压性能，同时维持原有较低的导通电阻。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种横向扩散金属氧化物半导体器件。
背景技术
横向扩散金属氧化物半导体场效应晶体管（Laterally-DiffusedMetaloxide-Semiconductor Field-Effect Transistor，LDMOSFET）因为与CMOS技术兼容，是高压开关应用的优先选择。高性能LDMOS器件有两个特点：一是低导通损耗（Rsp），二是高击穿电压（BVDSS）。
但是这两个参数存在一定的取舍关系，通常导通电阻低的器件，击穿电压也低；击穿电压高的器件导通电阻也比较大。使LDMOS器件获得更高的击穿电压，同时尽量维持低导通电阻不变，通常需要对器件的版图尺寸、物理形貌以及掺杂浓度进行优化设计，但是，目前的设计改进，仍没有很好的改善器件的击穿电压。
发明内容
鉴于此，本申请提供一种横向扩散金属氧化物半导体器件，以提高器件的击穿电压。
本申请提供的一种横向扩散金属氧化物半导体器件，包括：
衬底；
场板介质层，设置于所述衬底的一侧，所述场板介质层远离所述衬底的一面具有凹槽；
场板电极，设置于所述场板介质层上，并填充于所述凹槽中，且所述凹槽位于所述场板电极的中间区域。
其中，所述凹槽位于所述场板介质层的中间区域。
其中，所述凹槽的槽底与所述衬底的距离小于所述凹槽周围的所述场板介质层的厚度。
其中，所述凹槽的槽径为所述场板电极的长度的1/100-99/100。
其中，所述凹槽的垂直截面形状为凹字型、W字型或V字型中的至少一种。
其中，所述凹槽的槽高为所述场板介质层的1/10-9/10。
其中，所述场板介质层的材料包括氧化硅、氮氧化硅和氮化硅中的至少一种。
其中，所述横向扩散金属氧化物半导体器件还包括漏端电极，设置于所述衬底上，且与所述场板介质层接触。
其中，所述漏端电极与所述场板电极不接触。
本申请提供一种横向扩散金属氧化物半导体器件，包括衬底、场板介质层以及场板电极，场板介质层设置于衬底的一侧，场板介质层远离衬底的一面具有凹槽；场板电极设置于场板介质层上，并填充于凹槽中，且凹槽位于场板电极的中间区域。在本申请中，通过在场板介质层上设置用于容纳部分场板电极的凹槽，且将凹槽设置于位于场板电极的中间区域，使得场板电极中间位置的场板介质层的厚度减薄，以使得可以吸引更多的电荷形成更强的电场，进而使得场板电极中间区域的凹槽位置会分散更多的电压，从而提高器件的击穿电压，并保持较低的导通电阻。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的LDMOS器件的截面结构示意图；
图2是本申请提供的LDMOS器件和现有技术中的LDMOS器件在击穿时场板介质层分压的模拟计算图。
附图标记：
10、横向扩散金属氧化物半导体器件；100、衬底，110、漂移区；120、沟道区；200、场板介质层；210、凹槽；300、场板电极；400、栅极；500、栅介质层；600、漏端电极；700、源端电极。
具体实施方式
下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
本申请提供一种横向扩散金属氧化物半导体器件，包括衬底、场板介质层以及场板电极，场板介质层设置于衬底的一侧，场板介质层远离衬底的一面具有凹槽；场板电极设置于场板介质层上，并填充于凹槽中，且凹槽位于场板电极的中间区域。
在本申请中，通过在场板介质层上设置用于容纳部分场板电极的凹槽，且将凹槽设置于位于场板电极的中间区域，使得场板电极中间位置的场板介质层的厚度减薄，以使得可以吸引更多的电荷形成更强的电场，进而使得场板电极中间区域的凹槽位置会分散更多的电压，从而获得更高的耐压性能，同时维持原有较低的导通电阻。
请参考图1，图1是本申请提供的LDMOS器件的截面结构示意图。本申请提供一种LDMOS器件，横向扩散金属氧化物半导体器件10包括衬底100、场板介质层200、场板电极300、栅极400、栅介质层500以及漏端电极600，具体描述如下。
具体的，衬底100为硅衬底100，衬底100具有漂移区110和沟道区120，漂移区110位于沟道区120的一侧。
场板介质层200设置于衬底100的一侧，场板介质层200远离衬底100的一面具有凹槽210。具体的，场板介质层200设置于漂移区110上，场板介质层200远离半导体的一面具有凹槽210。
场板电极300设置于场板介质层200远离衬底100的一侧，场板电极300填充于凹槽210中，凹槽210位于场板电极300的中间区域。
现有技术中，场板电极300下的场板介质层200通常是平整的一层膜层，即场板介质层200通常是厚度均匀，当场板电极300产生分压作用时，场板电极300每个部位分散的电压是不均匀的，通常场板电极300的边缘两侧分压会更多，也即场板介质场200靠近栅极400和漏端电极600两端承受的电压更多，而场板电极300的中间位置的分压较少，这样会限制器件耐压性能，而在本申请中，通过在场板介质层200上设置用于容纳部分场板电极300的凹槽210，且将凹槽210设置于位于场板电极300的中间区域，使得场板电极300中间位置的场板介质层200的厚度减薄，使得在漏端电极600施加高电压时，场板介质场200除了靠近栅极400和漏端电极600两端承受电压，在凹槽210位置会承受额外的电压，器件因此获得更高的击穿电压，提高了器件的耐压性能，同时维持原有较低的导通电阻。
漏端电极600位于漂移区110上且位于场板介质层200的一侧，漏端电极600与场板介质层200接触，漏端电极600与场板电极300不接触。源端电极700设置于沟道区120上且位于栅极400远离场板介质层200的一侧。栅介质层500设置于漂移区110以及沟道区120上，即栅介质层500位于部分漂移区110以及部分沟道区120上，栅介质层500与场板介质层200接触。栅极400设置于栅介质层500上，且与场板介质层200接触。
在一实施例中，凹槽210的槽底与衬底100的距离小于凹槽210周围的场板介质层200的厚度，也即，位于凹槽210周围的场板介质层200的高度高于位于凹槽210下的场板介质层200的高度，以进一步使得可以吸引更多的电荷形成更强的电场，进而使得场板电极300中间区域的凹槽210位置会分散更多的电压，从而获得更高的耐压性能，同时维持原有较低的导通电阻。
在一实施例中，凹槽210的槽径为场板电极300的长度的1/100-99/100。具体的，凹槽210的槽径可以为场板电极300的长度的1/100、2/100、1/3、55/100或99/100，以进一步使得可以吸引更多的电荷形成更强的电场，进而使得场板电极300中间区域的凹槽210位置会分散更多的电压，从而获得更高的耐压性能。
在一实施例中，凹槽210的垂直截面形状为凹字型、W字型或V字型中的至少一种，使得场板电极300中间区域的凹槽210位置会分散更多的电压，从而获得更高的耐压性能，同时维持原有较低的导通电阻。
在一实施例中，凹槽210的槽高为场板介质层200的1/10-9/101/2。具体的，凹槽210的槽高为场板介质层200的1/10、1/2、7/10或9/10，以进一步使得可以吸引更多的电荷形成更强的电场，进而使得场板电极300中间区域的凹槽210位置会分散更多的电压，从而获得更高的耐压性能，同时维持原有较低的导通电阻。
在一实施例中，场板介质层200的材料是氧化硅。
请参阅图2，图2是本申请提供的LDMOS器件和现有技术中的LDMOS器件在击穿时场板介质层分压的模拟计算图。
需要说明的是，图2是现有技术的LDMOS和本申请的LDMOS在击穿电压（BVD）下，场板电极300下方漂移区110的横向电场分布对比，其中，图2横坐标X是场板电极300的尺寸范围，纵坐标Y是电场强度。现有技术的LDMOS的场板介质层200在击穿电压下，主要承受电压的地方是场板介质层两端，但中间区域承受的电压较少，而本申请中的场板介质层200因为中间厚度较薄，场板介质层的中间区域将会承受额外的电压，由此获得更高的耐压性能，也即在本申请的LDMOS增加凹槽210后，将在凹槽210位置对应的场板介质层下方形成一个额外的电场峰，这个额外的峰值电场就是由增加的那部分耐压形成的。
表1：
| VT（V） | Rsp（mΩ*mm2） | BVD（V） | |
| 现有技术的LDMOS | 1.49 | 9.8 | 23.9 |
| 本申请的LDMOS | 1.49 | 9.65 | 29.5 |
表1是采用相同工艺条件、但不同场板介质层200生成的LDMOS仿真模型电性数据对比。表1中本申请的器件，凹槽210的槽径为场板电极300的长度的1/3，凹槽210的槽高为场板介质层200的1/10-9/101，凹槽210的垂直截面形状为凹字型，与现有技术的LDMOS相比，采用本申请的场板介质层200的LDMOS可以维持导通电阻不变，而击穿电压更高。
由此可见，相比现有技术的LDMOS器件中的场板介质层200，本申请的场板电极300电性更优，并且兼容大部分现有的LDMOS器件。
本申请提供一种LDMOS器件，通过在场板介质层200上设置用于容纳部分场板电极300的凹槽210，且将凹槽210设置于位于场板电极300的中间区域，使得场板电极300中间位置的场板介质层200的厚度减薄，以使得可以吸引更多的电荷形成更强的电场，进而使得场板电极300中间区域的凹槽210位置会分散更多的电压，从而获得更高的耐压性能，同时维持原有较低的导通电阻。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。
Claims (9)
1.一种横向扩散金属氧化物半导体器件，其特征在于，包括：
衬底；
场板介质层，设置于所述衬底的一侧，所述场板介质层远离所述衬底的一面具有凹槽；
场板电极，设置于所述场板介质层上，并填充于所述凹槽中，且所述凹槽位于所述场板电极的中间区域。
2.根据权利要求1所述的横向扩散金属氧化物半导体器件，其特征在于，所述凹槽位于所述场板介质层的中间区域。
3.根据权利要求2所述的横向扩散金属氧化物半导体器件，其特征在于，所述凹槽的槽底与所述衬底的距离小于所述凹槽周围的所述场板介质层的厚度。
4.根据权利要求3所述的横向扩散金属氧化物半导体器件，其特征在于，所述凹槽的槽径为所述场板电极的长度的1/100-99/100。
5.根据权利要求4所述的横向扩散金属氧化物半导体器件，其特征在于，所述凹槽的垂直截面形状为凹字型、W字型或V字型中的至少一种。
6.根据权利要求5所述的横向扩散金属氧化物半导体器件，其特征在于，所述凹槽的槽高为所述场板介质层的1/10-9/10。
7.根据权利要求6所述的横向扩散金属氧化物半导体器件，其特征在于，所述场板介质层的材料包括氧化硅、氮氧化硅和氮化硅中的至少一种。
8.根据权利要求7所述的横向扩散金属氧化物半导体器件，其特征在于，所述横向扩散金属氧化物半导体器件还包括漏端电极，设置于所述衬底上，且与所述场板介质层接触。
9.根据权利要求8所述的横向扩散金属氧化物半导体器件，其特征在于，所述漏端电极与所述场板电极不接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310190519.XA CN115863406A (zh) | 2023-03-02 | 2023-03-02 | 横向扩散金属氧化物半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310190519.XA CN115863406A (zh) | 2023-03-02 | 2023-03-02 | 横向扩散金属氧化物半导体器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115863406A true CN115863406A (zh) | 2023-03-28 |
Family
ID=85659735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310190519.XA Pending CN115863406A (zh) | 2023-03-02 | 2023-03-02 | 横向扩散金属氧化物半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115863406A (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183633A (ja) * | 2003-12-18 | 2005-07-07 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| US20080067558A1 (en) * | 2006-09-15 | 2008-03-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20090273029A1 (en) * | 2008-05-02 | 2009-11-05 | William Wei-Yuan Tien | High Voltage LDMOS Transistor and Method |
| CN102184944A (zh) * | 2011-04-29 | 2011-09-14 | 南京邮电大学 | 一种横向功率器件的结终端结构 |
| CN104332498A (zh) * | 2014-09-01 | 2015-02-04 | 苏州捷芯威半导体有限公司 | 一种斜场板功率器件及斜场板功率器件的制备方法 |
| CN104882481A (zh) * | 2014-02-27 | 2015-09-02 | 瑞萨电子株式会社 | 半导体器件 |
| CN105633144A (zh) * | 2015-06-26 | 2016-06-01 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制备方法 |
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| US20180182890A1 (en) * | 2016-12-28 | 2018-06-28 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| CN111933716A (zh) * | 2020-09-30 | 2020-11-13 | 晶芯成(北京)科技有限公司 | Ldmos晶体管及其制造方法 |
| US20220285551A1 (en) * | 2021-03-05 | 2022-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate electrode extending into a shallow trench isolation structure in high voltage devices |
-
2023
- 2023-03-02 CN CN202310190519.XA patent/CN115863406A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005183633A (ja) * | 2003-12-18 | 2005-07-07 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| US20080067558A1 (en) * | 2006-09-15 | 2008-03-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US20090273029A1 (en) * | 2008-05-02 | 2009-11-05 | William Wei-Yuan Tien | High Voltage LDMOS Transistor and Method |
| CN102184944A (zh) * | 2011-04-29 | 2011-09-14 | 南京邮电大学 | 一种横向功率器件的结终端结构 |
| CN104882481A (zh) * | 2014-02-27 | 2015-09-02 | 瑞萨电子株式会社 | 半导体器件 |
| CN104332498A (zh) * | 2014-09-01 | 2015-02-04 | 苏州捷芯威半导体有限公司 | 一种斜场板功率器件及斜场板功率器件的制备方法 |
| CN105633144A (zh) * | 2015-06-26 | 2016-06-01 | 苏州能讯高能半导体有限公司 | 一种半导体器件及其制备方法 |
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| US20180182890A1 (en) * | 2016-12-28 | 2018-06-28 | Renesas Electronics Corporation | Semiconductor device and method for manufacturing the same |
| CN111933716A (zh) * | 2020-09-30 | 2020-11-13 | 晶芯成(北京)科技有限公司 | Ldmos晶体管及其制造方法 |
| US20220285551A1 (en) * | 2021-03-05 | 2022-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gate electrode extending into a shallow trench isolation structure in high voltage devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9852993B2 (en) | Lateral high voltage integrated devices having trench insulation field plates and metal field plates | |
| US8704304B1 (en) | Semiconductor structure | |
| US6873011B1 (en) | High voltage and low on-resistance LDMOS transistor having equalized capacitance | |
| CN1926690A (zh) | 具有分割阱结构的隔离高压ldmos晶体管 | |
| KR100669597B1 (ko) | 균일한 채널 농도 분포를 갖는 수평형 디모스 트랜지스터 | |
| US7495286B2 (en) | High-voltage semiconductor device structure | |
| KR20140046018A (ko) | 절연 게이트 바이폴라 트랜지스터 | |
| KR101637852B1 (ko) | 연장된 게이트 유전체층을 갖는 금속-산화물-반도체 전계-효과 트랜지스터 및 그 제조방법 | |
| CN109473476B (zh) | 一种横向双扩散金属氧化物半导体器件及其制作方法 | |
| JP7474214B2 (ja) | 半導体装置 | |
| US9257517B2 (en) | Vertical DMOS-field effect transistor | |
| US11158720B2 (en) | High voltage semiconductor device including a doped gate electrode | |
| US9484437B2 (en) | Lateral double diffused metal oxide semiconductor device and manufacturing method thereof | |
| CN106575666A (zh) | 超结金属氧化物半导体场效应晶体管 | |
| CN107845675B (zh) | 一种横向双扩散金属氧化物半导体场效应管 | |
| CN115863406A (zh) | 横向扩散金属氧化物半导体器件 | |
| US7968938B2 (en) | High-voltage device structure | |
| US20240006530A1 (en) | High voltage device having multi-field plates and manufacturing method thereof | |
| CN112201694B (zh) | 一种半椭圆氧化沟槽ldmos晶体管 | |
| US20060145249A1 (en) | LDMOS transistor | |
| CN105322023B (zh) | 结场效晶体管 | |
| CN112582459B (zh) | 一种横向双扩散金属氧化物半导体器件及其制作方法 | |
| US20240322032A1 (en) | Power mosfet and manufacturing method thereof | |
| JP7464554B2 (ja) | 高周波トランジスタ | |
| CN110660852A (zh) | 金属氧化物半导体元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230328 |
|
| RJ01 | Rejection of invention patent application after publication |