[go: up one dir, main page]

CN115808950A - 温度补偿电路及使用其的半导体集成电路 - Google Patents

温度补偿电路及使用其的半导体集成电路 Download PDF

Info

Publication number
CN115808950A
CN115808950A CN202210767750.6A CN202210767750A CN115808950A CN 115808950 A CN115808950 A CN 115808950A CN 202210767750 A CN202210767750 A CN 202210767750A CN 115808950 A CN115808950 A CN 115808950A
Authority
CN
China
Prior art keywords
current
transistor
circuit
temperature compensation
compensation circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210767750.6A
Other languages
English (en)
Inventor
中谷真史
平贺公久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN115808950A publication Critical patent/CN115808950A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种生成经温度补偿的电流的温度补偿电路及使用其的半导体集成电路。本发明的温度补偿电路包含：第一PTAT电流源，具有第一发射极面积比，生成第一电流，所述第一电流具有与绝对温度成比例的第一温度系数；第二PTAT电流源，具有第二发射极面积比，生成第二电流，所述第二电流具有与绝对温度成比例的第二温度系数；调整电路，调整由第一PTAT电流源生成的电流；以及差分电路，输出由调整电路调整后的电流与由第二PTAT电流源生成的电流的差分。

Description

温度补偿电路及使用其的半导体集成电路
技术领域
本发明涉及一种生成经温度补偿的电流的温度补偿电路，尤其涉及一种利用两个与绝对温度成比例(Proportional-to-absolute-temperature，PTAT)电流源的温度补偿电路及使用其的半导体集成电路。
背景技术
在存储器或逻辑电路等半导体装置中，通常会生成进行了与工作温度相对应的温度补偿的电压，利用经温度补偿的电压使电路运行，由此来维持电路的可靠性。在存储器电路中，在数据读出时，若因温度变化而导致读出电流降低，则读出容限降低、无法读出准确的数据。例如，专利文献1(日本专利特开2021-82094号公报)中公开有一种电压生成电路，对基准电压VREF与温度依存电压VPTAT进行比较，根据比较结果来选择基准电压VREF或温度依存电压VPTAT中的任一者，由此生成可靠性高的电压。
在模拟电路的设计中，恒流电路或恒流源的温度系数(Temperaturecoefficient，Tco)在电路设计中经常会成为问题。例如，振荡器包含延迟电路以决定振荡的循环时间(周期)，而为了避免电源电压的变动等造成的延迟时间的电压依存性，所述延迟电路有时使用恒流电路。然而，恒流电路的温度系数会相对于温度而产生延迟时间的变动，因此，振荡器的循环时间被温度所影响。
发明内容
本发明的温度补偿电路具有：第一电路，使用第一发射极面积的晶体管或者与所述第一发射极面积比等价的个数比的二极管来生成第一电流，所述第一电流具有与绝对温度成比例的第一温度系数；第二电路，使用第二发射极面积的晶体管或者与所述第二发射极面积比等价的个数比的二极管来生成第二电流，所述第二电流具有与绝对温度成比例的第二温度系数；以及差分电路，输出所述第一电流与所述第二电流的差分电流。
本发明的半导体集成电路包含：上文记载的温度补偿电路；以及电压生成电路，根据从所述温度补偿电路输出的差分电流来生成电压。
根据本发明，可通过生成与绝对温度成比例的温度系数不同的电流的差分来获得进行了高精度的温度补偿的电流。
附图说明
图1为表示通常的PTAT的一例的图；
图2的(A)及图2的(B)为表示在图1所示的PTAT中流通的电流与温度的关系的图表；
图3为表示本发明的实施例的温度补偿电路的结构的图；
图4的(A)及图4的(B)为表示本发明的实施例的调整电路的一例的图；
图5为表示本发明的实施例的输出电流Idiff与温度的关系的图表；
图6为表示本发明的实施例的温度补偿电路的调整电路的变形例的图；
图7为表示本发明的实施例的温度补偿电路的调整电路的另一变形例的图；
图8为表示本发明的实施例的温度补偿电路的PTAT电流源的变形例的图。
符号的说明
10：PTAT电流源
20：电流镜电路
100、100A、100B：温度补偿电路
110：第一PTAT电流源
110A：第一PTAT电流源
112：运算放大器
120：第二PTAT电流源
120A：第二PTAT电流源
130、130A、130B：调整电路
140：差分电路
I1、I2、IA、IB：电流
Idiff：差分电流(输出电流)
KIA、K'IB：调整后的电流(电流)
N1、N2：晶体管
Node1、Node2：节点
P1、P2、P3、P4、P5、P6、P10、P11：PMOS晶体管(晶体管)
P51～P5n：晶体管
Q1、Q2：NPN型双极晶体管(NPN双极晶体管、双极晶体管、晶体管)
Q3、Q4：NPN双极晶体管(双极晶体管、晶体管)
Q：连接节点
R、RA、RB：电阻
SW1、SW2～SWn：开关
TRC：调整代码
VDD：供给电压
具体实施方式
参照附图，对本发明的实施方式进行详细说明。本发明的温度补偿电路可在生成基准电压的电压生成电路、振荡电路、其他逻辑电路等半导体集成电路中加以利用。
图1为表示通常的PTAT电流源的结构的图。PTAT电流源10包含向第一电流路径及第二电流路径供给电流I1及电流I2的电流镜电路20、连接于第一电流路径的NPN型双极晶体管Q1、连接于第二电流路径的NPN型双极晶体管Q2、以及连接于晶体管Q2与接地(Ground，GND)之间的电阻R。电流镜电路20以输出的电流I1变得与电流I2相等的方式受到控制。另外，二极管连接的晶体管Q1与晶体管Q2的发射极面积比以1:n构成(n为发射极面积比)，晶体管Q1的电流密度为晶体管Q2的n倍。
图2的(A)为表示在图1所示的PTAT电流源中流通的电流I1(＝I2)与温度的关系的图表，纵轴表示电流(uA)，横轴表示温度。另外，图表中示出了发射极面积比n为1:2、1:4、1:8的情况下的电流与温度的关系。电流I1相对于绝对温度而具有正温度系数，电流的大小基本上与发射极面积比n成比例。然而，当发射极面积比不同时，温度系数略有不同，因此所述比例是近似的，并不完全成比例。图2的(B)示出了图2的(A)的图表的-45℃至52.5℃的温度范围内的发射极面积比与温度系数的关系。随着发射极面积比增大，温度系数减小。
在本实施例中，利用两个PTAT电流源、通过两者的电流的差分来生成经温度补偿的电流。如上所述，当发射极面积比不同时，两者的温度系数略有不同，但若是两者的电流的差分，则有可能成为相对于温度而几乎不变化的电流。在优选的实施例中，使两个PTAT电流源中的其中一者或两者的电流的大小能进行比例调整，由此，可使差分的电流的温度系数接近零，从而可生成高精度地经温度补偿的电流。
接着，对本实施例的温度补偿电路的详情进行说明。图3为表示本发明的实施例的温度补偿电路的结构的图。本实施例的温度补偿电路100包含第一PTAT电流源110、第二PTAT电流源120、调整电路130及差分电路140而构成，所述第一PTAT电流源110生成具有与绝对温度成比例的温度系数的电流IA，所述第二PTAT电流源120生成具有与绝对温度成比例的温度系数的电流IB，所述调整电路130将由第一PTAT电流源110生成的电流IA的大小调整为K倍，生成调整后的电流KIA，所述差分电路140输出调整后的电流KIA与由第二PTAT电流源120生成的电流IB的差分。
第一PTAT电流源110在供给电压VDD与GND之间包含第一电流路径及第二电流路径，第一电流路径中串联连接有PMOS晶体管P1和NPN双极晶体管Q1，第二电流路径中串联连接有PMOS晶体管P2、NPN双极晶体管Q2及电阻RA。晶体管P1、晶体管P2构成镜像比为1(m＝1)的电流镜，作为向第一电流路径及第二电流路径各者流通电流IA的电流源发挥功能。双极晶体管Q1、双极晶体管Q2中，各基极共通连接于第一电流路径，即进行二极管连接，双极晶体管Q1、双极晶体管Q2的发射极面积比n例如构成为1:2。电阻RA并无特别限定，例如由具有正温度特性的电阻或者具有负温度特性的由半导体材料制成的电阻构成。
与第一PTAT电流源110一样，第二PTAT电流源120在供给电压VDD与供给电压GND之间包含第一电流路径及第二电流路径，第一电流路径中串联连接有PMOS晶体管P3和NPN双极晶体管Q3，第二电流路径中串联连接有PMOS晶体管P4、NPN双极晶体管Q4及电阻RB。晶体管P3、晶体管P4构成镜像比为1(m＝1)的电流镜，作为向第一电流路径及第二电流路径流通电流IB的电流源发挥功能。双极晶体管Q3、双极晶体管Q4中，各基极共通连接于第一电流路径，即进行二极管连接，晶体管Q3、晶体管Q4的发射极面积比n例如构成为1:4。电阻RB构成为具有与电阻RA相同的电阻值(RB＝RA)。
调整电路130对由第一PTAT电流源110生成的电流IA的大小进行调整。在本例中，调整电路130包含与PMOS晶体管P1、PMOS晶体管P2构成电流镜的PMOS晶体管P5，对晶体管P5的镜像比K(m＝K，K为大于1的值)进行调整。镜像比K的调整方法并无特别限定，例如，调整电路130包含根据从外部供给的调整代码(Trim Code，TRC)或者预先保存在存储器等存储部中的调整代码TRC来调整镜像比K的逻辑。例如，调整电路130如图4的(A)所示包含n个晶体管P5并联连接的多个晶体管P51～P5n，对这些各晶体管串联连接有开关SW1～开关SWn，根据调整代码TRC使开关SW1～开关SWn选择性地导通。由此，导通后的晶体管的漏极电流的合计成为调整后的电流KIA。如此，在晶体管P5的漏极生成电流IA的K倍的镜像电流(mirrorcurrent)K×IA。
差分电路140在供给电压VDD与供给电压GND之间包含第一电流路径和第二电流路径，第一电流路径包含与调整电路130的晶体管P5串联连接的NMOS晶体管N1，来自晶体管P5的电流KIA供给至第一电流路径。第二电流路径包含与第二PTAT电流源的晶体管P3、晶体管P4构成电流镜且镜像比为1(m＝1)的PMOS晶体管P6和串联连接于PMOS晶体管P6的NMOS晶体管N2，来自晶体管P6的电流IB供给至第二电流路径。晶体管N1、晶体管N2中，各栅极共通连接于第一电流路径，构成电流镜电路。如此，电流IB与电流KIA的差分电流Idiff(IB-KIA)从晶体管P6与晶体管N2的连接节点Q输出至外部。
电流IA根据NPN双极晶体管的发射极面积比而近似为IB/2，但电流IA的温度系数(Tco)比电流IB的温度系数(Tco)大一些。如果以使得电流KIA相对于绝对温度的温度梯度与电流IB为相同程度的方式选择调整电路130的镜像比K，则能使差分电流Idiff的温度依存性无限接近0。
图5为表示在实际的温度补偿电路100中改变镜像比K时的差分电流Idiff与温度的关系的图表。当减小镜像比K时，电流IB的影响相对增大，因此输出电流Idiff随着温度的上升而朝正增加的方向前进，当增大镜像比K时，电流KIA的影响相对增大，因此输出电流Idiff随着温度的上升而朝电流降低的方向前进。因此，只要在往正方向变化的范围与往负方向变化的范围的中间(例如图5中以S表示的范围)选择镜像比K，便能使输出电流Idiff的温度变化接近零。
如此，根据本实施例的温度补偿电路，通过利用两个PTAT电流源的温度系数的差，可获得比以往精度更高的经温度补偿的恒流。
在所述实施例中，在第一PTAT电流源110、第二PTAT电流源120中使用了NPN双极晶体管Q1、NPN双极晶体管Q2、NPN双极晶体管Q3、NPN双极晶体管Q4，但也可将这些晶体管替换为二极管连接的PNP双极晶体管。进而，也可将NPN双极晶体管替换为二极管。在此情况下，发射极面积比与并联连接的二极管的个数比等价。
在所述实施例中，是将第一PTAT电流源110的发射极面积比设为1:2、将第二PTAT电流源120的发射极面积比设为1:4，但所述发射极面积比为一例，也可使用其他发射极面积比。例如，也可将第一PTAT电流源110的发射极面积比设为1:4、将第二PTAT电流源120的发射极面积比设为1:8。
在所述实施例中，示出了对由第一PTAT电流源110生成的电流IA进行调整的例子，但也能对由第二PTAT电流源120生成的电流IB进行调整。在此情况下，调整电路130可将与晶体管P3、晶体管P4构成电流镜的晶体管P6的镜像比调整为m＝K'，并将调整后的电流K'IB提供至差分电路140的第二电流路径。另外，调整电路130也可调整电流IA和电流IB两者，并将调整后的电流KIA和电流K'IB提供至差分电路140的第一电流路径及第二电流路径。
在所述实施例中，示出了从晶体管P6向差分电路140的第二电流路径供给电流IB的例子，但晶体管P6并非是必需的，例如，也可将从第二PTAT电流源120的晶体管P4生成的电流IB直接供给至差分电路140。另外，差分电路140的结构为一例，也可为其他电流差分电路。
接着，参照图6，对本实施例的温度补偿电路的调整电路的变形例进行说明。在所述实施例中，调整电路130为包含构成电流镜的PMOS晶体管P5的结构，而在本例中，如图6所示，第一PTAT电流源110包含调整电路130A。除此以外的结构与图3的结构相同。
在第一PTAT电流源110中，构成电流镜电路的晶体管P2的镜像比被调整为K(m＝K)。调整电路130A根据调整代码TRC来调整晶体管P2的镜像比K(例如图4的(A)所示之类的调整方法)，并将调整后的镜像电流KIA提供至差分电路140。通过将构成电流镜的晶体管P5去除，使温度补偿电路100A的结构变得简易，从而能实现省空间化。
另外，在调整第二PTAT电流源120的电流IB的情况下，也可通过与上文同样的方法在第二PTAT电流源120中将构成电流镜电路的晶体管P4的镜像比调整为K'，并将调整后的镜像电流K'IB提供至差分电路140的第二电流路径。
接着，参照图7，对本实施例的温度补偿电路的调整电路的另一变形例进行说明。在本变形例的温度补偿电路110B中，调整电路130B通过改变第一PTAT电流源110的电阻RA和/或第二PTAT电流源120的电阻RB的电阻值来调整与绝对温度成比例的电流IA及电流IB的大小。
电阻RA/电阻RB为可变电阻，调整电路130B根据调整代码TRC来改变电阻RA/电阻RB的电阻值。电阻的调整方法任意，例如，调整电路130B如图4的(B)所示在电阻RA的多个抽头位置连接开关SW1、开关SW2～开关SWn，根据调整代码TRC而选择性地接通开关SW1～开关SWn而将电阻RA的一部分短路，由此改变电阻值。
在本例中，调整电路130B是对电阻RA/电阻RB进行调整，但若是为了使差分电流Idiff的温度变化接近零所需要，则调整电路130B也可在电阻RA/电阻RB的调整的同时如图3或图6所示同时进行镜像比K的调整。
接着，参照图8，对本实施例的温度补偿电路的PTAT电流源的变形例进行说明。第一PTAT电流源110及第二PTAT电流源120是通过PMOS晶体管的电流镜电路来控制电流IA、电流IB，可替换为运算放大器电流镜。第一PTAT电流源110A及第二PTAT电流源120A包含PMOS晶体管P10、PMOS晶体管P11(与晶体管P10同一结构)和运算放大器112，所述PMOS晶体管P10、PMOS晶体管P11连接于供给电压VDD，所述运算放大器112将节点Node1连接于非反相输入端子(+)、将节点Node2连接于反相输入端子(-)、将输出端子共通连接于晶体管P10、晶体管P11的栅极。运算放大器112以节点Node1的电压与节点Node2的电压变得相等的方式控制晶体管P10、晶体管P11的栅极电压，由此，在第一电流路径和第二电流路径中流通相等的电流IA、电流IB。通过使用运算放大器112，相较于先前的实施例时而言，能在第一电流路径及第二电流路径中生成精度高且相等的电流IA/电流IB。
对本发明的优选实施方式进行了详细叙述，但本发明并不限定于特定实施方式，可以在权利要求记载的本发明的主旨的范围内进行各种变形、变更。

Claims (15)

1.一种温度补偿电路，包含：
第一电路，使用第一发射极面积的晶体管或者与所述第一发射极面积比等价的个数比的二极管来生成第一电流，所述第一电流具有与绝对温度成比例的第一温度系数；
第二电路，使用第二发射极面积的晶体管或者与所述第二发射极面积比等价的个数比的二极管来生成第二电流，所述第二电流具有与绝对温度成比例的第二温度系数；以及
差分电路，输出所述第一电流与所述第二电流的差分电流。
2.根据权利要求1所述的温度补偿电路，其中，
所述第一电路的第一发射极面积比不同于所述第二电路的第二发射极面积比，所述第一电流与所述第一发射极面积比成比例，所述第二电流与所述第二发射极面积比成比例。
3.根据权利要求1所述的温度补偿电路，其中，
所述第一电路与所述第二电路各自包含第一晶体管、第二晶体管及运算放大器，
所述第一晶体管与所述第二晶体管的一端连接于供给电压，
所述运算放大器的非反相输入端子连接于第一节点，所述运算放大器的反相输入端子连接于第二节点，所述运算放大器的输出端子共通连接于所述第一晶体管与所述第二晶体管的栅极，
所述运算放大器以使所述第一节点的电压与所述第二节点的电压成为相等的方式，控制所述第一晶体管与所述第二晶体管的栅极电压。
4.根据权利要求1所述的温度补偿电路，还包含：
调整部件，对所述第一电流或所述第二电流的大小进行调整。
5.根据权利要求4所述的温度补偿电路，其中，
所述调整部件通过电流镜电路来调整所述第一电流或所述第二电流的大小。
6.根据权利要求4所述的温度补偿电路，其中，
所述调整部件调整电阻的电阻值。
7.根据权利要求6所述的温度补偿电路，其中，
所述调整部件包含多个开关，通过所述多个开关的每个依据调整代码被选择性导通，而改变所述电阻的电阻值。
8.根据权利要求1所述的温度补偿电路，其中，
所述第一电路包含供给所述第一电流的第一电流镜电路作为电流源，所述第二电路包含供给所述第二电流的第二电流镜电路作为电流源。
9.根据权利要求8所述的温度补偿电路，还包含：
调整部件，调整所述第一电流镜电路或所述第二电流镜电路的镜像比。
10.根据权利要求6所述的温度补偿电路，其中，
所述调整部件依据调整代码来调整所述第一电流镜电路的镜像比，且经调整后的所述第一电流被供给至所述差分电路。
11.根据权利要求8所述的温度补偿电路，还包含：
调整部件，包含与所述第一电流镜电路或所述第二电流镜电路构成电流镜的第三晶体管，而调整所述第三晶体管的镜像比。
12.根据权利要求11所述的温度补偿电路，其中，
所述调整部件包含与所述第一电流镜电路或所述第二电流镜电路构成电流镜且并联连接的多个所述第三晶体管及分别串联连接于多个所述第三晶体管的每个的多个开关，
通过所述多个开关的每个依据调整代码被选择性导通，而调整所述第三晶体管的镜像比。
13.根据权利要求11所述的温度补偿电路，其中，
所述差分电路包含第一电流路径与第二电流路径，
所述第一电流路径包含与所述调整部件的所述第三晶体管串联连接的第四晶体管，且被供给有来自所述第三晶体管的电流，
所述第二电流路径包含与所述第二电流镜电路构成电流镜的第五晶体管及串联连接于所述第五晶体管的第六晶体管，且被供给有来自所述第五晶体管的电流，
所述第四晶体管的栅极与所述第六晶体管的栅极共通连接于所述第一电流路径而构成电流镜。
14.根据权利要求1所述的温度补偿电路，其中，
所述晶体管为NPN或PNP双极晶体管。
15.一种半导体集成电路，包含：
如权利要求1至14中任一项所述的温度补偿电路；以及
电压生成电路，根据从所述温度补偿电路输出的差分电流来生成电压。
CN202210767750.6A 2021-09-14 2022-07-01 温度补偿电路及使用其的半导体集成电路 Pending CN115808950A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021149138A JP7292339B2 (ja) 2021-09-14 2021-09-14 温度補償回路およびこれを用いた半導体集積回路
JP2021-149138 2021-09-14

Publications (1)

Publication Number Publication Date
CN115808950A true CN115808950A (zh) 2023-03-17

Family

ID=85478456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210767750.6A Pending CN115808950A (zh) 2021-09-14 2022-07-01 温度补偿电路及使用其的半导体集成电路

Country Status (5)

Country Link
US (1) US11809207B2 (zh)
JP (1) JP7292339B2 (zh)
KR (1) KR102687404B1 (zh)
CN (1) CN115808950A (zh)
TW (1) TWI832306B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115833583A (zh) * 2022-06-16 2023-03-21 杰华特微电子股份有限公司 下降电压产生电路、开关电源及下降电压产生方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03160513A (ja) * 1989-11-17 1991-07-10 Mitsubishi Electric Corp 半導体集積回路化基準電圧発生回路
EP0994402B1 (en) * 1998-10-15 2003-04-23 Lucent Technologies Inc. Current mirror
US6664843B2 (en) 2001-10-24 2003-12-16 Institute Of Microelectronics General-purpose temperature compensating current master-bias circuit
JP3822502B2 (ja) 2002-01-31 2006-09-20 川崎マイクロエレクトロニクス株式会社 カレントモードインバータ
JP2003273654A (ja) 2002-03-15 2003-09-26 Seiko Epson Corp 温度特性補償装置
JP2003288786A (ja) * 2002-03-28 2003-10-10 Mitsubishi Electric Corp 半導体装置
JP3761089B2 (ja) * 2003-04-25 2006-03-29 ローム株式会社 差動電流出力装置
JP4479309B2 (ja) 2004-03-30 2010-06-09 Ｔｄｋ株式会社 基準電流発生回路及び基準電圧発生回路
KR100684067B1 (ko) * 2004-08-13 2007-02-16 삼성전자주식회사 주파수 범위 제한기능 및 온도보상 효과를 갖는 전압제어발진기
US7113044B2 (en) * 2004-08-18 2006-09-26 Texas Instruments Incorporated Precision current mirror and method for voltage to current conversion in low voltage applications
JP4499696B2 (ja) * 2006-09-15 2010-07-07 Ｏｋｉセミコンダクタ株式会社 基準電流生成装置
US7915882B2 (en) * 2007-09-17 2011-03-29 Texas Instruments Incorporated Start-up circuit and method for a self-biased zero-temperature-coefficient current reference
US7920015B2 (en) * 2007-10-31 2011-04-05 Texas Instruments Incorporated Methods and apparatus to sense a PTAT reference in a fully isolated NPN-based bandgap reference
JP2009217809A (ja) * 2008-02-12 2009-09-24 Seiko Epson Corp 基準電圧生成回路、集積回路装置および信号処理装置
CN101950191B (zh) 2010-09-16 2012-05-09 电子科技大学 一种具有高阶温度补偿电路的电压基准源
TWI452459B (zh) 2011-07-07 2014-09-11 Novatek Microelectronics Corp 溫度係數電流觸發產生器及溫度係數電流觸發產生模組
TWI457743B (zh) * 2012-09-20 2014-10-21 Novatek Microelectronics Corp 能帶隙參考電路及其雙輸出自我參考穩壓器
KR102061692B1 (ko) * 2013-03-15 2020-01-02 삼성전자주식회사 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템
KR102391518B1 (ko) * 2015-09-15 2022-04-27 삼성전자주식회사 기준 전류 발생 회로와 이를 구비하는 반도체 집적 회로
CN105739588B (zh) * 2016-01-29 2017-10-27 上海麦歌恩微电子股份有限公司 Amr磁开关电路的温度补偿电路及补偿方法
CN107589775B (zh) * 2017-10-24 2018-11-23 南京微盟电子有限公司 一种正温度系数电流补偿的基准电压源
CN108469862B (zh) * 2018-03-13 2019-09-03 中国电子科技集团公司第二十四研究所 低温漂电流源基准电路
US10742197B2 (en) * 2018-11-27 2020-08-11 Stmicroelectronics Asia Pacific Pte Ltd Temperature stable oscillator
JP2021082094A (ja) 2019-11-21 2021-05-27 ウィンボンド エレクトロニクス コーポレーション 電圧生成回路およびこれを用いた半導体装置
JP2021110994A (ja) 2020-01-07 2021-08-02 ウィンボンド エレクトロニクス コーポレーション 定電流回路
CN111158422A (zh) * 2020-01-15 2020-05-15 西安电子科技大学 一种零温度系数偏置点的基准电压源
US11592857B2 (en) * 2020-02-24 2023-02-28 Intel Corporation Bandgap-less reference generator

Also Published As

Publication number Publication date
KR102687404B1 (ko) 2024-07-23
JP2023042059A (ja) 2023-03-27
JP7292339B2 (ja) 2023-06-16
KR20230039513A (ko) 2023-03-21
US20230084920A1 (en) 2023-03-16
TWI832306B (zh) 2024-02-11
US11809207B2 (en) 2023-11-07
TW202311887A (zh) 2023-03-16

Similar Documents

Publication Publication Date Title
JP4808069B2 (ja) 基準電圧発生回路
TWI756849B (zh) 定電流電路及半導體裝置
US6388521B1 (en) MOS differential amplifier with offset compensation
JP5607963B2 (ja) 基準電圧回路および半導体集積回路
KR100368982B1 (ko) 씨모스 정전류 레퍼런스 회로
JP3575453B2 (ja) 基準電圧発生回路
US9274539B2 (en) Voltage trimming circuit and method of semiconductor apparatus
JP2011023014A (ja) 改善されたヘッドルームを有するｃｍｏｓ電圧バンドギャップ基準
US10613570B1 (en) Bandgap circuits with voltage calibration
KR101080560B1 (ko) 트랜스컨덕턴스 조정 회로
TWI832306B (zh) 溫度補償電路及使用其的半導體積體電路
JP2019075760A (ja) 半導体装置
US20050248392A1 (en) Low supply voltage bias circuit, semiconductor device, wafer and systemn including same, and method of generating a bias reference
JP6413005B2 (ja) 半導体装置及び電子システム
KR20190071590A (ko) 전류 생성 회로
KR102737705B1 (ko) 기준 전압 회로
CN108345336B (zh) 能隙参考电路
KR100803514B1 (ko) 반도체 소자의 전압 레귤레이터
CN115903992A (zh) 电压生成电路及半导体装置
KR100997391B1 (ko) 차동신호 생성회로
WO2023139678A1 (ja) 基準電圧発生回路及び半導体集積回路
JP2024137884A (ja) 基準電圧生成回路、半導体装置
CN119311069A (zh) 开关控制电压发生器、带隙基准发生器及其开关电压产生方法
KR20090000386A (ko) 기준전압 발생회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination