[go: up one dir, main page]

CN119311069A - 开关控制电压发生器、带隙基准发生器及其开关电压产生方法 - Google Patents

开关控制电压发生器、带隙基准发生器及其开关电压产生方法 Download PDF

Info

Publication number
CN119311069A
CN119311069A CN202410929457.4A CN202410929457A CN119311069A CN 119311069 A CN119311069 A CN 119311069A CN 202410929457 A CN202410929457 A CN 202410929457A CN 119311069 A CN119311069 A CN 119311069A
Authority
CN
China
Prior art keywords
voltage
switch
resistor
generator
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410929457.4A
Other languages
English (en)
Inventor
崔海祯
金柱成
梁埈赫
庾成敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN119311069A publication Critical patent/CN119311069A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/468—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/463—Sources providing an output which depends on temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

半导体器件，包括产生基准电压的带隙基准发生器；开关控制电压发生器，其基于所述基准电压产生第一基准电流，并且通过将第一基准电流分发给第一路径和第二路径来产生自适应开关电平电压，第一路径包括第一电阻器，并且第二路径包括串联连接的第二电阻器和第一双极结型晶体管；以及开关控制器，其基于自适应开关电平电压产生用于控制包括在带隙基准发生器中的开关的开关控制信号。自适应开关电平电压具有比第一双极结型晶体管的基极‑发射极电压的相对于温度的斜率大的相对于温度的斜率。

Description

开关控制电压发生器、带隙基准发生器及其开关电压产生 方法
相关申请的交叉引用
本申请要求于2023年7月12日在韩国知识产权局提交的韩国专利申请第10-2023-0090436号的优先权，其公开内容通过引用整体并入本文。
技术领域
本公开的实施例涉及半导体器件，并且更具体地，涉及开关控制电压发生器、带隙基准发生器(bandgap reference generator)及其开关电压产生方法。
背景技术
由于精细工艺的发展，在半导体芯片中每单位面积集成更多器件变得可能。半导体芯片的性能改进也在加速。由于改进的性能和减小的线宽，从半导体器件产生的热量对器件稳定性具有很大影响。因此，产生相对于温度稳定的基准电压已成为用于确保半导体器件的性能或可靠性的手段。
通常使用带隙基准BGR电路来产生半导体器件的基准电压。随着先进工艺的发展，诸如双极结型晶体管BJT色散、泄漏电流和接触电阻的工艺问题对BGR电路的精度具有越来越大的影响。为了在这样的环境中优化BGR电路的精度，诸如修调(trim)或斩波(chop)的技术被应用。使用连接到BJT的开关的导通/关断动作来执行BGR电路的修调或斩波。然而，根据工艺的小型化在低压环境中控制开关已经成为越来越困难的问题。
发明内容
本发明构思的示例实施例提供了即使在小型化和低压条件下也能够提高控制带隙基准BGR电路的开关的切换精度(switching accuracy)的开关电压产生电路和电压产生方法。本发明构思的示例实施例还提供了一种带隙基准发生器，其能够基于高切换精度来提高基准电压的可靠性。
本发明构思的示例实施例提供了一种半导体器件，其包括：带隙基准发生器，其产生基准电压；开关控制电压发生器，其基于基准电压产生第一基准电流，并且通过将第一基准电流分配给第一路径和第二路径来产生自适应开关电平电压，第一路径包括第一电阻器，并且第二路径包括串联连接的第二电阻器和第一双极结型晶体管；以及开关控制器，其基于自适应开关电平电压产生用于控制包括在带隙基准发生器中的开关的开关控制信号。自适应开关电平电压具有比第一双极结型晶体管的基极-发射极电压的相对于温度的斜率大的相对于温度的斜率。
本发明构思的示例实施例还提供了一种开关控制电压发生器，其包括：连接到电源电压的第一电流源，第一电流源将相对于温度具有恒定电平的第一基准电流传送到第一节点；连接在第一节点和地之间的第一电阻器；第二电阻器，其具有连接到第一节点的一端；以及连接在第二电阻器的另一端和地之间的二极管连接的双极结型晶体管。第一电阻器、第二电阻器和二极管连接的双极结型晶体管在第一节点处产生自适应开关电平电压，该自适应开关电平控制电压的相对于温度的斜率和偏移的幅值(magnitude)基于第一电阻器和第二电阻器的电阻可调整。
本发明构思的示例实施例还提供了一种用于产生用于带隙基准发生器的切换的开关电压的方法，该方法包括：基于从带隙基准发生器提供的基准电压产生基准电流；通过将基准电流分配到第一路径和第二路径来产生自适应开关电平电压，第一路径包括第一电阻器，并且第二路径包括串联连接的第二电阻器和二极管连接的双极结型晶体管；基于自适应开关电平电压产生用于控制带隙基准发生器的开关元件的开关控制信号；以及将开关控制信号施加到带隙基准发生器的开关元件。
附图说明
鉴于参考附图对本公开的示例实施例的描述，本公开的上述和其他目的和特征将变得显而易见。
图1是示出根据本发明构思的一些示例实施例的包括开关控制电压发生器的半导体器件的框图。
图2是示出图1的开关控制电压发生器的示例的电路图。
图3A、图3B、图3C和图3D是示出图2的控制电压发生器的温度特性的曲线图。
图4是示出根据本发明构思的一些示例实施例的使用开关控制电压发生器的带隙基准发生器的电路图。
图5A和图5B是分别示出根据一些示例实施例的图4的修调电路和斩波电路的电路图。
图6是示出根据本发明构思的一些示例实施例的图1的开关控制电压发生器的电路图。
图7是示出根据图6的发明构思的一些示例实施例的使用开关控制电压发生器的带隙基准发生器的电路图。
图8是示出根据本发明构思的一些示例实施例的控制用于带隙基准发生器的修调或斩波的低压开关的方法的流程图。
图9是示出根据本发明构思的一些示例实施例的使用开关控制电压发生器的带隙基准发生器的电路图。
图10是示出根据本发明构思的一些示例实施例的使用开关控制电压发生器的带隙基准发生器的电路图。
具体实施方式
应当理解，前面的一般性描述和下面的详细描述都对应于示例实施例。在可能的情况下，在说明书和附图中使用相同的附图标记和字符来指代相同或相似的部分。
当术语“约”或“基本上”在本说明书中与数值结合使用时，旨在相关联的数值包括所述数值周围的制造或操作公差(例如，±10％)。此外，当词语“大致”和“基本上”与几何形状结合使用时，旨在不需要几何形状的精度，而是形状的宽容度在本公开的范围内。此外，无论数值或形状是否被修饰为“约”或“基本上”，应当理解，这些值和形状应被解释为包括围绕所述数值或形状的制造或操作公差(例如，±10％)。当指定范围时，该范围包括其间的所有值，例如0.1％的增量。
此外，例如，“A、B和C中的至少一个”和类似语言(例如，“选自由A、B和C组成的组中的至少一个”)可以被解释为仅A、仅B、仅C，或A、B和C中的两个或多个的任意组合，例如ABC、AB、BC和AC。
在下文中，将使用带隙基准BGR发生器来解释本发明构思的优点，该带隙基准BGR发生器使用双极结型晶体管BJT作为示例。将使用PMOS晶体管作为示例来描述用于增加带隙基准发生器的精度的修调电路或斩波电路的开关。然而，根据本文的教导，本领域技术人员将容易理解本发明构思的其他优点和能力。本发明构思可以通过其他实施例来实现或应用。在不显著脱离本发明构思的范围、精神和其他目的的情况下，可以根据视点和应用来修改或改变详细描述。
图1是示出根据本发明构思的一些示例实施例的包括开关控制电压发生器的半导体器件的框图。参考图1，半导体器件100可以包括开关控制电压发生器110、开关控制器130和带隙基准发生器150。
开关控制电压发生器110产生自适应开关电平电压VASL，用于确保或提高带隙基准发生器150的可靠性。例如，开关控制电压发生器110产生自适应开关电平电压VASL，用于带隙基准发生器150的修调或斩波。通过低压晶体管的切换来执行带隙基准发生器150的修调或斩波。因此，提供给带隙基准发生器150的开关控制电压必须能够在特定温度下减小低压晶体管的泄漏电流。开关控制电压必须能够在其他特定温度下提供低压晶体管的导通可靠性。为此，开关控制电压发生器110在低温(例如，T0)下产生接近双极结型晶体管(例如，BJT)的基极-发射极电压VBE的电压，并且在高温(例如，T1)下产生比基极-发射极电压VBE高的电压。也就是说，开关控制电压发生器110可以根据温度产生自适应开关电平电压VASL。
根据开关控制电压发生器110的特性，如图1所示，自适应开关电平电压VASL比开关晶体管的耐压Vd低并且在低温(T0，例如，约-55℃)下接近基极-发射极电压VBE。另一方面，在高温(T1，例如，约150℃)下，可以以比基极-发射极电压VBE的电平V1高的电平V2产生自适应开关电平电压VASL。因此，如果使用自适应开关电平电压VASL，则即使在低温(T0)下，它也比利用PMOS晶体管实现的低压开关的阈值电压高，从而限制或防止关断故障问题。即使在高温(T1)下，当施加自适应开关电平电压VASL时，也可以在没有泄漏电流的情况下切断利用PMOS晶体管实现的低压开关。
开关控制器130使用自适应开关电平电压VASL控制带隙基准发生器150的开关晶体管。例如，开关控制器130产生低压晶体管的开关控制电压VSW，用于带隙基准发生器150的修调或斩波。开关控制器130使用自适应开关电平电压VASL产生用于控制带隙基准发生器150的修调电路152的开关控制电压VSW。也就是说，开关控制器130使用基于自适应开关电平电压VASL产生的开关控制电压VSW来导通或关断确定修调电路152中的电阻大小(size)的低压晶体管。开关控制器130可以使用基于自适应开关电平电压VASL产生的开关控制电压VSW控制带隙基准发生器150的斩波电路154。也就是说，开关控制器130可以基于自适应开关电平电压VASL执行斩波电路154的开关的切换。
带隙基准发生器150可以是产生带隙基准电压VBGR的电路。带隙基准电压VBGR可以用作半导体器件100的各种功能块的基准电压。带隙基准电压VBGR可以用作模拟电路或数字电路中使用的基准电压。例如，带隙基准电压VBGR可以作为基准电压提供给诸如比较器的模拟电路。
当基准电压与设计时的预期值不同时，半导体器件100可能发生故障或输出不正确的数据信号。为了确保半导体器件100的操作可靠性，带隙基准发生器150必须对外部因素(例如，温度变化、噪声、泄漏电流等)具有鲁棒性。也就是说，带隙基准发生器150可能需要产生对工艺-电压-温度PVT不敏感的基准电压。
本发明构思的带隙基准发生器150包括修调电路152和斩波电路154，修调电路152和斩波电路154由从开关控制器130提供的开关控制电压VSW切换。带隙基准发生器150可以使用修调电路152和斩波电路154来产生高度准确的带隙基准电压VBGR。修调电路152可以根据开关控制电压VSW修调发射极电流。在一些示例实施例中，由于开关控制电压VSW在高温下变得比基极-发射极电压VBE高，因此可阻断从关断的低压开关产生的泄漏电流。因此，可以提高由于带隙基准发生器150的开关晶体管的泄漏电流引起的带隙基准电压VBGR的分布的劣化。
开关控制电压VSW也可以用在带隙基准发生器150的斩波电路154中。斩波电路154是用于通过交叉切换输入端子处或放大器(未示出)内部的差分信号来消除偏移的电路。例如，本发明构思的开关控制电压VSW可以用于控制构成斩波电路154的低压开关。在一些示例实施例中，即使在与高温相比电压电平相对较低的低温T0下，也可以限制或防止低压开关的关断故障。因此，可以保证使用开关控制电压VSW切换的斩波电路154的偏移消除效果。因此，可以提高带隙基准发生器150的可靠性。
上述半导体器件100可以使用由开关控制电压发生器110产生的自适应开关电平电压VASL来控制带隙基准发生器150的开关。因此，可以实现提供高度可靠的带隙基准电压VBGR的带隙基准发生器150。
图2是示出根据一些示例实施例的图1的开关控制电压发生器的电路图。参考图2，根据一些示例实施例的开关控制电压发生器110a包括电流源111、双极结型晶体管Q1、以及第一电阻器R1和第二电阻器R2。开关控制电压发生器110a可以使用双极结型晶体管Q1的基极-发射极电压VBE来产生自适应开关电平电压VASL。
通过电源电压VDD和电流源111将第一电流ICTAT供应给第一电阻器R1，并且将第二电流IPTAT供应给第二电阻器R2和二极管连接的双极结型晶体管Q1。即使当温度改变时，电流源111也可以保持基准电流IREF的恒定电平。例如，电流源111可以是使用由带隙基准发生器150(参见图1)产生的带隙基准电压VBGR来镜像电流的电路。
由电流源111供应的基准电流IREF被分支到两个电流路径中。也就是说，通过包括第一电阻器R1的第一路径，基准电流IREF被分支成第一电流ICTAT。此外，通过包括第二电阻器R1和双极结型晶体管Q1的第二路径，基准电流IREF被分支成第二电流IPTAT。
当供应电流时，在二极管连接的双极结型晶体管Q1中形成基极-发射极电压VBE。双极结型晶体管Q1的基极-发射极电压VBE通常表现出与绝对温度互补的(ComplementaryTo Absolute Temperature)CTAT特性，其随着温度升高而降低。由基极-发射极电压VBE的影响支配的自适应开关电平电压VASL也具有随着温度升高而降低的特性。
当自适应开关电平电压VASL随着温度升高而降低时，流过第一电阻器R1的第一电流ICTAT也随着温度升高而降低。另一方面，流过第二电阻器R2的第二电流IPTAT具有通过从基准电流IREF中减去第一电流ICTAT而获得的幅值。因此，流过第二电阻器R2的第二电流IPTAT将具有随温度增加而增加的与绝对温度PTAT成比例的特性。此外，由第二电流IPTAT在第二电阻器R2上形成的电压VPTAT将具有与温度成比例的PTAT特性。
自适应开关电平电压VASL与基极-发射极电压VBE和在第二电阻器R2处形成的温度比例电压VPTAT之和相对应。由于基极-发射极电压VBE基本上表现出温度互补CTAT特性，因此自适应开关电平电压VASL通过温度比例电压VPTAT表现出温度互补特性。然而，通过将第二电阻器R2中形成的温度比例电压VPTAT的温度比例特性添加到基极-发射极电压VBE的温度互补特性，自适应开关电平电压VASL以比基极-发射极电压VBE的斜率大的增加的斜率的形式出现。可以以比用于斩波或修调的开关晶体管的耐压低的电平产生自适应开关电平电压VASL。也就是说，自适应开关电平电压VASL在低温下接近基极-发射极电压VBE，但是可以作为在高温下比基极-发射极电压VBE高一定电平的温度互补CTAT电压产生。自适应开关电平电压VASL和基极-发射极电压VBE之间的关系将通过稍后描述的附图更详细地描述。
已经描述了PNP型双极结型晶体管Q1作为示例实施例，用于解释本发明构思的优点。然而，本发明构思不限于本文的公开内容，并且各种修改是可能的。也就是说，本发明构思的双极结型晶体管Q1已经作为示例被描述为CMOS半导体工艺中常用的PNP型，但是将很好地理解，它可以是NPN型双极结型晶体管。
根据上述发明构思的一些示例实施例的开关控制电压发生器110a可以产生自适应开关电平电压VASL，该自适应开关电平电压VASL具有比基极-发射极电压VBE的相对于温度的斜率大的相对于温度的斜率。该功能可以通过电流源111来实现，电流源111使用第一电阻器R1和第二电阻器R2产生不管温度变化的恒定大小的参考电流IREF和电流分布。
图3A、图3B、图3C和图3D是示出图2的开关控制电压发生器的温度特性的曲线图。图3A示出了根据第一电阻器R1的大小调整的第一电流ICTAT的变化。图3B示出了根据第一电阻器R1的大小调整(例如，电阻调整)的第二电流IPTAT的变化。图3C示出了根据第一电阻器R1的大小调整的自适应开关电平电压VASL的变化。此外，图3D示出了根据第二电阻器R2的大小调整的自适应开关电平电压VASL的斜率的变化。
参考图3A，示出了根据开关控制电压发生器110a中的第一电阻器R1的幅值(例如，电阻)的第一电流ICTAT的变化。相对于温度变化保持恒定电平的基准电流IREF被分发到由第一电阻器R1和第二电阻器R2形成的电流路径。基于双极结型晶体管Q1的基极-发射极电压VBE的自适应开关电平电压VASL基本上具有温度补偿CTAT特性。因此，在第一电阻器R1的两端形成具有温度补偿CTAT特性的自适应开关电平电压VASL。流过第一电阻器R1的第一电流ICTAT的幅值可以通过调整第一电阻器R1的幅值来控制。如果第一电阻器R1的幅值增加，则第一电流ICTAT的斜率是恒定的，但是幅值在整个温度范围内减小。另一方面，如果第一电阻器R1的幅值减小，则第一电流ICTAT的幅值将表现出幅值增加的特性，尽管斜率在整个温度范围内是恒定的。在整个温度范围内增加或减小第一电流ICTAT的绝对幅值的特性被定义为增加或减小偏移的表达。因此，可以看出，通过第一电阻器R1的大小的调整，第一电流ICTAT相对于温度的斜率是恒定的，但是可以调整偏移。
参考图3B，示出了根据开关控制电压发生器110a的第一电阻器R1的幅值(例如，电阻)的第二电流IPTAT的温度变化。相对于温度变化没有电平变化的基准电流IREF作为第一电流ICTAT被分发给第一电阻器R1，并且作为第二电流IPTAT被分发给第二电阻器R2。因此，通过从基准电流IREF中减去第一电流ICTAT来获得第二电流IPTAT。这意味着也可以通过调整第一电阻器R1的大小(例如，调整电阻)来控制第二电流IPTAT的大小。如果第一电阻器R1的幅值增加，则第一电流ICTAT的幅值减小，并且因此，第二电流IPTAT的幅值增加。另一方面，当第一电阻器R1的幅值减小时，第一电流ICTAT的幅值增加，因此第二电流IPTAT的幅值减小。根据该机制，第二电流IPTAT可以根据第一电阻器R1的调整在整个温度范围内以相同的斜率增加或减小。也就是说，可以根据第一电阻器R1的调整在整个温度范围内调整第二电流IPTAT的偏移。
参考图3C，示出了根据开关控制电压发生器110a中的第一电阻器R1的幅值(例如，电阻)的自适应开关电平电压VASL的变化。自适应开关电平电压VASL也是在第一电阻器R1上形成的电压。因此，自适应开关电平电压VASL表现为与流过第一电阻器R1的第一电流ICTAT相同的电压。因此，自适应开关电平电压VASL可以以类似于图3A中所示的第一电流ICTAT的形式出现。例如，当第一电阻器R1的幅值增加时，第一电流ICTAT的幅值减小。因此，根据第一电阻器R1的大小(例如，电阻)，自适应开关电平电压VASL示出在整个温度范围内仅大小减小而不改变斜率的特性。另一方面，当第一电阻R1减小时，自适应开关电平电压VASL的电平在整个温度范围内增加，而斜率没有根据第一电流ICTAT的增加而变化。
然而，自适应开关电平电压VASL必须等于或比低温T0下的基极-发射极电压VBE高。斩波电路154的开关晶体管的自适应开关电平电压VASL必须比带隙基准发生器150的双极结型晶体管(Q2，参见下面描述的图4)的基极-发射极电压VBE高。这是因为可以限制和/或防止斩波电路154的开关晶体管的关断故障。在高温T1下，自适应开关电平电压VASL必须在带隙基准发生器150的双极结型晶体管(Q2，参见下面描述的图4)的基极-发射极电压VBE上具有足够的余量。这是为了阻断可能在修调电路152的开关晶体管中发生的泄漏电流。因此，可以看出，可以通过调整第一电阻器R1的大小来调整自适应开关电平电压VASL和基极-发射极电压VBE之间的差。
图3D示出了根据开关控制电压发生器110a中的第二电阻器R2的幅值(例如，电阻)的自适应开关电平电压VASL的变化。自适应开关电平电压VASL可以被认为是第二电阻器R2处的压降电平和基极-发射极电压VBE之和。因此，当第二电阻器R2的压降分量在自适应开关电平电压VASL中增加时，自适应开关电平电压VASL的电压比例特性增加。也就是说，如果第二电阻器R2的大小(例如，电阻)增加，则自适应开关电平电压VASL的相对于温度的斜率可以增加。另一方面，当第二电阻器R2的压降分量在自适应开关电平电压VASL中减小时，自适应开关电平电压VASL的电压比例特性减小。也就是说，如果第二电阻器R2的大小减小，则自适应开关电平电压VASL的相对于温度的斜率将减小。
已经简要描述了根据开关控制电压发生器110a中的第一电阻器R1或第二电阻器R2的调整的自适应开关电平电压VASL的特性变化。在本发明构思的开关控制电压发生器110a中，可以通过选择第一电阻器R1和第二电阻器R2来自由调整自适应开关电平电压VASL的相对于温度的斜率或相对于基极-发射极电压VBE的相对幅值。
图4是示出根据本发明构思的一些示例实施例的使用开关控制电压发生器的带隙基准发生器的电路图。参考图4，带隙基准发生器150使用从开关控制电压发生器110a产生的自适应开关电平电压VASL来执行斩波或修调。用于斩波或修调的开关控制信号VSWT、VSWC1和VSWC2由开关控制器130产生。
开关控制电压发生器110a包括PMOS晶体管PM1、双极结型晶体管Q1、以及第一电阻器R1和第二电阻器R2。开关控制电压发生器110a可以使用双极结型晶体管Q1的基极-发射极电压VBE来产生自适应开关电平电压VASL。连接到电源电压VDD的源极的PMOS晶体管PM1执行图2的电流源111的功能。也就是说，从放大器156输出的基准电压VREF被提供给PMOS晶体管PM1的栅极。基准电压VREF是带隙基准发生器150的输出电压之一，并且即使在温度变化时也保持恒定电平。因此，PMOS晶体管PM1可以通过电流镜像将不受温度变化影响的基准电流IREF传送到第一电阻器R1和第二电阻器R2。根据不受温度变化影响的基准电流IREF的供应，第一电流ICTAT被供应给第一电阻器R1，并且第二电阻器R2和二极管连接的双极结型晶体管Q1被供应第二电流IPTAT。因此，开关控制电压发生器110a可以产生比开关晶体管的耐压(例如，0.95V)低并且具有比基极-发射极电压VBE的相对于温度的斜率大的相对于温度的斜率的自适应开关电平电压VASL。
开关控制器130使用时钟信号CLK和自适应开关电平电压VASL产生开关控制信号VSWT、VSWC1和VSWC2。开关控制信号VSWT、VSWC1和VSWC2是用于控制带隙基准发生器150的修调电路152或斩波电路154和158的开关信号。修调电路152或斩波电路154和158可以包括数字驱动的低压晶体管。开关控制器130可以使用开关控制信号VSWT来控制双极结型晶体管Q3的修调电路152的电阻。可以通过控制修调电路152的电阻来控制双极结型晶体管Q3的发射极电流的大小。
开关控制器130可以使用开关控制信号VSWC1和VSWC2来控制斩波电路154和158，用于消除放大器156的差分信号之间的偏移。基于自适应开关电平电压VASL产生开关控制信号VSWT、VSWC1和VSWC2的电平。因此，可以限制或防止可能根据包括在修调电路152或斩波电路154和158中的低压晶体管的温度而发生的诸如泄漏电流或关断故障的问题。
带隙基准发生器150产生即使在温度变化时也保持恒定的电压电平的带隙基准电压VBGR。带隙基准发生器150包括双极结型晶体管Q2和Q3，修调电路152，斩波电路154和158，放大器156，PMOS晶体管PM2、PM3和PM4，以及电阻器R3、R4和Ro。
带隙基准发生器150的基本操作是基于通过使用双极结型晶体管Q3的基极-发射极电压VBE提供的温度补偿CTAT特性的。也就是说，带隙基准发生器150可以通过使用基极-发射极电压VBE的温度补偿CTAT特性来产生具有低温度相关性的带隙基准电压VBGR。例如，流过构成电流镜像的PMOS晶体管PM3的电流I1可以表示为双极结型晶体管Q3的发射极电流I2和流过电阻器R4的电流I3之和。此外，由于电流I1在其中被镜像的电流也流过输出电阻Ro，因此带隙基准电压VBGR可以由下面的等式1表示。
[等式1]
‘Vt’表示与温度成比例地增加的热电压，‘N’表示双极结型晶体管Q3的并联连接的数量，并且‘VBE’表示双极结型晶体管Q3的基极-发射极电压。因此，可以看出，可以通过调整修调电路152的修调电阻Rt来控制带隙基准电压VBGR的温度依赖性。因此，可以看出，通过设置修调电路152的修调电阻器Rt，无论温度变化如何，带隙基准电压VBGR都可以保持在恒定电平。
为此，修调电路152提供可变电阻器的功能，用于通过使用多个低压开关修调多个串联连接的电阻器来调整修调电阻器Rt的电阻值。修调电路152接收基于自适应开关电平电压VASL产生的开关控制信号VSWT。开关控制信号VSWT的电平可以以比基极-发射极电压VBE的相对于温度的大的增加的相对于温度的斜率的形式提供。例如，修调电路152的开关可以是具有0.95V的耐压的数字低压晶体管。在一些情况下，在低温下，低压晶体管的栅极电压比基极-发射极电压VBE低，并且可能不完全关断。然而，如图3D所示，即使在低温(T0，例如，-55℃)下，本发明构思的自适应开关电平电压VASL也被产生比基极-发射极电压VBE高。使用自适应开关电平电压VASL产生的开关控制信号VSWT即使在低温下也可以保持比基极-发射极电压VBE高的值。即使在高温下，开关控制信号VSWT也比基极-发射极电压VBE高，使得可以有效地阻断针对修调而关断的低压开关的泄漏电流。
斩波电路154和158以特定频率切换，以有效地消除放大器156的差分信号之间存在的偏移。例如，放大器156的正输入端子(+)和负输入端子(-)是由双极结型晶体管Q2和Q3维持在相同电压的虚拟接地端子。作为正输入端子(+)和负输入端子(-)之间的电压差的偏移向放大器156的输出电压提供偏移，从而降低带隙基准电压VBGR的精度。因此，斩波电路154和158使用交替开关来消除该偏移。斩波电路154和158中使用的低压晶体管可以是例如具有0.95V的耐压或击穿电压的数字低压晶体管。如果低压晶体管的栅极电压在低温下比基极-发射极电压VBE低，则可能发生晶体管未完全关断的关断故障。或者，即使在高温下，也可以由于泄漏电流而降低斩波效应。然而，如图3D所示，即使在低温(T0，例如，-55℃)下，本发明构思的自适应开关电平电压VASL也被提供为比基极-发射极电压VBE高。即使在低温下，从自适应开关电平电压VASL产生的开关控制信号VSWC1和VSWC2也可以保持比基极-发射极电压VBE高的值。即使在高温下，开关控制信号VSWC1和VSWC2也比基极-发射极电压VBE高，从而可以有效地阻断针对斩波而关断的低压开关的泄漏电流。
这里，已经关于本发明构思的一些示例实施例描述了PNP型双极结型晶体管Q1、Q2和Q3。然而，本发明构思不限于本文的公开内容，并且各种修改是可能的。例如，本发明构思的双极结型晶体管Q1、Q2和Q3已经被描述为通常在CMOS半导体工艺中使用的PNP型，但是将很好地理解，在一些其他示例实施例中，它们可以是NPN型双极结型晶体管。
已经简要描述了根据本发明构思的一些示例实施例的使用自适应开关电平电压VASL执行斩波和修调的带隙基准发生器150的结构。修调电路152以及斩波电路154和158(包括低压晶体管)使用自适应开关电平电压VASL，该自适应开关电平电压VASL具有比基极-发射极电压VBE高的电平并且具有比基极-发射极电压VBE的相对于温度的斜率大的相对于温度的斜率。因此，可以确保带隙基准发生器150的修调和斩波操作的可靠性。
图5A和图5B是根据一些示例实施例的电路图，其分别示出了图4的修调电路和斩波电路。参考图5A，修调电路152连接在连接到放大器156的正输入端(+)的第一节点N1和连接到双极结型晶体管Q3的第二节点N2之间。双极结型晶体管Q3的发射极电流I2的大小可以由修调电路152设置的修调电阻器Rt控制。
修调电路152包括多个串联电阻器RD1至RDn以及旁路第一节点N1和每个串联电阻器RD1至RDn的开关P1至Pn-1。例如，开关P1至Pn-1中的每一个可以由具有0.95V的耐压的低压晶体管形成。如果所有开关控制信号VSWT1至VSWTn-1都处于高电平，则所有开关P1至Pn-1都被关断，并且修调电阻器Rt是串联电阻器RD1至RDn的总和。另一方面，例如，当仅开关控制信号VSWT1和VSWT2以低电平被提供并且剩余的开关控制信号VSWT3至VSWTn-1以高电平被提供时，开关P1和P2导通，并且开关P3至Pn-1将被关断。然后，将修调电阻器Rt设置为通过从串联电阻器RD1至RDn的总和中减去两个电阻器RD1和RD2而获得的大小。
修调电路152的开关P1至Pn-1可以是数字电路中使用的低压晶体管，并且具有约0.95V的耐压。可以使用使用自适应开关电平电压VASL产生的开关控制信号VSWT1至VSWTn来控制开关P1至Pn-1。因此，即使在高温下，也可以提供比基极-发射极电压VBE高的关断开关P1至Pn-1的栅极电压，从而阻挡泄漏电流。
开关P1至Pn-1被示出为PMOS型晶体管，但是本发明构思不限于此。将很好地理解，在一些其他示例实施例中，开关P1至Pn-1可以用NMOS型晶体管来实现。
参考图5B，斩波电路154使用多个开关P11至P14来配置。开关P11至P14可以是例如在数字电路中使用的具有0.95V的耐压的低压晶体管。斩波电路154使用开关P11至P14将输入差分电压V1和V3重复地交叉并传送到放大器156的两个输入端子(+，-)。开关P12和P13由开关控制信号VSWC(例如，VSWC1)切换，并且开关P11和P14由反相开关控制信号/VSWC切换。然后，可以消除从分别与虚拟接地端子相对应的节点N1和N3发送的差分电压V1和V3的偏移。
使用自适应开关电平电压VASL产生开关控制信号VSWC和/VSWC。因此，在低温和高温下，可以提供比基极-发射极电压VBE高的关断开关P11至P14的栅极电压，从而有效地阻挡泄漏电流。开关P11至P14被示出为PMOS型晶体管，但是本发明构思不限于此。将很好地理解，在一些其他示例实施例中，开关P11至P14可以用NMOS型晶体管来实现。
图6是示出根据本发明构思的一些其他示例实施例的图1的开关控制电压发生器的电路图。参考图6，开关控制电压发生器110b包括第一电流源111a、第二电流源111b、双极结型晶体管Q1、以及第一电阻器R1和第二电阻器R2。开关控制电压发生器110b可以使用双极结型晶体管Q1的基极-发射极电压VBE稳定地产生自适应开关电平电压VASL。开关控制电压发生器110b可以通过使用第二电流源111b来确保双极结型晶体管Q1的操作可靠性。
即使在温度改变时也提供第一基准电流IREF1的恒定电平的第一电流源111a将第一电流ICTAT供应给第一电阻器R1。此外，第一电流源111a可以将第二电流IPTAT供应给第二电阻器R2和二极管连接的双极结型晶体管Q1。第一电流源111a可以相对于温度变化维持第一基准电流IREF1的电平。例如，第一电流源111a可以是使用由带隙基准发生器150(参见图1)产生的带隙基准电压来镜像电流的电路。
当第一基准电流IREF1由第一电流源111a供应时，在二极管连接的双极结型晶体管Q1中形成基极-发射极电压VBE。双极结型晶体管Q1的基极-发射极电压VBE表现出随温度升高而降低的温度补偿CTAT特性。此外，与基极-发射极电压VBE一样，自适应开关电平电压VASL也具有随着温度升高而降低的特性。当自适应开关电平电压VASL随着温度升高而降低时，流过第一电阻器R1的第一电流ICTAT也随着温度升高而降低。流过第二电阻器R2的第二电流IPTAT通过根据温度变化从恒定的第一基准电流IREF1中减去第一电流ICTAT来获得。因此，流过第二电阻器R2的第二电流IPTAT将具有随着温度增加而增加的温度比例特性。也就是说，在第二电阻器R2处形成的与温度成比例的电压VPTAT将具有与温度成比例的与温度成比例的电压特性。
自适应开关电平电压VASL与基极-发射极电压VBE和在第二电阻器R2处形成的温度比例电压VPTAT之和相对应。由于基极-发射极电压VBE基本上表现出温度互补CTAT特性，由温度比例电压VPTAT自适应的开关电平电压VASL表现出温度互补特性。然而，通过将第二电阻器R2中形成的温度比例电压VPTAT的温度比例特性添加到基极-发射极电压VBE的温度互补特性，自适应开关电平电压VASL以比基极-发射极电压VBE的相对于温度的斜率大的增加的斜率的形式出现。可以以比用于斩波或修调的开关晶体管的耐压(例如，0.95V)低的电平产生自适应开关电平电压VASL。也就是说，自适应开关电平电压VASL可以被产生作为温度互补电压，该温度互补电压在低温下接近基极-发射极电压VBE，但在高温下比基极-发射极电压VBE高一定电平。
从第一电流源111a供应的第一基准电流IREF1被分支成流向第一电阻器R1的第一电流ICTAT和流向第二电阻器R2的第二电流IPTAT。因此，当由于电流分布第二电流IPTAT没有被充分供应时，双极结型晶体管Q1可能不会被激活。在这种情况下，自适应开关电平电压VASL仅反映与基极-发射极电压VBE无关的第一电阻器R1的压降的影响。
因此，根据如图6所示的本发明构思的一些示例实施例，开关控制电压发生器110b可以使用第二电流源111b直接在双极结型晶体管Q1的发射极处提供第二基准电流IREF2。即使由于各种原因第二电流IPTAT没有被充分供应，第二电流源111b也稳定地供应第二基准电流IREF2。因此，可以限制和/或防止双极结型晶体管Q1的截止状态。因此，可以稳定地提供具有比基极-发射极电压VBE的相对于温度的斜率大的相对于温度的斜率的自适应开关电平电压VASL。
由第二电流源111b提供的第二基准电流IREF2的大小可以比第一基准电流IREF1的大小小。例如，第二基准电流IREF2的幅值可以被供应为第一基准电流IREF1的幅值的1/4。双极结型晶体管Q1已经被描述为通常在CMOS半导体工艺中使用的PNP型的示例，但是将很好地理解，在其他示例实施例中，它可以是NPN型双极结型晶体管。
根据一些其他示例实施例的开关控制电压发生器110b可以产生具有比基极-发射极电压VBE的相对于温度的斜率大的增加的相对于温度的斜率的自适应开关电平电压VASL。可以添加第二电流源111b以稳定地供应双极结型晶体管Q1的工作电流。因此，根据根据一些其他示例实施例的开关控制电压发生器110b，双极结型晶体管Q1的稳定操作可以被保证。
图7是示出使用图6的开关控制电压发生器的一些其他示例实施例的带隙基准发生器的电路图。参考图7，带隙基准发生器150可以使用从开关控制电压发生器110b产生的自适应开关电平电压VASL来执行斩波或修调。用于斩波或修调的开关控制信号VSWT、VSWC1和VSWC2由开关控制器130基于自适应开关电平电压VASL产生。
开关控制电压发生器110b包括PMOS晶体管PM1和PM5、双极结型晶体管Q1、以及第一电阻器R1和第二电阻器R2。开关控制电压发生器110b使用双极结型晶体管Q1的基极-发射极电压VBE产生自适应开关电平电压VASL。其栅极被提供有基准电压VREF并且其源极被连接到电源电压VDD的PMOS晶体管PM1和PM5执行图6的电流源111a和111b的功能。也就是说，从放大器156输出的基准电压VREF被提供给PMOS晶体管PM1和PM5的栅极。基准电压VREF是带隙基准发生器150的输出电压之一，并且是即使在温度变化时也保持恒定电平的电压。因此，PMOS晶体管PM1和PM5可以通过电流镜像供应不受温度变化影响的基准电流IREF1和IREF2。第一基准电流IREF1被传送到第一电阻器R1和第二电阻器R2，并且第二基准电流IREF2被供应作为用于激活双极结型晶体管Q1的操作的电流。在一些示例实施例中，PMOS晶体管PM1和PM5的大小可以根据第二基准电流IREF2和第一基准电流IREF1的大小比率来确定。
根据不受温度变化影响的基准电流IREF1和IREF2的供应，第一电流ICTAT被供应给第一电阻器R1，并且第二电流IPTAT被供应给第二电阻器R2和二极管连接的双极结型晶体管Q1。因此，如上面参考图6所述，开关控制电压发生器110b稳定自适应开关电平电压VASL，该自适应开关电平电压VASL比开关晶体管的耐压低并且具有比基极-发射极电压VBE的相对于温度的斜率大的相对于温度的斜率。
开关控制器130和带隙基准发生器150可以与图4的开关控制器和带隙基准发生器基本相同，并且将省略其描述。
已经描述了根据本发明构思的一些其他示例实施例的用于使用开关控制电压发生器110b稳定地产生自适应开关电平电压VASL的技术。可以通过使用由开关控制电压发生器110b产生的自适应开关电平电压VASL的稳定电平来增加带隙基准发生器150的斩波和修调的可靠性。因此，本发明构思的带隙基准发生器150可以提供能够补偿温度相关性的高质量带隙基准电压VBGR。
图8是示出根据本发明构思的一些示例实施例的控制用于带隙基准发生器的动态元件匹配、修调或斩波的低压开关的方法的流程图。参考图8，通过由开关控制电压发生器110产生的自适应开关电平电压VASL，无论温度如何，低压开关都可以被稳定地控制。
在步骤S110中，开关控制电压发生器110(参见图1)产生自适应开关电平电压VASL。开关控制电压发生器110可以利用图2或图6的结构中的至少一个来实现。例如，开关控制电压发生器110包括电流源111(其可以是例如如图4所示的PMOS晶体管PM1)、双极结型晶体管Q1、以及第一电阻器R1和第二电阻器R2，电流源111产生相对于温度保持恒定电平的基准电流IREF。可以通过第一电阻器R1和第二电阻器R2的幅值将自适应开关电平电压VASL的幅值和斜率设置为目标值。例如，可以以图2或图6中描述的方式在整个温度范围内将自适应开关电平电压VASL设置为比双极结型晶体管Q1的基极-发射极电压VBE相对高的值。可以以比基极-发射极电压VBE的相对于温度的斜率大的相对于温度的斜率的形式产生自适应开关电平电压VASL。
在步骤S120中，可以使用从开关控制电压发生器110提供的自适应开关电平电压VASL来产生开关控制信号VSWT、VSWC1和VSWC2。例如，开关控制器130(参见图1)产生与自适应开关电平电压VASL的电平相对应的开关控制信号VSWT、VSWC1和VSWC2。提供给斩波电路154和158的开关控制信号VSWC1和VSWC2可以以在特定频率下切换的互补信号的形式提供(例如，参见图5B)。提供给修调电路152的开关控制信号VSWT可以被产生作为用于接通或断开包括多个低压晶体管的开关的控制信号的集合(例如，参见图5A)。可以使这些开关控制信号VSWC1和VSWC2的高电平等于温度自适应开关电平电压VASL。
在步骤S130中，带隙基准发生器150的修调电路152或斩波电路154和158(参见图1)以及动态元件匹配电路(未示出)响应于开关控制信号VSWT、VSWC1和VSWC2而执行修调、动态元件匹配或斩波操作。修调电路152或斩波电路154和158可以包括数字驱动的低压晶体管。调整电路152的电阻被设置为通过开关控制信号VSWT来控制双极结型晶体管Q3的发射极电流。可以通过将开关控制信号VSWC1和VSWC2供应给斩波电路154和158来消除放大器156的偏移。
可以通过基于自适应开关电平电压VASL产生的开关控制信号VSWT、VSWC1和VSWC2来增加修调电路152或斩波电路154和158中包括的低压晶体管的操作可靠性。也就是说，可以通过开关控制信号VSWT、VSWC1和VSWC2来限制或防止由于温度变化而可能发生的诸如低压晶体管的泄漏电流或关断故障的问题。
图9是示出根据本发明构思的一些其他示例实施例的使用开关控制电压发生器的带隙基准发生器的电路图。参考图9，带隙基准发生器150a可以使用从开关控制电压发生器110b产生的自适应开关电平电压VASL来执行各种器件的斩波或修调。用于斩波或修调的开关控制信号VSWT、VSWC1和VSWC2由开关控制器130基于自适应开关电平电压VASL产生。
开关控制电压发生器110b包括PMOS晶体管PM1和PM5、双极结型晶体管Q1、以及第一电阻器R1和第二电阻器R2。开关控制电压发生器110b使用双极结型晶体管Q1的基极-发射极电压VBE产生自适应开关电平电压VASL。包括两个电流源的图7的电路结构被示出为开关控制电压发生器110b的示例，但是本发明构思不限于此。也就是说，应当理解，在其他示例实施例中，开关控制电压发生器110b可以由具有单个电流源的图4的开关控制电压发生器110a代替。
开关控制器130a使用时钟信号CLK和自适应开关电平电压VASL产生开关控制信号VSWT、VSWC1和VSWC2。开关控制信号VSWT、VSWC1和VSWC2是用于修调电路152、斩波电路154和158以及连接到带隙基准发生器150a的双极结型晶体管Q2和Q3的元件R3、R4、PM2、PM3和PM4的开关信号。修调电路152、斩波电路154和158以及元件R3、R4、PM2、PM3和PM4可以包括数字驱动的低压晶体管。
开关控制器130a可以使用开关控制信号VSWT来设置双极结型晶体管Q3的修调电路152以及电阻器元件R3和R4的电阻。此外，开关控制器130a可以使用开关控制信号VSWT通过镜像在用作电流源的PMOS晶体管PM2、PM3和PM4之间进行修调。也就是说，可以使用开关控制信号VSWT来修调特性调整(例如，沟道大小)，以便相等地设置流过PMOS晶体管PM2、PM3和PM4中的每一个的电流的幅值。开关控制器130a的斩波电路154和158以及修调电路152的控制方法与上述图7的控制方法相同。因此，将省略对这些的描述。
带隙基准发生器150a产生即使在温度变化时也保持恒定电压电平的带隙基准电压VBGR。带隙基准发生器150a包括双极结型晶体管Q2和Q3，修调电路152，斩波电路154和158，放大器156，PMOS晶体管PM2、PM3和PM4，以及电阻器R3、R4和Ro。例如，在带隙基准发生器150a中，连接到双极结型晶体管Q3的各种元件Rt、R3、R4、PM2、PM3和PM4可以由开关控制信号VSWT修调。从自适应开关电平电压VASL产生的开关控制信号VSWT即使在低温下也可以保持比基极-发射极电压VBE高的值。即使在高温下，开关控制信号VSWT也比基极-发射极电压VBE高，使得可以有效地阻断针对修调而关断的低压开关的泄漏电流。
带隙基准发生器150a可以使用斩波电路154和158有效地消除放大器156的差分信号之间的偏移。斩波电路154和158可以分别由开关控制信号VSWC1和VSWC2切换。即使在低温下，从自适应开关电平电压VASL产生的开关控制信号VSWC1和VSWC2也可以保持比基极-发射极电压VBE高的值。即使在高温下，开关控制信号VSWC1和VSWC2也比基极-发射极电压VBE高，使得可以有效地阻断针对斩波而关断的低压开关的泄漏电流。
已经描述了PNP型双极结型晶体管Q1、Q2和Q3作为用于解释本发明构思的优点的示例。然而，本发明构思不限于此。例如，本发明构思的双极结型晶体管Q1、Q2和Q3已经被描述为通常在CMOS半导体工艺中使用的PNP型，但是将很好地理解，在其他示例实施例中，它们可以是NPN型双极结型晶体管。
已经简要描述了根据本发明构思的一些示例实施例的使用自适应开关电平电压VASL执行斩波和修调的带隙基准发生器150a的结构。可以使用自适应开关电平电压VASL来切换包括低压晶体管、修调电路152和各种元件R3、R4、PM2、PM3和PM4的斩波电路154和158，该自适应开关电平电压VASL具有比基极-发射极电压VBE高的电平并且具有比基极-发射极电压VBE的相对于温度的斜率大的相对于温度的斜率。因此，根据本发明构思，可以确保带隙基准发生器150a的修调和斩波操作的可靠性。
图10是示出根据本发明构思的一些其他示例实施例的使用开关控制电压发生器的带隙基准发生器的电路图。参考图10，带隙基准发生器150b可以使用从开关控制电压发生器110b产生的自适应开关电平电压VASL来执行各种器件的切换、斩波或修调。用于切换、斩波或修调的开关控制信号VSWDEM、VSWT、VSWC1和VSWC2由开关控制器130b基于自适应开关电平电压VASL产生。
开关控制电压发生器110b包括PMOS晶体管PM1和PM5、双极结型晶体管Q1、以及第一电阻器R1和第二电阻器R2。开关控制电压发生器110b使用双极结型晶体管Q1的基极-发射极电压VBE产生自适应开关电平电压VASL。包括两个电流源的图7的电路结构被示出为开关控制电压发生器110b的示例，但是本发明构思不限于此。也就是说，应当理解，在一些示例实施例中，开关控制电压发生器110b可以由具有单个电流源的图4的开关控制电压发生器110a代替。
开关控制器130b使用时钟信号CLK和自适应开关电平电压VASL产生开关控制信号VSWDEM、VSWT、VSWC1和VSWC2。开关控制信号VSWDEM、VSWT、VSWC1和VSWC2被提供给带隙基准发生器150b的动态元件匹配电路151、修调电路152或斩波电路154和158、以及连接到双极结型晶体管Q2和Q3的元件R3、R4、PM2、PM3和PM4。动态元件匹配电路151、修调电路152、斩波电路154和158以及元件R3、R4、PM2、PM3和PM4可以包括数字驱动的低压晶体管。
开关控制器130b可以使用元件匹配信号VSWDEM来切换动态元件匹配电路151。动态元件匹配电路151通过镜像周期性地循环作为电流源操作的PMOS晶体管PM2、PM3和PM4的输出。例如，动态元件匹配电路151可以将PMOS晶体管PM2的漏极切换为连接到修调电路152的一侧而不是连接到双极结型晶体管Q2。此外，动态元件匹配电路151可以切换以将PMOS晶体管PM3的漏极连接到输出电阻Ro侧，而不是修调电路152。此外，动态元件匹配电路151可以将PMOS晶体管PM4的漏极切换为连接到双极结型晶体管Q2的一侧，而不是连接到输出电阻器Ro。可以根据期望的(和/或替代地预定的)周期重复该切换。动态元件匹配电路151的PMOS晶体管PM2、PM3和PM4可以通过动态元件匹配动作维持通过镜像提供的相同幅值的电流。除了器件匹配操作之外，开关控制器130b可以执行用于带隙基准发生器150b的斩波或修调的切换。
带隙基准发生器150b可以包括动态元件匹配电路151以及图9的组件。通过减小由动态元件匹配电路151的切换镜像的电流的偏移，即使在产生温度变化时也具有高可靠性的带隙基准电压VBGR被产生。
已经简要描述了根据本发明构思的一些示例实施例的使用自适应开关电平电压VASL执行动态器件匹配、斩波和修调的带隙基准发生器150b的结构。可以使用自适应开关电平电压VASL来切换动态元件匹配电路151、斩波电路154和158、修调电路152以及包括低压晶体管的各种元件R3、R4、PM2、PM3和PM4，自适应开关电平电压VASL具有比基极-发射极电压VBE高的电平和比基极-发射极电压VBE的相对于温度的斜率大的相对于温度的斜率。因此，根据本发明构思，可以确保带隙基准发生器150b的动态元件匹配、修调和斩波操作的可靠性。
上面公开的元件中的一个或多个可以包括处理电路或在处理电路中实现，处理电路诸如包括逻辑电路的硬件；硬件/软件组合，诸如执行软件的处理器；或其组合。例如，处理电路例如可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
所描述的用于执行本发明构思的示例实施例不应被解释为限制。除了上述实施例之外，本发明构思可以包括简单的设计改变或易于改变的实施例。本发明构思将包括可以使用实施例容易地修改和实现的技术。因此，本发明构思的范围不应限于上述实施例，并且应由权利要求和权利要求的等同物以及稍后描述的权利要求来限定。

Claims (20)

1.一种半导体器件，包括：
带隙基准发生器，被配置为产生基准电压；
开关控制电压发生器，被配置为基于所述基准电压产生第一基准电流，并且通过将所述第一基准电流分发给第一路径和第二路径来产生自适应开关电平电压，所述第一路径包括第一电阻器，并且所述第二路径包括串联连接的第二电阻器和第一双极结型晶体管；以及
开关控制器，被配置为基于所述自适应开关电平电压产生用于控制包括在所述带隙基准发生器中的开关的开关控制信号，
其中，所述自适应开关电平电压具有比所述第一双极结型晶体管的基极-发射极电压的相对于温度的斜率大的相对于温度的斜率。
2.如权利要求1所述的半导体器件，其中，所述开关控制信号包括第一开关控制信号和第二开关控制信号，
所述带隙基准发生器包括：
第一晶体管，被配置为响应于所述基准电压而镜像并产生第一电流；
第二双极结型晶体管，被配置为接收所述第一电流并产生第一基极-发射极电压；
第二晶体管，被配置为响应于所述基准电压而镜像并产生第二电流；
修调电路，被配置为具有根据所述第一开关控制信号设置的电阻值；
第三二极管连接的双极结型晶体管，所述第三二极管连接的双极结型晶体管串联连接在所述修调电路与地之间，所述第三二极管连接的双极结型晶体管被配置为产生第二基极-发射极电压；
放大器，连接到所述第一基极-发射极电压，并通过所述修调电路连接到所述第二基极-发射极电压；以及
斩波电路，被配置为响应于所述第二开关控制信号而对所述第一基极-发射极电压和所述第二基极-发射极电压进行斩波以提供斩波电压，并且将所述斩波电压传送到所述放大器的输入端子。
3.如权利要求2所述的半导体器件，其中，所述带隙基准发生器包括：
电阻元件，被配置为分别偏置所述第二双极结型晶体管和所述第三二极管连接的双极结型晶体管；以及
动态元件匹配电路，被配置为周期性地循环所述第一晶体管和所述第二晶体管的输出电流，
其中，所述修调电路、所述斩波电路、所述电阻元件和所述动态元件匹配电路包括具有0.95V的耐压的作为开关的低压晶体管。
4.如权利要求1所述的半导体器件，其中，所述开关控制电压发生器包括第一PMOS晶体管，所述第一PMOS晶体管具有连接到电源电压的一端，所述第一PMOS晶体管被配置为基于所述基准电压将所述基准电流传送到第一节点，
其中，所述第一电阻器被连接在所述第一节点和地之间，并且与所述第二电阻器串联连接的第一双极结型晶体管被连接在所述第一节点和地之间。
5.如权利要求4所述的半导体器件，其中，所述自适应开关电平电压的斜率基于所述第二电阻器的电阻被调整。
6.如权利要求4所述的半导体器件，其中，所述开关控制电压发生器包括第二PMOS晶体管，所述第二PMOS晶体管具有连接到所述电源电压的一端，所述第二PMOS晶体管被配置为基于所述基准电压向所述第一双极结型晶体管的发射极端子供应第二基准电流。
7.如权利要求6所述的半导体器件，其中，所述第二基准电流被设置为所述第一基准电流的1/4。
8.如权利要求1所述的半导体器件，其中，所述自适应开关电平电压在第一温度下比所述基极-发射极电压大第一电压差，并且在比所述第一温度高的第二温度下比所述基极-发射极电压大第二电压差，
其中，所述第二电压差比所述第一电压差大。
9.一种开关控制电压发生器，包括：
第一电流源，连接到电源电压，所述第一电流源被配置为将具有相对于温度的恒定电平的第一基准电流传送到第一节点；
第一电阻器，连接在所述第一节点和地之间；
第二电阻器，具有连接到所述第一节点的一端；以及
二极管连接的双极结型晶体管，连接在所述第二电阻器的另一端与地之间，
所述第一电阻器、所述第二电阻器和所述二极管连接的双极结型晶体管被配置为在所述第一节点处产生自适应开关电平电压，所述自适应开关电平电压的相对于温度的斜率和偏移的幅值基于所述第一电阻器和所述第二电阻器的电阻可调整。
10.如权利要求9所述的开关控制电压发生器，其中，温度互补电流流过所述第一电阻器并且温度比例电流流过所述第二电阻器。
11.如权利要求9所述的开关控制电压发生器，其中，所述第一电流源包括第一晶体管，所述第一晶体管被配置为基于从带隙基准发生器提供的基准电压通过从所述电源电压镜像来供应所述第一基准电流。
12.如权利要求11所述的开关控制电压发生器，其中，所述二极管连接的双极结型晶体管是具有连接到地的基极端子和集电极端子的PNP型晶体管。
13.如权利要求9所述的开关控制电压发生器，其中，所述自适应开关电平电压在第一温度下比所述二极管连接的双极结型晶体管的基极-发射极电压大第一电压差，并且在比所述第一温度高的第二温度下比所述基极-发射极电压大第二电压差，
其中，所述第二电压差比所述第一电压差大。
14.如权利要求13所述的开关控制电压发生器，其中，所述自适应开关电平电压的相对于温度的斜率比所述基极-发射极电压的相对于温度的斜率大。
15.如权利要求9所述的开关控制电压发生器，还包括：
第二电流源，连接到所述电源电压，所述第二电流源被配置为向所述二极管连接的双极结型晶体管的发射极端子直接供应相对于温度的恒定幅值的第二基准电流。
16.如权利要求15所述的开关控制电压发生器，其中，所述第二基准电流的幅值比所述第一基准电流的幅值小。
17.如权利要求9所述的开关控制电压发生器，其中，所述自适应开关电平电压被提供作为带隙基准发生器的斩波电路或修调电路的开关电压。
18.一种用于产生用于带隙基准发生器的切换的开关电压的方法，包括：
基于从所述带隙基准发生器提供的基准电压产生基准电流；
通过将所述基准电流分发到第一路径和第二路径来产生自适应开关电平电压，所述第一路径包括第一电阻器，并且所述第二路径包括串联连接的第二电阻器和二极管连接的双极结型晶体管；
基于所述自适应开关电平电压产生用于控制所述带隙基准发生器的开关元件的开关控制信号；以及
将所述开关控制信号施加到所述带隙基准发生器的开关元件。
19.如权利要求18所述的产生开关电压的方法，还包括设置所述第二电阻器的电阻，使得所述自适应开关电平电压具有比所述二极管连接的双极结型晶体管的基极-发射极电压的相对于温度的斜率大的相对于温度的斜率。
20.如权利要求18所述的产生开关电压的方法，其中，所述开关元件包括动态元件匹配电路、斩波电路和修调电路中的至少一个，以及
开关元件各自包括具有0.95V的耐压的低压晶体管，所述开关元件响应于所述开关控制信号而执行切换。
CN202410929457.4A 2023-07-12 2024-07-11 开关控制电压发生器、带隙基准发生器及其开关电压产生方法 Pending CN119311069A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2023-0090436 2023-07-12
KR1020230090436A KR20250010336A (ko) 2023-07-12 2023-07-12 스위치 제어 전압 발생기, 밴드갭 레퍼런스 발생기, 및 그것의 스위치 전압 생성 방법

Publications (1)

Publication Number Publication Date
CN119311069A true CN119311069A (zh) 2025-01-14

Family

ID=91374983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410929457.4A Pending CN119311069A (zh) 2023-07-12 2024-07-11 开关控制电压发生器、带隙基准发生器及其开关电压产生方法

Country Status (4)

Country Link
US (1) US20250021122A1 (zh)
EP (1) EP4492188A1 (zh)
KR (1) KR20250010336A (zh)
CN (1) CN119311069A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4808069B2 (ja) * 2006-05-01 2011-11-02 富士通セミコンダクター株式会社 基準電圧発生回路
US8004266B2 (en) * 2009-05-22 2011-08-23 Linear Technology Corporation Chopper stabilized bandgap reference circuit and methodology for voltage regulators
US8269550B2 (en) * 2009-11-02 2012-09-18 Nanya Technology Corp. Temperature and process driven reference
JP6073112B2 (ja) * 2012-11-13 2017-02-01 ルネサスエレクトロニクス株式会社 基準電圧発生回路
WO2016172936A1 (en) * 2015-04-30 2016-11-03 Micron Technology, Inc. Methods and apparatuses including process, voltage, and temperature independent current generator circuit
US9804614B2 (en) * 2015-05-15 2017-10-31 Dialog Semiconductor (Uk) Limited Bandgap reference circuit and method for room temperature trimming with replica elements
JP2019075760A (ja) * 2017-10-19 2019-05-16 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
EP4492188A1 (en) 2025-01-15
US20250021122A1 (en) 2025-01-16
KR20250010336A (ko) 2025-01-21

Similar Documents

Publication Publication Date Title
JP6242274B2 (ja) バンドギャップリファレンス回路及びそれを備えた半導体装置
US6998902B2 (en) Bandgap reference voltage circuit
KR100368982B1 (ko) 씨모스 정전류 레퍼런스 회로
US6853238B1 (en) Bandgap reference source
US7259543B2 (en) Sub-1V bandgap reference circuit
US10222817B1 (en) Method and circuit for low voltage current-mode bandgap
CN111221376A (zh) 提供可调恒定电流的电流电路
US7157893B2 (en) Temperature independent reference voltage generator
JP6413005B2 (ja) 半導体装置及び電子システム
JP5434695B2 (ja) バンドギャップ回路、低電圧検出回路及びレギュレータ回路
US12040752B2 (en) Bandgap amplifier biasing and startup scheme
CN119311069A (zh) 开关控制电压发生器、带隙基准发生器及其开关电压产生方法
KR102687404B1 (ko) 온도 보상 회로 및 이를 이용한 반도체 집적 회로
WO2004021098A2 (en) Mos current reference compensation
JPH0962389A (ja) 定電圧源回路
JP4167122B2 (ja) 基準電圧発生回路
KR20040065326A (ko) 저전압 밴드갭 기준 발생기 회로
US9921601B2 (en) Fractional bandgap circuit with low supply voltage and low current
JP2729001B2 (ja) 基準電圧発生回路
US20070069806A1 (en) Operational amplifier and band gap reference voltage generation circuit including the same
JPH11251844A (ja) 温度特性補正回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication