[go: up one dir, main page]

KR102061692B1 - 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템 - Google Patents

전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템 Download PDF

Info

Publication number
KR102061692B1
KR102061692B1 KR1020130027808A KR20130027808A KR102061692B1 KR 102061692 B1 KR102061692 B1 KR 102061692B1 KR 1020130027808 A KR1020130027808 A KR 1020130027808A KR 20130027808 A KR20130027808 A KR 20130027808A KR 102061692 B1 KR102061692 B1 KR 102061692B1
Authority
KR
South Korea
Prior art keywords
current
ratio
supply voltage
noise
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020130027808A
Other languages
English (en)
Other versions
KR20140113006A (ko
Inventor
장태광
리우런롱
싱난
박재진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130027808A priority Critical patent/KR102061692B1/ko
Priority to US14/203,797 priority patent/US9618958B2/en
Publication of KR20140113006A publication Critical patent/KR20140113006A/ko
Application granted granted Critical
Publication of KR102061692B1 publication Critical patent/KR102061692B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명의 실시예에 따른 전류 발생기는 공급 전압의 변화에 따른 제1 전류 노이즈를 포함하는 제1 전류를 생성하는 제1 전류 발생 회로, 상기 공급 전압의 변화에 따른 제2 전류 노이즈를 포함하는 제2 전류를 생성하는 제2 전류 발생 회로 및 상기 제1 전류로부터 상기 제2 전류를 감산하여 상기 제1 전류 노이즈 및 상기 제2 전류 노이즈가 제거된 제3 전류를 생성하는 전류 감산 회로를 포함한다. 본 발명의 실시예에 따른 전자 시스템에 의하면, 공급 전압의 변화에 무관한 전류를 생성함으로써 안정적인 동작을 수행할 수 있는 효과가 있다.

Description

전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템{A CURRENT GENERATOR, A OPERATING METHOD OF THE SAME, AND ELECTRONIC SYSTEM INCLUDING THE SAME}
본 발명의 개념에 따른 실시예는 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템에 관한 것으로, 보다 상세하게는 공급 전압의 변화와 무관한 전류를 생성하는 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템에 관한 것이다.
스마트폰(smart phone) 또는 스마트 패드(smart pad)의 광범위한 보급으로 이에 포함되는 장치들에 대한 연구가 활발히 진행되고 있다. 이와 같은 포터블 기기(portable device)는 내장 배터리로 구동되므로, 저전력으로 동작할 수 있어야 한다.
포터블 기기가 저전력으로 구동될 때 여러 가지 요인으로 인해 전력이 불안정해 질 수 있다. 그러나, 포터블 기기에 사용되는 몇몇 회로는 이러한 전력 불안정과 관계없이 안정적인 기준 전류/전압을 요구한다. 따라서, 포터블 기기의 안정적인 동작을 위해 전력 불안정과 관계없는 안정적인 기준 전류/전압을 발생할 수 있는 회로가 요구된다.
본 발명이 이루고자 하는 기술적 과제는 전력 불안정에 무관하게 안정적인 전류를 생성하는 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템을 제공하는데 있다.
본 발명의 실시예에 따른 전류 발생기는 공급 전압의 변화에 따른 제1 전류 노이즈를 포함하는 제1 전류를 생성하는 제1 전류 발생 회로, 상기 공급 전압의 변화에 따른 제2 전류 노이즈를 포함하는 제2 전류를 생성하는 제2 전류 발생 회로 및 상기 제1 전류로부터 상기 제2 전류를 감산하여 상기 제1 전류 노이즈 및 상기 제2 전류 노이즈가 제거된 제3 전류를 생성하는 전류 감산 회로를 포함한다.
실시예에 따라 상기 제1 전류는 상기 공급 전압에 따라 생성된 제1 기준 전류를 제1 비율로 확대한 전류이고, 상기 제2 전류는 상기 공급 전압에 따라 생성된 제2 기준 전류를 제2 비율로 확대한 전류이다.
실시예에 따라 상기 제3 전류는 상기 공급 전압에 대한 변화율이 상기 제1 비율, 상기 제2 비율, 제3 비율 및 제4 비율에 따라 결정되고, 상기 제3 비율은 상기 공급 전압에 대한 상기 제1 기준 전류의 변화율이고, 상기 제4 비율은 상기 공급 전압에 대한 상기 제2 기준 전류의 변화율이다.
실시예에 따라 상기 제1 전류 발생 회로는 상기 제3 비율을 가변시키는 제1 가변 저항을 포함하고, 상기 제2 전류 발생 회로는 상기 제4 비율을 가변시키는 제2 가변 저항을 포함한다.
실시예에 따라 상기 제3 전류에 포함된 잔존 노이즈를 제거하고 상기 제3 전류를 출력하는 전류 출력 회로를 더 포함한다.
실시예에 따라 상기 전류 출력 회로는 RC 필터를 포함한다.
실시예에 따라 상기 전류 출력 회로는 각각의 소스 및 드레인이 각각 연결된 복수의 트랜지스터들을 포함한다.
본 발명의 실시예에 따른 전자 시스템은 상기 전류 발생기, 상기 제3 전류를 공급받아 클럭 신호를 생성하는 오실레이터 및 상기 클럭 신호의 주파수에 따라 상기 전류 발생기를 제어하기 위한 전류 제어 신호를 생성하는 제어부를 포함한다.
본 발명의 실시예에 따른 전류 발생기의 동작 방법은 공급 전압의 변화에 따른 제1 전류 노이즈를 포함하는 제1 전류를 생성하는 단계, 상기 공급 전압의 변화에 따른 제2 전류 노이즈를 포함하는 제2 전류를 생성하는 단계 및 상기 제1 전류로부터 상기 제2 전류를 감산하여 상기 제1 전류 노이즈 및 상기 제2 전류 노이즈가 제거된 제3 전류를 생성하는 단계를 포함한다.
실시예에 따라 상기 제1 전류는 상기 공급 전압에 따라 생성된 제1 기준 전류를 제1 비율로 스케일링한 전류이고, 상기 제2 전류는 상기 공급 전압에 따라 생성된 제2 기준 전류를 제2 비율로 스케일링한 전류이다.
실시예에 따라 상기 제3 전류는 상기 공급 전압에 대한 변화율이 상기 제1 비율, 상기 제2 비율, 제3 비율 및 제4 비율에 따라 결정되고, 상기 제3 비율은 상기 공급 전압에 대한 상기 제1 기준 전류의 변화율이고, 상기 제4 비율은 상기 공급 전압에 대한 상기 제2 기준 전류의 변화율이다.
실시예에 따라 상기 제1 전류를 생성하는 단계는 상기 제3 비율을 가변시키는 단계를 포함하고, 상기 제2 전류를 생성하는 단계는 상기 제4 비율을 가변시키는 단계를 포함한다.
실시예에 따라 상기 제3 전류에 포함된 잔존 노이즈를 제거하고 상기 제3 전류를 출력하는 단계를 더 포함한다.
실시예에 따라 상기 잔존 노이즈를 제거하는 단계는 RC 필터를 이용해 열 노이즈와 플리커 노이즈를 제거하는 단계를 포함한다.
실시예에 따라 상기 잔존 노이즈를 제거하는 단계는 각각의 소스 및 드레인이 각각 연결된 복수의 트랜지스터들을 이용해 상기 공급 전압의 변화에 따른 제3 전류 노이즈를 제거하는 단계를 포함한다.
본 발명의 실시예에 따른 전자 시스템에 의하면, 공급 전압의 변화에 무관한 전류를 생성함으로써 안정적인 동작을 수행할 수 있는 효과가 있다.
도 1은 본 발명의 실시예에 따른 전자 시스템을 나타낸 블록도이다.
도 2는 도 1에 도시된 전류 발생기의 일 실시예를 나타낸 도면이다.
도 3은 도 1에 도시된 전류 발생기의 다른 실시예를 나타낸 도면이다.
도 4는 도 1에 도시된 전류 생성기의 동작 방법을 설명하기 위한 흐름도이다.
도 5는 도 4에 도시된 잔존 노이즈를 제거하는 단계를 상세히 설명하기 위한 흐름도이다.
도 6은 도 1에 도시된 전류 발생기를 포함하는 전자 장치의 일 실시 예를 나타내는 블록도이다.
도 7은 도 1에 도시된 전류 발생기를 포함하는 전자 장치의 다른 실시 예를 나타내는 블록도이다.
도 8은 도 1에 도시된 전류 발생기를 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시예는 다양한 변경을 가할 수 있고 여러가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 실시예에 따른 전자 시스템을 나타낸 블록도이다.
도 1을 참조하면, 전자 시스템(electronic system, 10)은 오실레이터(oscillator, 50), 전류 발생기(current generator, 100) 및 제어부(control unit, 150)를 포함할 수 있다. 전자 시스템(10)은 전자 장치 또는 휴대용 장치(portable device)로 구현될 수 있다. 상기 휴대용 장치는 이동 전화기 (cellular phone), 스마트폰(smart phone), 스마트 패드(smart pad) 또는 태블릿(tablet) PC 등의 반도체 장치(semiconductor device)일 수 있다.
오실레이터(50)는 예컨대 DCO(Digitally controlled oscillator), VCO(voltage controlled oscillator) 또는 링 오실레이터(ring oscillator)일 수 있다. 오실레이터(50)는 전류 발생기(100)로부터의 전류를 공급받아 일정한 주파수를 가진 클럭 신호(clock signal, CLK)를 생성하여 주변 회로(미도시) 및 제어부(150)로 클럭 신호(CLK)를 출력할 수 있다.
전류 발생기(100)는 제1 전류 발생 회로(first current generating circuit, 110), 제2 전류 발생회로(second current generating circuit, 120), 전류 감산 회로(current substracting circuit, 130) 및 전류 출력 회로(current outputting circuit, 140)를 포함할 수 있다.
제1 전류 발생 회로(110)는 전자 시스템(10) 내부의 전압 발생 회로(미도시, 예컨대, 배터리(battery))로부터 전압을 공급받아 공급 전압에 따라 제1 전류(IS1)를 생성할 수 있다. 제1 전류(IS1)는 상기 공급 전압의 변화에 따른 제1 전류 노이즈를 포함할 수 있다.
상기 공급 전압은 시간에 관계없이 일정한 전압 레벨을 유지하는 것이 이상적이다. 다만, 전자 시스템(10)의 동작 중 여러 가지 원인(예컨대, 내부 전원의 방전에 의한 불안정, 일시적인 과부하 등)에 의해 상기 공급 전압은 일정한 전압 레벨을 유지하지 못하고 시간에 따라 변동하는 특성을 가지게 되어, 제1 전류(IS1)는 제1 전류 노이즈를 포함하게 된다.
제2 전류 발생 회로(120)는 전자 시스템(10) 내부의 전압 발생 회로(미도시)로부터 전압을 공급받아 공급 전압에 따라 제2 전류(IS2)를 생성할 수 있다. 제2 전류(IS2)는 제1 전류(IS1)와 마찬가지로 상기 공급 전압의 변화에 따른 제2 전류 노이즈를 포함할 수 있다.
전류 감산 회로(130)는 제1 전류(IS1)와 제2 전류(IS2)를 감산하여 제1 전류 노이즈와 제2 전류 노이즈가 제거된 제3 전류(IS3)를 생성할 수 있다. 제1 전류(IS1)와 제2 전류(IS2)에 포함된 제1 전류 노이즈와 제2 전류 노이즈를 제거하기 위하여, 제1 전류 발생 회로(110)와 제2 전류 발생 회로(120) 내부의 소자들이 설계될 수 있다. 제1 전류 노이즈와 제2 전류 노이즈가 제거되기 위한 제1 전류 발생 회로(110)와 제2 전류 발생 회로(120) 내부의 조건은 도 3을 참조하여 상세히 설명하기로 한다.
필요에 따라, 제어부(150)로부터 전송된 전류 제어 신호(ICS)에 따라 제1 전류 발생 회로(110)와 제2 전류 발생 회로(120) 각각의 PSRR(Power Supply Rejection Ratio)은 변경될 수 있다.
전류 출력 회로(140)는 제3 전류(IS3)에 포함된 잔존 노이즈를 제거할 수 있다. 상기 잔존 노이즈는 열 노이즈(thermal noise), 플리커 노이즈(flicker noise), 제3 전류 노이즈 등을 포함한다.
열 노이즈는 전자 장치(10)의 동작 중에 발생하는 열에 의해 발생하는 노이즈이다. 플리커 노이즈는 도전율의 흔들림으로 인하여 발생하는 노이즈로서, 주파수(frequency)에 반비례하는 특성을 갖는다. 따라서, 플리커 노이즈는 낮은 주파수에서 더 크게 나타날 수 있다.
제3 전류 노이즈는 전류 출력 회로(140) 역시 상기 공급 전압을 공급받으므로, 상기 공급 전압에 따라 발생하는 전류 노이즈이다.
전류 출력 회로(140)는 잔존 노이즈가 제거된 제3 전류(IS3')를 오실레이터(50)로 출력할 수 있다.
제어부(150)는 오실레이터(50)의 클럭 신호(CLK)의 주파수에 따라 전류 발생기(100)의 출력 전류(IS3')를 변경할 필요가 있는지 판단하고, 판단 결과에 따라 전류 제어 신호(ICS)를 생성하여 전류 발생기(100)로 전송할 수 있다. 제어부(150)는 CPU(Central Processing Unit), AP(Application Processor) 등의 프로세서로 구현될 수 있다.
본 발명의 실시예에 따른 전자 시스템(10)에 의하면, 공급 전압의 변화에 무관한 전류를 생성함으로써 안정적인 동작을 수행할 수 있는 효과가 있다.
도 1에는 제1 전류 발생 회로(110), 제2 전류 발생 회로(120) 및 전류 감산 회로(130)가 각각 제1 전류(IS1) 내지 제3 전류(IS3)를 출력하는 것으로 도시되었으나, 제1 전류 발생 회로(110), 제2 전류 발생 회로(120) 및 전류 감산 회로(130) 각각에서 각각 제1 전류(IS1) 내지 제3 전류(IS3)를 직접 전송하는 대신 도 2 및 도3에 도시된 바와 같이 제1 전류(IS1) 내지 제3 전류(IS3)에 대응하는 전압 레벨이 전달(예컨대, 도 2의 제2 노드(N2)에 연결된 제9 트랜지스터(M9)의 게이트, 제3 노드(N3)에 연결된 제10 트랜지스터(M10)의 게이트 등)될 수 있다.
도 2는 도 1에 도시된 전류 발생기의 일 실시예를 나타낸 도면이다.
도 1 및 도 2를 참조하면, 전류 발생기(100)의 일 실시예(100A)는 제1 전류 발생 회로(110-1), 제2 전류 발생 회로(120-1), 전류 감산 회로(130-1) 및 전류 출력 회로(140-1)를 포함할 수 있다.
제1 전류 발생 회로(110-1)는 제1 트랜지스터(M1) 내지 제4 트랜지스터(M4) 및 제1 가변 저항(RS1)을 포함할 수 있다.
제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 각각 접지와 제1 노드(N1) 사이 및 제1 가변 저항(RS1)과 제2 노드(N2) 사이에 접속될 수 있다. 제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 서로 접속되는 공통 게이트를 가지고, 상기 공통 게이트는 제1 노드(N1)와 접속될 수 있다. 제1 트랜지스터(M1)와 제2 트랜지스터(M2)는 각각 NMOS 트랜지스터로 구현될 수 있다.
제3 트랜지스터(M3)와 제4 트랜지스터(M4)는 각각 공급 전압(VDD)와 제1 노드(N1) 사이 및 상기 공급 전압(VDD)과 제2 노드(N2) 사이에 접속될 수 있다. 제3 트랜지스터(M3)와 제4 트랜지스터(M4)는 서로 접속되는 공통 게이트를 가지고, 상기 공통 게이트는 제2 노드(N2)와 접속될 수 있다. 제3 트랜지스터(M3)와 제4 트랜지스터(M4)는 각각 PMOS 트랜지스터로 구현될 수 있다.
제1 트랜지스터(M1) 내지 제4 트랜지스터(M4)는 제1 노드(N1)를 흐르는 제1 기준 전류(I1)와 제2 노드(N2)를 흐르는 제1 전류(IS1)를 서로 미러링(mirroring)할 수 있다.
제1 기준 전류(I1)와 제1 전류(IS1) 사이의 스케일링 비율(c=IS1/I1, scaling ratio)은 제1 트랜지스터(M1) 내지 제4 트랜지스터(M4) 각각의 채널 폭(channel width, W)과 채널 길이(channel lenghth, L)의 비율(이하 'W/L 비율'이라 한다)에 의존한다. 제1 트랜지스터(M1) 내지 제4 트랜지스터(M4) 각각의 W/L 비율은 서로 같을 수 있으나, 서로 다르게 설계될 수 있다.
즉, 제1 전류 발생 회로(110-1)는 공급 전압(VDD)을 공급받아 제1 기준 전류(I1)를 생성하고, 제1 기준 전류(I1)를 제1 기준 전류(I1)와 제1 전류(IS1) 사이의 스케일링 비율(c)만큼 스케일링(확대 또는 축소)한 전류인 제1 전류(I1)를 생성할 수 있다.
제1 트랜지스터(M1) 내지 제4 트랜지스터(M4) 각각의 트랜스컨덕턴스(transconductance)를 gm1 내지 gm4, 각각의 출력 임피던스(output impedance)를 ro1 내지 ro4라고 정의할 수 있다.
제1 전류 발생 회로(110-1)의 공급 전압(VDD)에 대한 제1 기준 전류(I1)의 변화율 즉, PSRR(a)은 다음의 수학식 1과 같이 나타낼 수 있다.
Figure 112013022551463-pat00001
제1 전류 발생 회로(110-1)의 PSRR(a)은 제1 트랜지스터(M1)의 gm1, 제3 트랜지스터(M3)의 gm3와 ro3 및 제1 가변 저항(RS1)에 의존함을 알 수 있다. 제1 전류 발생 회로(110-1)의 PSRR(a)은 상기 변수들을 조절함으로써 원하는 값으로 가변될 수 있다.
제2 전류 발생 회로(120-1)는 제5 트랜지스터(M5) 내지 제8 트랜지스터(M8) 및 제2 가변 저항(RS2)을 포함할 수 있다. 제5 트랜지스터(M5) 내지 제8 트랜지스터(M8) 및 제2 가변 저항(RS2) 상호 간의 접속 및 트랜지스터 종류는 제1 전류 발생 회로(110-1)의 제1 트랜지스터(M1) 내지 제4 트랜지스터(M4) 및 제1 가변 저항(RS1) 상호 간의 접속 및 트랜지스터 종류와 실질적으로 동일할 수 있다.
그러나, 제5 트랜지스터(M5) 내지 제8 트랜지스터(M8) 각각의 W/L 비율은 제1 트랜지스터(M1) 내지 제4 트랜지스터(M4) 각각의 W/L 비율과 동일할 수도 있으나, 다르게 설정될 수 있다.
따라서, 제2 기준 전류(I2)와 제2 전류(IS2) 사이의 스케일링 비율(d=IS2/I2)은 제1 기준 전류(I1)와 제1 전류(IS1) 사이의 스케일링 비율(c)과 동일할 수도, 다를 수도 있다.
즉, 제2 전류 발생 회로(120-1)는 공급 전압(VDD)을 공급받아 제2 기준 전류(I2)를 생성하고, 제2 기준 전류(I2)를 제2 기준 전류(I2)와 제2 전류(IS2) 사이의 스케일링 비율(d)만큼 스케일링한 전류인 제2 전류(IS2)를 생성할 수 있다.
또한, 제2 전류 발생 회로(120-1)의 공급 전압(VDD)에 대한 제2 기준 전류(I2)의 변화율 즉, PSRR(b)은 다음의 수학식 2와 같이 나타낼 수 있다.
Figure 112013022551463-pat00002
제2 전류 발생 회로(120-1)의 PSRR(b)은 제5 트랜지스터(M5)의 gm5, 제7 트랜지스터(M7)의 gm7와 ro7 및 제2 가변 저항(RS2)에 의존함을 알 수 있다. 제2 전류 발생 회로(120-1)의 PSRR(b)은 상기 변수들을 조절함으로써 원하는 값으로 가변될 수 있다.
전류 감산 회로(130-1)는 제9 트랜지스터(M9) 내지 제11 트랜지스터(M11)를 포함할 수 있다.
제9 트랜지스터(M9)는 공급 전압(VDD)과 제5 노드(N5) 사이에 접속될 수 있고, 제10 트랜지스터(M10)는 제5 노드(N5)와 제3 가변 저항(Rs3) 사이에 접속될 수 있다. 제11 트랜지스터(M11)는 공급 전압(VDD)과 제5 노드(N5) 사이에 접속될 수 있다. 제9 트랜지스터(M9) 내지 제11 트랜지스터(M11)의 게이트는 각각이 제2 노드(N2), 제3 노드(N3) 및 제5 노드(N5)에 접속될 수 있다.
제9 트랜지스터(M9)의 게이트가 제2 노드(N2)에 접속됨에 따라 제9 트랜지스터(M9)의 드레인과 소스 간에 흐르는 전류는 제2 노드(N2)를 흐르는 전류인 제1 전류(IS1)와 동일할 수 있다.
제10 트랜지스터(M10)의 게이트가 제3 노드(N3)에 접속됨에 따라 제10 트랜지스터(M10)의 드레인과 소스 간에 흐르는 전류는 제3 노드(N3)를 흐르는 전류인 제2 전류(IS2)와 동일할 수 있다.
실시예에 따라 제어부(150)로부터 수신되는 제3 전류 제어 신호(ICS3)에 따라 제3 가변 저항(Rs3)의 저항값이 가변되어 제10 트랜지스터(M10)의 소스 및 드레인 간의 전류가 가변될 수 있다.
따라서, 제11 트랜지스터(M11)의 드레인과 소스 간에 흐르는 전류는 키르히호프의 법칙(Kirchhoff's law)에 따라 제2 전류(IS2)에서 제1 전류(IS1)를 감산한 제3 전류(IS3)가 될 수 있다. 제1 기준 전류(I1), 제2 기준 전류(I2) 및 제1 전류(IS1) 내지 제3 전류(IS3) 사이의 관계는 다음의 수학식 3과 같다.
Figure 112013022551463-pat00003
c는 제1 기준 전류(I1)와 제1 전류(IS1) 사이의 스케일링 비율(c)을 의미하며, d는 제2 기준 전류(I2)와 제2 전류(IS2) 사이의 스케일링 비율(d)를 의미한다.
공급 전압(VDD)에 대한 제3 전류(IS3)의 변화율은 수학식 3의 양변을 공급 전압(VDD)에 대해 편미분한 다음의 수학식 4와 같이 나타낼 수 있다.
Figure 112013022551463-pat00004
a는 제1 전류 발생 회로(110-1)의 PSRR(a)을 의미하며, b는 제2 전류 발생 회로(120-1)의 PSRR(b)를 의미한다.
공급 전압(VDD)에 대한 제3 전류(IS3)의 변화율은 a 내지 d를 조절함으로써, 0 또는 원하는 값으로 설정할 수 있다.
이는, 공급 전압(VDD)에 대한 제3 전류(IS3)의 변화율이 0일 경우 제3 전류(IS3)가 공급 전압(VDD)의 변화와 무관하도록 설계할 수 있음을 의미한다. 즉, 제1 전류 발생 회로(110-1)와 제2 전류 발생 회로(120-1)에 포함된 트랜지스터들(M1 내지 M8)의 W/L 비율들과 가변 저항들(Rs1 및 Rs2)의 저항값들을 조절함으로써 공급 전압(VDD)에 대한 제3 전류(IS3)의 변화율을 원하는 대로 설정할 수 있다.
특히, 가변 저항들(Rs1 및 Rs2)의 저항값들은 제어부(150)로부터 수신되는 제1 전류 제어 신호(ICS1)와 제2 전류 제어 신호(ICS2)에 따라 가변될 수 있다.
전류 출력 회로(140-1)는 RC 필터(150) 및 제12 트랜지스터(M12)를 포함할 수 있다.
RC 필터(150)는 필터링 저항(Rf)과 필터링 커패시터(Cf)를 포함할 수 있다. 필터링 저항(Rf)은 제5 노드(N5)와 제12 트랜지스터(M12)의 게이트에 접속되고, 필터링 커패시터(Cf)는 공급 전압(VDD)과 제12 트랜지스터(M12)의 게이트에 접속될 수 있다.
RC 필터(150)는 하이 패스 필터(high pass filter)로서 저주파 노이즈(예컨대, 열 노이즈, 플리커 노이즈 등)를 차단하는 역할을 할 수 있다. 특히, 플리커 노이즈는 주파수에 반비례하는 특성을 가지므로 저주파 영역에 주로 존재하는바 RC 필터(150)에 의해 효과적으로 제거될 수 있다.
제12 트랜지스터(M12)는 공급 전압(VDD)과 오실레이터(50) 사이에 접속되며, 저주파 노이즈가 제거된 제3 전류(IS3')를 생성하여 오실레이터(50)로 출력할 수 있다.
실시예에 따라 제12 트랜지스터(M12)가 공급 전압(VDD)에 접속됨에 따라 또 다른 전류 노이즈가 저주파 노이즈가 제거된 제3 전류(IS3')에 포함될 수 있다. 따라서, 저주파 노이즈가 제거된 제3 전류(IS3')에 또 다른 전류 노이즈가 포함되지 않도록 상기 a 내지 d의 변수 값이 조절될 수 있다.
다른 실시예에 따라, 제12 트랜지스터(M12)의 출력 임피던스(output impedence)를 증가시키기 위해 제12 트랜지스터(M12)의 소스 및 드레인과 각각의 소스 및 드레인이 접속된 복수의 트랜지스터들(미도시)을 추가할 수 있다. 이 경우 제12 트랜지스터(M12)의 출력 임피던스가 충분히 커진다면 저주파 노이즈가 제거된 제3 전류(IS3')에 포함되는 또 다른 전류 노이즈는 무시할 수 있을 만큼 작아질 수 있다.
도 3은 도 1에 도시된 전류 발생기의 다른 실시예를 나타낸 도면이다.
도 1 내지 도 3을 참조하면, 전류 발생기(100)의 다른 실시예(100B)는 제1 전류 발생 회로(110-2), 제2 전류 발생 회로(120-2), 제1 전류 감산 회로(130-2A), 제2 전류 감산 회로(130-2B), 제1 전류 출력 회로(140-2A) 및 제2 전류 출력 회로(140-2B)를 포함할 수 있다.
제1 전류 발생 회로(110-2)와 제2 전류 발생 회로(120-2)의 구조와 동작은 각각 도 2에 도시된 제1 전류 발생 회로(110-1)와 제2 전류 발생 회로(120-1)와 실질적으로 동일하다.
또한, 제1 전류 감산 회로(130-2A)와 제2 전류 감산 회로(130-2B) 각각의 구조와 동작은 도 2에 도시된 전류 감산 회로(130-1)와 실질적으로 동일하다.
제1 전류 출력 회로(140-2A)의 제1 RC 필터(150A)와 제2 전류 출력 회로(140-2B)의 제2 RC 필터(150B) 각각의 구조와 동작은 도 2에 도시된 전류 출력 회로(140-1)의 RC 필터(150)와 실질적으로 동일하다.
제1 전류 출력 회로(140-2A)의 제27 트랜지스터(M27)는 공급 전압(VDD)과 제 2 전류 출력 회로(140-2B)의 제28 트랜지스터(M28)에 접속될 수 있다. 제28 트랜지스터(M28)는 제27 트랜지스터(M27)와 오실레이터(50)에 접속될 수 있다.
제27 트랜지스터(M27)와 제28 트랜지스터(M28)는 캐스코드 회로(cascoded circuit)를 구성하며, 이로 인해 제27 트랜지스터(M27)와 제28 트랜지스터(M28)를 포함하는 캐스코드 회로의 출력 임피던스는 매우 커지게 된다.
따라서, 제27 트랜지스터(M27)가 공급 전압(VDD)에 접속됨에 따라 도 2에서와 같이 발생할 수 있는 또 다른 전류 노이즈는 상기 캐스코드 회로의 출력 임피던스가 매우 커짐에 따라 무시할 수 있을 만큼 감소될 수 있다.
도 4는 도 1에 도시된 전류 생성기의 동작 방법을 설명하기 위한 흐름도이다. 도 5는 도 4에 도시된 잔존 노이즈를 제거하는 단계를 상세히 설명하기 위한 흐름도이다.
도 1 내지 5를 참조하면, 제1 전류 발생 회로(110)는 공급 전압(VDD)의 변화에 따른 제1 전류 노이즈를 포함하는 제1 전류(IS1)를 생성할 수 있다(S400). 제1 전류(IS1)는 제1 기준 전류(I1)를 제1 기준 전류(I1)와 제1 전류(IS1) 사이의 스케일링 비율(c)인 제1 비율로 스케일링한 전류이다.
제2 전류 발생 회로(120)는 공급 전압(VDD)의 변화에 따른 제2 전류 노이즈를 포함하는 제2 전류(IS2)를 생성할 수 있다(S410). 제2 전류(IS2)는 제2 기준 전류(I2)를 제2 기준 전류(I2)와 제2 전류(IS2) 사이의 스케일링 비율(d)인 제2 비율로 스케일링한 전류이다.
전류 감산 회로(130)는 제1 전류(IS1)로부터 제2 전류(IS2)를 감산하여 상기 제1 전류 노이즈와 제2 전류 노이즈가 제거된 제3 전류(IS3')를 생성할 수 있다(S420).
공급 전압(VDD)의 변화에 대한 제3 전류(IS3)의 변화율은 제1 비율, 제2 비율, 제1 전류 발생 회로(110)의 PSRR(a)인 제3 비율 및 제2 전류 발생 회로(120)의 PSRR(b)인 제4 비율에만 의존하게 된다. 따라서, 공급 전압(VDD)의 변화에 대한 제3 전류(IS3)의 변화율은 상기 제1 비율 내지 제4 비율을 조절함으로써 0 또는 원하는 값으로 설정될 수 있다.
이를 위해, 상기 S400 단계는 제어부(150)의 전류 제어 신호(ICS)에 따라 상기 제3 비율을 가변시키는 단계를 포함할 수 있다. 또한, 상기 S410 단계는 제어부(150)의 전류 제어 신호(ICS)에 따라 상기 제4 비율을 가변시키는 단계를 포함할 수 있다.
전류 출력 회로(140)는 제3 전류(IS3)에 포함된 잔존 노이즈를 제거하고 잔존 노이즈가 제거된 제3 전류(IS3')를 출력할 수 있다(S430).
잔존 노이즈를 제거하는 단계(S430)는 전류 출력 회로(140)에 포함된 RC 필터(150)가 열 노이즈와 플리커 노이즈를 제거하는 단계를 포함할 수 있다(S500).
잔존 노이즈를 제거하는 단계(S430)는 전류 출력 회로(140)에 포함된 트랜지스터가 공급 전압(VDD)의 변화에 따른 제3 전류 노이즈를 제거하는 단계를 포함할 수 있다(S510). 상기 트랜지스터는 캐스코드 방식으로 접속된 복수의 트랜지스터로 구현되거나, 각각의 소스 및 드레인이 각각 접속된 복수의 트랜지스터로 구현될 수 있다.
도 6은 도 1에 도시된 전류 발생기를 포함하는 전자 장치의 일 실시 예를 나타내는 블록도이다.
도 1 내지 도 6을 참조하면, 이동 전화기(cellular phone), 스마트 폰 (smart phone), 또는 태블릿(tablet) PC와 같은 전자 장치(800)는 전류 발생기(700)와 배터리(770)를 포함한다.
전류 발생기(700)는 배터리(770)로부터 파워(power)를 공급받고, 프로세서(810), 무선 송수신기(820), 디스플레이(830), 메모리(840), 또는 입력 장치(850)로 전류를 공급한다. 프로세서(810), 무선 송수신기(820), 디스플레이(830), 메모리(840), 또는 입력 장치(850) 각각은 도 1에 도시된 오실레이터(50)를 포함할 수 있다. 전류 발생기(700)는 도 1에 도시된 전류 발생기(100)로 구현될 수 있다.
무선 송수신기(820)는 안테나(ANT)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(820)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(810)가 처리할 수 있는 신호로 변환할 수 있다. 따라서 프로세서(810)는 무선 송수신기(820)로부터 출력된 신호를 처리하고, 처리된 신호를 메모리(840)에 저장하거나 또는 디스플레이(830)를 통하여 디스플레이할 수 있다.
무선 송수신기(820)는 프로세서(810)로부터 출력된 신호를 무선 신호로 변환하고, 변환된 무선 신호를 안테나(ANT)를 통하여 외부로 출력할 수 있다.
입력 장치(850)는 프로세서(810)의 동작을 제어하기 위한 제어 신호 또는 프로세서(810)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드 (touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
프로세서(810)는 메모리(840)로부터 출력된 데이터, 무선 송수신기(820)로부터 출력된 무선 신호, 또는 입력 장치(850)로부터 출력된 데이터가 디스플레이(830)를 통하여 디스플레이될 수 있도록 디스플레이(830)를 제어할 수 있다.
도 7은 도 1에 도시된 전류 발생기를 포함하는 전자 장치의 다른 실시 예를 나타내는 블록도이다.
도 1 내지 도 7을 참조하면, PC(personal computer), 태블릿 컴퓨터 (tablet computer), 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어와 같은 데이터 처리 장치로 구현될 수 있는 전자 장치(900)는 전류 발생기(700)와 배터리(770)를 포함한다.
전류 발생기(700)는 배터리(770)로부터 파워를 공급받고, 프로세서(910), 입력 장치(920), 메모리(930), 또는 디스플레이(940)로 전류를 공급한다. 프로세서(910), 입력 장치(920), 메모리(930), 또는 디스플레이(940) 각각은 도 1에 도시된 오실레이터(50)를 포함할 수 있다. 전류 발생기(700)는 도 1에 도시된 전류 발생기(100)로 구현될 수 있다.
전자 장치(900)는 전자 장치(900)의 전반적인 동작을 제어하기 위한 프로세서(910)를 포함할 수 있다. 프로세서(910)는 입력 장치(920)에 의하여 발생한 입력 신호에 따라 메모리(930)에 저장된 데이터를 디스플레이(940)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(920)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
도 8은 도 1에 도시된 전류 발생기를 포함하는 전자 장치의 또 다른 실시 예를 나타낸다.
도 1 내지 도 8을 참조하면, 디지털 카메라로 구현될 수 있는 전자 장치(1000)는 전류 발생기(700)와 배터리(770)를 포함한다.
파워 매니지먼트 IC(700)는 배터리(770)로부터 파워를 공급받고, 프로세서(1100), 이미지 센서(1200), 메모리(1300), 또는 디스플레이(1400)로 전류를 공급한다. 프로세서(1100), 이미지 센서(1200), 메모리(1300), 또는 디스플레이(1400) 각각은 도 1에 도시된 오실레이터(50)를 포함할 수 있다. 전류 발생기(700)는 도 1에 도시된 전류 발생기(100)로 구현될 수 있다.
전자 장치(1000)의 이미지 센서(1200)는 광학 신호를 디지털 신호로 변환하고, 변환된 디지털 신호는 프로세서(1100)의 제어하에 메모리(1300)에 저장되거나 또는 디스플레이(1400)를 통하여 디스플레이된다. 또한, 메모리(1300)에 저장된 디지털 신호는 프로세서(1100)의 제어하에 디스플레이(1400)를 통하여 디스플레이된다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, Flash Memory, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있으며, 또한 본 발명에 따른 객체 정보 추정 방법을 수행하기 위한 프로그램 코드는 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 전송될 수도 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
전류 발생기(100)
제1 전류 발생 회로(110)
제2 전류 발생 회로(120)
전류 감산 회로(130)
전류 출력 회로(140)

Claims (10)

  1. 공급 전압의 변화에 따른 제1 전류 노이즈를 포함하는 제1 전류를 생성하는 제1 전류 발생 회로;
    상기 공급 전압의 변화에 따른 제2 전류 노이즈를 포함하는 제2 전류를 생성하는 제2 전류 발생 회로; 및
    상기 제1 전류로부터 상기 제2 전류를 감산하여 상기 제1 전류 노이즈 및 상기 제2 전류 노이즈가 제거된 제3 전류를 생성하는 전류 감산 회로를 포함하고,
    상기 제1 전류는 상기 공급 전압에 따라 생성된 제1 기준 전류를 제1 비율로 스케일링한 전류이고,
    상기 제2 전류는 상기 공급 전압에 따라 생성된 제2 기준 전류를 제2 비율로 스케일링한 전류이고,
    상기 제3 전류는 상기 공급 전압에 대한 변화율이 상기 제1 비율, 상기 제2 비율, 제3 비율 및 제4 비율에 따라 결정되고,
    상기 제3 비율은 상기 공급 전압에 대한 상기 제1 기준 전류의 변화율이고,
    상기 제4 비율은 상기 공급 전압에 대한 상기 제2 기준 전류의 변화율인 전류 발생기.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 제1 전류 발생 회로는 상기 제3 비율을 가변시키는 제1 가변 저항을 포함하고,
    상기 제2 전류 발생 회로는 상기 제4 비율을 가변시키는 제2 가변 저항을 포함하는 전류 발생기.
  5. 제1항에 있어서,
    상기 제3 전류에 포함된 잔존 노이즈를 제거하고 상기 제3 전류를 출력하는 전류 출력 회로를 더 포함하는 전류 발생기.
  6. 제1항의 상기 전류 발생기;
    상기 제3 전류를 공급받아 클럭 신호를 생성하는 오실레이터; 및
    상기 클럭 신호의 주파수에 따라 상기 전류 발생기를 제어하기 위한 전류 제어 신호를 생성하는 제어부를 포함하는 전자 시스템.
  7. 공급 전압의 변화에 따른 제1 전류 노이즈를 포함하는 제1 전류를 생성하는 단계;
    상기 공급 전압의 변화에 따른 제2 전류 노이즈를 포함하는 제2 전류를 생성하는 단계; 및
    상기 제1 전류로부터 상기 제2 전류를 감산하여 상기 제1 전류 노이즈 및 상기 제2 전류 노이즈가 제거된 제3 전류를 생성하는 단계를 포함하고,
    상기 제1 전류는 상기 공급 전압에 따라 생성된 제1 기준 전류를 제1 비율로 스케일링한 전류이고,
    상기 제2 전류는 상기 공급 전압에 따라 생성된 제2 기준 전류를 제2 비율로 스케일링한 전류이고,
    상기 제3 전류는 상기 공급 전압에 대한 변화율이 상기 제1 비율, 상기 제2 비율, 제3 비율 및 제4 비율에 따라 결정되고,
    상기 제3 비율은 상기 공급 전압에 대한 상기 제1 기준 전류의 변화율이고,
    상기 제4 비율은 상기 공급 전압에 대한 상기 제2 기준 전류의 변화율인 전류 발생기의 동작 방법.
  8. 삭제
  9. 삭제
  10. 제7항에 있어서,
    상기 제1 전류를 생성하는 단계는 상기 제3 비율을 가변시키는 단계를 포함하고,
    상기 제2 전류를 생성하는 단계는 상기 제4 비율을 가변시키는 단계를 포함하는 전류 발생기의 동작 방법.
KR1020130027808A 2013-03-15 2013-03-15 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템 Active KR102061692B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130027808A KR102061692B1 (ko) 2013-03-15 2013-03-15 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템
US14/203,797 US9618958B2 (en) 2013-03-15 2014-03-11 Current generator, method of operating the same, and electronic system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130027808A KR102061692B1 (ko) 2013-03-15 2013-03-15 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템

Publications (2)

Publication Number Publication Date
KR20140113006A KR20140113006A (ko) 2014-09-24
KR102061692B1 true KR102061692B1 (ko) 2020-01-02

Family

ID=51524730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130027808A Active KR102061692B1 (ko) 2013-03-15 2013-03-15 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템

Country Status (2)

Country Link
US (1) US9618958B2 (ko)
KR (1) KR102061692B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391518B1 (ko) 2015-09-15 2022-04-27 삼성전자주식회사 기준 전류 발생 회로와 이를 구비하는 반도체 집적 회로
US11355164B2 (en) * 2020-04-02 2022-06-07 Micron Technology, Inc. Bias current generator circuitry
JP7292339B2 (ja) * 2021-09-14 2023-06-16 ウィンボンド エレクトロニクス コーポレーション 温度補償回路およびこれを用いた半導体集積回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188622B1 (ko) 1995-12-06 1999-06-01 포만 제프리 엘 고tcr 저항기를 갖는 온도 보상 기준전류 발생기
KR100368982B1 (ko) * 1999-11-30 2003-01-24 주식회사 하이닉스반도체 씨모스 정전류 레퍼런스 회로

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296382A (en) * 1979-12-28 1981-10-20 Rca Corporation Class AB push-pull FET amplifiers
JP2564272B2 (ja) * 1986-03-14 1996-12-18 株式会社日立製作所 固体撮像装置の信号読み出し装置
DE69216824T2 (de) 1992-08-26 1997-09-11 Sgs Thomson Microelectronics Stromspiegel mit hoher Impedanz und Präzision
US6373338B1 (en) 2000-05-12 2002-04-16 National Semiconductor Corporation Differential current mirror system and methods
EP1439444A1 (en) 2003-01-16 2004-07-21 Dialog Semiconductor GmbH Low drop out voltage regulator having a cascode structure
KR100668414B1 (ko) 2004-12-10 2007-01-16 한국전자통신연구원 기준 전류 발생기
US7667533B1 (en) 2005-11-16 2010-02-23 Marvell International Ltd. Self biased low noise high PSRR constant GM for VCO
KR100657822B1 (ko) 2005-12-09 2006-12-14 한국전자통신연구원 광대역 가변 이득 증폭기
KR101109188B1 (ko) * 2005-12-27 2012-01-30 삼성전자주식회사 Ｃｍｏｓ 증폭기의 플릭커 노이즈를 줄이는 장치 및 방법
JP2008219116A (ja) 2007-02-28 2008-09-18 Sony Corp ゲイン補正回路、位相同期回路及びフィルタ回路
JP5024020B2 (ja) 2007-12-17 2012-09-12 富士通株式会社 バイアス回路
US7948330B2 (en) 2009-03-19 2011-05-24 Qualcomm Incorporated Current controlled oscillator with regulated symmetric loads
KR101645449B1 (ko) * 2009-08-19 2016-08-04 삼성전자주식회사 전류 기준 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100188622B1 (ko) 1995-12-06 1999-06-01 포만 제프리 엘 고tcr 저항기를 갖는 온도 보상 기준전류 발생기
KR100368982B1 (ko) * 1999-11-30 2003-01-24 주식회사 하이닉스반도체 씨모스 정전류 레퍼런스 회로

Also Published As

Publication number Publication date
KR20140113006A (ko) 2014-09-24
US9618958B2 (en) 2017-04-11
US20140266137A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
US10168727B2 (en) Adaptive low-dropout regulator having wide voltage endurance range, chip and terminal
JP6246944B2 (ja) 適応ゲインを持ったデジタル合成可能な低ドロップアウトレギュレータ
CN108205348B (zh) 用于调节电子设备的启动和操作电压的电路
JP2009105810A (ja) 増幅装置及びバイアス回路
TW201004132A (en) Amplifier with gain expansion stage
KR102061692B1 (ko) 전류 발생기, 이의 동작 방법 및 이를 포함하는 전자 시스템
Pollissard-Quatremere et al. A modified gm/ID design methodology for deeply scaled CMOS technologies
JP6097582B2 (ja) 定電圧源
US11206031B2 (en) Phase rotator non-linearity reduction
US20150012759A1 (en) Voltage regulator with feed-forward and feedback control
Sanaei et al. Double differential blocks based frequency compensation: A four-stage CMOS amplifier
KR101895469B1 (ko) 입력 버퍼
Tlelo-Cuautle et al. CDCTA and OTA realizations of a multi-phase sinusoidal oscillator
JP2005258644A (ja) 定電圧電源回路
JP2009182584A (ja) Ｐｌｌ回路
Yang et al. A low power 48-dB/stage linear-in-dB variable gain amplifier for direct-conversion receivers
Tsirimokou et al. Realization of current-mirror filters with large time-constants
JP2006050633A (ja) Ｄ／ａコンバータ
Kalenteridis et al. A CMOS linear-in-dB VGA and AGC loop for telecommunication applications
JP2011065208A (ja) 定電流発生回路および該定電流発生回路を用いた半導体装置ならびに電子機器
Bendre et al. A low power, high swing and robust folded cascode amplifier at deep submicron technology
CN114788174A (zh) 差动放大电路、接收电路以及半导体集成电路
TW201424257A (zh) 可自動調整輸出電阻之運算放大裝置
Asiyabi et al. High-speed CMOS three-stage amplifier based on feedback attenuation
CN110190845B (zh) 数字控制振荡器、电子设备及控制方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130315

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180205

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130315

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190429

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191015

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20191226

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20191227

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20221123

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20241126

Start annual number: 6

End annual number: 6