CN115499255B - 差分通信电路 - Google Patents
差分通信电路 Download PDFInfo
- Publication number
- CN115499255B CN115499255B CN202210670167.3A CN202210670167A CN115499255B CN 115499255 B CN115499255 B CN 115499255B CN 202210670167 A CN202210670167 A CN 202210670167A CN 115499255 B CN115499255 B CN 115499255B
- Authority
- CN
- China
- Prior art keywords
- communication line
- differential
- communication
- circuit
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 119
- 230000005540 biological transmission Effects 0.000 claims description 45
- 239000003990 capacitor Substances 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/10—Current supply arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4086—Bus impedance matching, e.g. termination
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
- H04B3/56—Circuits for coupling, blocking, or by-passing of signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0278—Arrangements for impedance matching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种差分通信电路(3)连接至由正通信线(1p)和负通信线(1n)形成的通信线(2),以用于差分通信。该差分通信电路(3)包括:包括电阻器元件(17)和连接开关(16)的串联电路(15)。在连接开关(16)接通时,电阻器元件(17)连接在正通信线(1p)与负通信线(1n)之间。该电路(3)还包括被配置为向该通信线(2)输出差分信号的发送单元(6)以及被配置为通过在该发送单元(6)不输出差分信号期间的周期内接通该连接开关(16)而改变该通信线(2)的阻抗的控制器(60)。
Description
技术领域
本发明涉及使用差分信号执行通信的电路。
背景技术
已知CAN(注册商标)和M-LVDS(多点低电压传输)是具有提高的共模噪声抗扰性的标准,其目的在于向车辆或工业装置应用使用差分信号的通信(例如,参见JP5498527B)。在这样的通信中,UTP(无屏蔽双绞线,Unshielded Twist Pare)电缆连接在发送电路与接收电路之间,并且适应特征阻抗的端接电阻器连接至该线的两端,以防止信号反射。例如,如果该线的特征阻抗是100Ω,那么端接电阻器的电阻值也被设置为100Ω。
发明内容
当如上文所述配置通信线时,组合电阻值是特征阻抗的1/2。因此,考虑单向通信,为了保持信号的电压幅值,以确保等于LVDS方法(其中,仅对发送单元的接收器端进行端接)的SN比,功耗将加倍。
鉴于上述情况提出了本公开,并且本公开的目的在于提供降低发送所需的功率的差分通信电路。
根据本公开的第一方面,差分通信电路连接至由正通信线和负通信线形成的通信线,以用于差分通信。该差分通信电路包括:包括电阻器元件和连接开关的串联电路,当该连接开关接通时,该电阻器元件连接在正通信线和负通信线之间;被配置为向该通信线输出差分信号的发送单元;以及被配置为通过在该发送单元不输出差分信号期间的周期内接通该连接开关而改变该通信线的阻抗的控制器。
借助于这种配置,在发送单元向通信线输出差分信号时,即使在通信线中发生了阻抗不匹配,该控制器也在差分信号输出之后接通该连接开关,以将该电阻器元件连接在正通信线与负通信线之间。因此,可以改变通信线的阻抗,并且可以抑制反射波的生成。因此,有可能使端接电阻器具有更大的电阻值,并且因此可以降低发送差分信号时的功耗。
根据本公开的第二方面,在差分通信电路中,通信线具有端接电阻器,该端接电阻器具有大于该通信线的特征阻抗的电阻值。电阻器元件被配置为具有一定电阻值,该电阻值使得在接通连接开关时的电阻器元件与端接电阻器的组合电阻值等于该通信线的特征阻抗。
因此,通过具有大电阻值的端接电阻器降低了发送差分信号时的功耗,并且在输出差分信号之后,将端接电阻器与构成串联电路的电阻器元件之间的组合电阻值调整为该特征阻抗。因此,可以避免反射波的生成。
根据本公开的第三方面,该差分通信电路还包括被配置为接收输出至该通信线的差分信号的接收单元。控制器被配置为在该接收单元接收差分信号期间的周期内关断连接开关。控制器被配置为当发送单元在信号发送周期内不输出差分信号时接通连接开关,使得发送多值差分信号。
一般地,在差分通信中,通过改变用于驱动正通信线和负通信线的极性来发送“1,0”或“H,L”二进制信号。如果发送单元不输出差分信号,那么正通信线和负通信线转入高阻抗状态,但是如果控制器在此时接通连接开关,那么正通信线和负通信线将处于第三驱动状态。如果这一第三驱动状态被视为(例如)“Z”,那么可以发送“H,L,Z”三值信号。
附图说明
图1是示出了根据第一实施例的通信系统的配置的图。
图2是示出了由发送电路发送的差分信号的波形的图。
图3是示出了根据第二实施例的由发送电路发送的差分信号的波形的图。
图4是示出了根据第三实施例的通信系统的配置的图。
图5是示出了根据第四实施例的通信系统的配置的图。
图6是示出了由发送电路发送的差分信号的波形的图。
图7是示出了根据第五实施例的通信系统的配置的图。
图8是示出了由发送电路发送的差分信号的波形的图。
图9是示出了根据第六实施例的通信系统的配置的图。
具体实施方式
(第一实施例)
如图1中所示,在本实施例的通信系统中,用于差分通信的发送/接收电路3A和3B经由由作为一对绞线的通信线1p和1n形成的通信线2彼此连接。在发送/接收电路3中,发送电路4连接在电源Vcc与地之间。发送电路4包括具有连接至电源的一端的恒流源5、发送单元6和具有连接至地的一端的恒流源7的串联电路。
发送单元6包括P沟道MOSFET 8和9(它们的源极连接至恒流源5)以及N沟道MOSFET10和11(它们的源极连接至恒流源7)。FET 8和10的漏极连接至通信线1p,并且FET 9和11的漏极连接至通信线1n。
由控制器60向FET 8到11给予栅极信号,并且因此差分信号发送至通信线2。由Vcom电路(或者通信电压电路)12经由电阻器元件Rp和Rn向通信线1p和1n施加中点电势。当控制器60导通FET 8和11时,通信线1p具有高电势并且通信线1n具有低电势,而在控制器60导通FET 9和10时,通信线1p具有低电势并且通信线1n具有高电势。以这种方式,通信线2被驱动。RX电路13(对应于接收单元)是接收电路,但是由于本实施例没有关于信号接收的特征,因此将不示出其细节。
假设通信线2的特征阻抗是(例如)100Ω。相反,连接至发送/接收电路3外部的通信线1p和1n的端接电阻器14的电阻值通常是100Ω,但是在这一实施例中,该电阻值被设置为200Ω。在发送/接收电路3内部的最后一级上,电阻值改变单元15连接在通信线1p和1n之间。电阻值改变单元15是开关16p、电阻器元件17和开关16n的串联电路,并且开关16p和16n的接通/关断也由控制器60来控制。开关16对应于连接开关。
接下来,将描述本实施例的操作。在发送/接收电路3的RX电路13接收发送至通信线2的差分信号时,控制器60使开关16p和16n两者保持关断。因此,通过具有200Ω电阻值(其大于特征阻抗)的端接电阻器14降低功耗。
然后,如图2中所示,在发送/接收电路3发送信号的周期期间,控制器60以与发送单元6驱动通信线1p和1n的时序相同的时序关断开关16p和16n两者。在通信线1p和1n具有高阻抗的其余周期期间,开关16p和16n两者均接通。因此,降低了由发送单元6驱动通信线1p和1n的功耗,并且在发送该信号之后,端接电阻器14与电阻器元件17的并联电阻值被设置为100Ω,从而被调整至通信线2的特征阻抗。因而,抑制了反射波的生成。
如上文所述,根据本实施例,发送/接收电路3包括电阻值改变单元15,在该单元中,当开关16p和16n被接通时,由电阻器元件17在通信线1p和1n之间进行连接。在发送电路4中的发送单元6不向通信线2输出差分信号期间的周期内,控制器60接通开关16p和16n,并且因此改变通信线2的阻抗。
采用这种配置,当发送单元6输出差分信号时,即使在通信线2中出现了阻抗不匹配,控制器60也在该差分信号输出之后接通开关16p和16n,以将电阻器元件17连接在通信线1p和1n之间。因此,可以改变通信线2的阻抗,并且可以抑制反射波的生成。因此,有可能将端接电阻器14设置为具有更大的电阻值,以在发送差分信号时降低功耗。
具体地,将电阻器元件17的电阻值设置为使得在接通开关16p和16n时的电阻器元件17和端接电阻器14的组合电阻值等于通信线2的特征阻抗。因此,通过使端接电阻器14具有大电阻值降低了发送差分信号时的功耗,并且在输出差分信号之后,将端接电阻器14与电阻器元件17之间的组合电阻值调整为该特征阻抗,以减少反射波的生成。
(第二实施例)
在下文中,为与第一实施例中的部分相同的部分分配相同附图标记,并且将省略对其的解释。将描述与第一实施例的差异。在第一实施例中,在发送单元6不驱动通信线2并且通信线2具有高阻抗期间的周期内,开关16p和16n被接通。相反,根据第二实施例,如图3中所示,发送数据帧期间使通信线2具有高阻抗的状态被视为发送数据的第三值。
例如,通信线1p具有高电势的状态被定义为“H”,通信线1n具有高电势的状态被定义为“L”,并且通信线2具有高阻抗的状态被定义为“Z”。于是,当在发送数据帧中使通信线2具有高阻抗时,控制器60使开关16p和16n接通。因此,发送周期和接收周期被分开。
如上文所述,根据第二实施例,在RX电路13接收差分信号期间的周期内,控制器60关断开关16p和16n,并且当发送单元6在信号发送周期期不输出差分信号时,通过由控制器60接通开关16p和16n而发送多值差分信号。
有可能发送“H,L,Z”三元信号。
(第三实施例)
如图4中所示,根据第三实施例的发送/接收电路21包括替代电阻值改变单元15的电阻值改变单元22。电阻值改变单元22是通过串联连接电阻器元件23p、开关24p和24n和电阻器元件23n而形成的串联电路。电阻器元件23p和23n的电阻值均为100Ω。开关24p和24n的公共连接点连接至Vcom电路12的馈电点。
正是在上述配置中,控制器60接通开关24p和24n,以使电阻器元件23p和23n连接在通信线1p和1n之间,以便调整至通信2的特征阻抗。因此,可以抑制反射波的生成。此外,在这种情况下,来自Vcom电路12的馈电点的偏置电阻的值变为较低值。
(第四实施例)
如图5中所示,在根据第四实施例的发送/接收电路31中,采用发送电路32代替第一实施例的发送/接收电路3中的发送电路4。在发送电路32中,使恒流源33和34分别与恒流源5和7并联连接。恒流源33和34由控制器60控制并且通常被停止。然后,如图6中所示,仅在发送单元6发送差分信号的初始周期内操作恒流源33和34,并且因此,提供给发送单元6的电流值暂时增大。换言之,操作恒流源以在当发送单元开始输出差分信号时生成的信号上升时间中比在其他周期期间期间更多地增加差分信号的幅值。
例如,来自恒流源5和7的电流的电流值为IP1和IN1,并且来自恒流源33和34的电流值为IP2和IN2。当然(IP1=IN1,IP2=IN2)并且(IP1>IP2)。然后,如图6中所示,通过以与图4所示的方式类似的方式将在发送电路32发送差分信号期间的周期(即,信号上升时间)的开始时流动的电流增大到(IP1+IP2),可以校正信号的发送波形,并且可以进一步减小反射波的幅值。应当注意,恒流源33和34是幅值校正单元的一个例子。
(第五实施例)
图7中所示的第五实施例的发送/接收电路41是第四实施例的修改。在该发送电路(对应于发送单元)42中,连接了代替恒流源5的电阻器元件43,并且连接了代替恒流源7的电流镜电路44。电流镜电路44包括N沟道MOSFET 45a和45b的镜像对,并些N沟道MOSFET的源极连接至地。此外,两个栅极均连接至FET 45a的漏极,并且恒流源46连接至FET 45a的漏极。FET 45b的漏极还连接至FET 10和11的源极。电容器47连接在FET 8和9的源极与FET45a和45b的栅极之间。
接下来,将描述第五实施例的操作。在发送单元6不发送差分信号的周期期间,电容器47已经经由电阻器元件43被充电。然后,当FET 8和11或者FET 9和10被导通,以便使发送单元6开始发送差分信号时,电容器47中的电荷被瞬时释放至FET 45a和45b的栅极。因此,如图8中所示,如图8所示,由于在用于发送差分信号的周期(即,信号上升时间)开始时流动的电流暂时增大到(IN1+IN2),所以如第四实施例中那样校正信号的发送波形。因此,可以减小反射波的幅值。
(第六实施例)
在图9中所示的第六实施例中,连接在第一实施例的发送/接收电路3A和3B之间的通信线51执行隔离通信。AC耦合52A和52B分别与发送/接收电路3A和3B的端接电阻器14并联。例如,AC耦合52执行电容耦合或者跨接耦合(trans coupling)。以这种方式,可以将本公开应用于执行隔离通信的通信线51。
(其他实施例)
端接电阻器14和电阻器元件17的电阻值的组合不限于100Ω/100Ω。前一电阻值可以被设置为大于通信线2的特征阻抗,并且两个电阻值的并联组合电阻值可以等于该特征阻抗。例如,这些电阻值的组合可以是300Ω/150Ω。
可以将其应用于具有非100Ω的特征阻抗的通信线。
尽管已经根据示例描述了本公开,但是应当理解,本公开不限于此类示例或结构。本公开包含处于等价方案的范围内的各种修改和变化。此外,各种组合和形式以及包括一个或不止一个或者不到一个元件的其他组合和形式也包括在本公开的实质和范围内。
Claims (7)
1.一种差分通信电路,所述差分通信电路连接至由正通信线和负通信线形成的通信线以用于差分通信,所述差分通信电路包括:
包括电阻器元件和连接开关的串联电路,当所述连接开关接通时,所述电阻器元件连接在所述正通信线与所述负通信线之间;
发送单元,所述发送单元被配置为向所述通信线输出差分信号;以及
控制器,所述控制器被配置为通过在所述发送单元不输出所述差分信号期间的周期内接通所述连接开关而改变所述通信线的阻抗。
2.根据权利要求1所述的差分通信电路,其中
所述通信线具有端接电阻器,所述端接电阻器具有大于所述通信线的特征阻抗的阻抗值,并且
所述电阻器元件被配置为具有一定电阻值,所述电阻值使得在接通所述连接开关时的所述电阻器元件与所述端接电阻器的组合电阻值等于所述通信线的所述特征阻抗。
3.根据权利要求1所述的差分通信电路,还包括:
接收单元,所述接收单元被配置为接收输出至所述通信线的所述差分信号,其中
所述控制器被配置为在所述接收单元接收所述差分信号期间的周期内关断所述连接开关,并且
所述控制器被配置为当所述发送单元在信号发送周期内不输出所述差分信号时接通所述连接开关,使得发送多值差分信号。
4.根据权利要求1到3中的任何一项所述的差分通信电路,还包括:
公共电压电路,所述公共电压电路被配置为向所述正通信线和所述负通信线中的每者施加公共电压,其中
通过将正电阻器元件和正连接开关串联连接至负电阻器元件和负连接开关来形成所述串联电路,并且
所述正连接开关与所述负连接开关之间的公共连接点连接至所述公共电压电路的馈电点。
5.根据权利要求1到3中的任何一项所述的差分通信电路,还包括:
幅值校正单元,所述幅值校正单元被配置为在所述发送单元开始输出所述差分信号时生产的信号升高时间内比在其他周期期间更多地增加所述差分信号的幅值。
6.根据权利要求5所述的差分通信电路,其中
所述幅值校正单元被配置为暂时增加由所述发送单元提供给所述通信线的电流的值。
7.根据权利要求6所述的差分通信电路,其中
所述发送单元包括:
彼此串联连接并且具有连接至所述正通信线的公共连接点的电源侧开关和地侧开关;
彼此串联连接并且具有连接至所述负通信线的公共连接点的电源侧开关和地侧开关;
连接在电源与所述电源侧开关之间的电源侧电阻器元件;以及
连接在所述地侧开关与地之间的电流镜电路,并且
所述幅值校正单元是电容器,所述电容器连接在构成所述电流镜电路的镜像对与所述电源侧电阻器元件和所述电源侧开关的公共连接点之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-100910 | 2021-06-17 | ||
JP2021100910A JP7583676B2 (ja) | 2021-06-17 | 2021-06-17 | 差動通信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115499255A CN115499255A (zh) | 2022-12-20 |
CN115499255B true CN115499255B (zh) | 2024-07-12 |
Family
ID=84464126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210670167.3A Active CN115499255B (zh) | 2021-06-17 | 2022-06-14 | 差分通信电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11831471B2 (zh) |
JP (1) | JP7583676B2 (zh) |
CN (1) | CN115499255B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116545809B (zh) * | 2023-07-07 | 2023-09-12 | 上海芯龙半导体技术股份有限公司 | 自适应匹配模块和通讯结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101594158A (zh) * | 2008-05-30 | 2009-12-02 | 株式会社电装 | 经由传输线路接收差分信号的信号接收器 |
CN106411312A (zh) * | 2015-07-31 | 2017-02-15 | 晨星半导体股份有限公司 | 低电压差分信号驱动电路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368600A (ja) | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | プリエンファシス回路 |
JP4201665B2 (ja) | 2003-08-06 | 2008-12-24 | 株式会社ルネサステクノロジ | 信号伝送装置 |
JP2005217999A (ja) | 2004-02-02 | 2005-08-11 | Hitachi Ltd | デジタルデータ伝送回路 |
KR100790821B1 (ko) * | 2006-11-15 | 2008-01-03 | 삼성전자주식회사 | 반도체 메모리 장치에서의 온다이 터미네이션 회로 |
JP2008182516A (ja) | 2007-01-25 | 2008-08-07 | Fujitsu Ltd | インタフェース回路および半導体集積回路 |
US20090190648A1 (en) * | 2008-01-18 | 2009-07-30 | Rohm Co., Ltd. | Differential transmitter |
US7741867B2 (en) * | 2008-10-30 | 2010-06-22 | Hewlett-Packard Development Company, L.P. | Differential on-line termination |
US20110043286A1 (en) * | 2009-08-18 | 2011-02-24 | Gerald Youngblood | Direct conversion receiver |
JP5451772B2 (ja) * | 2009-10-29 | 2014-03-26 | パナソニック株式会社 | データ伝送システム |
DE102012208124B4 (de) * | 2011-05-16 | 2016-11-24 | Denso Corporation | Ringing-Unterdrückungsschaltung |
JP5678829B2 (ja) | 2011-07-15 | 2015-03-04 | 富士通セミコンダクター株式会社 | 出力回路 |
JP2013098871A (ja) | 2011-11-02 | 2013-05-20 | Kyoto Institute Of Technology | 通信システム、通信装置及び通信方法 |
JP2015050722A (ja) | 2013-09-04 | 2015-03-16 | ソニー株式会社 | 信号出力回路および信号出力方法 |
CN107409107B (zh) | 2015-04-06 | 2021-01-26 | 索尼公司 | 总线系统和通信装置 |
JP6744605B2 (ja) * | 2016-07-29 | 2020-08-19 | ザインエレクトロニクス株式会社 | 送信装置および送受信システム |
JP6724640B2 (ja) * | 2016-08-02 | 2020-07-15 | 株式会社デンソー | 差動通信回路 |
CN208638486U (zh) * | 2018-05-15 | 2019-03-22 | 四川长虹电器股份有限公司 | 一种远场语音模块接口电路 |
-
2021
- 2021-06-17 JP JP2021100910A patent/JP7583676B2/ja active Active
-
2022
- 2022-06-14 CN CN202210670167.3A patent/CN115499255B/zh active Active
- 2022-06-15 US US17/841,030 patent/US11831471B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101594158A (zh) * | 2008-05-30 | 2009-12-02 | 株式会社电装 | 经由传输线路接收差分信号的信号接收器 |
CN106411312A (zh) * | 2015-07-31 | 2017-02-15 | 晨星半导体股份有限公司 | 低电压差分信号驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
US20220407748A1 (en) | 2022-12-22 |
JP2023000216A (ja) | 2023-01-04 |
JP7583676B2 (ja) | 2024-11-14 |
CN115499255A (zh) | 2022-12-20 |
US11831471B2 (en) | 2023-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7965121B2 (en) | Multifunctional output drivers and multifunctional transmitters using the same | |
US7482837B2 (en) | System and method for combining signals on a differential I/O link | |
US6894536B2 (en) | Low power NRZ interconnect for pulsed signaling | |
US7750666B2 (en) | Reduced power differential type termination circuit | |
JP3189815B2 (ja) | 入力回路、出力回路、入出力回路、及び入力信号処理方法 | |
US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
US9083262B2 (en) | Voltage mode driver with current booster (VMDCB) | |
US7227382B1 (en) | Transmit based equalization using a voltage mode driver | |
JP4578316B2 (ja) | 送信装置 | |
KR101759340B1 (ko) | 스큐 정정을 갖는 serdes 전압-모드 드라이버 | |
TW201616806A (zh) | 具有互補型源極隨耦器驅動器之控制器區域網路匯流排傳送機 | |
WO2007033305A2 (en) | Serializer and deserializer | |
JP2012244220A (ja) | リンギング抑制回路 | |
CN104113498A (zh) | 均衡器电路和包括均衡器电路的接收器电路 | |
EP1548944B1 (en) | Receiving device | |
CN100568732C (zh) | 动态摆动电压调整 | |
CN115499255B (zh) | 差分通信电路 | |
US9143171B1 (en) | Duobinary voltage-mode transmitter | |
US6417708B1 (en) | Resistively-loaded current-mode output buffer with slew rate control | |
US8508252B2 (en) | Variable resistor voltage driver with self-noise compensation circuit | |
JP2003087108A (ja) | ドライバ回路 | |
JP7051694B2 (ja) | ドライバ回路およびその制御方法、並びに、送受信システム | |
CN110958031A (zh) | Rs485接收器电路、集成电路及收发器 | |
TWI544747B (zh) | 雙模式序列傳輸裝置及其模式切換方法 | |
CN105991122A (zh) | 双模式串行传输装置及其模式切换方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |