CN110958031A - Rs485接收器电路、集成电路及收发器 - Google Patents

Abstract

本发明公开了一种RS485接收器电路、集成电路及收发器。接收器电路包括：电平位移电路，用于接收RS485总线A线输入和B线输入，将A线输入的电压转换为第一电压并输出，将B线输入的电压转换为第二电压并输出，第一电压和第二电压均在预设电压范围内且所述预设电压范围与A线输入和B线输入的电压范围不完全相同；以及，比较器电路，用于接收第一电压和第二电压，比较第一电压和第二电压的电压差得到电平信号并输出；以及，输出电路，用于接收电平信号，产生与所述电平信号高低电平相同的输出信号并输出。本发明将RS485总线A线输入和B线输入转换至预设电压范围内，满足其输出所连不同端口的电压需求。

Description

RS485接收器电路、集成电路及收发器

技术领域

本发明属于集成电路设计领域，尤其涉及一种RS485接收器电路、集成电路及收发器。

背景技术

RS-485是一种成本低而且可靠的通信规范，可用于电表系统的组网等应用领域，RS-485接口对相应的接口电气特性做了定义。现有的RS485收发器中接收器电路，A端口和B端口的输入电压范围通常为+/-13V，这一电压范围限制了接收器电路的输出，导致其输出无法满足后续所连端口的电压需求。

发明内容

本发明要解决的技术问题是为了克服现有技术中RS485接收器电路由于A端口和B端口的输入电压范围限制了接收器电路的输出，从而导致其输出无法满足后续所连端口的电压需求的缺陷，提供一种RS485接收器电路、集成电路及收发器。

本发明是通过下述技术方案来解决上述技术问题：

一种RS485接收器电路，包括：

电平位移电路，用于接收RS485总线A线输入和B线输入，将A线输入的电压转换为第一电压并输出，将B线输入的电压转换为第二电压并输出，所述第一电压和所述第二电压均在预设电压范围内且所述预设电压范围与A线输入和B线输入的电压范围不完全相同；以及，

与所述电平位移电路连接的比较器电路，用于接收所述第一电压和所述第二电压，比较所述第一电压和所述第二电压的电压差得到电平信号并输出；以及，

与所述比较器电路连接的输出电路，用于接收所述电平信号，产生与所述电平信号高低电平相同的输出信号并输出。

较佳地，所述预设电压范围为0至5V或0至3.3V。

较佳地，所述电平位移电路包括：

第一电阻、第二电阻和第一PNP管，所述第一电阻的第一端连接A线连接脚，所述第一电阻的第二端连接所述第一PNP管的基极以及通过所述第二电阻连接共模电压，所述第一PNP管的集电极接地；以及，

第三电阻、第四电阻和第二PNP管，所述第三电阻的第一端连接B线连接脚，所述第三电阻的第二端连接所述第二PNP管的基极以及通过所述第四电阻连接所述共模电压，所述第二PNP管的集电极接地；以及，

第一反相器、第二反相器、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述第一反相器的输入端连接极性翻转信号，所述第一反相器的输出端分别连接所述第一PMOS管的栅极、所述第二反相器的输入端、所述第四PMOS管的栅极，所述第一PMOS管的漏极连接所述第一PNP管的发射极，所述第二反相器的输出端分别连接所述第二PMOS管的栅极和所述第三PMOS管的栅极，所述第二PMOS管的漏极连接所述第二PNP管的发射极，所述第三PMOS管的漏极连接所述第一PNP管的发射极，所述第四PMOS管的漏极连接所述第二PNP管的发射极；以及，

第五电阻、第六电阻、第七电阻、第一电流源和第二电流源，所述第一电流源依次通过所述第七电阻和所述第五电阻分别连接所述第一PMOS管的源极和所述第二PMOS管的源极，所述第二电流源通过所述第六电阻分别连接所述第三PMOS管的源极和所述第四PMOS管的源极，所述第一电流源与所述第七电阻之间形成输出所述第一电压的第一节点，所述第二电流源与所述第六电阻之间形成输出所述第二电压的第二节点；以及，

第八电阻、第九电阻和第一运放，所述第八电阻的第一端连接电源，所述第八电阻的第二端通过所述第九电阻接地，还连接所述第一运放的正向输入端，所述第一运放的输出端连接所述第一运放的反向输入端，所述第一运放的输出端还输出所述共模电压。

较佳地，所述第一电阻和所述第三电阻的阻值相同，所述第二电阻和所述第四电阻的阻值相同，所述第五电阻和所述第六电阻的阻值相同，所述第一电流源和所述第二电流源的输出电流相同，所述第一PNP管和所述第二PNP管相同，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管相同；

通过调整第一电阻和第二电阻的阻值比例将所述第一电压和所述第二电压的电压值调整至所述预设电压范围内。

较佳地，所述比较器电路包括：

第一NPN管、第二NPN管、第一NMOS管、第二NMOS管、第五PMOS管、第六PMOS管、第三电流源、第四电流源和第五电流源，所述第一NPN管的基极连接所述第二电压，所述第一NPN管的集电极通过所述第四电流源接电源，所述第二NPN管的基极连接所述第一电压，所述第二NPN管的集电极通过所述第五电流源接电源，所述第一NPN管的发射极和所述第二NPN管的发射极分别通过所述第三电流源接地，电源还通过所述第四电流源连接所述第五PMOS管的漏极，所述第五PMOS管的源极分别连接所述第一NMOS管的漏极、所述第一NMOS管的栅极和所述第二NMOS管的栅极，所述第一NMOS管的源极接地，电源还通过所述第五电流源连接所述第六PMOS管的漏极，所述第六PMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极接地，所述第五PMOS管的栅极和所述第六PMOS管的栅极连接第三偏压；以及，

第十电阻、第十一电阻、第三NMOS管和第七PMOS管，电源还通过所述第十一电阻连接所述第三NMOS管的漏极，所述第三NMOS管的源极连接所述第七PMOS管的漏极，所述第七PMOS管的源极通过所述第十电阻接地，所述第三NMOS管的栅极连接第一偏压，所述第七PMOS管的栅极连接第二偏压；以及，

第三反相器，所述第三反相器的输入端分别与所述第三NMOS管的源极、所述第七PMOS管的漏极和所述第六PMOS管的源极连接，所述第三反相器的输出端输出所述电平信号。

较佳地，通过调整经过所述第三NMOS管和所述第七PMOS管的电流与所述第六PMOS管和所述第三NMOS管的关系，得到上升沿和下降沿的延时相同。

较佳地，所述输出信号为三态输出中的任意一种，所述三态输出分别为高电平输出、低电平输出和高阻态输出。

较佳地，所述输出信号具有驱动负载的能力。

一种集成电路，其特征在于，集成有如上所述的RS485接收器电路。

一种RS485收发器，其特征在于，包括：

如上所述的RS485接收器电路；以及，

RS485发送器电路。

在符合本领域常识的基础上，上述各优选条件，可任意组合，即得本发明各较佳实例。

本发明的积极进步效果在于：本发明将RS485总线A线输入和B线输入转换至预设电压范围内，满足其输出所连不同端口的电压需求；另外，本发明还尤其通过对所述比较器电路的具体设计，对高速RS485的上升沿和下降沿延时差进行优化，使得上升沿和下降沿的延时相同，同时能够满足国网标准对RS485接口远程数据传输应用标准的电气特性要求。

附图说明

图1为本发明实施例1的一种RS485接收器电路的示意框图；

图2为本发明实施例1的一种RS485接收器电路的电平位移电路的电路连接图；

图3为本发明实施例1的一种RS485接收器电路的比较器电路的电路连接图；

图4为本发明实施例3的一种RS485收发器的示意框图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

本实施例提供了一种RS485接收器电路，如图1所示，其包括：电平位移电路101、比较器电路102和输出电路103。所述电平位移电路101与所述比较器电路102连接，所述比较器电路102与所述输出电路103连接。其中，所述电平位移电路101具有两个输入端和两个输出端，所述比较器电路102具有两个输入端和一个输出端，所述输出电路103具有一个输入端和一个输出端。所述电平位移电路101的两个输入端分别与RS485总线的A线和B线连接，两个输出端分别与所述比较器电路102的两个输入端连接，所述比较器电路102的输出端与所述输出电路103的输入端连接，所述输出电路103的输出端即为所述RS485接收器电路的输出端。

所述电平位移电路101用于接收RS485总线A线输入和B线输入，将A线输入的电压A转换为第一电压LSA并输出，将B线输入的电压B转换为第二电压LSB并输出，所述第一电压LSA和所述第二电压LSB均在预设电压范围内且所述预设电压范围与A线输入和B线输入的电压范围不完全相同。所述的不完全相同指所述预设电压范围可以与所述A线输入和B线输入的电压范围完全不同或部分相同。例如，所述A线输入和B线输入的电压范围为+/-13V，所述预设电压范围可以为0至5V或0至3.3V。当然所述A线输入和B线输入的电压范围，所述预设电压范围并不局限于此，其他电压范围亦可。

所述比较器电路102用于接收所述第一电压LSA和所述第二电压LSB，比较所述第一电压LSA和所述第二电压LSB的电压差得到电平信号COMP_OUT并输出。

所述输出电路103用于接收所述电平信号COMP_OUT，产生与所述电平信号高低电平相同的输出信号RO并输出。所述输出信号RO与所述电平信号COMP_OUT状态相同，若所述电平信号COMP_OUT为高电平，则所述输出信号RO为高电平，若所述电平信号COMP_OUT为低电平，则所述输出信号RO为低电平。

下面对所述电平位移电路101的电路连接做具体说明：

如图2所示，所述电平位移电路101包括：第一电阻R1至第九电阻R9、第一PNP管Q1和第二PNP管Q2、第一反相器1011和第二反相器1012、第一PMOS管M1至第四PMOS管M4、第一电流源I1和第二电流源I2以及第一运放1013。

其中，所述第一电阻R1的第一端连接A线连接脚(所述A线连接脚用于接入A线，从而接收A线输入)，所述第一电阻R1的第二端连接所述第一PNP管Q1的基极以及通过所述第二电阻R2连接共模电压VCOM，所述第一PNP管Q1的集电极接地；

所述第三电阻R3的第一端连接B线连接脚(所述B线连接脚用于接入B线，从而接收B线输入)，所述第三电阻R3的第二端连接所述第二PNP管Q2的基极以及通过所述第四电阻R4连接所述共模电压VCOM，所述第二PNP管Q2的集电极接地；

所述第一反相器1011的输入端连接极性翻转信号POLA，所述第一反相器1011的输出端分别连接所述第一PMOS管M1的栅极、所述第二反相器1012的输入端、所述第四PMOS管M4的栅极，所述第一PMOS管M1的漏极连接所述第一PNP管Q1的发射极，所述第二反相器1012的输出端分别连接所述第二PMOS管M2的栅极和所述第三PMOS管M3的栅极，所述第二PMOS管M2的漏极连接所述第二PNP管Q2的发射极，所述第三PMOS管M3的漏极连接所述第一PNP管Q1的发射极，所述第四PMOS管M4的漏极连接所述第二PNP管Q2的发射极；

所述第一电流源I1依次通过所述第七电阻R7和所述第五电阻R5分别连接所述第一PMOS管M1的源极和所述第二PMOS管M2的源极，所述第二电流源I2通过所述第六电阻R6分别连接所述第三PMOS管M3的源极和所述第四PMOS管M4的源极，所述第一电流源I1与所述第七电阻R7之间形成输出所述第一电压LSA的第一节点，所述第二电流源I2与所述第六电阻R6之间形成输出所述第二电压LSB的第二节点；

所述第八电阻R8的第一端连接电源VDD，所述第八电阻R8的第二端通过所述第九电阻R9接地，还连接所述第一运放1013的正向输入端，所述第一运放1013的输出端连接所述第一运放1013的反向输入端，所述第一运放1013的输出端还输出所述共模电压VCOM。

上述电路中，所述第一反相器1011、所述第二反相器1012、所述第一PMOS管M1、所述第二PMOS管M2、所述第三PMOS管M3和所述第四PMOS管M4构成极性翻转电路。在RS485总线局域网中，如果未传输数据时，正常情况下，A线为高电平，B线为低电平，但由于某些特殊原因(如A/B总线在布网施工时将A/B总线连接互换)可能会导致A线为低电平而B线为高电平。A线、B线为高电平还是低电平，可由专门的极性检测模块检测而知，并且给出相应的极性翻转信号POLA，用以表征是否需要极性翻转并导通相应的电路。本实施例中，如果经检测，A线为高电平，B线为低电平，则不需要极性翻转，所述极性翻转信号POLA为低电平，此时所述第二PMOS管M2和所述第三PMOS管M3导通，所述第一PMOS管M1和所述第四PMOS管M4关断，此时A节点跟LSA节点同相位，B节点跟LSB节点同相位；如果经检测，A线为低电平，B线为高电平，则需要极性翻转，所述极性翻转信号POLA为高电平，此时所述第二PMOS管M2和所述第三PMOS管M3关断，所述第一PMOS管M1和所述第四PMOS管M4导通，此时A节点跟LSB节点同相位，B节点跟LSA节点同相位。从而实现输入电压到输出电压的极性翻转。

所述第八电阻R8、所述第九电阻R9和所述第一运放1013产生所述共模电压VCOM。其中所述第一运放1013可用任何满足驱动能力要求和输入输出范围的运放电路实现。所述第八电阻R8和所述第九电阻R9对电源VDD的分压产生参考电压，该参考电压连接所述第一运放1013的正向输入端，所述第一运放1013将该参考电压输出，形成最终的共模电压VCOM。所述第一运放1013输出端流入流出电流的能力都比较强，一般采用A/B类的输出结构，该输出结构可提供较大的驱动能力，同时实现较小的失真。

所述第一电阻R1和所述第三电阻R3的阻值相同，所述第二电阻R2和所述第四电阻R4的阻值相同，所述第五电阻R5和所述第六电阻R6的阻值相同，所述第一电流源I1和所述第二电流源I2的输出电流相同，所述第一PNP管Q1和所述第二PNP管Q2相同，所述第一PMOS管M1、所述第二PMOS管M2、所述第三PMOS管M3和所述第四PMOS管M4相同。所述电平位移电路101的差分输出为

通过上述公式可知，通过调整第一电阻R1和第二电阻R2的阻值比例将所述第一电压LSA和所述第二电压LSB的电压值调整至所述预设电压范围内。本发明创新性的通过设置所述第一电阻R1和所述第二电阻R2的电阻比例，可以将所述第一电压LSA和所述第二电压LSB的电压控制在所述预设电压范围内，而且除A和B两个节点外，所有内部节点的电压均在所述预设电压范围内(如0～5V)。

通过所述第七电阻R7，所述电平位移电路101的阈值点设置为负值，保证本发明RS485接收器电路的输入端A和B在开路、短路、悬空时，RS485接收器电路的输出端处于高电平的状态。考虑到对于RS485而言，A和B线常规的差分输入阈值电压范围为-200mV～-50mV，本实施例中，A/B线输入转换至预设电压范围后，若V(LSA)-V(LSB)>-50mV，所述输出信号RO输出高电平；若V(LSA)-V(LSB)<-200mV，所述输出信号RO输出低电平。

国网标准要求一个RS485驱动器主机能够驱动足够数量的RS485从机，从而要求处于接收数据状态的RS485从机的输入阻抗在一定值，本发明电路可以通过调节所述第一电阻R1和所述第二电阻R2的阻值满足各种需求对A和B脚不同阻抗的要求。

比较器电路102对信号延时有特别的要求，需要上升沿的延时和下降沿的延时相同，从而保持信号的占空比不变。特别是在高速RS485应用中要求特别高，在高速RS485应用中，传输信号周期很短，信号的上升沿和下降沿在整个周期中所占的比重较大，如果上升沿延时和下降沿延时不相同，信号的占空比变化较明显，从而影响信号的通讯。因此，为了使所述比较器电路102的上升延和下降沿的延时相同，下面对所述比较器电路102的电路连接做具体说明：

如图3所示，所述比较器电路102包括：第一NPN管Q3和第二NPN管Q4、第一NMOS管M5和第二NMOS管M6、第五PMOS管M7和第六PMOS管M8、第三电流源I3、第四电流源I4和第五电流源I5、第十电阻R10、第十一电阻R11、第三NMOS管M9、第七PMOS管M10和第三反相器1021。

所述第一NPN管Q3的基极连接所述第二电压LSB，所述第一NPN管Q3的集电极通过所述第四电流源I4接电源VDD，所述第二NPN管Q4的基极连接所述第一电压LSA，所述第二NPN管Q4的集电极通过所述第五电流源I5接电源VDD，所述第一NPN管Q3的发射极和所述第二NPN管Q4的发射极分别通过所述第三电流源I3接地，电源VDD还通过所述第四电流源I4连接所述第五PMOS管M7的漏极，所述第五PMOS管M7的源极分别连接所述第一NMOS管M5的漏极、所述第一NMOS管M5的栅极和所述第二NMOS管M6的栅极，所述第一NMOS管M5的源极接地，电源VDD还通过所述第五电流源I5连接所述第六PMOS管M8的漏极，所述第六PMOS管M8的源极连接所述第二NMOS管M6的漏极，所述第二NMOS管M6的源极接地，所述第五PMOS管M7的栅极和所述第六PMOS管M8的栅极连接第三偏压BIAS3；以及，

电源VDD还通过所述第十一电阻R11连接所述第三NMOS管M9的漏极，所述第三NMOS管M9的源极连接所述第七PMOS管M10的漏极，所述第七PMOS管M10的源极通过所述第十电阻R10接地，所述第三NMOS管M9的栅极连接第一偏压BIAS1，所述第七PMOS管M10的栅极连接第二偏压BIAS2；以及，

所述第三反相器1021的输入端分别与所述第三NMOS管M9的源极、所述第七PMOS管M10的漏极和所述第六PMOS管M8的源极连接，所述第三反相器1021的输出端输出所述电平信号COMP_OUT。

上述电路中，比较器部分采用folded-cascode(折叠式共源共栅)结构(也可替换为其他比较器输入级实现方式)。所述第一NPN管Q3和所述第二NPN管Q4构成输入差分对。所述第三NMOS管M9、所述第七PMOS管M10、所述第十一电阻R11和所述第十电阻R10组成的网络1022的作用是对差分级的输出进行平衡。以所述第三NMOS管M9为例，当差分级输出比所述第一偏压BIAS1低一个NMOS管阈值电压Vthn时，所述第三NMOS管M9导通。此时，电源VDD通过所述第十一电阻R11提供一路额外的电流，该路额外的电流使得该节点电压上升和下降的速度降低，而且是根据该节点电压自动调节的，从而对延时产生影响。所述第七PMOS管M10的作用类似。通过调整经过所述第三NMOS管M9和所述第七PMOS管M10的电流与所述第六PMOS管M8和所述第三NMOS管M9的关系，得到上升沿和下降沿的延时相同。

所述输出电路103中，所述输出信号RO可为三态输出中的任意一种，所述三态输出分别为高电平输出、低电平输出和高阻态输出。经所述输出电路103的驱动，所述输出信号RO可具有驱动负载的能力。所述输出电路103的具体结构采用现有技术即可实现，本实施例不作具体说明。

本实施例将RS485总线A线输入和B线输入转换至所述预设电压范围内，满足其输出所连不同端口的电压需求；另外，本实施例还尤其通过对所述比较器电路的具体设计，对高速RS485的上升沿和下降沿延时差进行优化，使得上升沿和下降沿的延时相同，同时能够满足国网标准对RS485接口远程数据传输应用标准的电气特性要求。

实施例2

本实施例提供一种集成电路，其集成有实施例1中的RS485接收器电路。

实施例3

本实施例提供一种RS485收发器，如图4所示，其包括：RS485接收器电路10和RS485发送器20电路。其中，RS485接收器电路10可采用实施例1实现，所述RS485发送器电路20可采用现有的发送器电路，本实施例不作具体说明。所述RS485收发器还可以包括数字控制逻辑30、极性检测模块40、过压/过流检测模块50、过温保护模块60等，该些模块可实现现有RS485收发器中的常用功能，具体不做说明。其中，A、B是组网通信的IO接口。RE是所述RS485接收器电路10的使能信号，RO是所述RS485接收器电路10的输出信号(通过A和B脚接收电网网络的数据信号，进行数据处理后通过RO发给前级MCU等)；当RE为低电平时，所述RS485接收器电路10比较A、B线上的电压，输出RO；当RE为高电平时，所述RS485接收器电路10关断；所述RS485接收器电路10在工作时，A/B线上的最大输入电压范围可为+/-13V。DE是所述RS485发送器电路20的使能信号，DI是所述RS485发送器电路20的数据输入信号(接收前级MCU等给出的数据信号，发送到A和B脚，将输出传输到电网网络)。RE和DE控制所述数字控制逻辑30，控制实现了RS485收发器的半双工的工作模式。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种RS485接收器电路，其特征在于，包括：

电平位移电路，用于接收RS485总线A线输入和B线输入，将A线输入的电压转换为第一电压并输出，将B线输入的电压转换为第二电压并输出，所述第一电压和所述第二电压均在预设电压范围内且所述预设电压范围与A线输入和B线输入的电压范围不完全相同；以及，

与所述电平位移电路连接的比较器电路，用于接收所述第一电压和所述第二电压，比较所述第一电压和所述第二电压的电压差得到电平信号并输出；以及，

与所述比较器电路连接的输出电路，用于接收所述电平信号，产生与所述电平信号高低电平相同的输出信号并输出。

2.如权利要求1所述的RS485接收器电路，其特征在于，所述预设电压范围为0至5V或0至3.3V。

3.如权利要求1或2所述的RS485接收器电路，其特征在于，所述电平位移电路包括：

第一电阻、第二电阻和第一PNP管，所述第一电阻的第一端连接A线连接脚，所述第一电阻的第二端连接所述第一PNP管的基极以及通过所述第二电阻连接共模电压，所述第一PNP管的集电极接地；以及，

第三电阻、第四电阻和第二PNP管，所述第三电阻的第一端连接B线连接脚，所述第三电阻的第二端连接所述第二PNP管的基极以及通过所述第四电阻连接所述共模电压，所述第二PNP管的集电极接地；以及，

第一反相器、第二反相器、第一PMOS管、第二PMOS管、第三PMOS管和第四PMOS管，所述第一反相器的输入端连接极性翻转信号，所述第一反相器的输出端分别连接所述第一PMOS管的栅极、所述第二反相器的输入端、所述第四PMOS管的栅极，所述第一PMOS管的漏极连接所述第一PNP管的发射极，所述第二反相器的输出端分别连接所述第二PMOS管的栅极和所述第三PMOS管的栅极，所述第二PMOS管的漏极连接所述第二PNP管的发射极，所述第三PMOS管的漏极连接所述第一PNP管的发射极，所述第四PMOS管的漏极连接所述第二PNP管的发射极；以及，

第五电阻、第六电阻、第七电阻、第一电流源和第二电流源，所述第一电流源依次通过所述第七电阻和所述第五电阻分别连接所述第一PMOS管的源极和所述第二PMOS管的源极，所述第二电流源通过所述第六电阻分别连接所述第三PMOS管的源极和所述第四PMOS管的源极，所述第一电流源与所述第七电阻之间形成输出所述第一电压的第一节点，所述第二电流源与所述第六电阻之间形成输出所述第二电压的第二节点；以及，

第八电阻、第九电阻和第一运放，所述第八电阻的第一端连接电源，所述第八电阻的第二端通过所述第九电阻接地，还连接所述第一运放的正向输入端，所述第一运放的输出端连接所述第一运放的反向输入端，所述第一运放的输出端还输出所述共模电压。

4.如权利要求3所述的RS485接收器电路，其特征在于，所述第一电阻和所述第三电阻的阻值相同，所述第二电阻和所述第四电阻的阻值相同，所述第五电阻和所述第六电阻的阻值相同，所述第一电流源和所述第二电流源的输出电流相同，所述第一PNP管和所述第二PNP管相同，所述第一PMOS管、所述第二PMOS管、所述第三PMOS管和所述第四PMOS管相同；

通过调整第一电阻和第二电阻的阻值比例将所述第一电压和所述第二电压的电压值调整至所述预设电压范围内。

5.如权利要求1或2所述的RS485接收器电路，其特征在于，所述比较器电路包括：

第一NPN管、第二NPN管、第一NMOS管、第二NMOS管、第五PMOS管、第六PMOS管、第三电流源、第四电流源和第五电流源，所述第一NPN管的基极连接所述第二电压，所述第一NPN管的集电极通过所述第四电流源接电源，所述第二NPN管的基极连接所述第一电压，所述第二NPN管的集电极通过所述第五电流源接电源，所述第一NPN管的发射极和所述第二NPN管的发射极分别通过所述第三电流源接地，电源还通过所述第四电流源连接所述第五PMOS管的漏极，所述第五PMOS管的源极分别连接所述第一NMOS管的漏极、所述第一NMOS管的栅极和所述第二NMOS管的栅极，所述第一NMOS管的源极接地，电源还通过所述第五电流源连接所述第六PMOS管的漏极，所述第六PMOS管的源极连接所述第二NMOS管的漏极，所述第二NMOS管的源极接地，所述第五PMOS管的栅极和所述第六PMOS管的栅极连接第三偏压；以及，

第十电阻、第十一电阻、第三NMOS管和第七PMOS管，电源还通过所述第十一电阻连接所述第三NMOS管的漏极，所述第三NMOS管的源极连接所述第七PMOS管的漏极，所述第七PMOS管的源极通过所述第十电阻接地，所述第三NMOS管的栅极连接第一偏压，所述第七PMOS管的栅极连接第二偏压；以及，

第三反相器，所述第三反相器的输入端分别与所述第三NMOS管的源极、所述第七PMOS管的漏极和所述第六PMOS管的源极连接，所述第三反相器的输出端输出所述电平信号。

6.如权利要求5所述的RS485接收器电路，其特征在于，通过调整经过所述第三NMOS管和所述第七PMOS管的电流与所述第六PMOS管和所述第三NMOS管的关系，得到上升沿和下降沿的延时相同。

7.如权利要求1或2所述的RS485接收器电路，其特征在于，所述输出信号为三态输出中的任意一种，所述三态输出分别为高电平输出、低电平输出和高阻态输出。

8.如权利要求7所述的RS485接收器电路，其特征在于，所述输出信号具有驱动负载的能力。

9.一种集成电路，其特征在于，集成有权利要求1-8中任意一项所述的RS485接收器电路。

10.一种RS485收发器，其特征在于，包括：

权利要求1-8中任意一项所述的RS485接收器电路；以及，

RS485发送器电路。

Images