[go: up one dir, main page]

KR101759340B1 - 스큐 정정을 갖는 serdes 전압-모드 드라이버 - Google Patents

스큐 정정을 갖는 serdes 전압-모드 드라이버 Download PDF

Info

Publication number
KR101759340B1
KR101759340B1 KR1020167028899A KR20167028899A KR101759340B1 KR 101759340 B1 KR101759340 B1 KR 101759340B1 KR 1020167028899 A KR1020167028899 A KR 1020167028899A KR 20167028899 A KR20167028899 A KR 20167028899A KR 101759340 B1 KR101759340 B1 KR 101759340B1
Authority
KR
South Korea
Prior art keywords
current
output node
current source
driver circuit
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020167028899A
Other languages
English (en)
Other versions
KR20160127141A (ko
Inventor
마지드 하피지
시아오후아 콩
지 주
미아오 리
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20160127141A publication Critical patent/KR20160127141A/ko
Application granted granted Critical
Publication of KR101759340B1 publication Critical patent/KR101759340B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0091—Transmitter details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Amplifiers (AREA)

Abstract

통신 링크 상에서 직렬 데이터를 송신하기 위한 드라이버 회로는 전압-모드 드라이버와 전류-모드 드라이버를 조합한다. 드라이버 회로는 메인 출력 드라이버로서 전압-모드 드라이버를 사용한다. 하나 또는 그 초과의 보조 전류-모드 드라이버들은, 전류들을 출력들에 주입함으로써 출력 신호를 조절하기 위해 전압-모드 드라이버와 병렬로 접속된다. 전압-모드 드라이버는 출력 드라이브의 대부분을 공급한다. 따라서, 출력 드라이버 회로는 전압-모드 드라이버들과 연관된 전력 효율 이점들을 제공할 수 있다. 전류-모드 드라이버들은, 예컨대, 출력 신호들의 프리-엠퍼시스, 레벨 조절, 스큐 보상, 및 다른 변형들을 제공할 수 있다. 따라서, 드라이버 회로는 또한 전류-모드 드라이버들과 연관된 신호 조절 능력들을 제공할 수 있다.

Description

스큐 정정을 갖는 SERDES 전압-모드 드라이버{SERDES VOLTAGE-MODE DRIVER WITH SKEW CORRECTION}
[0001] 본 발명은, 전자 회로들에 관한 것으로, 더욱 구체적으로는 통신 링크 상에서 직렬 데이터 신호(serial data signal)들을 구동시키기 위한 전자 회로들에 관한 것이다.
[0002] 전자 시스템들에서 고속 직렬 통신 링크들의 사용은 계속해서 증가해왔다. 고속 직렬 통신 링크들은, USB(Universal Serial Bus), HDMI(High-Definition Multimedia Interface), SATA(Serial Advanced Technology Attachment), 및 PCIe(Peripheral Component Interconnect Express) 인터페이스들과 같은 다양한 표준들에 따라 동작할 수 있다. 직렬 통신 링크로부터 송신 및 수신하기 위해 SERDES(serializer/deserializer)가 사용된다.
[0003] 직렬 통신 링크에 대한 출력 드라이버는 고속으로(예컨대, 3GHz) 스위칭하는 한 쌍의 차동 신호들을 통상적으로 생성한다. 출력 드라이버들은 전압-모드 드라이버들 또는 전류-모드 드라이버들일 수 있다. 전압-모드 드라이버들은 전류-모드 드라이버들보다 더 낮은 전력에서 동작할 수 있다. 그러나, 출력 신호들의 스큐 정정, 진폭 조절, 프리-엠퍼시스(pre-emphasis), 및 다른 조절들을 제공하는 것은 전압-모드 드라이버에 있어서 어려울 수 있다. 추가적으로, 진보된 프로세스 기술 노드들에서 공급 전압들이 감소됨에 따라, 큰 출력 전압 스윙을 달성하는 것이 점점 더 어려워질 수 있다.
[0004] 일 양상에서, 포지티브 출력 노드 및 네거티브 출력 노드를 포함하는 차동 출력상에서 데이터 값들을 구동시키기 위한 드라이버 회로가 제공된다. 드라이버 회로는, 전압-모드 드라이버 모듈의 입력상에서의 값들에 기초하여 포지티브 출력 노드 및 네거티브 출력 노드 상에서 전압들을 구동시키도록 구성된 전압-모드 드라이버 모듈; 및 제 1 전류-모드 드라이버 모듈을 포함하고, 제 1 전류-모드 드라이버 모듈은, 제 1 전류를 소싱(source)하도록 동작가능한 헤드 전류원, 제 2 전류를 싱킹(sink)하도록 동작가능한 테일 전류원, 및 제 1 전류-모드 드라이버 모듈의 입력 상에서의 값들에 기초하여 포지티브 출력 노드 및 네거티브 출력 노드에 헤드 전류원과 테일 전류원을 선택적으로 커플링하도록 구성된 스위치들을 포함하고, 제 1 전류 및 제 2 전류의 크기(magnitude)들은 독립적으로 선택가능하다.
[0005] 일 양상에서, 통신 링크 상에서 직렬 데이터 신호를 구동시키기 위한 방법이 제공된다. 이 방법은: 포지티브 출력 노드 및 네거티브 출력 노드에 커플링된 차동 출력들을 갖는 전압-모드 드라이버 모듈을 사용하여 통신 링크를 구동시키는 단계 ― 전압-모드 드라이버 모듈은 전압-모드 드라이버 모듈의 입력 상에서의 값들에 기초하여 출력들 상에서 전압들을 구동시키도록 구성됨 ―; 포지티브 출력 노드 및 네거티브 출력 노드에 커플링된 출력들을 갖는 전류-모드 드라이버 모듈을 사용하여 통신 링크를 구동시키는 단계 ― 전류-모드 드라이버는 포지티브 출력 노드 및 네거티브 출력 노드에 헤드 전류원 및 테일 전류원을 선택적으로 커플링하도록 동작가능함 ―; 및 포지티브 출력 노드 및 네거티브 출력 노드 상에서 스큐(skew)를 정정하는 것에 적어도 부분적으로 기초하여 헤드 전류원 및 테일 전류원의 전류들을 선택하는 단계를 포함한다.
[0006] 일 양상에서, 드라이버 회로가 제공되는데, 드라이버 회로는, 포지티브 출력 노드 및 네거티브 출력 노드를 포함하는 차동 출력상에서 전압들을 구동시키기 위한 수단 ― 구동된 전압들은 전압 회로들을 구동시키기 위한 수단의 입력상의 값들에 기초함 ―; 및 차동 출력상에서 전류들을 구동시키기 위한 수단을 포함하고, 전류들을 구동시키기 위한 수단은, 제 1 전류를 소싱하도록 동작가능한 헤드 전류원, 제 2 전류를 싱킹하도록 동작가능한 테일 전류원, 및 전류들을 구동시키기 위한 수단의 입력상의 값들에 기초하여 포지티브 출력 노드 및 네거티브 출력 노드에 헤드 전류원 및 테일 전류원을 선택가능하게 커플링하도록 구성된 스위치들을 포함하고, 제 1 전류 및 제 2 전류의 크기들은 독립적으로 선택가능하다.
[0007] 본 발명의 다른 특징들 및 이점들이, 예로써, 본 발명의 양상들을 예시하는 이하의 설명으로부터 명백해야만 한다.
[0008] 본 발명의 세부사항들은, 그 구조 및 동작 둘 다에 관해서, 첨부된 도면들의 연구에 의해 부분적으로 얻어질 수 있으며, 도면들에서 유사한 참조 수치들은 유사한 부분들을 지칭한다.
[0009] 도 1은 현재 개시된 실시예에 따른 드라이버 회로의 기능 블록도이다.
[0010] 도 2는 현재 개시된 실시예에 따른 전압-모드 드라이버 모듈의 개략적인 도면이다.
[0011] 도 3은 현재 개시된 실시예에 따른 전류-모드 드라이버 모듈의 개략적인 도면이다.
[0012] 도 4는 현재 개시된 실시예에 따른 다른 드라이버 회로의 기능 블록도이다.
[0013] 도 5는 현재 개시된 실시예에 따라 직렬 데이터 신호를 구동시키기 위한 프로세스의 흐름도이다.
[0014] 첨부 도면들과 관련하여 아래에서 기술되는 상세한 설명은 다양한 구성들의 설명으로서 의도되며, 본 명세서에서 설명되는 개념들이 실시될 수 있는 유일한 구성들만을 표현하도록 의도되는 것은 아니다. 상세한 설명은 다양한 개념들의 완전한 이해를 제공하기 위해 특정한 세부사항들을 포함한다. 그러나, 이러한 개념들이 이들 특정한 세부사항들 없이 실시될 수 있다는 것이 당업자들에게 자명하게 될 것이다. 일부 예시들에서, 이러한 개념들을 모호하게 하는 것을 회피하기 위해 잘-알려진 구조들 및 컴포넌트들이 간략화된 형태로 도시된다.
[0015] 도 1은 현재 개시된 실시예에 따른 드라이버 회로의 기능 블록도이다. 드라이버 회로는 통신 링크 상에서 구동되는 값들을 포함하는 데이터 입력 신호를 수신한다. 드라이버 회로는 또한, 수많은 실시예들에서, 데이터 입력의 타이밍을 시그널링하는 클록 입력 신호를 수신한다. 클록 입력 신호는, 데이터 입력 신호의 데이터 레이트에 일치하는 주파수에서 오실레이팅할 수 있거나, 또는 데이터 레이트의 고조파(harmonic) 또는 저조파(sub-harmonic)에서 오실레이팅할 수 있다. 드라이버 회로는, 예컨대, CMOS 집적 회로에서 구현될 수 있다.
[0016] 드라이버 회로는 데이터 입력 신호 상의 값들에 기초하여 데이터 출력 신호를 구동시킨다. 도 1의 실시예에서, 데이터 출력 신호는 포지티브 출력 노드 및 네거티브 출력 노드 상의 차동 신호이다. 다른 실시예들에서, 데이터 출력 신호는 싱글 엔드형(single ended)일 수 있다. 데이터 출력 신호의 특징들(예컨대, 신호 레벨들 및 타이밍)은 통신 표준, 예컨대, USB 또는 HDMI에 종종 기초한다. 드라이버 회로에 의해 구동되는 통신 링크는 특징(characteristic) 임피던스를 가질 것이며, 드라이버 회로의 출력 임피던스는 통신 링크의 특징 임피던스와 대략적으로 일치하도록 (예컨대, 20% 허용오차를 가짐) 설계될 수 있다.
[0017] 드라이버 회로는 드라이버 회로에 의해 출력되는 데이터를 시그널링하는 데이터 입력 신호를 수신하는 프리-드라이버 모듈(130)을 포함한다. 프리-드라이버 모듈(130)은, 전압-모드 드라이버 모듈(110), 제 1 전류-모드 드라이버 모듈(121), 및 제 2 전류-모드 드라이버 모듈(122)에 신호들을 공급한다. 전압-모드 드라이버 모듈(110)은, 출력 드라이브의 대부분을 공급하고 메인 드라이버 모듈로 명명될 수 있다. 전류-모드 드라이버 모듈들(121, 122)은 보조 드라이버 모듈들로 명명될 수 있다. 다양한 구현들에서, 드라이버 회로는, 예컨대, 드라이버 회로에 의해 제공되는 기능들에 의존하여 상이한 수의 전류-모드 드라이버 모듈들을 포함할 수 있다.
[0018] 전압-모드 드라이버 모듈(110), 제 1 전류-모드 드라이버 모듈(121), 및 제 2 전류-모드 드라이버 모듈(122)에 프리-드라이버 모듈(130)에 의해 공급되는 신호들은 데이터 입력 신호의 변형된 버전들일 수 있다. 예컨대, 제 2 전류-모드 드라이버 모듈(122)이 프리-엠퍼시스를 제공하도록 사용될 때, 이 모듈이 수신하는 신호는 (하나의 단위 인터벌만큼) 지연될 수도 있고 데이터 입력 신호의 인버팅된(inverted) 카피일 수 있다. 프리-드라이버 모듈(130)은 데이터 입력 신호의 지연된 카피들을 생성하기 위해 클록 입력 신호에 의해 클로킹된(clocked) 플립-플롭들의 스트링을 사용할 수 있다. 도 1에 예시된 실시예에서, 전압-모드 드라이버 모듈(110)로의 입력 및 제 1 전류-모드 드라이버 모듈(121)로의 입력은 함께 커플링되고, 프리-드라이버 모듈(130)은 양 모듈들에 신호를 공급한다. 다른 실시예들에서, 프리-드라이버 모듈(130)은 전압-모드 드라이버 모듈(110) 및 제 1 전류-모드 드라이버 모듈(121)에 상이한 신호들을 공급한다.
[0019] 메인 전압-모드 드라이버 모듈(110), 제 1 전류-모드 드라이버 모듈(121), 및 제 2 전류-모드 드라이버 모듈(122)의 출력들은 병렬로 접속된다. 전압-모드 드라이버 모듈(110)은 구동되는 송신 라인을 일치시키기 위해 제어되는 출력 임피던스(예컨대, 100옴)를 제공할 수 있다. 전압-모드 드라이버 모듈(110)의 제어되는 출력 임피던스는 캘리브레이션(calibration)을 통해 달성될 수 있다. 제 1 전류-모드 드라이버 모듈(121) 및 제 2 전류-모드 드라이버 모듈(122)은 높은 출력 임피던스들(예컨대, 10k 옴)을 갖는다. 따라서, 드라이버 모듈들이 병렬로 접속될 때, 조합된 출력 임피던스는 전압-모드 드라이버 모듈(110)의 출력 임피던스와 본질적으로 동일하다. 추가적으로, 전류-모드 드라이버 모듈들의 높은 출력 임피던스는, 출력 신호의 대칭을 크게 교란(perturb)시키지 않으며, 출력 공통-모드 전압을 온전하게 유지시킨다.
[0020] 전류-모드 드라이버 모듈들은 다양한 기능들을 제공할 수 있다. 도 1의 실시예에서, 제 1 전류-모드 드라이버 모듈은 스큐 및 스윙 정정을 둘 다 제공할 수 있고, 제 2 전류-모드 드라이버 모듈(122)은 프리-엠퍼시스를 제공할 수 있다. 전류-모드 드라이버 모듈들은 전류를 드라이버 회로의 출력으로 주입하는 것으로서 보여질 수 있다. 주입된 전류의 극성은, 그 전류가 포지티브 출력으로 주입되든지 또는 네거티브 출력으로 주입되든지 간에, 전류-모드 드라이버 모듈에 의해 수신된 데이터 입력에 기초한다. 주입된 전류의 크기도 또한 제어된다. 추가적으로, 주입된 전류의 크기는, 전류가 출력 노드에 소싱되거나 또는 출력 노드로부터 싱킹될 때, 상이할 수 있다.
[0021] 제 1 전류-모드 드라이버 모듈(121)은, 전류가 출력 노드로 소싱되는지 또는 출력 노드로 싱킹되는지에 의존하여 상이한 전류량을 주입함으로써 차동 출력의 포지티브 신호 성분과 네거티브 신호 성분 사이의 스큐를 정정할 수 있다. 예컨대, 포지티브 출력 노드와 네거티브 출력 노드 사이의 1ps의 스큐를 정정하기 위해, 소싱된 전류와 싱킹된 전류 사이의 50μA 전류 오프셋이 적용될 수 있다.
[0022] 제 1 전류-모드 드라이버 모듈(121)은 추가적인 전류를 차동 출력으로 주입함으로써 출력 스윙(신호 레벨들)을 변경할 수 있다. 추가적인 전류는, 제공될 추가적인 전압 스윙 및 출력 상의 임피던스에 기초하여 결정될 수 있다. 예컨대, 출력된 100옴의 출력 레벨들에 50mV를 부가하기 위해, 500 μA의 전류가 주입될 수 있다.
[0023] 제 2 전류-모드 드라이버 모듈(122)은 드라이버 회로의 출력 신호 상에 프리-엠퍼시스를 제공할 수 있다. 이는, 데이터 값들에 있어서의 변화 이후에 출력상에서의 스윙이 제 1 비트에 대해 더 클 때(강조됨) 사용된다. 예컨대, 0(ZERO) 출력 이후의 제 1의 1(ONE) 출력은 1.2V의 레벨을 가질 수 있고, 후속하는 연속적인 1(ONE) 출력들은 0.8V의 레벨을 가질 수 있다. 이러한 프리-엠퍼시스를 제공하기 위해, 제 2 전류-모드 드라이버 모듈(122)은 전압-모드 드라이버 모듈(110)에 의해 사용되는 지연된 데이터 입력 신호를 수신하고, 주입된 전류의 크기 및 극성들은 프리-엠퍼시스의 양에 기초하여 결정된다.
[0024] 도 2는 현재 개시된 실시예에 따른 전압-모드 드라이버 모듈의 개략적인 도면이다. 도 2의 전압-모드 드라이버 모듈은 도 1의 드라이버 회로의 전압-모드 드라이버 모듈(110)을 구현하도록 사용될 수 있다. 다른 전압-모드 드라이버 모듈들이 또한 도 1의 드라이버 회로에서 사용될 수 있다.
[0025] 도 2의 전압-모드 드라이버 모듈은, 포지티브 출력 노드(데이터 출력 P)을 구동시키는 제 1 복수의 p-채널 트랜지스터들(221)과 제 1 복수의 n-채널 트랜지스터들(222) 및 네거티브 출력 노드(데이터 출력 N)을 구동시키는 제 2 복수의 p-채널 트랜지스터들(223) 및 제 2 복수의 n-채널 트랜지스터들(224)을 포함한다. 복수의 트랜지스터들 내의 개별적인 트랜지스터들은 트랜지스터 레그(transistor leg)들로서 지칭될 수 있다. 각각의 복수의 트랜지스터들은, 예컨대, 70개의 트랜지스터 레그들을 포함할 수 있다.
[0026] 제 1 복수의 p-채널 트랜지스터들(221)에서의 트랜지스터 레그들은, VDD(voltage supply)에 접속된 자신의 소스들 및 포지티브 출력 노드에 접속된 자신의 드레인들을 갖는다. 제 2 복수의 p-채널 트랜지스터들(223)에서의 트랜지스터 레그들은, VDD(voltage supply)에 접속된 자신의 소스들 및 네거티브 출력 노드에 접속된 자신의 드레인들을 갖는다. 제 1 복수의 n-채널 트랜지스터들(222)에서의 트랜지스터 레그들은, 기준 접지에 접속된 자신의 소스들 및 포지티브 출력 노드에 접속된 자신의 드레인들을 갖는다. 제 2 복수의 n-채널 트랜지스터들(224)에서의 트랜지스터 레그들은, 기준 접지에 접속된 자신의 소스들 및 네거티브 출력 노드에 접속된 자신의 드레인들을 갖는다. 트랜지스터 레그들의 게이트들은 전압-모드 프리-드라이버 모듈(210)로부터의 신호들에 의해 제거된다.
[0027] 전압-모드 프리-드라이버 모듈(210)은 데이터 입력 신호 및 임피던스 제어 신호를 수신한다. 전압-모드 프리-드라이버 모듈(210)은 데이터 입력 신호의 값에 부분적으로 기초하여 제 1 및 제 2 복수의 p-채널 트랜지스터들 및 n-채널 트랜지스터들의 게이트들을 구동시키기 위한 제어 신호들을 생성한다. 예컨대, 데이터 입력 신호가 1(ONE)일 때, 제 1 복수의 p-채널 트랜지스터들(221)에 대한 제어 신호들(G1, G3, ... Gn)은 전압 서플라이를 향하여 포지티브 출력을 구동시키기 위해 하나 또는 그 초과의 트랜지스터 레그들을 턴 온 하고, 제 2 복수의 n-채널 트랜지스터들(224)에 대한 제어 신호들(H2, H4, ... Hm)은 기준 접지를 향하여 네거티브 출력을 구동시키기 위해 하나 또는 그 초과의 트랜지스터 레그들을 턴 온하여, 차동 출력상의 포지티브 전압을 결과로 초래한다. 유사하게, 데이터 입력 신호가 0(ZERO)일 때, 제 2 복수의 p-채널 트랜지스터들(223)에 대한 제어 신호들(H1, H3, ... Hn)은 전압 서플라이를 향하여 네거티브 출력을 구동시키기 위해 하나 또는 그 초과의 트랜지스터 레그들을 턴 온하고, 제 1 복수의 n-채널 트랜지스터들(222)에 대한 제어 신호들(G2, G4, ..., Gm)은 기준 접지를 향하여 포지티브 출력을 구동시키기 위해 하나 또는 그 초과의 트랜지스터 레그들을 턴 온하여, 차동 출력 상의 네거티브 전압을 결과로 초래한다.
[0028] 임피던스 제어 신호는, 드라이버 회로의 원하는 출력 임피던스를 제공하기 위해 트랜지스터 레그들 중 얼마나 많은 트랜지스터 레그들이 병렬로 사용되어야만 하는지를 시그널링한다. 임피던스 제어 신호는 캘리브레이션 프로세스에 의해 결정될 수 있다. 예컨대, 캘리브레이션 프로세스는, 40개의 트랜지스터 레그들이 원하는 출력 임피던스를 제공하기 위해 병렬로 사용되어야만 한다고 결정할 수 있다. 추가적으로, 제 1 복수의 p-채널 트랜지스터들(221) 내의 트랜지스터 레그들 및 제 1 복수의 n-채널 트랜지스터들(222) 내의 트랜지스터 레그들은 저항성 전압 분배기로서 동작함으로써 출력 스윙을 제어하기 위해 동시에 턴 온 될 수 있다. 예컨대, 제 1 복수의 p-채널 트랜지스터들(221) 내에서 38개의 트랜지스터 레그들 및 제 1 복수의 n-채널 트랜지스터들(222) 내에서 2개의 트랜지스터 레그들을 가능하게 하는 것은 전압 서플라이의 레벨에 의해 허용되는 최대치의 약 5% 미만인 출력 레벨을 제공할 수 있다. 제 2 복수의 p-채널 트랜지스터들(223) 및 제 2 복수의 n-채널 트랜지스터들(224)의 게이트들에 대한 제어 신호들(H1-Hm)은 제 1 복수의 p-채널 트랜지스터들(221) 및 제 1 복수의 n-채널 트랜지스터들(222)에 대한 제어 신호들(G1-Gn)에 대해 상호보완적일 수도 있다.
[0029] 도 3은 현재 개시된 실시예에 따른 전류-모드 드라이버 모듈의 개략적인 도면이다. 도 2의 전류-모드 드라이버 모듈은 도 1의 드라이버 회로의 전류-모드 드라이버 모듈들(121, 122)을 구현하도록 사용될 수 있다. 다른 전류-모드 드라이버 모듈들이 또한 도 1의 드라이버 회로에 사용될 수 있다. 전류-모드 드라이버 모듈은, 차동 입력 전압을 차동 출력 전류로 컨버팅하는 트랜스컨덕터로서 보여질 수도 있다.
[0030] 도 3의 전류-모드 드라이버 모듈은 헤드 전류 소스(310) 및 테일 전류 소스(315)를 포함한다. 헤드 전류 소스(310)는 VDD(voltage supply)로부터 전류를 소싱한다. 테일 전류 소스(315)는 기준 접지에 전류를 싱킹한다.
[0031] 전류-모드 드라이버 모듈은, 헤드 전류원(310)으로부터 포지티브 출력 노드(데이터 출력 P)로 전류를 공급하고 네거티브 출력 노드(데이터 출력 N)로부터 테일 전류원(315)으로 전류를 싱킹하는 것과 헤드 전류원(310)으로부터 네거티브 출력 노드로 전류를 공급하고 포지티브 출력 노드로부터 테일 전류원(315)으로 전류를 싱킹하는 것 사이에서 스위칭한다. 이 스위칭은, 전류-모드 드라이버 모듈로의 데이터 입력에 기초한다. 데이터 입력이 1(ONE)일 때 전류는 포지티브 출력 노드에 소싱되고 네거티브 출력 노드로부터 싱킹되며, 데이터 입력이 0(ZERO)일 때 전류는 네거티브 출력 노드에 소싱되고 포지티브 출력 노드로부터 싱킹된다. 도 3의 실시예에서, 데이터 입력은 포지티브 입력 노드(데이터) 및 네거티브 입력 노드(datab)를 통해 상호보완가능한 신호이다. 상호보완가능한 입력들은, 예컨대, 도 1의 드라이버 회로의 프리-드라이버 모듈(130)에 의해 제공될 수 있다.
[0032] 전류-모드 드라이버 모듈은 헤드 전류원(310) 및 테일 전류원(315)을 데이터 출력들에 선택적으로 커플링하기 위해 스위치들(320, 325, 330, 335)을 사용한다. 도 3의 실시예에서, 스위치들은 트랜지스터들로 구현될 수 있다. 제 1 p-채널 트랜지스터(스위치(320))는 네거티브 입력 노드에 접속된 자신의 게이트, 포지티브 출력 노드에 접속된 자신의 드레인, 및 헤드 전류원(310)에 접속된 자신의 소스를 갖는다. 제 1 n-채널 트랜지스터(스위치(325))는 네거티브 입력 노드에 접속된 자신의 게이트, 포지티브 출력 노드에 접속된 자신의 드레인, 및 테일 전류원(315)에 접속된 자신의 소스를 갖는다. 제 2 p-채널 트랜지스터(스위치(330))는 포지티브 입력 노드에 접속된 자신의 게이트, 네거티브 출력 노드에 접속된 자신의 드레인, 및 헤드 전류원(310)에 접속된 자신의 소스를 갖는다. 제 2 n-채널 트랜지스터(스위치(335))는 포지티브 입력 노드에 접속된 자신의 게이트, 네거티브 출력 노드에 접속된 자신의 드레인, 및 테일 전류원(315)에 접속된 자신의 소스를 갖는다.
[0033] 헤드 전류원(310) 및 테일 전류원(315)은 조절가능한 높은-임피던스 전류원들이다. 전류원들은, 예컨대, 전류-모드 디지털-투-아날로그 컨버터들일 수 있다. 대안적으로, 전류원들은 별도의 전류원들의 전류들을 제어하는 디지털-투-아날로그 컨버터들을 포함할 수 있다. 헤드 전류원(310) 및 테일 전류원(315)의 전류들의 크기들은 전류-모드 드라이버 모듈의 기능에 따라 조절된다. 헤드 전류원(310) 및 테일 전류원(315)의 전류들은 독립적으로 제어될 수 있다. 헤드 전류원(310) 및 테일 전류원(315)의 전류들은 출력 스큐를 보상하기 위해 상이한 값들로 설정될 수 있다.
[0034] 도 3의 전류-모드 드라이버 모듈의 동일한 또는 유사한 구현들은, 상이한 목적들로, 예컨대, 스큐를 보상 또는 정정하기 위해, 드라이버 회로의 출력 신호 진폭을 변경하기 위해, 그리고 프리-엠퍼시스를 제공하기 위해 상이한 목적들로 사용될 수 있다.
[0035] 도 4는 현재 개시된 실시예에 따른 다른 드라이버 회로의 기능 블록도이다. 프리-드라이버 모듈(430), 전류-모드 드라이버 모듈(421), 및 전압-모드 드라이버 모듈(410)을 포함하는 도 4의 드라이버 회로는 도 1의 드라이버 회로와 유사하고, 유사하게 참조된 엘리먼트들은 설명된 차이들을 제외하고는 유사한 방식으로 동작한다. 도 2의 전압-모드 드라이버 모듈 및 도 3의 전류-모드 드라이버 모듈은 도 4의 드라이버 회로에서 사용될 수 있다.
[0036] 도 4의 드라이버 회로는 스큐 측정 모듈(433)을 포함한다. 스큐 측정 모듈(433)은 드라이버 회로의 차동 데이터 출력 신호(데이터 출력)를 수신한다. 스큐 측정 모듈(433)은, 데이터 출력 신호 상의 스큐를 측정하고, 전류-모드 드라이버 모듈(421)을 이용하여 수행될 정정 또는 보상을 결정하기 위해 측정들을 평가한다. 측정은 여러 경우에 포지티브 출력 노드 및 네거티브 출력 노드 상에서 값들을 샘플링하고 비교하는 것을 포함할 수 있다. 전류-모드 드라이버 모듈(421)이 도 3의 전류-모드 드라이버 모듈을 이용하여 구현될 때, 스큐 정정은 헤드 전류원(310)의 전류 및 테일 전류원(315)의 전류를 독립적으로 조절함으로써 수행될 수 있다. 예컨대, 스큐 측정 모듈(433)은 헤드 전류원(310)의 전류 및 테일 전류원(315)의 전류를 선택하기 위해 디지털-투-아날로그 컨버터들에 제어 신호들을 공급할 수 있다. 스큐 측정 모듈(433)은 또한 데이터 출력 신호의 다른 측정들(예컨대, 진폭) 및 조절들을 위해 사용될 수 있다.
[0037] 스큐 측정 모듈(433)은 드라이버 회로의 다른 모듈들과 동일한 집적 회로에 집적될 수 있다. 다음으로, 스큐 측정 및 정정은 인시츄로(in situ) 동작하는 드라이버 회로를 통해 수행될 수 있다. 대안적으로 또는 추가적으로, 스큐 측정 모듈은 테스트 장비, 예컨대, 드라이버 회로의 다른 모듈들을 포함하는 집적 회로를 제조하는데 사용되는 테스트 장비에 의해 수행될 수 있다. 다음으로, 스큐 정정을 위한 전류들을 나타내는 값들은 이후의 이용을 위해 저장될 수 있다.
[0038] 도 5는 현재 개시된 실시예에 따라 직렬 데이터 신호를 구동시키기 위한 프로세스의 흐름도이다. 프로세스는 앞서 설명되는 드라이버 회로들 및 모듈들을 이용하여 수행될 수 있다.
[0039] 단계(510)에서, 직렬 데이터는 전압-모드 드라이버를 이용하여 통신 링크 상에서 구동된다. 예컨대, 도 2의 전압-모드 드라이버는 특정 진폭에서 특정 출력 임피던스를 가지고 통신 링크 상에서 데이터를 구동시키기 위해 사용될 수 있다. 단계(520)에서, 직렬 데이터는 전류-모드 드라이버를 이용하여 통신 링크 상에서 구동된다. 예컨대, 도 3의 전류-모드 드라이버는 출력들에 소싱된 그리고 출력들로부터 싱킹된 특정한 전류들을 이용하여 통신 링크 상에서 데이터를 구동시키는데 사용될 수 있다. 단계(510) 및 단계(520)는 일반적으로 동시에 수행된다.
[0040] 단계(530)에서, 전류-모드 드라이버에 의해 소싱된 및 싱킹된 전류들은 구동된 데이터 출력상에서 스큐를 정정하기 위해 선택된다. 스큐를 정정하기 위해 전류들을 선택하는 것은, 구동된 데이터 출력상에서 스큐를 측정하는 것 및 전류들을 선택하기 위해 측정된 스큐를 이용하는 것을 포함할 수 있다. 추가적으로, 단계(540)에서, 전류-모드 드라이버의 전류들은 구동된 데이터 출력의 출력 레벨을 제어하기 위해 추가로 조절될 수 있다. 전류들의 크기들은 도 1의 드라이버 회로를 참조하여 앞서 설명된 바와 같이 독립적으로 선택될 수 있다. 스큐를 정정하기 위해 그리고 레벨 조절을 제공하기 위해 전류들이 선택되기 때문에, 이 전류들은 각각의 고려사항에 적어도 부분적으로 기초하는 것으로 언급될 수 있다.
[0041] 단계(550)에서, 직렬 데이터는 제 2 전류-모드 드라이버를 이용하여 통신 링크 상에서 구동된다. 도 1의 드라이버 회로의 제 2 전류-모드 드라이버 모듈(122)은, 예컨대, 단계(550)를 수행하기 위해 사용될 수 있다. 단계(550)는 일반적으로 단계(510) 및 단계(520)와 동시에 수행된다. 단계(560)에서, 단계(550)에서 제 2 전류-모드 드라이버에 의해 소싱된 및 싱킹된 전류들이 구동된 데이터 출력상에서 원하는 프리-엠퍼시스에 따라 선택된다.
[0042] 도 5의 프로세스는, 예컨대, 단계들을 부가하거나, 변경하거나, 또는 재정렬함으로써 수정될 수 있다.
[0043] 본 발명의 실시예들이 특정 실시예들에 대해 앞서 설명되지만, 예컨대, 상이한 신호 극성들을 갖는 또는 추가적인 드라이버 모듈들을 갖는 것들을 비롯한 본 발명의 수많은 변동들이 가능하다. 추가적으로, 실시예들이 CMOS 기술에 대해 설명되었지만, 다른 기술들을 이용하는 유사한 회로들이 사용될 수 있다. 추가적으로, 다양한 실시예들의 특징들은 앞서 설명된 것들과는 상이한 조합들로 조합될 수 있다. 드라이버 회로들이 상이한 신호들을 통해 동작하는 것으로서 설명되었지만, 단일-엔드형 신호들을 이용하는 동일한 또는 유사한 회로들이 사용될 수 있다.
[0044] 개시된 실시예들의 이전 설명은, 임의의 당업자로 하여금 본 발명을 실시하게 하거나 또는 사용하게 하기 위해 제공된다. 이러한 실시예들에 대한 다양한 수정들이 당업자들에게는 쉽게 명백할 것이며, 본 명세서에 설명된 일반 원리들은 본 발명의 사상 또는 범위를 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 명세서에 제시된 상세한 설명 및 도면들은 본 발명의 현재 바람직한 실시예들을 나타내며 이에 따라 본 발명에 의해 넓게 고찰된 청구대상을 표현한다는 점이 이해되어야 한다. 본 발명의 범위는 당업자들에게 명백하게 될 수 있는 다른 실시예들을 완전하게 포함하고 그리고 이에 따라 본 발명의 범위는 첨부된 청구항들 이외의 어떤 것에 의해서도 제한되지 않는다는 점이 추가로 이해되어야 한다.

Claims (27)

  1. 포지티브 출력 노드 및 네거티브 출력 노드를 포함하는 차동 출력상에서 데이터 값들을 구동시키기 위한 드라이버 회로로서,
    전압-모드 드라이버 모듈 ― 상기 전압-모드 드라이버 모듈은, 상기 전압-모드 드라이버 모듈의 데이터 입력상의 값들에 기초하여 상기 포지티브 출력 노드 및 상기 네거티브 출력 노드 상에서 전압들을 구동시키도록 구성됨 ―; 및
    제 1 전류-모드 드라이버 모듈을 포함하고,
    상기 제 1 전류-모드 드라이버 모듈은:
    제 1 전류를 소싱(source)하도록 동작가능한 헤드 전류원;
    제 2 전류를 싱킹(sink)하도록 동작가능한 테일 전류원; 및
    상기 제 1 전류-모드 드라이버 모듈의 데이터 입력상의 값들에 기초하여, 선택적으로, 상기 헤드 전류원을 상기 네거티브 출력 노드에 커플링하고 상기 테일 전류원을 상기 포지티브 출력 노드에 커플링하거나, 또는 상기 헤드 전류원을 상기 포지티브 출력 노드에 커플링하고 상기 테일 전류원을 상기 네거티브 출력 노드에 커플링하도록 구성된 스위치들을 포함하고,
    상기 제 1 전류 및 상기 제 2 전류의 크기들은 상이하고 그리고 상기 드라이버 회로의 출력 상에서 스큐(skew)를 정정하는 것에 적어도 부분적으로 기초하여 선택되는,
    드라이버 회로.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 전류 및 상기 제 2 전류의 크기들은, 상기 드라이버 회로의 출력 스윙(swing)을 조절하는 것에 적어도 부분적으로 기초하여 추가로 선택되는,
    드라이버 회로.
  4. 제 1 항에 있어서,
    상기 헤드 전류원은 상기 제 1 전류를 결정하기 위해 디지털-투-아날로그 컨버터를 포함하고,
    상기 테일 전류원은 상기 제 2 전류를 결정하기 위해 디지털-투-아날로그 컨버터를 포함하는,
    드라이버 회로.
  5. 제 4 항에 있어서,
    상기 드라이버 회로의 출력에 커플링되고, 상기 드라이버 회로의 상기 차동 출력 상의 스큐를 측정하고, 측정된 스큐에 적어도 부분적으로 기초하여 상기 헤드 전류원의 디지털-투-아날로그 컨버터 및 상기 테일 전류원의 디지털-투-아날로그 컨버터를 제어하도록 구성된 스큐 측정 모듈을 더 포함하는,
    드라이버 회로.
  6. 제 1 항에 있어서,
    상기 전압-모드 드라이버 모듈의 데이터 입력은, 상기 제 1 전류-모드 드라이버 모듈의 데이터 입력에 커플링되는,
    드라이버 회로.
  7. 제 1 항에 있어서,
    상기 제 1 전류-모드 드라이버 모듈의 데이터 입력은 포지티브 입력 노드 및 네거티브 입력 노드를 포함하고,
    상기 제 1 전류-모드 드라이버 모듈의 상기 스위치들은:
    상기 네거티브 입력 노드에 커플링된 게이트, 상기 포지티브 출력 노드에 커플링된 드레인, 및 상기 헤드 전류원에 커플링된 소스를 갖는 제 1 p-채널 트랜지스터;
    상기 네거티브 입력 노드에 커플링된 게이트, 상기 포지티브 출력 노드에 커플링된 드레인, 및 상기 테일 전류원에 커플링된 소스를 갖는 제 1 n-채널 트랜지스터;
    상기 포지티브 입력 노드에 커플링된 게이트, 상기 네거티브 출력 노드에 커플링된 드레인, 및 상기 헤드 전류원에 커플링된 소스를 갖는 제 2 p-채널 트랜지스터; 및
    상기 포지티브 입력 노드에 커플링된 게이트, 상기 네거티브 출력 노드에 커플링된 드레인, 및 상기 테일 전류원에 커플링된 소스를 갖는 제 2 n-채널 트랜지스터를 포함하는,
    드라이버 회로.
  8. 제 1 항에 있어서,
    제 2 전류-모드 드라이버 모듈을 더 포함하고, 상기 제 2 전류-모드 드라이버 모듈은:
    제 3 전류를 소싱하도록 동작가능한 제 2 헤드 전류원;
    제 4 전류를 싱킹하도록 동작가능한 제 2 테일 전류원; 및
    상기 제 2 전류-모드 드라이버 모듈의 데이터 입력상의 값들에 기초하여 상기 포지티브 출력 노드 및 상기 네거티브 출력 노드에 상기 제 2 헤드 전류원 및 상기 제 2 테일 전류원을 선택적으로 커플링하도록 구성된 스위치들을 포함하고,
    상기 제 3 전류 및 상기 제 4 전류의 크기들은 상기 드라이버 회로의 출력 상에 제공될 프리-엠퍼시스(pre-emphasis)에 적어도 부분적으로 기초하여 선택되는,
    드라이버 회로.
  9. 제 8 항에 있어서,
    상기 제 2 전류-모드 드라이버 모듈의 데이터 입력상의 값들은 상기 전압-모드 드라이버 모듈의 데이터 입력상의 값들의 지연된 카피(copy)들인,
    드라이버 회로.
  10. 제 1 항에 있어서,
    상기 드라이버 회로의 입력에 기초하여 상기 데이터 입력을 상기 전압-모드 드라이버 모듈에 그리고 상기 데이터 입력을 상기 제 1 전류-모드 드라이버 모듈에 공급하도록 구성된 프리-드라이버 모듈을 더 포함하는,
    드라이버 회로.
  11. 제 1 항에 있어서,
    상기 전압-모드 드라이버 모듈은, 병렬로 커플링된 소스들 및 드레인들을 갖는 복수의 트랜지스터들, 및 상기 전압-모드 드라이버 모듈의 선택된 출력 임피던스를 생성하기 위해 상기 복수의 트랜지스터들의 게이트들을 구동시키기 위한 신호들을 공급하도록 구성된 전압-모드 프리-드라이버 모듈을 포함하는,
    드라이버 회로.
  12. 통신 링크 상에서 직렬 데이터 신호를 구동시키기 위한 방법으로서,
    포지티브 출력 노드 및 네거티브 출력 노드에 커플링된 차동 출력들을 갖는 전압-모드 드라이버 모듈을 이용하여 상기 통신 링크를 구동시키는 단계 ― 상기 전압-모드 드라이버 모듈은 상기 전압-모드 드라이버 모듈의 데이터 입력상의 값들에 기초하여 상기 출력들 상에서 전압들을 구동시키도록 구성됨 ―;
    상기 포지티브 출력 노드 및 상기 네거티브 출력 노드에 커플링된 출력들을 갖는 전류-모드 드라이버 모듈을 이용하여 상기 통신 링크를 구동시키는 단계 ― 상기 전류-모드 드라이버 모듈은 상기 포지티브 출력 노드 및 상기 네거티브 출력 노드에 헤드 전류원 및 테일 전류원을 선택적으로 커플링하도록 동작가능함 ―; 및
    상기 포지티브 출력 노드 및 상기 네거티브 출력 노드 상에서 스큐를 정정하는 것에 적어도 부분적으로 기초하여, 상기 헤드 전류원 및 상기 테일 전류원의 전류들의 크기들을 상이하게 선택하는 단계를 포함하는,
    통신 링크 상에서 직렬 데이터 신호를 구동시키기 위한 방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 포지티브 출력 노드 및 상기 네거티브 출력 노드의 출력 스윙을 조절하는 것에 적어도 부분적으로 기초하여 상기 헤드 전류원 및 상기 테일 전류원의 전류들을 선택하는 단계를 더 포함하는,
    통신 링크 상에서 직렬 데이터 신호를 구동시키기 위한 방법.
  15. 제 12 항에 있어서,
    상기 포지티브 출력 노드 및 상기 네거티브 출력 노드 상에서 상기 스큐를 측정하는 단계를 더 포함하고,
    상기 스큐를 정정하는 것에 적어도 부분적으로 기초하여 상기 헤드 전류원 및 상기 테일 전류원의 전류들을 선택하는 단계는 측정된 스큐를 이용하는,
    통신 링크 상에서 직렬 데이터 신호를 구동시키기 위한 방법.
  16. 제 12 항에 있어서,
    상기 포지티브 출력 노드 및 상기 네거티브 출력 노드에 커플링된 출력들을 갖는 제 2 전류-모드 드라이버 모듈을 이용하여 상기 통신 링크를 구동시키는 단계 ― 상기 제 2 전류-모드 드라이버 모듈은 상기 포지티브 출력 노드 및 상기 네거티브 출력 노드에 제 2 헤드 전류원 및 제 2 테일 전류원을 선택적으로 커플링하도록 동작가능함 ―; 및
    상기 포지티브 출력 노드 및 상기 네거티브 출력 노드 상에 제공될 프리-엠퍼시스에 적어도 부분적으로 기초하여 상기 제 2 헤드 전류원 및 상기 제 2 테일 전류원의 전류들을 선택하는 단계를 더 포함하는,
    통신 링크 상에서 직렬 데이터 신호를 구동시키기 위한 방법.
  17. 드라이버 회로로서,
    포지티브 출력 노드 및 네거티브 출력 노드를 포함하는 차동 출력상에서 전압들을 구동시키기 위한 수단 ― 구동된 전압들은 상기 전압들을 구동시키기 위한 수단의 데이터 입력상의 값들에 기초함 ― ; 및
    상기 차동 출력상에서 전류들을 구동시키기 위한 수단을 포함하고, 상기 전류들을 구동시키기 위한 수단은:
    제 1 전류를 소싱하도록 동작가능한 헤드 전류원;
    제 2 전류를 싱킹하도록 동작가능한 테일 전류원; 및
    상기 전류들을 구동시키기 위한 수단의 데이터 입력상의 값들에 기초하여, 선택적으로, 상기 헤드 전류원을 상기 네거티브 출력 노드에 커플링하고 상기 테일 전류원을 상기 포지티브 출력 노드에 커플링하거나, 또는 상기 헤드 전류원을 상기 포지티브 출력 노드에 커플링하고 상기 테일 전류원을 상기 네거티브 출력 노드에 커플링하도록 구성된 스위치들을 포함하고,
    상기 제 1 전류 및 상기 제 2 전류의 크기들은 상이하고 그리고 상기 드라이버 회로의 출력 상에서 스큐를 정정하는 것에 적어도 부분적으로 기초하여 선택되는,
    드라이버 회로.
  18. 삭제
  19. 제 17 항에 있어서,
    상기 제 1 전류 및 상기 제 2 전류의 크기들은, 상기 드라이버 회로의 출력 스윙을 조절하는 것에 적어도 부분적으로 기초하여 추가로 선택되는,
    드라이버 회로.
  20. 제 17 항에 있어서,
    상기 헤드 전류원은 상기 제 1 전류를 소싱하기 위해 디지털-투-아날로그 컨버터를 포함하고,
    상기 테일 전류원은 상기 제 2 전류를 싱킹하기 위해 디지털-투-아날로그 컨버터를 포함하는,
    드라이버 회로.
  21. 제 20 항에 있어서,
    상기 드라이버 회로의 출력에 커플링되고, 상기 드라이버 회로의 상기 출력 상에서 스큐를 측정하고, 측정된 스큐에 적어도 부분적으로 기초하여 상기 헤드 전류원의 디지털-투-아날로그 컨버터 및 상기 테일 전류원의 디지털-투-아날로그 컨버터를 제어하도록 구성된 스큐를 측정하기 위한 수단을 더 포함하는,
    드라이버 회로.
  22. 제 17 항에 있어서,
    상기 전압들을 구동시키기 위한 수단의 데이터 입력은, 상기 전류들을 구동시키기 위한 수단의 데이터 입력에 커플링되는,
    드라이버 회로.
  23. 제 17 항에 있어서,
    상기 전류들을 구동시키기 위한 수단의 데이터 입력은 포지티브 입력 노드 및 네거티브 입력 노드를 포함하고,
    상기 전류들을 구동시키기 위한 수단의 상기 스위치들은:
    상기 네거티브 입력 노드에 커플링된 게이트, 상기 포지티브 출력 노드에 커플링된 드레인, 및 상기 헤드 전류원에 커플링된 소스를 갖는 제 1 p-채널 트랜지스터;
    상기 네거티브 입력 노드에 커플링된 게이트, 상기 포지티브 출력 노드에 커플링된 드레인, 및 상기 테일 전류원에 커플링된 소스를 갖는 제 1 n-채널 트랜지스터;
    상기 포지티브 입력 노드에 커플링된 게이트, 상기 네거티브 출력 노드에 커플링된 드레인, 및 상기 헤드 전류원에 커플링된 소스를 갖는 제 2 p-채널 트랜지스터; 및
    상기 포지티브 입력 노드에 커플링된 게이트, 상기 네거티브 출력 노드에 커플링된 드레인, 및 상기 테일 전류원에 커플링된 소스를 갖는 제 2 n-채널 트랜지스터를 포함하는,
    드라이버 회로.
  24. 제 17 항에 있어서,
    상기 차동 출력상에서 전류들을 구동시키기 위한 제 2 수단을 더 포함하고, 상기 전류들을 구동시키기 위한 제 2 수단은:
    제 3 전류를 소싱하도록 동작가능한 제 2 헤드 전류원;
    제 4 전류를 싱킹하도록 동작가능한 제 2 테일 전류원; 및
    상기 전류들을 구동시키기 위한 제 2 수단의 데이터 입력상의 값들에 기초하여 상기 포지티브 출력 노드 및 상기 네거티브 출력 노드에 상기 제 2 헤드 전류원 및 상기 제 2 테일 전류원을 선택적으로 커플링하도록 구성된 스위치들을 포함하고,
    상기 제 3 전류 및 상기 제 4 전류의 크기들은 상기 드라이버 회로의 출력 상에 제공될 프리-엠퍼시스에 적어도 부분적으로 기초하여 선택되는,
    드라이버 회로.
  25. 제 24 항에 있어서,
    상기 전류들을 구동시키기 위한 제 2 수단의 데이터 입력상의 값들은, 상기 전압들을 구동시키기 위한 수단의 데이터 입력상의 값들의 지연된 카피들인,
    드라이버 회로.
  26. 제 17 항에 있어서,
    상기 드라이버 회로의 입력에 기초하여 상기 전압들을 구동시키기 위한 수단 및 상기 전류들을 구동시키기 위한 수단에 상기 데이터 입력들을 공급하도록 구성된 프리-드라이버 모듈을 더 포함하는,
    드라이버 회로.
  27. 제 17 항에 있어서,
    상기 전압들을 구동시키기 위한 수단은, 병렬로 커플링된 소스들 및 드레인들을 갖는 복수의 트랜지스터들, 및 상기 전압들을 구동시키기 위한 수단의 선택된 출력 임피던스를 생성하기 위해 상기 복수의 트랜지스터들의 게이트들을 구동시키기 위한 신호들을 공급하도록 구성된 전압-모드 프리-드라이버 모듈을 포함하는,
    드라이버 회로.
KR1020167028899A 2014-04-21 2015-03-11 스큐 정정을 갖는 serdes 전압-모드 드라이버 Active KR101759340B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/257,848 US9264263B2 (en) 2014-04-21 2014-04-21 Serdes voltage-mode driver with skew correction
US14/257,848 2014-04-21
PCT/US2015/019915 WO2015163986A1 (en) 2014-04-21 2015-03-11 Serdes voltage-mode driver with skew correction

Publications (2)

Publication Number Publication Date
KR20160127141A KR20160127141A (ko) 2016-11-02
KR101759340B1 true KR101759340B1 (ko) 2017-07-18

Family

ID=52780577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167028899A Active KR101759340B1 (ko) 2014-04-21 2015-03-11 스큐 정정을 갖는 serdes 전압-모드 드라이버

Country Status (7)

Country Link
US (1) US9264263B2 (ko)
EP (1) EP3134969B1 (ko)
JP (1) JP6250839B2 (ko)
KR (1) KR101759340B1 (ko)
CN (1) CN106233627B (ko)
BR (1) BR112016024452B1 (ko)
WO (1) WO2015163986A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI594608B (zh) * 2015-11-27 2017-08-01 智原科技股份有限公司 積體電路以及其串化器/解串化器實體層電路的操作方法
TWI787166B (zh) * 2016-03-01 2022-12-21 日商新力股份有限公司 信號之發送裝置、信號之發送方法及通信系統
CN107846207B (zh) * 2016-09-21 2021-12-14 瑞昱半导体股份有限公司 差动信号偏斜检测电路
CN111279659B (zh) * 2017-11-02 2023-07-14 索尼半导体解决方案公司 电子电路和电子设备
JP7206713B2 (ja) * 2018-09-06 2023-01-18 セイコーエプソン株式会社 回路装置、発振器、電子機器及び移動体
CN112394763A (zh) * 2019-08-15 2021-02-23 成都纳能微电子有限公司 通用串行总线2.0高速驱动器输出幅度自动校准系统
JP7510371B2 (ja) * 2021-03-12 2024-07-03 株式会社東芝 信号送信装置及び信号送信方法
CN113886161B (zh) * 2021-10-14 2024-09-06 珞石（山东）智能科技有限公司 一种伺服驱动器的串口调试系统
US12160256B2 (en) * 2021-12-22 2024-12-03 Xilinx, Inc. DAC-based transmit driver architecture with improved bandwidth
US11923835B2 (en) * 2022-06-20 2024-03-05 Key Asic Inc. Driving module
CN118101392B (zh) * 2024-04-26 2024-07-02 成都电科星拓科技有限公司 降低通信中后向串扰的方法及后向合成电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246613A1 (en) 2003-05-23 2004-12-09 Pei-Der Tseng Voltage mode current-assisted pre-emphasis driver
JP2012169749A (ja) 2011-02-10 2012-09-06 Olympus Corp 差動信号伝送回路

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294947B1 (en) * 1998-05-29 2001-09-25 Agere Systems Guradian Corp. Asymmetrical current steering output driver with compact dimensions
KR100317281B1 (ko) * 1998-11-20 2002-01-15 구자홍 자체발광소자의구동방법
US6697205B2 (en) * 2001-05-25 2004-02-24 Infineon Technologies Ag Write output driver with internal programmable pull-up resistors
US6665347B2 (en) * 2001-06-28 2003-12-16 Cicada Semiconductor, Inc. Output driver for high speed Ethernet transceiver
US6735030B2 (en) * 2001-10-29 2004-05-11 Texas Instruments Incorporated Method to write servo on multi-channels with voltage mode data and single channel with current mode data
US6847232B2 (en) * 2001-11-08 2005-01-25 Texas Instruments Incorporated Interchangeable CML/LVDS data transmission circuit
US20030085737A1 (en) * 2001-11-08 2003-05-08 Tinsley Steven J. Innovative high speed LVDS driver circuit
US7010637B2 (en) * 2002-05-02 2006-03-07 Intel Corporation Single-ended memory interface system
US6812733B1 (en) * 2002-08-02 2004-11-02 Pmc-Sierra, Inc. High-efficiency mixed voltage/current mode output driver
US7072135B2 (en) * 2002-11-12 2006-07-04 Fujitsu Limited Disk apparatus, head retracting method and head actuator control circuit
US7253680B2 (en) * 2003-05-21 2007-08-07 World Energy Labs (2), Inc. Amplifier system with current-mode servo feedback
TWI253248B (en) * 2003-08-04 2006-04-11 Realtek Semiconductor Corp Network device with hybrid mode transmission unit
US7643563B2 (en) * 2003-08-04 2010-01-05 Realtek Semiconductor Corp. Transmission line driver
TWI271962B (en) * 2003-12-01 2007-01-21 Realtek Semiconductor Corp Network transmission unit with compensation feature
US7149845B2 (en) * 2003-12-12 2006-12-12 Micron Technology, Inc. Current mode logic scheme and circuit for matchline sense amplifier design using constant current bias cascode current mirrors
US7215156B1 (en) * 2005-06-20 2007-05-08 Ami Semiconductor, Inc. Differential signal driver having complimentary and current-aided pre-emphasis
US7711939B2 (en) * 2005-06-30 2010-05-04 Intel Corporation Serial link apparatus, method, and system
US7615978B2 (en) * 2005-07-22 2009-11-10 Fairchild Semiconductor Corporation Current mode control with feed-forward for power devices
US7639954B2 (en) * 2005-10-11 2009-12-29 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Driver for an optical transmitter
US7279937B2 (en) * 2006-01-25 2007-10-09 Lsi Corporation Programmable amplitude line driver
US7817727B2 (en) * 2006-03-28 2010-10-19 GlobalFoundries, Inc. Hybrid output driver for high-speed communications interfaces
EP2025005A4 (en) * 2006-05-19 2012-06-20 Univ Pennsylvania BIMODAL LINEAR CMOS IMPORTER WITH VOLTAGE / POWER MODE
US7501851B2 (en) * 2006-05-26 2009-03-10 Pmc Sierra Inc. Configurable voltage mode transmitted architecture with common-mode adjustment and novel pre-emphasis
US20080106297A1 (en) * 2006-11-03 2008-05-08 Mediatek Inc. Slew rate controlled circuits
US7619448B2 (en) * 2007-12-17 2009-11-17 Omnivision Technologies, Inc. Replica bias circuit for high speed low voltage common mode driver
US7714615B2 (en) * 2007-12-28 2010-05-11 Advanced Micro Devices, Inc. De-emphasis circuit for a voltage mode driver used to communicate via a differential communication link
US7965121B2 (en) * 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
US8638125B2 (en) * 2008-03-14 2014-01-28 Texas Instruments Incorporated Low voltage differential signal driver with reduced power consumption
US7990182B2 (en) * 2008-03-18 2011-08-02 Standard Microsystems Corporation Electrical physical layer activity detector
US8183885B2 (en) * 2009-04-08 2012-05-22 Broadcom Corporation Circuit for digitally controlling line driver current
US7893746B1 (en) * 2009-10-14 2011-02-22 Texas Instruments Incorporated High speed intra-pair de-skew circuit
US8149024B2 (en) * 2009-12-08 2012-04-03 Advanced Micro Devices, Inc. Dual function voltage and current mode differential driver
KR20110132864A (ko) * 2010-06-03 2011-12-09 삼성전자주식회사 와이드 랜지 주파수 입력에 적합한 위상 보간 회로 및 그에 따른 출력 특성안정화 방법
US8446184B2 (en) * 2010-08-12 2013-05-21 Broadcom Corporation Mode dependent driving of the center tap in ethernet communications
US8415986B2 (en) 2010-12-28 2013-04-09 Texas Instruments Incorporated Voltage-mode driver with pre-emphasis
TWI430598B (zh) * 2011-04-07 2014-03-11 Ralink Technology Corp 電流模式傳輸線驅動器
US8564326B2 (en) * 2011-05-24 2013-10-22 Advanced Micro Devices, Inc. Circuit and method to control slew rate of a current-mode logic output driver
US8587339B2 (en) * 2011-06-06 2013-11-19 Pmc-Sierra Us, Inc. Multi-mode driver with multiple transmitter types and method therefor
US9071243B2 (en) * 2011-06-30 2015-06-30 Silicon Image, Inc. Single ended configurable multi-mode driver
US20130057319A1 (en) * 2011-09-06 2013-03-07 Xin Liu Method and circuit for precisely controlling amplitude of current-mode logic output driver for high-speed serial interface
US8604829B2 (en) * 2011-09-07 2013-12-10 Advanced Micro Devices, Inc. Low-power wide-tuning range common-mode driver for serial interface transmitters
US8497707B2 (en) 2011-09-07 2013-07-30 Advanced Micro Devices, Inc. Transmitter equalization method and circuit using unit-size and fractional-size subdrivers in output driver for high-speed serial interface
US8760189B2 (en) 2011-09-29 2014-06-24 Qualcomm Incorporated Apparatus to implement symmetric single-ended termination in differential voltage-mode drivers
JP2013098599A (ja) * 2011-10-28 2013-05-20 Advantest Corp ドライバ回路および試験装置
WO2013089773A1 (en) * 2011-12-16 2013-06-20 Intel Corporation Low voltage transmitter with variable output swing
US8558597B2 (en) * 2012-02-10 2013-10-15 International Business Machines Corporation High-resolution phase interpolators
TW201351880A (zh) * 2012-06-13 2013-12-16 Novatek Microelectronics Corp 預驅動器及其差動訊號傳輸器
US9054578B2 (en) * 2012-06-20 2015-06-09 Mosys, Inc. Hybrid driver including a turbo mode
US8836381B2 (en) * 2012-06-20 2014-09-16 Mosys, Inc. Pseudo-supply hybrid driver
JP5792690B2 (ja) * 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
US8854134B2 (en) 2012-08-30 2014-10-07 Infineon Technologies Ag Chip card
US8847628B1 (en) * 2012-09-29 2014-09-30 Integrated Device Technology Inc. Current mode logic circuits with automatic sink current adjustment
US8928365B2 (en) * 2012-10-23 2015-01-06 Qualcomm Incorporated Methods and devices for matching transmission line characteristics using stacked metal oxide semiconductor (MOS) transistors
US9024665B2 (en) * 2013-03-13 2015-05-05 Intel Corporation Transmitter with voltage and current mode drivers
US8994399B2 (en) * 2013-04-29 2015-03-31 Broadcom Corporation Transmission line driver with output swing control
US9312846B2 (en) * 2013-07-16 2016-04-12 Mediatek Inc. Driver circuit for signal transmission and control method of driver circuit
US9065464B2 (en) * 2013-09-24 2015-06-23 Broadcom Corporation Phase adjustment scheme for time-interleaved ADCS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040246613A1 (en) 2003-05-23 2004-12-09 Pei-Der Tseng Voltage mode current-assisted pre-emphasis driver
JP2012169749A (ja) 2011-02-10 2012-09-06 Olympus Corp 差動信号伝送回路

Also Published As

Publication number Publication date
KR20160127141A (ko) 2016-11-02
BR112016024452A2 (pt) 2017-08-15
BR112016024452B1 (pt) 2022-09-20
WO2015163986A1 (en) 2015-10-29
US20150304134A1 (en) 2015-10-22
JP6250839B2 (ja) 2017-12-20
EP3134969A1 (en) 2017-03-01
CN106233627B (zh) 2019-02-22
EP3134969B1 (en) 2019-11-06
JP2017514393A (ja) 2017-06-01
CN106233627A (zh) 2016-12-14
US9264263B2 (en) 2016-02-16

Similar Documents

Publication Publication Date Title
KR101759340B1 (ko) 스큐 정정을 갖는 serdes 전압-모드 드라이버
TWI593232B (zh) 單端可建置式多模式驅動器
KR101290080B1 (ko) 프리엠퍼시스 회로 및 이를 구비한 차동 전류 신호전송 시스템
JP4267655B2 (ja) 電子回路、該電子回路として構成された差分送信機、及び、自己直列終端送信機を形成する方法（振幅制御、プリ・エンファシス制御及びスルー・レート制御のためのセグメント化と振幅精度及び高電圧保護のための電圧調整とを有する自己直列終端シリアル・リンク送信機）
CN105049025B (zh) 低电压差分信号驱动电路
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
US10298238B2 (en) Differential driver with pull up and pull down boosters
Song et al. A 6-Gbit/s hybrid voltage-mode transmitter with current-mode equalization in 90-nm CMOS
US9160403B2 (en) Signal transmission circuit, signal transmission system, and signal transmission method
US20120049897A1 (en) Output buffer circuit and semiconductor device
US20110163791A1 (en) Output circuit and semiconductor device including pre-emphasis function
CN110932714A (zh) 一种基于sublvds的传输接口电路
US8301093B2 (en) Receiver circuit and data transmission system
JP6274320B2 (ja) 送信回路及び半導体集積回路
US9419616B2 (en) LVDS driver
Kim et al. A 5.2-Gb/s low-swing voltage-mode transmitter with an AC-/DC-coupled equalizer and a voltage offset generator
US9559697B2 (en) Transmitter circuit and semiconductor integrated circuit
TWI544747B (zh) 雙模式序列傳輸裝置及其模式切換方法
Tang et al. A 28 Gb/s 2-tap FFE source-series-terminated transmitter in 22 nm CMOS FDSOI

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20161018

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PA0302 Request for accelerated examination

Patent event date: 20161018

Patent event code: PA03022R01D

Comment text: Request for Accelerated Examination

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20161206

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20170324

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20161206

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20170324

Comment text: Decision to Refuse Application

PX0701 Decision of registration after re-examination

Patent event date: 20170705

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20170626

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20170324

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170712

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170713

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20200624

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20210702

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20220622

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20230626

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20240624

Start annual number: 8

End annual number: 8