[go: up one dir, main page]

CN113273029B - 包括电容器的多层滤波器和形成多层滤波器的方法 - Google Patents

包括电容器的多层滤波器和形成多层滤波器的方法 Download PDF

Info

Publication number
CN113273029B
CN113273029B CN201980084564.9A CN201980084564A CN113273029B CN 113273029 B CN113273029 B CN 113273029B CN 201980084564 A CN201980084564 A CN 201980084564A CN 113273029 B CN113273029 B CN 113273029B
Authority
CN
China
Prior art keywords
conductive layer
multilayer filter
location
filter
overlap region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980084564.9A
Other languages
English (en)
Other versions
CN113273029A (zh
Inventor
崔权
玛丽安·贝罗里尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Avx Components Co ltd
Original Assignee
Kyocera Avx Components Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Avx Components Co ltd filed Critical Kyocera Avx Components Co ltd
Publication of CN113273029A publication Critical patent/CN113273029A/zh
Application granted granted Critical
Publication of CN113273029B publication Critical patent/CN113273029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/175—Series LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775—Parallel LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

一种多层滤波器可以包括在Z‑方向上堆叠的多个介电层。第一导电层可以覆盖在所述介电层中的一个上，并且第二导电层可以覆盖在所述介电层中的另一个上并且在Z‑方向上与所述第一导电层间隔开。第一过孔可以在第一位置处与所述第二导电层连接。第二过孔可以在第二位置处与所述第二导电层连接，所述第二位置在第一方向上与所述第一位置间隔开。第一导电层可以在重叠区域处覆盖在所述第二导电层上以形成电容器。所述重叠区域的至少一部分可以在所述第一方向上定位在所述第一位置与所述第二位置之间。所述第二导电层可以没有与所述重叠区域相交的过孔连接。

Description

包括电容器的多层滤波器和形成多层滤波器的方法
相关申请的交叉引用
本申请要求申请日为2018年12月20日的美国临时专利申请序列号62/782,488的申请权益，该美国临时专利申请的全部内容通过引用结合在本申请中。
技术领域
本发明涉及一种包括电容器的多层滤波器、以及形成多层滤波器的方法。
背景技术
电滤波器执行许多功能，并且被用于各种电子装置中。多层滤波器有时包括一个或多个电容器，所述一个或多个电容器设计为提供非常低的电容值。例如，这种电容器可以对于过滤诸如高频无线电信号通信的高频信号是非常有用的。对提高无线连接的数据传输速度的需求推动了对高频部件的需求，所述高频部件包括配置为在高频(包括5G谱频率)下运行的部件。
获得低电容值需要具有较小电容面积的电容器。此外，电容器可能会表现出寄生电感，所述寄生电感会对多层滤波器的性能产生负面影响，尤其是在高频下产生负面影响。因此，包括具有小电容面积和/或低电感的电容器的多层滤波器将在本领域受到欢迎。
发明内容
根据本公开的一实施方式，多层滤波器可以包括在Z-方向上堆叠的多个介电层，Z-方向垂直于第一方向和第二方向中的每一者。第一方向垂直于第二方向。第一导电层可以覆盖在多个介电层中的一个上，并且第二导电层可以覆盖在多个介电层中的另一个上、并且在Z-方向上与第一导电层间隔开。第一过孔/通路(via)可以在第一位置处与第二导电层连接。第二过孔可以在第二位置处与第二导电层连接，第二位置在第一方向上与第一位置间隔开。第一导电层可以在重叠区域处、在第一方向和第二方向中的每一者上覆盖在第二导电层上以形成电容器。重叠区域的至少一部分可以在第一方向上定位在第一位置与第二位置之间。第二导电层可以没有在第一方向和第二方向中的每一者上与重叠区域相交的过孔连接。
根据本公开的另一实施方式，形成多层滤波器的方法可以包括：提供多个介电层；形成第一导电层，该第一导电层覆盖在多个介电层中的一个上；以及形成第二导电层，该第二导电层覆盖在多个介电层中的另一个上、并且在Z-方向上与第一导电层间隔开。该方法可以包括形成第一过孔和第二过孔，该第一过孔在第一位置处与第二导电层连接，该第二过孔在第二位置处与第二导电层连接，所述第二位置在第一方向上与第一位置间隔开。该方法可以包括堆叠多个介电层，使得第一导电层在重叠区域处、在第一方向和第二方向中的每一者上覆盖在第二导电层上以形成电容器。重叠区域的至少一部分可以在第一方向上定位在第一位置与第二位置之间。第二导电层可以没有在第一方向和第二方向中的每一者上与重叠区域相交的过孔连接。
附图说明
在本说明书的其余部分中，更具体地阐述了针对本领域普通技术人员的本发明的完整且可行的公开，包括其最佳模式，并且参照附图，在附图中：
图1是根据本公开的方面的带通滤波器的简化示意图；
图2是根据本公开的方面的另一带通滤波器的简化示意图；
图3A和图3B是根据本公开的方面的示例性带通滤波器的立体图；
图3C是图3A和图3B的滤波器的侧视图；
图4A到图4E是滤波器的一系列顺序俯视图，其中在每个顺序图中示出了附加层；
图5A和图5B是图8A至图9D的多层滤波器的第四电容器的俯视图；
图5C和图5D是图10A到图10B的多层滤波器的第四电容器的俯视图；
图6A和图6B是根据本公开的方面的多层滤波器的另一实施方式的立体图；
图6C是图6A和图6B的滤波器的侧视图；
图7A到图7D是图8A和图8B的滤波器的一系列顺序俯视图，其中在每个顺序图中示出了附加层；
图8A是根据本公开的方面的多层滤波器的另一实施方式的立体图；
图8B是图8A的滤波器的侧视图；
图9A到图9D是图8A和图8B的滤波器的一系列顺序俯视图，其中在每个顺序图中显示了附加层；
图10A是根据本公开的方面的多层滤波器的另一实施方式的立体图；
图10B是图10A的滤波器的侧视图；
图11A至图11D是图10A和图10B的滤波器的一系列顺序俯视图，其中在每个顺序图中示出了附加层；
图12是包括根据本公开的方面构造的滤波器的测量插入损耗值和回波损耗值的测试数据图；
图13是包括根据本公开的方面构造的滤波器的测量插入损耗值和回波损耗值的测试数据图；
图14是包括根据本公开的方面构造的滤波器的测量插入损耗值和回波损耗值的测试数据图；
图15是包括来自根据本公开的方面的滤波器的计算机分析的插入损耗值和回波损耗值的模拟数据图；
图16是包括来自根据本公开的方面的滤波器的计算机分析的插入损耗值和回波损耗值的模拟数据图；
图17是包括来自根据本公开的方面的滤波器的计算机分析的插入损耗值和回波损耗值的模拟数据图；
图18是包括根据本公开的方面的包括滤波器的测试组件的立体图。
在本说明书和附图中重复使用附图标记旨在表示本公开的相同或类似的特征或元件。
具体实施方式
本领域普通技术人员应当理解，本讨论仅是对示例性实施方式的描述，并不旨在限制本公开的更广泛的方面，所述更广泛的方面在示例性构造中实施。
一般而言，本公开涉及一种多层滤波器，该多层滤波器包括与一对过孔连接的电容器，该对过孔被布置为最小化电容器的电感和/或允许电容器具有非常小的电容面积。多层滤波器可以包括在Z-方向上堆叠的多个介电层。第一导电层可以覆盖在多个介电层中的一个上，并且第二导电层可以覆盖在多个介电层中的另一个上并且在Z-方向上与第一导电层间隔开。Z-方向垂直于第一方向(例如，X-方向)和第二方向(例如，Y-方向)中的每一者。
第一过孔可以在第一位置处与第二导电层连接。第二过孔可以在第二位置处与第二导电层连接，所述第二位置在第一方向(例如，X-方向)上与第一位置间隔开。
第二导电层可以在重叠区域处、在第一方向(例如，X-方向)和第二方向(例如，Y-方向)中的每一者上覆盖在第一导电层上以形成电容器。重叠区域的至少一部分可以在第一方向(例如，X-方向)上定位在第一位置与第二位置之间。
一对过孔的布置可以降低第二导电层两端的电压，这可以导致电容器表现出低电感。在一些实施方式中，第二导电层在电容区域内可以没有过孔。这可以通过减少重叠区域附近的金属化和/或通过允许电容区域比其他可能的更小(例如，小于过孔的宽度)来降低电容器的电容。
多层滤波器可以包括一种或多种介电材料。在一些实施方式中，一种或多种介电材料可以具有低介电常数。介电常数可以小于约100，在一些实施方式中小于约75，在一些实施方式中小于约50，在一些实施方式中小于约25，在一些实施方式中小于约15，以及在一些实施方式中小于约5。例如，在一些实施方式中，介电常数的范围可以从约1.5到100，在一些实施方式中从约1.5到约75，以及在一些实施方式中从约2到约8。介电常数可以根据IPCTM-6502.5.5.3、在25℃的工作温度和1MHz的频率下确定。介电损耗角正切的范围可以从约0.001到约0.04，在一些实施方式中从约0.0015到约0.0025。
在一些实施方式中，一种或多种介电材料可以包括有机介电材料。示例性有机电介质包括：聚苯醚(PPE)系的材料，诸如来自Polyclad的LD621和来自Park/Nelco公司的N6000系列；液晶聚合物(LCP)，诸如来自Rogers公司或戈尔公司(W.L.Gore&Associates,Inc.)的LCP；碳氢化合物复合材料，诸如来自Rogers公司的4000系列；以及环氧树脂系的层压件，诸如来自Park/Nelco公司的N4000系列。例如，示例包括环氧树脂系的N4000-13、层压到LCP的无溴材料、具有高K材料的有机层、未填充的高K有机层、Rogers4350、Rogers 4003材料和其他热塑性材料，所述其他热塑性材料诸如为聚苯硫醚树脂、聚对苯二甲酸乙二醇酯树脂、聚对苯二甲酸丁二醇酯树脂、聚硫醚树脂、聚醚酮树脂、聚四氟乙烯树脂和接枝树脂或类似的低介电常数、低损耗的有机材料。
在一些实施方式中，介电材料可以是陶瓷填充的环氧树脂。例如，介电材料可以包括诸如聚合物(例如，环氧树脂)的有机化合物，并且可以包含陶瓷介电材料的颗粒，所述陶瓷介电材料诸如为钛酸钡、钛酸钙、氧化锌、具有低火玻璃的氧化铝或其他合适的陶瓷或玻璃粘合材料。
然而，可以使用其他材料，包括N6000、环氧树脂系的N4000-13、层压到LCP的无溴材料、具有高K材料的有机层、未填充的高K有机层、Rogers4350、Rogers 4003材料(来自Rogers公司)以及其他热塑性材料，所述其他热塑性材料例如是碳氢化合物、特氟龙(Teflon)、FR4、环氧树脂、聚酰胺、聚酰亚胺和丙烯酸酯、聚苯硫醚树脂、聚对苯二甲酸乙二醇酯树脂、聚对苯二甲酸丁二醇酯树脂、聚硫醚树脂、聚醚酮树脂、聚四氟乙烯树脂、BT树脂复合材料(例如，Speedboard C)、热固性树脂(例如Hitachi MCL-LX-67F)和接枝树脂，或类似的低介电常数、低损耗有机材料。
另外，在一些实施方式中，可以使用包括陶瓷、半导体或绝缘材料的非有机介电材料，例如但不限于钛酸钡、钛酸钙、氧化锌、具有低火玻璃的氧化铝或其他合适的陶瓷或玻璃粘合材料。替代地，介电材料可以是有机化合物，所述有机化合物诸如为常用作电路板的环氧树脂(混合或不混合的陶瓷，混合或不混合的玻璃纤维)、或其他常用作介电材料的塑料。在这些情况下，导体通常是经过化学蚀刻以提供图案的铜箔。在更进一步的实施方式中，介电材料可以包括具有相对高介电常数(K)的材料，诸如NPO(COG)、X7R、X5R、X7S、Z5U、Y5V和钛酸锶中的一种。在这种示例中，介电材料可以具有大于100的介电常数，例如在约100与约4000之间的范围内的介电常数，在一些实施方式中在约1000与约3000之间的范围内的介电常数。
在一些实施方式中，多层滤波器可以包括具有输入和输出的信号路径。信号路径可以包括覆盖在介电层中的一个或多个上的一个或多个导电层。导电层可以包括多种导电材料。例如，导电层可以包括铜、镍、金、银或其他金属或合金。导电层可以直接形成在各个介电层上。替代地，一个或多个中间层或涂层可以布置在导电层和相应的介电层之间。如本文所用的，“形成在……上”可以指直接形成在介电层上的导电层或覆盖在介电层上的导电层，并且中间层或涂层在介电层与导电层之间。
导电层可以使用多种合适的技术形成。减材(subtractive)工艺、半增材(semi-additive)工艺或全增材(fully additive)工艺可以与导电材料的面板或图案电镀一起使用，随后是印刷和蚀刻步骤以限定图案化的导电层。可以使用光刻、电镀(例如，电解)、溅射、真空沉积、印刷或其他技术来形成导电层。例如，导电材料的薄层(例如，箔)可以粘附(例如，层压)到介电层的表面。可以使用掩模和光刻法选择性地蚀刻导电材料的薄层，以在介电材料的表面上产生期望的导电材料图案。
无论采用何种特定工艺，都可以实现有限的分辨率或特征尺寸。“最小线宽”可以限定为所采用的一个或多个工艺的最小的、可精确生产的特征尺寸。在一些实施方式中，最小线宽可以是约100微米或更小，在一些实施方式中是约75微米或更小，以及在一些实施方式中是约50微米或更小。“最小面积单位”可以限定为最小线宽的平方。最小面积单位可以是约0.01mm2或更小，在一些实施方式中是约0.0052mm2或更小，以及在一些实施方式中是约0.0026mm2或更小。
在一些实施方式中，多层滤波器可以包括形成在一个或多个介电层中的一个或多个过孔。例如，过孔可以将一个介电层上的导电层与另一介电层上的导电层电连接。过孔可以包括诸如铜、镍、金、银或其他金属或合金的多种导电材料。过孔可以通过钻(例如，机械钻孔、激光钻孔等)通孔，和用导电材料电镀通孔来形成，例如使用化学镀或籽晶铜(seededcopper)来形成。过孔可以填充有导电材料，使得形成导电材料的实心柱。替代地，通孔的内表面可以被电镀，使得过孔是中空的。过孔在Z-方向上的长度可以小于约180微米，在一些实施方式中小于约100微米，以及在一些实施方式中小于约80微米。
在一些实施方式中，介电层中的至少一些介电层具有的厚度可以小于约180微米，在一些实施方式中小于约120微米，在一些实施方式中小于约100微米，在一些实施方式中小于约80微米，在一些实施方式中小于60微米，在一些实施方式中小于约50微米，在一些实施方式中小于约40微米，在一些实施方式中小于约30微米，以及在一些实施方式中小于约20微米。
在一些实施方式中，多层滤波器可以被配置为用于在高频下操作。多层滤波器可以具有大于6GHz的特征频率(例如，低通频率、高通频率、带通频率的上限、或带通频率的下限)。在一些实施方式中，滤波器的特征频率可以大于约6GHz，在一些实施方式中大于约10GHz，在一些实施方式中大于约15GHz，在一些实施方式中大于约20GHz，在一些实施方式中大于约25GHz，在一些实施方式中大于约30GHz，在一些实施方式中大于约35GHz，在一些实施方式中大于约40GHz，在一些实施方式中大于约45GHz，在一些实施方式中大于约50GHz，在一些实施方式中大于约60GHz，在一些实施方式中大于约70GHz，以及在一些实施方式中大于约80GHz。
多层滤波器可以表现出优异的性能特性，所述优异的性能特性例如是对于多层滤波器的通带频率范围内的频率的低插入损耗。例如，对于通带频率范围内的频率的平均插入损耗可以大于-15dB，在一些实施方式中大于-10dB，在一些实施方式中大于-5dB，在一些实施方式中大于-2.5dB或更多。
此外，多层滤波器可以表现出对通带频率范围外的频率的极好抑制。在一些实施方式中，对于通带频率范围外的频率的插入损耗可以小于约-15dB，在一些实施方式中小于约-25dB，在一些实施方式中小于约-35dB，以及在一些实施方式中小于约-40dB。
此外，多层滤波器可以表现出从通带频率范围到通带外的频率的陡峭滚降。例如，对于紧接在通带频率范围外的频率，插入损耗可以以约0.1dB/MHz的速率减小，在一些实施方式中以大于约0.2dB/MHz的速率减小，在一些实施方式中以大于约0.3dB/MHz的速率减小，以及在一些实施方式中以大于约0.4dB/MHz的速率减小。
多层滤波器还可以在宽温度范围内表现出一致的性能特征(例如，插入损耗、回波损耗等)。在一些实施方式中，多层滤波器的插入损耗可以在较大的温度范围内变化小于5dB或更小。例如，多层滤波器可以在约25℃和第一频率下表现出第一插入损耗。多层滤波器可以在第二温度和约第一频率下表现出第二插入损耗。第一温度和第二温度之间的温差可以为约70℃或更高，在一些实施方式中为约60℃或更高，在一些实施方式中为约50℃或更高，在一些实施方式中为约30℃或更高，以及在一些实施方式中约20℃或更高。作为示例，第一温度可以是25℃，以及第二温度可以是85℃。作为另一示例，第一温度可以是25℃，以及第二温度可以是-55℃。第二插入损耗和第一插入损耗之间的差可以为约5dB或更小，在一些实施方式中为约2dB或更小，在一些实施方式中为约1dB或更小，在一些实施方式中为约0.75dB或更小，在一些实施方式中为约0.5dB或更小，以及在一些实施方式中为约0.2dB或更小。
在一些实施方式中，多层滤波器可以具有的总长度的范围从约0.5mm到约30mm，在一些实施方式中从约1mm到约15mm，以及在一些实施方式中从约2mm到约8mm。
在一些实施方式中，多层滤波器具有的总宽度的范围可以从约0.2mm至约20mm，在一些实施方式中从约0.5mm至约15mm，在一些实施方式中从约1mm至约10mm，以及在一些实施方式中从约2mm至约8mm。
多层滤波器通常可以是低轮廓的或薄的。例如，在一些实施方式中，多层滤波器具有的总厚度的范围可以从约100微米至约2mm，在一些实施方式中从约150微米至约1mm，以及在一些实施方式中从约200微米至约300微米。
不管采用的具体配置如何，本发明人已经发现，通过对形成电容器的导电层的形状和布置进行选择性控制，可以实现低电感和/或低电容的电容器。更具体地，可以在导电层之间形成重叠区域或电容区域。一对过孔可以与导电层中的一个连接并且布置在重叠区域的每一侧上，这可以减小或防止跨越导电层的电压差。可以减少与电容器相关联的寄生电感。此外，在一些实施方式中，重叠区域可以不与过孔连接，这可以允许重叠区域非常小。例如，重叠区域的宽度可以小于一个或多个过孔的宽度。因此，电容器可能表现出非常低的电容。
电容器可能对在其上形成导电层的介电层之间的小的、相对的未对准不敏感。因此，电容器可以被描述为“自对准”。例如，第一导电层可以在第一方向上伸长并且可以覆盖在第二导电层上，使得第二电容器的边缘在第一方向上界定重叠区域。第一导电层的边缘可以在垂直于第一方向的第二方向上界定重叠区域。
重叠区域的至少一部分可以在X-方向上定位在第一过孔的第一位置与第二过孔的第二位置之间。在一些实施方式中，重叠区域可以在X-方向上完全定位在第一位置和第二位置之间。
第一位置和第二位置可以在第一方向(例如，X-方向)上以间距距离间隔开。间距距离的范围可以从约20微米到约2mm或更多，在一些实施方式中从约50微米到约1mm，在一些实施方式中从约100微米到800微米，在一些实施方式中从约200微米到约600微米，例如约400微米。
第一位置和第二位置可以在第二方向(例如，Y-方向)上大致对准。例如，第一过孔的第一位置可以在第二方向(例如，Y-方向)上与第二过孔的第二位置对准小于约200微米，在一些实施方式中小于约100微米，在一些实施方式中小于约50微米，在一些实施方式中小于约20微米，以及在一些实施方式中小于约5微米。
第一导电层可以在重叠区域处、在第一方向(例如，X-方向)上具有宽度。在一些实施方式中，第一导电层的宽度可以小于或等于间距距离。第一导电层在第一方向(例如，X-方向)上宽度的范围可以从约25微米到约1mm，在一些实施方式中从约50微米到约800微米，在一些实施方式中从约75微米到约600微米，在一些实施方式中为约100微米至约300微米，例如约200微米。
第二导电层可以没有与X-Y平面中的重叠区域相交的过孔连接。在一些实施方式中，第一导电层和第二导电层中的每一个都可以没有在与X-方向和Y-方向平行的、在X-Y平面中与重叠区域相交的过孔连接。
第二导电层可以在第一端部和第二端部之间、在第一方向(例如，X-方向)上伸长。第一位置可以定位在第一端部内，并且第二位置可以定位在第二端部内。在一些实施方式中，第二导电层可以具有连接在第一端部与第二端部之间的中间部分。中间部分可以在第二方向(例如，Y-方向)上具有宽度。中间部分宽度的范围可以从约10微米到约1mm，在一些实施方式中从约20微米到约800微米，在一些实施方式中从约30微米到约400微米，在一些实施方式中从约40微米到约200微米，例如约50微米。在一些实施方式中，中间部分具有的宽度可以等于单个“最小线宽”。如上所述，最小线宽可以是用于形成导电层的一个或多个工艺的最小的、可精确生产的特征尺寸。
第一端部或第二端部中的至少一个在Y-方向上的宽度可以大于中间部分的宽度。这可以促进过孔与端部的连接。这种配置可以允许重叠区域在Y-方向上的宽度小于一个或两个过孔的宽度。
过孔在X-Y平面中宽度的范围可以从约20微米到约500微米，在一些实施方式中从约30微米到约300微米，在一些实施方式中从50微米到约150微米。过孔在Z方向上的长度可以小于约180微米，在一些实施方式中小于约100微米，以及在一些实施方式中小于约80微米。
电容器可以具有在电容器(例如，电容区域)电极之间的、小的重叠区域。例如，在一些实施方式中，电容器的电容面积可以小于约0.5平方毫米(mm2)，在一些实施方式中小于约0.3mm2，在一些实施方式中小于约0.2mm2，在一些实施方式中小于约0.1mm2，在一些实施方式中小于约0.07mm2，在一些实施方式中小于约0.05mm2，在一些实施方式中小于约0.03mm2，在一些实施方式中小于约0.02mm2，以及在一些实施方式中小于约0.015mm2。在一些实施方式中，电容面积可以小于约35个最小面积单位，在一些实施方式中小于约20个最小面积单位，在一些实施方式中小于约8个最小面积单位，在一些实施方式中小于约5个最小面积单位，在一些实施方式中小于约4个最小面积单位，以及在一些实施方式中小于约2个最小面积单位或更少。
重叠区域可以具有相对高的纵横比。例如，在一些实施方式中，重叠区域的长度(例如，在X方-向上)与重叠区域的宽度(例如，在Y-方向上)之比可以大于约1.5，在一些实施方式中大于约2，在一些实施方式中大于约3，例如约4。
重叠区域可以在第一方向上(例如，在X-方向上)与第一过孔的第一位置和/或第二过孔的第二位置间隔开。例如，重叠区域可以在第一方向上(例如，在X-方向上)与第一位置间隔开第一距离并且在第一方向上(例如，在X-方向上)与第二位置间隔开第二距离。第一距离和第二距离中的一者或两者可以大于约10微米，在一些实施方式中大于约20微米，在一些实施方式中大于约30微米，在一些实施方式中大于约40微米，在一些实施方式中大于约50微米，在一些实施方式中大于约100微米，在一些实施方式中大于约200微米，在一些实施方式中大于约400微米。
第一导电层和第二导电层可以在Z-方向上间隔开小于约500微米，在一些实施方式中小于约400微米，在一些实施方式中小于约300微米，在一些实施方式中小于约200微米，在一些实施方式中小于约100微米，在一些实施方式中小于约50微米，在一些实施方式中小于约40微米(例如，约20微米)。
滤波器可以包括在电容器电极之间的第一介电材料的第一层。第一介电材料可以不同于滤波器的另一层的第二介电材料。例如，电极之间的第一介电材料可以包括陶瓷填充的环氧树脂。第一介电材料具有的介电常数的范围可以从约5到约9，在一些实施方式中从约6到约8。例如，如上所述，第二介电材料可以包括有机介电材料。第二介电材料具有的介电常数的范围可以从约1到约5，在一些实施方式中从约2到约4。
I.多层滤波器
图1是根据本公开的方面的高频多层滤波器100的简化示意图。滤波器100可以包括一个或多个电感器102、104、106、以及一个或多个电容器108、110、112。输入电压(在图1中由Vi表示)可以输入到滤波器100，并且输出电压(在图1中由Vo表示)可以由滤波器100输出。带通滤波器100可以显着降低低频和高频，同时允许通带频率范围内的频率通过滤波器100基本上不受影响地传输。应当理解，上述简化滤波器100仅仅是带通滤波器的简化示例，并且本公开的方面可以应用于更复杂的带通滤波器。此外，本公开的方面可以应用于包括诸如低通滤波器或高通滤波器的其他类型的滤波器。
图2是根据本公开的方面的带通滤波器200的示例性实施方式的示意图。信号路径201可以限定在滤波器200的输入202与输出204之间。输入电压(在图1中由Vi表示)可以在滤波器的输入202与接地206之间输入到滤波器200。输出电压(在图1中由Vo表示)可以由滤波器200在输出204与接地206之间输出。
滤波器200可以包括彼此并联电连接的第一电感器208和第一电容器210。第一电感器208和第一电容器210可以电连接在信号路径201与接地206之间。滤波器200可以包括彼此并联电连接的第二电感器212和第二电容器214。第二电感器212和第二电容器214可以与信号路径201串联连接(例如，可以形成信号路径201的一部分)。滤波器200可以包括彼此并联电连接的第三电感器210和第三电容器214。第三电感器210和第三电容器214可以电连接在信号路径201与接地206之间。第三电感器210和第三电容器214可以与信号路径201串联连接(例如，可以形成信号路径201的一部分)。滤波器200可以包括彼此并联电连接的第四电感器220和第四电容器222。第四电感器220和第四电容器222可以电连接在信号路径201与接地206之间。
可以选择电感器208、212、216、220的电感值和电容器210、214、218、222的电容值以产生带通滤波器200的期望的带通频率范围。带通滤波器200可以显著地降低通带频率范围之外的频率，同时允许通带频率范围内的频率基本上不受影响地通过滤波器200传输。
图3A和图3B是根据本公开的方面的示例性带通滤波器300的立体图。图3C是图3A和图3B的滤波器300的侧视图。参照图3A至图3C，带通滤波器300可以包括多个介电层(为清楚起见是透明的)。参照图3C，可以堆叠第一介电层304、第二介电层306和第三介电层308以形成单片结构。滤波器300可以安装到诸如印刷电路板的安装表面302。导电层303、305、307、309可以形成在介电层304、306、308上。导电层303可以形成在第一介电层304的底表面上。导电层305、307可以分别形成在第二介电层306的顶表面和底表面上。接地可以包括沿着滤波器300的底表面(导电层303的底表面)暴露和/或终止的接地平面312。安装表面可以包括用于与接地平面312连接的一个或多个端子310。
图4A到图4E是滤波器300的一系列顺序俯视图，其中在每个附图中示出了附加层。更具体地，图4A示出了安装表面302和第一导电层303。图4B示出了形成在第一介电层304的底表面上的接地平面312。图4C另外示出了形成在第一介电层304的顶表面上的导电层305。图4D另外示出了形成在第二介电层306上的导电层307。图4E示出了形成在第三层308上的导电层309。介电层304、306、308是透明的，以显示各种图案化导电层303、305、307、309的相对重新定位。
带通滤波器300可以包括具有输入318和输出320的信号路径316。信号路径316可以电连接输入318和输出320。更具体地，信号路径316可以包括多个介电层和/或过孔，所述过孔形成在多个介电层304、306、308中和所述多个介电层上、并且被电连接在输入318和输出端320之间。信号路径316可以包括一个或多个过孔322，所述一个或多个过孔可以将输入318与设置在第一层304与第二层306之间的中间导电层324电连接。信号路径316可以包括一个或多个过孔326，所述一个或多个过孔将中间层324与形成在第二介电层306上的导电层328电连接。
第一电容器可以形成在信号路径316的形成在第二层360的上表面上的部分336、与形成在介电材料的第二层306下表面上的导电层330之间。第二层306可以具有与其他层304、308中的一个或多个不同的介电常数。例如，第二层306的介电材料具有根据IPC TM-650 2.5.5.3、在25℃的工作温度和1MHz的频率下范围从约5到约8的介电常数。其他层304、308中的一个或多个可以具有根据IPCTM-6502.5.5.3、在25℃的工作温度和1MHz的频率下范围从约1到约4的介电常数。
导电层330可以与接地平面312电连接。滤波器300的第一电容器可以对应于图2的电路图200的第一电容器210。导电层330可以与信号路径316的部分336电容性耦合。导电层330可以在Z-方向上与信号路径316的部分336间隔开。导电层330可以通过一个或多个过孔334与接地平面312电连接。
第一电容器可以对第一电容器的电极的相对未对准不敏感，这可以被描述为“自对准”。如图4D中最佳所见，信号路径316的部分336通常可以在尺寸上比第一电容器的导电层330(例如，在X和Y方向上)更小。另外，信号路径316的部分336可以限定X-Y平面中与信号路径316的其他元件和其他部分的连接。这种连接的尺寸可以设计成使得在X-方向或Y-方向上的轻微未对准不会改变第一电容器的电容面积。更具体地，在导电层330和信号路径316的部分336之间的有效重叠区域(例如，在X-Y平面中)的尺寸可以对第二层304和第三层306在X-方向或Y-方向上的轻微未对准不敏感。
例如，信号路径316的部分336可以包括(例如，在X-方向上延伸的)突片337，所述突片337具有与在部分336的相对侧上的连接器部分338的宽度(例如，在Y-方向上)相等的宽度(例如，在Y-方向上)。类似地，连接340可以从部分336的相对侧延伸(例如，在Y-方向上)，所述相对侧可以具有相等的宽度。结果，在Y-方向上的相对未对准可能不会改变导电层330与信号路径316的部分336之间的重叠区域。
滤波器300可以包括与信号路径316和接地平面312电连接的第一电感器342。滤波器300的第一电感器342可以对应于图2的电路图200的第一电感器208。第一电感器342可以通过连接器部分338与信号路径316的形成第一电容器的部分336连接。第一电感器342可以通过一个或多个过孔344与接地平面312电连接(最佳见于图3B)。
滤波器300的信号路径316可以包括第二电感器346，所述第二电感器346可以对应于图2的电路图200的第二电感器212。第二电感器346可以形成在第三层308上(最佳见于图3C)。第二电感器346可以在第一位置349和第二位置351中的每一者处与信号路径316电连接。换句话说，第二电感器346可以形成信号路径316的在输入318与输出320之间的部分。
一个或多个过孔348可以在第一位置349处将第二电感器346、与信号路径316的在第二层306上的部分354连接(最佳见于图3B、图4D和图4E)。一个或多个过孔348可以在第二位置351处将第一电感元件346、与信号路径316的在第二层306的顶表面上的部分369中的每一个连接以及与第二层306(第二层与信号路径316的部分354形成第二电容器，如下所述)的底表面上的导电层352连接。最佳见于图3A和图4E，电感器346可以具有四个角部。因此，第一电感器346可以形成大于一半的“回路”。
第二电容器可以形成在导电层352与信号路径316的部分354之间。第二电容器可以对应于图2的电路图200的第二电容器214。第二电容器可以是自对准电容器。
滤波器300的第三电感器356可以对应于图2的电路图200的第三电感器216。第三电感器356可以在第一位置357处通过一个或多个过孔360与信号路径316的部分369连接，所述信号路径316的部分369与第二电感器346连接。第三电感器356可以通过一个或多个过孔360在第二位置359处与信号路径316的部分361连接，所述信号路径316的部分369与输出320连接。信号路径316的部分361可以通过一个或多个过孔366和/或中间层368与输出320电连接。换句话说，第三电感器356可以形成信号路径316的、在第二电感器346与输出320之间的部分。
第三电容器可以与第三电感器356并联形成。第三电容器可以对应于图2的电路图200的第三电容器214。滤波器300的第三电容器可以包括导电层367，所述导电层367与信号路径316的部分369电容性耦合。
第四电感器370可以通过过孔374在第一位置371处与信号路径316电连接并且在第二位置373处与接地平面312电连接。过孔374可以通过中间层376连接。滤波器300的第四电感器370可以对应于图2的电路图200的第四电感器220。滤波器300的第四电感器370可以在信号路径316的与输出320电连接的部分361处、与信号路径316连接。第四电感器370可以具有三个角部372并且形成约四分之一个回路。
第四电容器可以包括导电层380，所述导电层与信号路径316的、与输出320连接的部分361电容性耦合。第四电容器的导电层380可以通过过孔382与接地平面312电连接。第四电容器可以对应于图2的电路图200的第四电容器222。
II.电容器
图5A是下面参照图8A到图9D描述的滤波器800的第四电容器826的俯视图。滤波器800通常可以类似于以上参照图6A到图7D描述的滤波器600来配置。第四电容器826可以包括在Z-方向上与第二导电层542间隔开的第一导电层540。如下参照图8A至图9D所述，第一导电层540可以形成滤波器800的信号路径806的一部分。第一导电层540可以在X-Y平面中、在重叠区域543处覆盖在第二导电层542上以形成第四电容器826。第一导电层540可以在重叠区域543处与第二导电层542电容性耦合。第一导电层540通常不与第二导电层542直接电连接。
第一过孔544可以在第一位置处与第二导电层542连接。第二过孔546可以在第二位置处与第二导电层522连接。第一过孔544的第一位置可以在第一方向(例如，X-方向)上与第二过孔546的第二位置间隔开。第一过孔544的第一位置可以在第二方向(例如，Y-方向)上与第二过孔546的第二位置近似对准。例如，第一过孔544的第一位置可以在第二方向(例如，Y-方向)上与第二过孔546的第二位置对准小于约200微米。
图5B是第四电容器826的俯视图，其中为清楚起见省略了第一导电层540。第二导电层542的中间区域548(在图5B中由具有锯齿形图案的阴影表示)可以在X-方向上限定在第一过孔544和第二过孔546之间。参照图5A和图5B，重叠区域543的至少一部分可以在X-方向上定位在第一过孔544的第一位置与第二过孔546的第二位置之间。换句话说，重叠区域543可以与中间区域548相交。在该示例中，重叠区域543完全定位在中间区域548内。
此外，重叠区域543可以在X-方向上与第一位置544间隔开第一距离547。重叠区域543可以在X-方向上与第二位置546间隔开第二距离549。第一距离547和第二距离549中的一个或两个可以大于约10微米。在该示例中，第一距离547和第二距离549可以各自为约100微米。
第一导电层540可以在X-方向上完全定位在第一过孔544的第一位置与第二过孔546的第二位置之间。第一导电层540可以具有在X-方向上的宽度550，该宽度550可以小于或等于在X-方向上、在第一过孔544的第一位置与第二过孔546的第二位置之间的间距距离552。在本实施方式中，第一导电层540的宽度550小于间距距离552。
第一导电层540和第二导电层542可以在重叠区域543处电容性耦合，所述重叠区域543可以非常小以实现非常低的电容。然而，重叠区域543内过孔的存在可能稍微增加第四电容器826的电容。因此，在一些实施方式中，重叠区域543可以没有过孔。
更具体地，在一些实施方式中，第二导电层542在X-Y平面中的重叠区域543内可以没有过孔连接。换句话说，第二导电层542可以不与过孔在与X-Y平面中的重叠区域543相交的位置处连接。此外，在一些实施方式中，第一导电层540和第二导电层542中的每一个可以没有与在X-Y平面中的重叠区域543相交的过孔连接。
在重叠区域543的任一侧上的过孔544、546的布置可以防止在第一过孔544的第一位置与第二过孔546的第二位置之间的位置出现电压差。例如参照图8A到图9D所述，第一过孔544和第二过孔556都可以与接地平面808连接。这种布置还可以减少与第二导电层542相关联的寄生电感。
第二导电层542可以在第一端部554和第二端部556之间在X方向上伸长。第一过孔544可以在第一位置处与第二导电层542连接，所述第一位置可以在第一端部554内。第二过孔546可以在第二端部556内与第二导电层542连接。例如，第一端部554可以具有在X-方向上的长度558和在Y-方向上的宽度560。第二端部556可以具有在X-方向上的长度562和在Y-方向上的宽度564。端部554、556的长度558、562可以大致相等。
中间部分566可以连接在第一端部554和第二端部556之间。中间部分566可以具有在端部554、556之间在X-方向上的长度568。中间部分556可以具有在重叠区域543的边界处限定的宽度569。端部554、556中的一个或两个的宽度560、564可以大于中间部分566的宽度569。例如，端部554、556通常可以在尺寸上大于过孔544、546，以确保在过孔544、546与第二导电层542之间的高质量电连接。这种配置可以允许中间部分566的宽度569小于端部554、556中的一个或两个的宽度560、564。因此，重叠区域543可能比在重叠区域543内过孔与第二导电层542连接的情况下的可能性要小。
电容器829可以是自对准的。例如，重叠区域543的尺寸可以对第一导电层540与第二导电层542之间的相对不对准不敏感。如图5B所示，重叠区域543在Y-方向上的宽度可以等于中间部分566的宽度569，并且重叠区域543在X-方向上的长度可以等于第一导电层540的宽度550。
图5C是下面参照图10A到图11D描述的滤波器1000的第四电容器1026的俯视图。滤波器1000通常可以类似于以上参照图6A到图7D描述的滤波器600来配置。第四电容器1026可以包括在Z-方向上与第二导电层572间隔开的第一导电层570。如下面参照10A到图11D所述，第一导电层570可以形成滤波器1000的信号路径1006的一部分。第一导电层570可以在X-Y平面中、在重叠区域573处覆盖在第二导电层572上，以形成第四电容器1026。第一导电层570可以在重叠区域573处与第二导电层572电容性耦合。第一导电层570通常不与第二导电层572直接电连接。
第一过孔574可以在第一位置处与第二导电层572连接。第二过孔576可以在第二位置处与第二导电层572连接。第一过孔574的第一位置可以在第一方向(例如，X-方向)上与第二过孔576的第二位置间隔开。第一过孔574的第一位置可以在第二方向(例如，Y-方向)上与第二过孔576的第二位置近似对准。例如，第一过孔574的第一位置可以在第二方向(例如，Y-方向)上与第二过孔576的第二位置对准小于约200微米。
图5D是第四电容器1026的俯视图，其中为清楚起见省略了第一导电层570。第二导电层572的中间区域578(在图5D中由具有锯齿形图案的阴影表示)可以在X方向上限定在第一过孔574与第二过孔576之间。参照图5C和图5D，重叠区域573的至少一部分可以在X-方向上定位在第一过孔574的第一位置与第二过孔576的第二位置之间。换句话说，重叠区域573可以与中间区域578相交。在该示例中，重叠区域573完全定位在中间区域578内。
重叠区域573可以在X-方向上与第一位置574间隔开第一距离575。重叠区域573可以在X-方向上与第二位置576间隔开第二距离577。第一距离575和第二距离577中的一个或两个可以大于约10微米。在该示例中，第一距离575和第二距离577可以各自为约100微米。
第一导电层570可以在X方向上完全定位在第一过孔574的第一位置与第二过孔576的第二位置之间。第一导电层570可以具有在X-方向上的宽度580，所述宽度580可以小于在X-方向上、在第一过孔574的第一位置与第二过孔576的第二位置之间的间距距离582。
第一导电层570和第二导电层572可以在重叠区域573处电容性耦合。重叠区域573可以很小以实现低电容。然而，重叠区域573内的过孔的存在可能稍微增加第四电容器1026的电容。因此，在一些实施方式中，重叠区域573可以没有过孔。
更具体地，在一些实施方式中，第二导电层572在X-Y平面中的重叠区域573内可以没有过孔连接。换句话说，第二导电层572可以不与在X-Y平面中与重叠区域573相交的位置处的过孔连接。此外，在一些实施方式中，第一导电层570和第二导电层572中的每一个可以没有在X-Y平面中与重叠区域573相交的过孔连接。
在重叠区域573的任一侧上的过孔574、576的布置可以防止在第一过孔574的第一位置与第二过孔576的第二位置之间的位置出现电压差。例如参照图10A到图11D所述，第一过孔574和第二过孔576都可以与接地平面1008连接。这种布置还可减少与第二导电层572相关联的寄生电感。
第二导电层572可以在第一端部584与第二端部586之间在X-方向上伸长。第一过孔574可以在第一位置处与第二导电层572连接，所述第一位置可以在第一端部584内。第二过孔576可以在第二端部586内与第二导电层572连接。例如，第一端部584可以具有在X-方向上的长度588和在Y-方向上的宽度590。第二端部586可以具有在X-方向上的长度592和在Y-方向上的宽度594。端部584、586的长度588、592可以大致相等。
中间部分596可以连接在第一端部584与第二端部586之间。中间部分596可以具有在X-方向上、在端部584、586之间的长度598。中间部分596可以具有在重叠区域573的边界处限定的宽度599。端部584、586中的一个或两个的宽度590、594可以大于中间部分596的宽度599。例如，端部584、586的尺寸通常可以大于过孔574、576，以确保过孔574、576与第二导电层572之间的高质量电连接。这种配置可以允许中间部分596的宽度599小于端部554、556中的一个或两个的宽度560、564。因此，重叠区域573可能比在重叠区域573内过孔与第二导电层572连接的情况的可能性要小。更具体地，过孔574、576可以各自具有在Y-方向上的宽度595、597。过孔574、576的宽度595、597可以大于中间部分596的宽度599。
电容器1026可以是自对准的。例如，重叠区域573的尺寸可以对第一导电层570与第二导电层572之间的相对不对准不敏感。如图5C所示，重叠区域573在Y-方向上的宽度可以等于中间部分596的宽度599，并且重叠区域573在X-方向上的长度可以等于第一导电层570的宽度580。
III.附加示例性实施方式
图6A示出了根据本公开的方面的多层滤波器600的另一实施方式的立体图。图6B示出了图6A的多层滤波器600的另一立体图。滤波器600通常可以以类似于上面参照图3A到图5D描述的滤波器300的方式配置。滤波器600可以包括输入602、输出604和连接输入602与输出604的信号路径606。滤波器600还可以包括与一个或多个接地电极610电连接的接地平面608。
滤波器600可以包括与接地平面608电连接的第一电感器612。第一电感器612可以对应于上面参照图2描述的电路图200的第一电感器208。滤波器600可以包括与接地平面608电耦合的第一电容器614。第一电容器614可以对应于上面参照图2描述的电路图200的第一电容器210。
滤波器600可以包括彼此并联连接的第二电感器616和第二电容器618。第二电感器616和第二电容器618可以分别对应于上面参照图2描述的电路图200的第二电感器212和第二电容器214。第二电感器616和第二电容器618可以形成信号路径606的、在输入602与输出604之间的部分。滤波器600可以包括第三电感器620和第三电容器622，所述第三电感器620和第三电容器622彼此并联连接并且可以形成信号路径606的、在输入602与输出604之间的部分。第三电感器620和第三电容器622可以分别对应于上面参照图2描述的电路图200的第三电感器216和第三电容器218。最后，滤波器600可以包括第四电感器624和第四电容器626，所述第四电感器624和第四电容器626彼此并联连接并且连接在信号路径606与接地平面608之间。第四电感器624和第四电容器626可以分别对应于上面参照图2描述的电路图200的第四电感器220和第四电容器222。
电感器612、616、620、624和电容器614、618、622、626可以以类似于上面参照图3A到图5D描述的方式通过过孔627连接。电感器612、616、620、624中的每一个可以在相应的第一位置处与信号路径606连接并且在相应的第二位置处与信号路径606或接地平面608连接。电感器612、616、620、624中的每一个可以在第一位置与第二位置之间(例如，在X-Y平面中)具有各自的有效长度。此外，电感器612、616、620、624中的每一个可以沿着其各自的有效长度具有各自的宽度。
图6C是图6A和图6B的滤波器600的侧视图。带通滤波器600可以包括多个介电层(为清楚起见，在图6A和图6B中是透明的)。参照图6C，第一层632、第二层636和第三层640可以被堆叠以形成单片结构。导电层630、634、638、642可以形成在介电层632、636、640上。导电层630可以形成在第一介电层632的底表面上。导电层634、638可以分别形成在第二介电层636的顶表面和底表面上。导电层642可以形成在第三介电层640的顶表面上。
图7A到图7D是图6A到图6C的滤波器600的一系列顺序俯视图，其中在每个图中示出了附加介电层。更具体地，图7A示出了诸如印刷电路板的安装表面628。第一导电层630可以包括接地平面608，所述接地平面608可以形成在第一层632的底表面和顶表面上。图7B另外示出了形成在第一介电层632上的第二导电层634。第二导电层634可以包括第一电容器614、第二电容器618、第三电容器622和第四电容器626。图7C另外示出了形成在第二介电层636上的第三导电层638。第三导电层638可以包括信号路径606的部分和第一电感器612。图7D示出了形成在第四介电层640上的第四导电层642。第四导电层642可以包括第二电感器616、第三电感器622和第四电感器624。介电层632、636、640是透明的，以显示各种图案化导电层630、634、638、642的相对重新定位。
图8A示出了根据本公开的方面的多层滤波器800的另一实施方式的立体图。滤波器800通常可以以类似于上面参照图3A到图5D描述的滤波器300的方式进行配置。滤波器800可以包括输入802、输出804和连接输入802与输出804的信号路径806。滤波器800还可以包括与一个或多个接地电极810电连接的接地平面808。
滤波器800可以包括与接地平面808电连接的第一电感器812。第一电感器812可以对应于上面参照图2描述的电路图200的第一电感器208。滤波器800可以包括与接地平面808电连接的第一电容器814。第一电容器814可以对应于上面参照图2描述的电路图200的第一电容器210。滤波器800可以包括彼此并联连接的第二电感器816和第二电容器818。第二电感器816和第二电容器818可以分别对应于上面参照图2描述的电路图200的第二电感器212和第二电容器214。第二电感器816和第二电容器818可以形成信号路径806的、在输入802与输出804之间的部分。滤波器800可以包括第三电感器820和第三电容器822，所述第三电感器和第三电容器彼此并联连接并且可以形成信号路径806的在输入802和输出804之间的部分。第三电感器820和第三电容器822可以分别对应于上面参照图2描述的电路图200的第三电感器216和第三电容器218。最后，滤波器800可以包括第四电感器824和第四电容器826，所述第四电感器824和第四电容器826彼此并联连接并且连接在信号路径806和接地平面808之间。第四电感器824和第四电容器826可以分别对应于上面参照图2描述的电路图200的第四电感器220和第四电容器222。
电感器812、816、820、824和电容器814、818、822、826可以以类似于上面参照图3A到图5D描述的方式通过过孔827连接。电感器812、818、820、824中的每一个可以在相应的第一位置处与信号路径806连接并且在相应的第二位置处与信号路径806或接地平面808连接。电感器812、818、820、824中的每一个可以在第一位置与第二位置之间(例如，在X-Y平面中)具有各自的有效长度。此外，电感器812、818、820、824中的每一个可以沿着其各自的有效长度具有各自的宽度。
图8B是图8A的滤波器800的侧视图。带通滤波器800可以包括多个介电层(为清楚起见，在图8A中是透明的)。参照图8B，第一层832、第二层836和第三层840可以被堆叠以形成单片结构。导电层830、834、838、842可以形成在介电层832、836、840上。导电层830可以形成在第一介电层832的底表面上。导电层834、838可以分别形成在第二介电层836的顶表面和底表面上。导电层842可以形成在第三介电层840的顶表面上。
图9A到图9D是图8A和图8B的滤波器600的一系列顺序俯视图，其中在每个图中都示出了附加介电层。更具体地，图9A示出了诸如印刷电路板的安装表面828。第一导电层830可以包括接地平面808，所述接地平面808可以形成在第一层832的底表面和顶表面上。图9B另外示出了形成在第一介电层832上的第二导电层834。第二导电层834可以包括第一电容器814、第二电容器818、第三电容器822和第四电容器826。图9C另外示出了形成在第二介电层836上的第三导电层838。第三导电层838可以包括信号路径806的部分和第一电感器812。图9D图示了形成在第四介电层840上的第四导电层842。第四导电层842可以包括第二电感器816、第三电感器822和第四电感器824。介电层832、836、840是透明的，以显示各种图案化导电层830、834、838、842的相对重新定位。
图10A示出了根据本公开的方面的多层滤波器1000的另一实施方式的立体图。图10B示出了图10A的多层滤波器1000的另一立体图。滤波器1000通常可以以类似于上面参照图3A到图5D描述的滤波器300的方式进行配置。滤波器1000可以包括输入1002、输出1004和连接输入1002和输出1004的信号路径1006。滤波器1000还可以包括与一个或多个接地电极1010电连接的接地平面1008。
滤波器1000可以包括与接地平面1008电连接的第一电感器1012。第一电感器1012可以对应于上面参照图2描述的电路图200的第一电感器208。滤波器1000可以包括与接地平面1008电连接的第一电容器1014。第一电容器1014可以对应于上面参照图2描述的电路图200的第一电容器210。滤波器1000可以包括彼此并联连接的第二电感器1016和第二电容器1018。第二电感器1016和第二电容器1018可以分别对应于上面参照图2描述的电路图200的第二电感器212和第二电容器214。第二电感器1016和第二电容器1018可以形成信号路径1006的在输入1002和输出1004之间的部分。滤波器1000可以包括第三电感器1020和第三电容器1022，所述第三电感器1020和第三电容器1022彼此并联连接并且可以形成信号路径1006的在输入1002与输出1004之间的部分。第三电感器1020和第三电容器1022可以分别对应于上面参照图2描述的电路图200的第三电感器216和第三电容器218。最后，滤波器1000可以包括第四电感器1024和第四电容器1026，所述第四电感器1024和第四电容器1026彼此并联连接并且连接在信号路径1006与接地平面1008之间。第四电感器1024和第四电容器1026可以分别对应于上面参照图2描述的电路图200的第四电感器220和第四电容器222。
电感器1012、1016、1020、1024和电容器1014、1018、1022、1026可以以类似于上面参照图3A到图5D描述的方式通过过孔1027被连接。电感器1012、10110、1020、1024中的每一个可以在相应的第一位置处与信号路径1006连接并且在相应的第二位置处与信号路径1006或接地平面1008连接。电感器1012、10110、1020、1024中的每一个可以在第一位置与第二位置之间(例如，在X-Y平面中)具有各自的有效长度。此外，电感器1012、10110、1020、1024中的每一个可以沿着其各自的有效长度具有各自的宽度。
图10B是图10A的滤波器1000的侧视图。带通滤波器1000可以包括多个介电层(为清楚起见，在图10A中是透明的)。参照图10B，第一层1032、第二层1036、第三层1040可以被堆叠以形成单片结构。导电层1030、1034、1038、1042可以形成在介电层1032、1036、1040上。导电层1030可以形成在第一介电层1032的底表面上。导电层1034、1038可以分别形成在第二介电层1036的顶表面和底表面上。导电层1042可以形成在第三介电层1040的顶表面上。
图11A至图11D是图10A和图10B的滤波器600的一系列顺序俯视图，其中在每个图中示出了附加介电层。更具体地，图11A示出了诸如印刷电路板的安装表面1028。第一导电层1030可以包括接地平面1008，所述接地平面1008可以形成在第一层1030的底表面和顶表面上。图11B另外示出了形成在第一介电层1032上的第二导电层1034。第二导电层1034可以包括第一电容器1014、第二电容器1018、第三电容器1022和第四电容器1026。图11C另外示出了形成在第二介电层1036上的第三导电层1038。第三导电层1038可以包括信号路径1006的部分和第一电感器1012。图11D示出了形成在第四介电层1040上的第四导电层1042。第四导电层1042可以包括第二电感器1016、第三电感器1022和第四电感器1024。介电层1032、1036、1040是透明的，以显示各种图案化导电层1030、1034、1038、1042的相对重新定位。
IV.应用
本文描述的滤波器的各种实施方式可以在任意合适类型的电气部件中找到应用。滤波器可以在接收、发送或以其他方式使用高频无线电信号的装置中找到特定应用。示例性应用包括智能手机、信号中继器(例如，小型基站)、中继站和雷达。
示例
计算机建模用于模拟根据本公开的方面的多层高频滤波器。此外，还构建并测试了滤波器。应当理解，以下尺寸仅作为示例给出，并不限制本公开的范围。
各种多层滤波器(包括上述的多层滤波器300、600、800、1000)可以被配置为具有以下通带频率范围和以下各自的电容面积，以平方毫米(mm2)为单位：
Figure GDA0003627816090000221
表1：电容面积的示例
如上表所示，以上参照图5A至图5D详细描述的滤波器300、600、800、1000的第四电容器可以具有非常小的电容面积(例如，小于约0.08mm2)。
介电层的厚度通常可以小于约180微米(“microns”)。例如，在一些实施方式中，第一层304、632、832、1032可以是约60微米厚。第二层306、636、836、1036可以是约20微米厚。第三层308、640、840、1040可以是约60微米厚。
在一些实施方式中，滤波器的总长度可以是4.3mm。总宽度可以是约4mm。总厚度可以是约230微米。
图12至图17呈现了各种滤波器的测试结果和模拟数据。参照图12，构建并测试了根据本公开的方面的多层滤波器。测得的插入损耗(S21)值和测得的回波损耗(S11)值绘制在0GHz至45GHz的范围内。模拟的插入损耗(S21)值和模拟的回波损耗(S11)值绘制在0GHz至35GHz的范围内。测量的通带是从约13.2GHz到约15.8GHz。
参照图13，构建并测试了根据本公开的方面的多层滤波器。测得的插入损耗(S21)值和测得的回波损耗(S11)值绘制在0GHz至45GHz的范围内。模拟的插入损耗(S21)值和模拟的回波损耗(S11)值绘制在0GHz至35GHz的范围内。通带是从约16.1GHz到约18.2GHz。
参照图14，模拟、构建并物理测试了以上参照图3A到图4E描述的多层滤波器300。测得的插入损耗(S21)值和测得的回波损耗(S11)值绘制在0GHz至45GHz的范围内。模拟的插入损耗(S21)值和模拟的回波损耗(S11)值绘制在0GHz至35GHz的范围内。通带从约17.0GHz到约21.2GHz。
参照图15，模拟了以上参照图6A到图7D描述的多层滤波器600。模拟的插入损耗(S21)值和模拟的回波损耗(S11)值绘制在0GHz至50GHz的范围内。通带是从约24.6GHz到约27.8GHz。
参照图16，模拟了以上参照图8A到图9D描述的多层滤波器800。模拟的插入损耗(S21)值和模拟的回波损耗(S11)值绘制在0GHz至55GHz的范围内。通带是从约34.6GHz约37.4GHz。
参照图17，模拟了以上参照图10A到图11D描述的多层滤波器1000。模拟的插入损耗(S21)值和模拟的回波损耗(S11)值绘制在0GHz至70GHz的范围内。通带是从约42.9GHz到约46.6GHz。
测试方法
参照图18，测试组件1800可以用于测试根据本公开的方面的多层滤波器1802的性能特征，所述性能特征诸如为插入损耗和回波损耗。滤波器1802可以安装到测试板1804。输入线1806和输出线1808均与测试板1804连接。测试板1804可以包括微带线1810，微带线1810将输入线1806与滤波器1802的输入电连接，并将输出线1808与滤波器1802的输出电连接。使用源信号发生器(例如，Keithley 2400系列源测量单元(SMU)，诸如Keithley 2410-CSMU的1806)将输入信号施加到输入线，并且在输出线1808处(例如，使用源信号发生器)测量滤波器1802的结果输出。对滤波器的各种配置重复此操作。
在不脱离本公开的精神和范围的情况下，本领域的普通技术人员可以实践本公开的这些和其他修改和变化。此外，应当理解，各个实施方式的方面可以全部和部分互换。此外，本领域普通技术人员将理解，前述描述仅作为示例，并不旨在限制在这种所附权利要求中进一步描述的公开内容。

Claims (23)

1.一种多层滤波器，所述多层滤波器包括：
多个介电层，所述多个介电层在Z方向上堆叠，使得所述多个介电层的各自表面垂直于所述Z方向，其中所述Z-方向垂直于X方向和Y方向中的每一者，所述X方向垂直于所述Y方向；
第一导电层，所述第一导电层覆盖在所述多个介电层中的一个上；
第二导电层，所述第二导电层覆盖在所述多个介电层中的另一个上并且在所述Z方向上与所述第一导电层间隔开，所述第二导电层在第一端部与第二端部之间在所述X方向上伸长；
第一过孔，所述第一过孔在第一位置处与所述第二导电层连接，所述第一位置定位在所述第一端部内；以及
第二过孔，所述第二过孔在第二位置处与所述第二导电层连接，所述第二位置在所述X方向上与所述第一位置间隔开，所述第二位置定位在所述第二端部内；
其中，所述第一导电层在重叠区域处、在所述X方向和所述Y方向中的每一者上覆盖在所述第二导电层上以形成电容器，并且其中，所述第二导电层没有在所述X方向和所述Y方向中的每一者上与所述重叠区域相交的过孔连接。
2.根据权利要求1所述的多层滤波器，其中，所述第一导电层没有在所述X方向和所述Y方向中的每一者上与所述重叠区域相交的过孔连接。
3.根据权利要求1所述的多层滤波器，其中，所述重叠区域在所述X方向上完全定位在所述第一位置与所述第二位置之间。
4.根据权利要求1所述的多层滤波器，其中，所述重叠区域在所述X方向上与所述第一位置和所述第二位置中的每一者间隔开至少10微米。
5.根据权利要求4所述的多层滤波器，其中，所述第一位置和所述第二位置在所述X方向上以间距距离间隔开，并且所述第一导电层具有在所述重叠区域处、在所述X方向上的宽度，所述宽度小于或等于所述间距距离。
6.根据权利要求1所述的多层滤波器，其中，所述第二导电层具有连接在所述第一端部与所述第二端部之间的中间部分，所述中间部分的至少一部分定位在所述重叠区域内。
7.根据权利要求6所述的多层滤波器，其中，所述第一端部或所述第二端部中的至少一者具有在所述Y方向上的宽度，所述宽度比所述中间部分的、在所述重叠区域处在所述Y方向上的宽度更大。
8.根据权利要求1所述的多层滤波器，其中，所述第一过孔和所述第二过孔在所述Y方向上具有各自的宽度，并且其中，所述第二导电层具有在所述重叠区域的边缘处、在所述Y方向上的宽度，所述在所述Y方向上的宽度比所述第一过孔或所述第二过孔的至少一者的宽度更小。
9.根据权利要求1所述的多层滤波器，其中，所述第一位置在所述Y方向上与所述第二位置对准。
10.根据权利要求1所述的多层滤波器，其中，所述重叠区域小于0.5mm2。
11.根据权利要求1所述的多层滤波器，其中，所述电容器是自对准的。
12.根据权利要求1所述的多层滤波器，其中，所述重叠区域的尺寸对所述第一导电层与所述第二导电层之间的相对未对准不敏感。
13.根据权利要求1所述的多层滤波器，其中，所述多层滤波器具有大于6GHz的特征频率。
14.根据权利要求1所述的多层滤波器，其中，所述第二导电层和所述第一导电层在所述Z方向上间隔开小于500微米。
15.根据权利要求1所述的多层滤波器，所述多层滤波器还包括接地平面、和将所述第一导电层或所述第二导电层中的至少一者电连接到所述接地平面的过孔。
16.根据权利要求1所述的多层滤波器，所述多层滤波器包括设置在所述第一导电层与所述第二导电层之间的介电材料，所述介电材料具有根据IPC TM-650 2.5.5.3、在25℃的工作温度和1MHz的频率下范围从5至8的介电常数。
17.根据权利要求16所述的多层滤波器，所述多层滤波器还包括附加介电材料，所述附加介电材料具有根据IPC TM-650 2.5.5.3、在25℃的工作温度和1MHz的频率下范围从1至4的介电常数。
18.根据权利要求1所述的多层滤波器，所述多层滤波器还包括介电材料，所述介电材料具有根据IPC TM-650 2.5.5.3、在25℃的工作温度和1MHz的频率下确定的小于100的介电常数。
19.根据权利要求1所述的多层滤波器，所述多层滤波器还包括介电材料，所述介电材料具有根据IPC TM-650 2.5.5.3、在25℃的工作温度和1MHz的频率下确定的大于100的介电常数。
20.根据权利要求1所述的多层滤波器，所述多层滤波器还包括：包括环氧树脂的介电材料。
21.根据权利要求1所述的多层滤波器，所述多层滤波器还包括有机介电材料。
22.根据权利要求21所述的多层滤波器，其中，所述有机介电材料包括液晶聚合物或聚苯醚中的至少一种。
23.一种形成多层滤波器的方法，所述方法包括：
提供多个介电层；
形成第一导电层，所述第一导电层覆盖在所述多个介电层中的一个上；
形成第二导电层，所述第二导电层覆盖在所述多个介电层中的另一个上并且在Z方向上与所述第一导电层间隔开；
形成第一过孔和第二过孔，所述第一过孔在第一位置处与所述第二导电层连接，所述第二过孔在第二位置处与所述第二导电层连接，所述第二位置在X方向上与所述第一位置间隔开，所述第一过孔和所述第二过孔在Y方向上具有各自的宽度；以及
堆叠所述多个介电层，使得所述第一导电层在重叠区域处、在所述X方向和所述Y方向中的每一者上覆盖在所述第二导电层上以形成电容器，其中，所述重叠区域的至少一部分在所述X方向上定位在所述第一位置与所述第二位置之间，其中，所述第二导电层具有在所述重叠区域的边缘处、在所述Y方向上的宽度，所述在所述Y方向上的宽度比所述第一过孔或所述第二过孔的至少一者的宽度更小，并且其中，所述第二导电层没有在所述X方向和所述Y方向中的每一者上与所述重叠区域相交的过孔连接。
CN201980084564.9A 2018-12-20 2019-12-19 包括电容器的多层滤波器和形成多层滤波器的方法 Active CN113273029B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862782488P 2018-12-20 2018-12-20
US62/782,488 2018-12-20
PCT/US2019/067361 WO2020132179A1 (en) 2018-12-20 2019-12-19 Multilayer filter including a capacitor connected with at least two vias

Publications (2)

Publication Number Publication Date
CN113273029A CN113273029A (zh) 2021-08-17
CN113273029B true CN113273029B (zh) 2022-08-02

Family

ID=71097888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980084564.9A Active CN113273029B (zh) 2018-12-20 2019-12-19 包括电容器的多层滤波器和形成多层滤波器的方法

Country Status (6)

Country Link
US (1) US11336249B2 (zh)
JP (1) JP7288055B2 (zh)
CN (1) CN113273029B (zh)
DE (1) DE112019006353T5 (zh)
TW (1) TWI827773B (zh)
WO (1) WO2020132179A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020132011A1 (en) 2018-12-20 2020-06-25 Avx Corporation High frequency multilayer filter
JP7355827B2 (ja) 2018-12-20 2023-10-03 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス
US11509276B2 (en) 2018-12-20 2022-11-22 KYOCERA AVX Components Corporation Multilayer filter including a return signal reducing protrusion
DE112019006378T5 (de) 2018-12-20 2021-09-02 Avx Corporation Mehrschicht-elektronikvorrichtung mit einem hochpräzisen induktor
JP2022138075A (ja) * 2021-03-09 2022-09-22 Tdk株式会社 積層型フィルタ装置
JP2023031964A (ja) * 2021-08-26 2023-03-09 株式会社村田製作所 フィルタ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068571A (ja) * 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
CN1855613A (zh) * 2005-04-28 2006-11-01 京瓷株式会社 带通滤波器及使用其的无线通信设备
CN101047398A (zh) * 2006-03-31 2007-10-03 Tdk株式会社 高频模块
JP2008017243A (ja) * 2006-07-07 2008-01-24 Tdk Corp 電子部品
CN102354777A (zh) * 2011-07-18 2012-02-15 西安瓷芯电子科技有限责任公司 一种ltcc低通滤波器

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0566145B1 (en) 1992-04-16 1998-08-26 Murata Manufacturing Co., Ltd. High-frequency low-pass filter
JP3459104B2 (ja) * 1993-12-28 2003-10-20 京セラ株式会社 分布定数型ノイズフィルタ
JPH11261362A (ja) * 1998-03-09 1999-09-24 Hitachi Metals Ltd 積層型バンドパスフィルタ
US6970708B1 (en) 2000-02-05 2005-11-29 Ericsson Inc. System and method for improving channel monitoring in a cellular system
JP3395754B2 (ja) 2000-02-24 2003-04-14 株式会社村田製作所 デュアルモード・バンドパスフィルタ
JP3567885B2 (ja) 2000-11-29 2004-09-22 株式会社村田製作所 積層型ｌｃフィルタ
DE10064445A1 (de) 2000-12-22 2002-07-11 Epcos Ag Elektrisches Vielschichtbauelement und Anordnung mit dem Bauelement
US7239219B2 (en) 2001-12-03 2007-07-03 Microfabrica Inc. Miniature RF and microwave components and methods for fabricating such components
JP2003198308A (ja) * 2001-12-25 2003-07-11 Ngk Spark Plug Co Ltd 積層型ｌｃフィルタ
US6734755B2 (en) 2002-05-16 2004-05-11 Corning Incorporated Broadband uniplanar coplanar transition
US6900708B2 (en) 2002-06-26 2005-05-31 Georgia Tech Research Corporation Integrated passive devices fabricated utilizing multi-layer, organic laminates
EP1520321A1 (en) 2002-06-27 2005-04-06 Memgen Corporation Miniature rf and microwave components and methods for fabricating such components
JP2004304761A (ja) 2003-03-18 2004-10-28 Murata Mfg Co Ltd チップ型共振部品
DE10335331A1 (de) 2003-08-01 2005-03-03 Epcos Ag Elektrisches Bauelement mit überlappenden Elektroden und Verfahren zur Herstellung
JP3866231B2 (ja) * 2003-09-04 2007-01-10 Ｔｄｋ株式会社 積層型バンドパスフィルタ
JP2005109951A (ja) * 2003-09-30 2005-04-21 Sony Corp 共振器および誘電体フィルタ
WO2005084090A1 (en) 2004-02-23 2005-09-09 Georgia Tech Research Corporation Liquid crystalline polymer- and multilayer polymer-based passive signal processing components for rf/wireless multi-band applications
US6970057B2 (en) 2004-04-02 2005-11-29 Chi Mei Communication Systems, Inc. Lowpass filter formed in a multi-layer ceramic
WO2006054601A1 (ja) 2004-11-19 2006-05-26 Matsushita Electric Industrial Co., Ltd. コンデンサ内蔵多層基板とその製造方法、及び冷陰極管点灯装置
JP4539422B2 (ja) 2005-04-27 2010-09-08 株式会社村田製作所 チップ型多段フィルタ装置
JP4246716B2 (ja) * 2005-05-02 2009-04-02 Ｔｄｋ株式会社 積層型フィルタ
WO2006134916A1 (ja) 2005-06-13 2006-12-21 Taiyo Yuden Co., Ltd. 積層フィルタ
US7312676B2 (en) 2005-07-01 2007-12-25 Tdk Corporation Multilayer band pass filter
JP2008004768A (ja) 2006-06-22 2008-01-10 Tdk Corp 積層電子部品の製造方法
JP2008099060A (ja) 2006-10-13 2008-04-24 Taiyo Yuden Co Ltd 積層型誘電体帯域通過フィルタ
DE102007020783A1 (de) 2007-05-03 2008-11-06 Epcos Ag Elektrisches Vielschichtbauelement
TW200908430A (en) 2007-05-18 2009-02-16 Murata Manufacturing Co Stacked bandpass filter
US20090027141A1 (en) 2007-06-22 2009-01-29 Taiyo Yuden Co., Ltd. Filter circuit, filter circuit device, multilayered circuit board, and circuit module each including the filter circuit
US8159313B2 (en) 2007-10-22 2012-04-17 D-Wave Systems Inc. Systems, methods, and apparatus for electrical filters and input/output systems
DE112008002922B4 (de) 2007-11-05 2018-04-26 Murata Mfg. Co., Ltd. Chip-Typ Filterkomponente
EP2068393A1 (en) 2007-12-07 2009-06-10 Panasonic Corporation Laminated RF device with vertical resonators
JP4995231B2 (ja) 2008-05-30 2012-08-08 キヤノン株式会社 光学フィルタ
CN102119485B (zh) 2008-08-11 2014-03-26 日立金属株式会社 带通滤波器、高频部件以及通信装置
US8446705B2 (en) 2008-08-18 2013-05-21 Avx Corporation Ultra broadband capacitor
JP2010074825A (ja) 2008-08-20 2010-04-02 Panasonic Corp 積層デバイスと、これを用いた電子機器
TWI394189B (zh) 2009-06-04 2013-04-21 Ind Tech Res Inst 電容基板結構
JP4749482B2 (ja) * 2009-07-08 2011-08-17 Ｔｄｋ株式会社 複合電子部品
JP5035319B2 (ja) 2009-10-23 2012-09-26 Ｔｄｋ株式会社 積層型コンデンサ
US9142342B2 (en) 2010-05-17 2015-09-22 Ronald Lambert Haner Compact-area capacitive plates for use with spiral inductors having more than one turn
TWI442622B (zh) 2010-11-11 2014-06-21 Murata Manufacturing Co Laminated bandpass filter
EP2618421A1 (en) 2012-01-19 2013-07-24 Huawei Technologies Co., Ltd. Surface Mount Microwave System
KR20130101849A (ko) * 2012-03-06 2013-09-16 삼성전기주식회사 박막형 공통 모드 필터
WO2013164929A1 (ja) * 2012-05-02 2013-11-07 株式会社村田製作所 高周波モジュール
JP5621823B2 (ja) * 2012-09-14 2014-11-12 株式会社村田製作所 高周波フィルタ
WO2014050239A1 (ja) 2012-09-28 2014-04-03 株式会社村田製作所 インピーダンス変換回路およびアンテナ装置
KR20140071724A (ko) 2012-12-04 2014-06-12 삼성전기주식회사 적층 세라믹 전자부품
KR20140081360A (ko) 2012-12-21 2014-07-01 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터가 실장된 회로기판
US10014843B2 (en) 2013-08-08 2018-07-03 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with embedded filters
US9349788B2 (en) 2013-08-08 2016-05-24 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Thin film capacitors embedded in polymer dielectric
US20150296617A1 (en) 2014-04-09 2015-10-15 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Interposer frame with polymer matrix and methods of fabrication
US9240392B2 (en) 2014-04-09 2016-01-19 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co., Ltd. Method for fabricating embedded chips
KR102143103B1 (ko) * 2014-04-16 2020-08-10 삼성전자주식회사 전자 장치의 부품을 활용한 안테나 장치
KR102273027B1 (ko) 2014-06-09 2021-07-05 삼성전자주식회사 위치정보를 사용하여 설정된 관심영역을 사용하여 영상데이터를 생성하는 방법 및 장치
KR101640907B1 (ko) 2015-03-17 2016-07-20 주식회사 모다이노칩 적층칩 소자
JP6578719B2 (ja) 2015-04-14 2019-09-25 Tdk株式会社 コイルとコンデンサを含む積層複合電子部品
KR20170004238A (ko) 2015-07-01 2017-01-11 주식회사 이엠따블유 광대역 모듈 및 이를 포함하는 통신 장치
JP6380315B2 (ja) 2015-09-26 2018-08-29 株式会社村田製作所 積層型ｌｃフィルタ
JP6504021B2 (ja) 2015-11-04 2019-04-24 株式会社村田製作所 電子部品
US10063211B2 (en) 2016-02-03 2018-08-28 Qualcomm Incorporated Compact bypass and decoupling structure for millimeter-wave circuits
JP6547707B2 (ja) 2016-07-29 2019-07-24 株式会社村田製作所 積層フィルタ
JP2018067612A (ja) 2016-10-19 2018-04-26 Tdk株式会社 差動伝送回路
US10389329B2 (en) 2017-02-03 2019-08-20 Murata Manufacturing Co., Ltd. Multilayer electronic component and multilayer LC filter
JP6642742B2 (ja) * 2017-02-14 2020-02-12 株式会社村田製作所 コモンモードチョークコイル、モジュール部品および電子機器
US10283566B2 (en) * 2017-06-01 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device with through-stack contact via structures and method of making thereof
JP6791107B2 (ja) 2017-12-08 2020-11-25 株式会社村田製作所 積層帯域通過フィルタ
JP2019205122A (ja) 2018-05-25 2019-11-28 ルネサスエレクトロニクス株式会社 半導体装置
CN113228410B (zh) 2018-12-20 2023-02-17 京瓷Avx元器件公司 包括低电感过孔组件的多层滤波器
WO2020132011A1 (en) 2018-12-20 2020-06-25 Avx Corporation High frequency multilayer filter
JP7355827B2 (ja) * 2018-12-20 2023-10-03 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス
DE112019006378T5 (de) 2018-12-20 2021-09-02 Avx Corporation Mehrschicht-elektronikvorrichtung mit einem hochpräzisen induktor
US11509276B2 (en) 2018-12-20 2022-11-22 KYOCERA AVX Components Corporation Multilayer filter including a return signal reducing protrusion

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068571A (ja) * 2001-08-27 2003-03-07 Nec Corp 可変コンデンサおよび可変インダクタ並びにそれらを備えた高周波回路モジュール
CN1855613A (zh) * 2005-04-28 2006-11-01 京瓷株式会社 带通滤波器及使用其的无线通信设备
CN101047398A (zh) * 2006-03-31 2007-10-03 Tdk株式会社 高频模块
JP2008017243A (ja) * 2006-07-07 2008-01-24 Tdk Corp 電子部品
CN102354777A (zh) * 2011-07-18 2012-02-15 西安瓷芯电子科技有限责任公司 一种ltcc低通滤波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
带有耦合电容的多层陶瓷带通滤波器;王学东;《电波科学学报》;20031031;第18卷(第5期);全文 *

Also Published As

Publication number Publication date
JP7288055B2 (ja) 2023-06-06
WO2020132179A4 (en) 2020-08-06
US20200204138A1 (en) 2020-06-25
WO2020132179A1 (en) 2020-06-25
US11336249B2 (en) 2022-05-17
CN113273029A (zh) 2021-08-17
DE112019006353T5 (de) 2021-09-09
TWI827773B (zh) 2024-01-01
TW202042438A (zh) 2020-11-16
JP2022514606A (ja) 2022-02-14

Similar Documents

Publication Publication Date Title
CN113273029B (zh) 包括电容器的多层滤波器和形成多层滤波器的方法
CN113228504B (zh) 高频多层滤波器
CN113228410B (zh) 包括低电感过孔组件的多层滤波器
CN113196561B (zh) 包括减少回波信号的突出部的多层滤波器
CN113228503B (zh) 包括高精度电感器的多层电子装置
CN113228409B (zh) 包括具有精确控制电容面积的电容器的多层电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: south carolina

Applicant after: Kyocera AVX Components Co.,Ltd.

Address before: south carolina

Applicant before: AVX Corp.

REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40053708

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant