[go: up one dir, main page]

JP3567885B2 - 積層型lcフィルタ - Google Patents

積層型lcフィルタ Download PDF

Info

Publication number
JP3567885B2
JP3567885B2 JP2000363220A JP2000363220A JP3567885B2 JP 3567885 B2 JP3567885 B2 JP 3567885B2 JP 2000363220 A JP2000363220 A JP 2000363220A JP 2000363220 A JP2000363220 A JP 2000363220A JP 3567885 B2 JP3567885 B2 JP 3567885B2
Authority
JP
Japan
Prior art keywords
inductor
pattern
ground
inductors
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000363220A
Other languages
English (en)
Other versions
JP2002164761A (ja
Inventor
淳 東條
登 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000363220A priority Critical patent/JP3567885B2/ja
Priority to US09/935,506 priority patent/US6529101B2/en
Priority to CN01142905.4A priority patent/CN1204683C/zh
Publication of JP2002164761A publication Critical patent/JP2002164761A/ja
Application granted granted Critical
Publication of JP3567885B2 publication Critical patent/JP3567885B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/17Structural details of sub-circuits of frequency selective networks
    • H03H7/1741Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1775Parallel LC in shunt or branch path
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01Frequency selective two-port networks
    • H03H7/09Filters comprising mutual inductance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021Constructional details
    • H03H2001/0085Multilayer, e.g. LTCC, HTCC, green sheets

Landscapes

  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、積層型LCフィルタ、特に、携帯電話等の移動体通信機器などに使用される積層型LCフィルタに関する。
【0002】
【従来の技術】
この種の積層型LCフィルタとして、従来より、図8に示す構造の積層型LCフィルタ1が知られている。この積層型LCフィルタ1は、絶縁体シートを積み重ねて構成した積層体2の内部に、セラミックシートに設けたインダクタ用ビアホールを連接してなるインダクタL1,L2と、ホット側コンデンサパターン3,4及びグランド側コンデンサパターン7にて形成されたコンデンサC1,C2を有している。
【0003】
インダクタL1の一端は内部グランドパターン5を介してグランド外部電極G1に電気的に接続され、他端はホット側コンデンサパターン3に電気的に接続されている。同様に、インダクタL2の一端は、内部グランドパターン6を介して、積層体2の表面に設けたグランド外部電極G2に電気的に接続され、他端はホット側コンデンサパターン4に電気的に接続されている。ホット側コンデンサパターン3,4は、それぞれ積層体2の表面に設けた入力外部電極及び出力外部電極(図示せず)に電気的に接続されている。
【0004】
以上の積層型LCフィルタ1は、インダクタL1とコンデンサC1とでLC共振器Q1を構成している。同様に、インダクタL2とコンデンサC2とでLC共振器Q2を構成している。そして、内部グランドパターン5と6が電気的に分離しているので、これら二つのLC共振器Q1とQ2の接地側はコムライン結合しておらず、それぞれが電気的に独立している。従って、LC共振器Q1とQ2の結合は容量性結合となり、その結合は弱く、等価的な磁気結合値は0.1以下である。
【0005】
また、これとは別に、図9に示す構造の積層型LCフィルタ11も知られている。この積層型LCフィルタ11は、セラミックシートを積み重ねて構成した積層体12の内部に、絶縁体シートに設けたインダクタ用ビアホールを連接してなるインダクタL1,L2と、ホット側コンデンサパターン13,14及びグランド側コンデンサパターン16にて形成されたコンデンサC1,C2を有している。
【0006】
インダクタL1,L2の一端は、それぞれ内部グランドパターン15を介してグランド外部電極G1,G2に電気的に接続され、他端はそれぞれホット側コンデンサパターン13,14に電気的に接続されている。ホット側コンデンサパターン13,14は、それぞれ積層体12の表面に設けた入力外部電極及び出力外部電極(図示せず)に電気的に接続されている。
【0007】
以上の積層型LCフィルタ11は、インダクタL1とコンデンサC1とでLC共振器Q1を構成している。同様に、インダクタL2とコンデンサC2とでLC共振器Q2を構成している。そして、これら二つのLC共振器Q1とQ2の接地側は、内部グランドパターン15を介してコムライン結合しており、電気的に短絡している。従って、LC共振器Q1とQ2の結合は誘導性結合となり、その結合は強く、等価的な磁気結合値は0.2以上である。
【0008】
【発明が解決しようとする課題】
ところが、従来の積層型LCフィルタ1,11においては、LC共振器Q1とQ2間の磁気結合値が0.1以下のものや0.2以上のものは得られるが、0.1より大きくて0.2より小さいものは得られないという問題があった。なお、図8に示した積層型LCフィルタ1等の場合、インダクタL1とL2間の距離を変えることにより、LC共振器Q1とQ2間の磁気結合値を調整できることが知られている。しかし、インダクタL1とL2間の距離を変えて磁気結合値を調整する方法は、製品サイズ等の制約があり、任意の磁気結合値を選ぶことができないという問題がある。たとえば、インダクタL1とL2の間の距離を近づけていけば、LC共振器Q1とQ2間の磁気結合値の調整はある程度可能であるが、インダクタL1とL2を近づけ過ぎると、焼成時にインダクタL1とL2間のセラミックに割れが生じる等の加工上の問題が生じる。
【0009】
そこで、本発明の目的は、製品サイズを変えることなく、LC共振器間の磁気結合値を調整できる積層型LCフィルタを提供することにある。
【0010】
【課題を解決するための手段と作用】
以上の目的を達成するため、本発明に係る積層型LCフィルタは、絶縁体層を積み重ねて構成した積層体内に二つのインダクタと二つのコンデンサを形成し、該インダクタとコンデンサとにより二つのLC共振器を形成した積層型LCフィルタであって、二つのインダクタが絶縁体層の積み重ね方向に連接されたビアホールにより主として構成され、二つのインダクタの一端が積層体の互いに対向する側面に設けられている二つのグランド外部電極に個別に電気的に接続されるとともに、絶縁体層の表面に設けられかつグランド外部電極間を電気的に接続するブリッジパターンが、絶縁体層の積み重ね方向において、インダクタが配置されている層の範囲内に位置していることを特徴とする。
【0011】
より具体的には、分割された内部グランドパターンを設けた第1の絶縁体層と、インダクタ用ビアホールとブリッジパターンとを設けた第2の絶縁体層と、インダクタ用ビアホールを設けた第3の絶縁体層と、ホット側コンデンサパターンを設けた第4の絶縁体層と、ホット側コンデンサパターンに対向してLC共振器のコンデンサを形成するグランド側コンデンサパターンを設けた第5の絶縁体層と、第1から第5の絶縁体層を積み重ねて構成した積層体の側面に設けられている入力外部電極、出力外部電極及び前記積層体の互いに対向する側面に設けられている二つのグランド外部電極とを少なくとも備え、インダクタ用ビアホールを絶縁体層の積み重ね方向に連接してLC共振器のインダクタを主として構成し、該インダクタの一端がコンデンサのホット側コンデンサパターンに電気的に接続されるとともに、他端が第1の絶縁体層に設けた内部グランドパターンを介してグランド外部電極に電気的に接続され、第2の絶縁体層に設けられたブリッジパターンの両端部がそれぞれグランド外部電極に電気的に接続されるとともに、ブリッジパターンが絶縁体層の積み重ね方向において、インダクタが配置されている層の範囲内に位置している。
【0012】
インダクタは、主として連接されたビアホールにより構成される。例えば、内部グランドパターンもインダクタンス成分をもっており、ここでいうインダクタは主としてビアホールを連接して構成したインダクタにより構成されたものであるという意味である。つまり、等価回路的にビアホールをインダクタとして設計したものである。
【0013】
グランド外部電極間を電気的に接続するブリッジパターンの位置を移動させることにより、LC共振器間の等価的な磁気結合値の調整が行われる。ブリッジパターンを、絶縁体層の積み重ね方向において、インダクタの途中に位置させれば、二つのLC共振器間の磁気結合値が0.1より大きくかつ0.2より小さくなる。言い換えると、誘導性結合された二つのLC共振器間の磁気結合値より小さく、かつ、容量性結合された二つのLC共振器間の磁気結合値より大きい磁気結合値が得られる。
【0014】
【発明の実施の形態】
以下、本発明に係る積層型LCフィルタの実施形態について添付図面を参照して説明する。図1に積層型LCフィルタ21の構成を示し、図2および図3にそれぞれLCフィルタ21の外観斜視図および断面図を示す。
【0015】
図1に示すように、積層型LCフィルタ21は、インダクタ用ビアホール30a〜30d,31a〜31d、ホット側コンデンサパターン33,34、ブリッジパターン35、内部グランドパターン36,37およびグランド側コンデンサパターン38等をそれぞれ設けた絶縁体シート22〜28等にて構成されている。絶縁体シート22〜28は、誘電体セラミック粉末や磁性体セラミック粉末を結合剤等と一緒に混練したものをシート状にしたものである。パターン33〜38は、Ag,Pd,Cu,Ni,Au,Ag−Pd等からなり、印刷等の方法により形成される。
【0016】
インダクタ用ビアホール30a〜30d,31a〜31dは、それぞれ絶縁体シート22〜28の積み重ね方向に連接して実質的にλ/4(λ:中心周波数の波長)の長さの柱状インダクタL1,L2を構成する。ここで言うインダクタL1,L2は、主として連接されたビアホール30a〜30d,31a〜31dにより構成されるものであるという意味である。例えば、内部グランドパターン36,37もインダクタンス成分をもっており、インダクタL1,L2は、主としてビアホール30a〜30d,31a〜31dにて構成されたものであり、等価回路的にビアホール30a〜30d,31a〜31dをインダクタとして設計したものである。
【0017】
インダクタL1,L2の軸方向はシート22〜28の表面に対して垂直である。インダクタL1,L2に電流が流れると、インダクタL1,L2のそれぞれの周囲に、インダクタL1,L2の軸方向に対して垂直な面を周回する磁界が発生する。インダクタL1,L2のそれぞれの一端(ビアホール30a,31a)は、内部グランドパターン36,37に接続されている。インダクタL1,L2のそれぞれの他端(ビアホール30d,31d)は、ホット側コンデンサパターン33,34に接続されている。
【0018】
インダクタ用ビアホール30a〜30d,31a〜31dは、絶縁体シート23〜26に金型、レーザ等で所望の形状の穴(本実施形態では、直径が0.2mmの円形の穴)を明け、Ag,Pd,Cu,Ni,Au,Ag−Pd等の導電体材料をこの穴に充填することにより形成される。
【0019】
内部グランドパターン36,37は、それぞれシート23の左側および右側に配置されている。内部グランドパターン36の一端はシート23の左辺に露出し、内部グランドパターン37の一端はシート23の右辺に露出している。
【0020】
一定のパターン幅を有するブリッジパターン35は、インダクタ用ビアホール30c,31cの近傍を通り、絶縁体シート25の左辺から右辺に向かって配設されている。ブリッジパターン35の一端はシート25の左辺に露出し、他端は右辺に露出している。ブリッジパターン35の幅は50μm〜300μmが好ましい。細過ぎると磁気結合値にバラツキが出てしまい、太過ぎると磁束をさえぎってしまうからである。
【0021】
絶縁体シート24,26は、ブリッジパターン35の位置を絶縁体シート22〜28の積み重ね方向に移動させるための調整用シートである。絶縁体シート24,26の厚み寸法を任意に増減することによって、ブリッジパターン35を柱状インダクタL1,L2の軸方向の所望の位置(途中)に位置させることができる。また、絶縁体シート24,26は、その厚み寸法を調整することによって、インダクタ用ビアホールで形成されるインダクタL1,L2のインダクタンス値も調整することができる。なお、絶縁体シート24、26は、所望の厚みを得るために、1枚の分厚いシートを用いてもよいし、薄いシートを複数枚積み重ねてもよい。
【0022】
ホット側コンデンサパターン33,34は、それぞれシート27の左側および右側に配置されている。ホット側コンデンサパターン33の一端はシート27の奥側の辺に露出し、ホット側コンデンサパターン34の一端はシート27の手前側の辺に露出している。一方、広面積のグランド側コンデンサパターン38は、シート28に形成されている。グランド側コンデンサパターン38の引き出し部は、シート28の左右の辺に露出している。そして、ホット側コンデンサパターン33,34は、それぞれ絶縁体シート27を挟んでグランド側コンデンサパターン38に対向し、コンデンサC1,C2を形成する。
【0023】
ホット側コンデンサパターン33はインダクタL1の端部(ビアホール30d)に接続し、インダクタL1とコンデンサC1とでLC共振器Q1を形成する。ホット側コンデンサパターン34はインダクタL2の端部(ビアホール31d)に接続し、インダクタL2とコンデンサC2とでLC共振器Q2を形成する。
【0024】
以上の各シート22〜28は図1に示すように順に積み重ねられ、一体的に焼成されることにより、図2及び図3に示す積層体40(長さが3.2mm、幅が1.6mm、厚さが1.2mm)とされる。積層体40の奥側および手前側の側面にはそれぞれ入力端子41,出力端子42が形成され、左右の端面にはそれぞれグランド端子G1,G2が形成されている。入力端子41にはホット側コンデンサパターン33が接続され、出力端子42にはホット側コンデンサパターン34が接続されている。グランド端子G1には、内部グランドパターン36の一端とブリッジパターン35の一端とグランド側コンデンサパターン38の一端とが接続されている。グランド端子G2には、内部グランドパターン37の一端とブリッジパターン35の他端とグランド側コンデンサパターン38の他端とが接続されている。
【0025】
図4はこうして得られた積層型LCフィルタ21の電気等価回路図である。共振器Q1,Q2相互に磁気的に接続され、2段フィルタを構成している。共振器Q1,Q2のインダクタL1,L2の一方の端部(ビアホール30d,31d)は、それぞれコンデンサC1,C2の一端に接続されている。一方、インダクタL1,L2の他端(ビアホール30a,31a)はそれぞれ内部グランドパターン36,37に電気的に接続している。
【0026】
以上の構成からなる積層型LCフィルタ21は、インダクタL1,L2の一端がそれぞれ、内部グランドパターン36,37を介して積層体40の表面に設けたグランド外部電極G1,G2に個別に電気的に接続されるとともに、グランド外部電極G1,G2間を電気的に接続するブリッジパターン35が、インダクタL1,L2の近傍に配設されている。従って、ブリッジパターン35の位置を移動させることにより、製品サイズを変えることなく、LC共振器Q1,Q2間の等価的な磁気結合値の調整を行うことができる。
【0027】
ここで、ブリッジパターン35を、絶縁体シート22〜28の積み重ね方向において、インダクタL1,L2の下端(ビアホール30d,31d)に位置させれば、図8に示した従来の積層型LCフィルタ1と等価的に等しくなり、LC共振器Q1とQ2の結合は容量性結合となり、LC共振器Q1,Q2間の磁気結合値は略0.1となる。また、ブリッジパターン35を、インダクタL1,L2の上端(ビアホール30a,31a)に位置させれば、図9に示した従来の積層型LCフィルタ11と等価的に等しくなり、LC共振器Q1とQ2の結合は誘導性結合となり、LC共振器Q1,Q2間の磁気結合値は略0.2となる。さらに、ブリッジパターン35を、インダクタL1,L2の途中に位置させれば、LC共振器Q1とQ2間の磁気結合値が0.1より大きくかつ0.2より小さくなる。言い換えると、誘導性結合されたLC共振器Q1とQ2間の磁気結合値より小さく、かつ、容量性結合されたLC共振器Q1とQ2間の磁気結合値より大きい磁気結合値が得られる。
【0028】
また、グランド外部電極G1,G2間を、ブリッジパターン35を介して電気的に接続することにより、柱状インダクタL1とL2を近づけなくても、LC共振器Q1とQ2間の磁気結合値を任意に設定することができる。たとえば、本実施形態では、柱状インダクタL1とL2間の距離を300μm以上離すことができ、インダクタL1とL2を近づけ過ぎて焼成時にインダクタL1とL2間のセラミックに割れを生じさせる等の加工上の不具合を抑えることができる。
【0029】
こうして、フィルタ特性の優れた積層型LCフィルタ21が得られる。図5は積層型LCフィルタ21の減衰特性を示すグラフである。ブリッジパターン35の位置をホット側コンデンサパターン33,34側に移動させると、減衰特性は実線45から点線46に変わる。
【0030】
なお、本発明に係る積層型LCフィルタは、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【0031】
前記実施形態では、ブリッジパターンの位置を、絶縁体層の積み重ね方向(あるいは、絶縁体層の積み重ね方向に対して垂直な方向でもよい)に移動させることにより、LC共振器間の等価的な磁気結合値を調整しているが、ブリッジパターンのパターン幅や導体厚みの寸法を変えることによっても、磁気結合値を変えることができる。このとき、ブリッジパターンのパターン幅や導体厚みの寸法を小さくすると、磁気結合値は大きくなる。逆に、パターン幅や導体厚みの寸法を大きくすると、磁気結合値は小さくなる。
【0032】
また、ブリッジパターンを設けた絶縁体シートの枚数を変えることによっても、磁気結合値を変えることができる。このとき、絶縁体シートの枚数を多くすると、磁気結合値は小さくなり、逆に、枚数を少なくすると、磁気結合値は大きくなる。
【0033】
また、図6に示すように、インダクタ用ビアホール30cと31cの間を通るブリッジパターン47であってもよいし、図7に示すように、同一絶縁体シート25に2本のブリッジパターン48,49を設けてもよい。
【0034】
さらに、前記実施形態は、それぞれ導体パターンやビアホールが形成された絶縁体シートを積み重ねた後、一体的に焼成するものであるが、必ずしもこれに限定されない。絶縁体シートは予め焼成されたものを用いてもよい。また、以下に説明する製法によって積層型LCフィルタを製造してもよい。印刷等の方法によりペースト状の絶縁材料にて絶縁体層を形成した後、その絶縁体層の表面にペースト状の導電性材料を塗布して導体パターンやビアホールを形成する。次にペースト状の絶縁材料を上から塗布して絶縁体層とする。同様にして、順に重ね塗りすることにより積層構造を有するLCフィルタが得られる。
【0035】
【発明の効果】
以上の説明から明らかなように、本発明によれば、グランド外部電極間を電気的に接続するブリッジパターンを、絶縁体層の積み重ね方向において、インダクタが配置されている層の範囲内に位置させて、このブリッジパターンの位置を移動させることにより、LC共振器間の等価的な磁気結合値を調整することができる。この結果、製品サイズを変えることなく、LC共振器間の磁気結合値を調整できる積層型LCフィルタが得られる。
【図面の簡単な説明】
【図1】本発明に係る積層型LCフィルタの一実施形態を示す分解斜視図。
【図2】図1に示した積層型LCフィルタの外観斜視図。
【図3】図2のIII−III断面図。
【図4】図2に示した積層型LCフィルタの電気等価回路図。
【図5】図2に示した積層型LCフィルタの周波数特性を示すグラフ。
【図6】ブリッジパターンの変形例を示す平面図。
【図7】ブリッジパターンの別の変形例を示す平面図。
【図8】従来の積層型LCフィルタを示す断面図。
【図9】従来の別の積層型LCフィルタを示す断面図。
【符号の説明】
21…積層型LCフィルタ
22〜28…絶縁体シート
30a〜30d,31a〜31d…インダクタ用ビアホール
33,34…ホット側コンデンサパターン
35…ブリッジパターン
36,37…内部グランドパターン
38…グランド側コンデンサパターン
L1,L2…インダクタ
C1,C2…コンデンサ
Q1,Q2…LC共振器

Claims (4)

  1. 絶縁体層を積み重ねて構成した積層体内に二つのインダクタと二つのコンデンサを形成し、該インダクタとコンデンサとにより二つのLC共振器を形成した積層型LCフィルタにおいて、
    前記二つのインダクタが前記絶縁体層の積み重ね方向に連接されたビアホールにより主として構成され、前記二つのインダクタの一端が前記積層体の互いに対向する側面に設けられている二つのグランド外部電極に個別に電気的に接続されるとともに、前記絶縁体層の表面に設けられかつ前記グランド外部電極間を電気的に接続するブリッジパターンが、前記絶縁体層の積み重ね方向において、前記インダクタが配置されている層の範囲内に位置していることを特徴とする積層型LCフィルタ。
  2. 誘導性結合された前記二つのLC共振器間の磁気結合値より小さく、かつ、容量性結合された前記二つのLC共振器間の磁気結合値より大きい磁気結合値を、前記二つのLC共振器が有していることを特徴とする請求項1記載の積層型LCフィルタ。
  3. 前記二つのLC共振器間の磁気結合値が0.1より大きくかつ0.2より小さいことを特徴とする請求項1または請求項2記載の積層型LCフィルタ。
  4. 絶縁体層を積み重ねて構成した積層体内に二つのインダクタと二つのコンデンサを形成し、該インダクタとコンデンサとにより二つのLC共振器を形成した積層型LCフィルタにおいて、
    分割された内部グランドパターンを設けた第1の絶縁体層と、
    インダクタ用ビアホールとブリッジパターンとを設けた第2の絶縁体層と、
    インダクタ用ビアホールを設けた第3の絶縁体層と、
    ホット側コンデンサパターンを設けた第4の絶縁体層と、
    前記ホット側コンデンサパターンに対向して前記LC共振器のコンデンサを形成するグランド側コンデンサパターンを設けた第5の絶縁体層と、
    前記第1から第5の絶縁体層を積み重ねて構成した前記積層体の側面に設けられている入力外部電極、出力外部電極及び前記積層体の互いに対向する側面に設けられている二つのグランド外部電極とを少なくとも備え、
    前記インダクタ用ビアホールを前記絶縁体層の積み重ね方向に連接して前記LC共振器のインダクタを主として構成し、該インダクタの一端が前記コンデンサのホット側コンデンサパターンに電気的に接続されるとともに、他端が前記第1の絶縁体層に設けた内部グランドパターンを介して前記グランド外部電極に電気的に接続され、前記第2の絶縁体層に設けられたブリッジパターンの両端部がそれぞれ前記グランド外部電極に電気的に接続されるとともに、前記ブリッジパターンが前記絶縁体層の積み重ね方向において、前記インダクタが配置されている層の範囲内に位置していること、
    を特徴とする積層型LCフィルタ。
JP2000363220A 2000-11-29 2000-11-29 積層型lcフィルタ Expired - Lifetime JP3567885B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000363220A JP3567885B2 (ja) 2000-11-29 2000-11-29 積層型lcフィルタ
US09/935,506 US6529101B2 (en) 2000-11-29 2001-08-23 Multilayered LC filter
CN01142905.4A CN1204683C (zh) 2000-11-29 2001-11-29 多层lc滤波器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000363220A JP3567885B2 (ja) 2000-11-29 2000-11-29 積層型lcフィルタ

Publications (2)

Publication Number Publication Date
JP2002164761A JP2002164761A (ja) 2002-06-07
JP3567885B2 true JP3567885B2 (ja) 2004-09-22

Family

ID=18834363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000363220A Expired - Lifetime JP3567885B2 (ja) 2000-11-29 2000-11-29 積層型lcフィルタ

Country Status (3)

Country Link
US (1) US6529101B2 (ja)
JP (1) JP3567885B2 (ja)
CN (1) CN1204683C (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124769A (ja) * 2001-08-09 2003-04-25 Murata Mfg Co Ltd Lcフィルタ回路、積層型lcフィルタ、マルチプレクサおよび無線通信装置
US6943646B2 (en) * 2003-11-14 2005-09-13 Doron Gamliel Isolation of miniature filters
JP2007158755A (ja) * 2005-12-06 2007-06-21 Matsushita Electric Ind Co Ltd 複合フィルタ
US7532092B2 (en) * 2006-06-20 2009-05-12 Tdk Corporation Grounding strategy for filter on planar substrate
CN102842425B (zh) * 2007-10-23 2016-05-25 株式会社村田制作所 层叠型电子元器件及其制造方法
JP4506903B2 (ja) * 2008-01-17 2010-07-21 株式会社村田製作所 積層型共振器および積層型フィルタ
CN101404485B (zh) * 2008-10-13 2010-06-02 电子科技大学 一种叠层片式滤波器及其制备方法
TWI414102B (zh) * 2008-11-11 2013-11-01 Murata Manufacturing Co Laminated balance filter
CN101951237B (zh) * 2010-07-23 2012-11-28 成都成电电子信息技术工程有限公司 一种叠层片式滤波器及其制备方法
CN102163960B (zh) * 2010-11-24 2014-04-02 电子科技大学 一种多层片式滤波器及其制备方法
JP2015186116A (ja) * 2014-03-25 2015-10-22 株式会社日立国際電気 帯域通過フィルタ
KR20160000329A (ko) * 2014-06-24 2016-01-04 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
CN104319436A (zh) * 2014-09-27 2015-01-28 史伟立 一种具有转换结构的发夹滤波器
KR102494324B1 (ko) * 2016-07-27 2023-02-01 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
TWI643454B (zh) * 2016-10-05 2018-12-01 日商村田製作所股份有限公司 Multilayer LC filter
WO2020132187A1 (en) 2018-12-20 2020-06-25 Avx Corporation Multilayer electronic device including a high precision inductor
JP7355827B2 (ja) 2018-12-20 2023-10-03 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 精密に制御された容量性エリアを有するコンデンサを備える多層電子デバイス
WO2020132022A1 (en) * 2018-12-20 2020-06-25 Avx Corporation Multilayer filter including a low inductance via assembly
US11336249B2 (en) 2018-12-20 2022-05-17 KYOCERA AVX Components Corporation Multilayer filter including a capacitor connected with at least two vias
DE112019006358T5 (de) 2018-12-20 2021-10-28 Avx Corporation Hochfrequenzmehrschichtfilter
DE112019006352T5 (de) 2018-12-20 2021-08-26 Avx Corporation Mehrschichtfilter, umfassend einen rückführsignalreduzierungsvorsprung
CN110752425A (zh) * 2019-09-26 2020-02-04 宋舒涵 一种带通滤波器及通信装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115232U (ja) * 1981-01-09 1982-07-16
US5404118A (en) * 1992-07-27 1995-04-04 Murata Manufacturing Co., Ltd. Band pass filter with resonator having spiral electrodes formed of coil electrodes on plurality of dielectric layers
JP3144744B2 (ja) * 1993-11-02 2001-03-12 日本碍子株式会社 積層型誘電体フィルタ
JPH08335803A (ja) * 1995-06-09 1996-12-17 Murata Mfg Co Ltd フィルタ
JP3127792B2 (ja) 1995-07-19 2001-01-29 株式会社村田製作所 Lc共振器およびlcフィルタ
JPH09205018A (ja) * 1996-01-24 1997-08-05 Murata Mfg Co Ltd 積層型インダクタ内蔵電子部品
JPH09214274A (ja) * 1996-02-08 1997-08-15 Murata Mfg Co Ltd Lc複合部品
US5945862A (en) * 1997-07-31 1999-08-31 Rambus Incorporated Circuitry for the delay adjustment of a clock signal
JP4136050B2 (ja) * 1998-02-27 2008-08-20 Tdk株式会社 積層フィルタ
JP2000165171A (ja) * 1998-11-30 2000-06-16 Murata Mfg Co Ltd Lc共振器部品及びlcフィルタ

Also Published As

Publication number Publication date
CN1356741A (zh) 2002-07-03
JP2002164761A (ja) 2002-06-07
CN1204683C (zh) 2005-06-01
US20020063611A1 (en) 2002-05-30
US6529101B2 (en) 2003-03-04

Similar Documents

Publication Publication Date Title
JP3567885B2 (ja) 積層型lcフィルタ
US6542052B2 (en) Monolithic LC components
US6437665B1 (en) Laminated LC filter with coplanar input/output capacitor patterns and coupling capacitor patterns
KR100503956B1 (ko) Lc 필터 회로, 적층형 lc 복합부품, 멀티플렉서 및무선 통신 장치
US6433653B1 (en) Monolithic LC resonator and filter with a capacitor electrode within a tubular inductor
US6414567B2 (en) Duplexer having laminated structure
JP3570361B2 (ja) 積層型lc複合部品
JP2002076809A (ja) 積層型lc複合部品及び積層型lc複合部品の周波数特性調整方法
US6762656B1 (en) LC noise filter
JP2004180032A (ja) 誘電体フィルタ
US6437666B1 (en) Monolithic LC resonator and monolithic LC filter with tubular inductor
JP3952716B2 (ja) 高周波回路部品
JP3494120B2 (ja) 積層型lc部品
JP4423830B2 (ja) 積層型方向性結合器
JP4691853B2 (ja) 積層型lc複合部品
JP2003087005A (ja) 多層バンドパスフィルタ及びその製造方法
JP2002100947A (ja) 積層型lcノイズフィルタ
JP2003069358A (ja) 積層型フィルタ
KR101983155B1 (ko) 적층 인덕터 및 그 실장기판
JP3860800B2 (ja) トラップ回路内蔵型フィルタ装置
JP2004187222A (ja) 誘電体フィルタ
JP2002064304A (ja) 積層型誘電体フィルタ
JP2010268130A (ja) 積層型フィルタアレイ
JPH05283905A (ja) 積層型誘電体フィルタ
JPH09181550A (ja) 積層型ノイズフィルタ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040310

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040607

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3567885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080625

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090625

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100625

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110625

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120625

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130625

Year of fee payment: 9

EXPY Cancellation because of completion of term