JPH08335803A - フィルタ - Google Patents

Abstract

(57)【要約】 【目的】 多層構造を用いた小形で、特性の良いフィル
タを提供する。 【構成】 誘電体からなる矩形シート状の第１の層１１
及び第２の層１５からなる誘電体基板内部に形成された
マイクロストリップライン１７ａ、１７ｂ及びビアホー
ル１８ａ、１８ｂで構成されているインダクタと、入出
力電極１２ａ、１２ｂ及びコンデンサ電極１６ａ、１６
ｂで構成されているコンデンサが並列に接続され、ビア
ホール１８ａ、１８ｂが磁気結合される２つの共振器の
それぞれの一端が入出力端子２０ａ、２０ｂに接続さ
れ、２つの共振器のそれぞれの他端がグランド電極１３
に接続されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、フィルタに関し、特
に、並列に接続されるインダクタ及びコンデンサを有
し、それらのインダクタが磁気結合される２つの共振器
を含むフィルタに関する。

【０００２】

【従来の技術】図１８及び図１９は、それぞれ従来のフ
ィルタの一例を示す断面図及び平面図である。

【０００３】フィルタ４０は、第１の保護層４１を含
み、保護層４１の上には、シールド電極４２ａ、４２
ｂ、誘電体層４３、３つのコイル４４ａ、４４ｂ及び４
４ｃを含むコイル電極４４、誘電体層４５、ポール形成
用コンデンサ電極４６、誘電体層４７、入出力インピー
ダンス調整用コンデンサ電極４８ａ、４８ｂ、誘電体層
４９、並列共振器用コンデンサ電極５０ａ、５０ｂ、誘
電体層５１、シールド電極５２ａ、５２ｂ、誘電体層５
３、トリミング用電極５４ａ、５４ｂ及び第２の保護層
５５が、この順に積層的に形成される。

【０００４】また、フィルタ４０の側面には、８個の断
面コ字型の端子５６ａ〜５６ｈが形成されている。そし
て、このフィルタ４０は、図２０に示す等価回路とな
る。

【０００５】

【発明が解決しようとする課題】しかしながら、フィル
タ４０は、多層構造であるが、コイル電極４４を平面構
造にしているため、コイルの大きさにより形状が決定し
てしまい、より小形化することは困難であった。さら
に、フィルタの中心周波数が１．５ＧＨｚ以上の周波数
になるとコイルやコンデンサの素子値が小さくなるた
め、その素子値をこの構造で実現することは困難である
という問題点があった。

【０００６】また、図１９に示すように、ストリップラ
インをスクリーン印刷による導体膜によって形成するた
め、にじみが発生してしまい、間隔を最小にするには限
度があった。従って、磁気結合をストリップライン４４
ａ、４４ｂ間の間隔で行う場合には、磁気結合度Ｍを小
さくするには限界があり、帯域幅＝中心周波数×磁気結
合度Ｍから帯域幅に限界が生じるという問題点があっ
た。

【０００７】本発明は、このような問題点を解決するた
めになされたものであり、多層構造を用いた小形で、特
性の良いフィルタを提供することを目的とする。

【０００８】

【課題を解決するための手段】上述する問題点を解決す
るため、本発明は、誘電体からなる基板内部に形成され
たインダクタ及びコンデンサが並列に接続され、前記イ
ンダクタが磁気結合される２つの共振器を含み、前記２
つの共振器のそれぞれの一端が入出力端子に接続され、
前記２つの共振器のそれぞれの他端がグランド電極に接
続されてなるフィルタにおいて、前記インダクタが少な
くともビアホールで構成されていることを特徴とする。

【０００９】また、前記インダクタがビアホールとマイ
クロストリップラインとで構成され、前記基板内部に形
成された前記マイクロストリップラインと前記コンデン
サの両者が、前記基板内部にて接続されていることを特
徴とする。

【００１０】

【作用】請求項１に記載のフィルタによれば、インダク
タを少なくともビアホールで構成する回路のため、従来
の回路と比較して、インダクタ及びコンデンサの素子値
を大きくすることができる。

【００１１】また、インダクタを少なくともビアホール
で構成するため、従来の直線パターンと比較して、イン
ダクタンス成分が大きくなる。

【００１２】さらに、磁気結合度Ｍで磁気結合されるイ
ンダクタが、ビアホールからなり、従来のスクリーン印
刷に比べ、間隔を狭くすることができるため、磁気結合
度Ｍを小さくすることができる。

【００１３】また、フィルタを少なくともビアホールと
コンデンサで構成し、ビアホールはほとんどインダクタ
ンスのみの成分であり、コンデンサもほとんどキャパシ
タンスのみの成分であるため、ＬＣＲの集中定数回路の
構成に近いものになる。

【００１４】請求項２に記載のフィルタによれば、マイ
クロストリップラインで構成されているインダクタとコ
ンデンサを誘電体基板内部にて接続しているため、コン
デンサ電極とグランド電極との間隔を狭くすることがで
き、コンデンサ電極とグランド電極との間に発生するイ
ンダクタンス成分を小さくすることができる。

【００１５】また、インダクタにマイクロストリップラ
インを使用しているため、同じ形状のストリップライン
と比較して、マイクロストリップラインのほうが線幅が
大きくなり、線路抵抗を小さくすることが可能である。

【００１６】

【実施例】以下、図面を参照にして本発明の実施例を説
明する。なお、各実施例において、第１の実施例と同一
もしくは同等の部分には同一番号を付し、重複する部分
の説明は省略する。

【００１７】図１及び図２はそれぞれ本発明の第１の実
施例に係るフィルタを示す断面図及び平面図である。こ
のフィルタ１０は、例えば誘電体からなる矩形シート状
の第１の層１１を含む。第１の層１１は、本実施例では
多数の誘電体層を積層することによって形成されるが、
例えば１枚の誘電体層のみで形成されてもよい。

【００１８】第１の層１１の一方主面には、相対する端
部近傍に、入出力電極１２ａ及び１２ｂが形成される。
そして、入出力電極１２ａ及び１２ｂからは、第１の層
１１の一方主面の端部に向け、それぞれ、引出部１２１
ａ及び１２１ｂが延びている。

【００１９】また、第１の層１１の他方主面における縁
部を除いた部分には、グランド電極１３が形成される。
そして、グランド電極１３の相対する端部の略中央部か
らは、第１の層１１の他方主面の端部に向け、それぞれ
引出部１３１ａ及び１３１ｂが延び、その引出部１３１
ａ及び１３１ｂは、それぞれ平面的に見て、入出力電極
１２ａ及び１２ｂの引出部１２１ａ及び１２１ｂに対し
て垂直方向に位置している。

【００２０】ここで、グランド電極１３は、平面的に見
て入出力電極１２ａ及び１２ｂに対向する。従って、グ
ランド電極１３と第１の層１１と入出力電極１２ａ及び
１２ｂとで、２つの共振器Ｑ１及びＱ２のコンデンサＣ
２及びＣ４（図３）が構成される。

【００２１】さらに、第１の層１１の他方主面には、グ
ランド電極１３を挟むようにして、例えば誘電体からな
る第１の保護層１４が形成される。

【００２２】一方、第１の層１１の一方主面には、入出
力電極１２ａ及び１２ｂを挟むようにして、例えば誘電
体からなる第２の層１５が形成される。第２の層１５
は、本実施例では多数の誘電体層を積層することによっ
て形成されるが、例えば１枚の誘電体層のみで形成され
てもよい。

【００２３】また、第２の層１５の上面には、コンデン
サ電極１６ａ及び１６ｂとマイクロストリップライン１
７ａ及び１７ｂが形成される。そして、これらコンデン
サ電極１６ａ及び１６ｂは、第２の層１５の上面の端部
近傍に位置し、それぞれ平面的に見て、入出力電極１２
ａ及び１２ｂと同一の端部側に位置する。また、これら
マイクロストリップライン１７ａ及び１７ｂは、一端１
７１ａ及び１７１ｂがコンデンサ電極１６ａ及び１６ｂ
と接続され、他端１７２ａ及び１７２ｂが第２の層１５
の上面の略中央部に位置する。

【００２４】ここで、コンデンサ電極１６ａ及び１６ｂ
は、平面的に見て入出力電極１２ａ及び１２ｂに対向す
る。従って、コンデンサ電極１６ａ及び１６ｂと第２の
層１５と入出力電極１２ａ及び１２ｂとで、２つの共振
器Ｑ１及びＱ２のコンデンサＣ１及びＣ３（図３）が構
成される。そして、マイクロストリップライン１７ａ及
び１７ｂで、２つの共振器Ｑ１及びＱ２のインダクタＳ
Ｌ１及びＳＬ２（図３）が構成される。

【００２５】また、グランド電極１３とマイクロストリ
ップライン１７ａ及び１７ｂの他端１７２ａ及び１７２
ｂとの間には、第１の層１１及び第２の層１５を貫くよ
うに、ビアホール１８ａ及び１８ｂが形成され、導電材
１８１ａ及び１８１ｂが充填される。

【００２６】そして、ビアホール１８ａ及び１８ｂで、
２つの共振器Ｑ１及びＱ２のインダクタＬ１及びＬ２
（図３）が構成される。

【００２７】さらに、第２の層１５の上面には、コンデ
ンサ電極１６ａ及び１６ｂとマイクロストリップライン
１７ａ及び１７ｂを挟むようにして、例えば誘電体から
なる第２の保護層１９が形成される。

【００２８】また、このフィルタ１０には、その一方側
面に、入力用端子２０ａ、その他方側面に、出力用端子
２０ｂが形成され、入出力用端子２０ａ及び２０ｂとが
形成されている側面に対して垂直に位置するその他の側
面に、それぞれグランド端子２０ｃ及び２０ｄが形成さ
れる。

【００２９】このフィルタ１０は、図３に示す等価回路
となる。すなわち、このフィルタ１０は、２つの共振器
Ｑ１及びＱ２を有する。

【００３０】一方の共振器Ｑ１は、直列に接続されるイ
ンダクタＬ１、ＳＬ１及びコンデンサＣ１と、コンデン
サＣ２とが並列に接続されている。また、他方の共振器
Ｑ２も、同様に、直列に接続されるインダクタＬ２、Ｓ
Ｌ２及びコンデンサＣ３と、コンデンサＣ４とが並列に
接続されている。

【００３１】ここで、共振器Ｑ１及びＱ２のビアホール
１８ａ及び１８ｂからなるインダクタＬ１及びＬ２が、
磁気結合度Ｍで結合される。そして、インダクタＬ１及
びＬ２間に浮遊容量Ｃｓが発生する。

【００３２】また、共振器Ｑ１及びＱ２の一端は、入出
力端子２０ａ及び２０ｂにそれぞれ接続される。

【００３３】また、共振器Ｑ１及びＱ２の他端は、グラ
ンド端子２０ｃ及び２０ｄにそれぞれ接続され、共振器
Ｑ１及びＱ２の他端とグランド端子２０ｃ及び２０ｄと
の間には、グランド電極１３で形成されるインダクタＬ
３及びＬ４が発生する。

【００３４】そして、共振器Ｑ１及びＱ２の他端の間に
は、グランド電極１３で形成されるインダクタＬ５が発
生する。

【００３５】図３に示す回路において、インダクタＬ
１、Ｌ２、Ｌ３、Ｌ４及びＬ５のインダクタンスをそれ
ぞれ０．７７、０．７７、０．０５、０．０５及び０．
０１（ｎＨ）とし、コンデンサＣ１、Ｃ２、Ｃ３、Ｃ４
及びＣｓの静電容量をそれぞれ２．７、１０、２．７、
１０及び０．２（ｐＦ）とし、マイクロストリップライ
ンＳＬ１及びＳＬ２の寸法をそれぞれ２．２×０．１５
（ｍｍ）（長さ×幅）とし、グランドギャップを１．０
（ｍｍ）とする場合の反射係数と通過係数の周波数特性
を図４に、反射係数のスミスチャートを図５に示す。

【００３６】図４及び図５から、フィルタの挿入特性及
び減衰特性が向上していることが分かる。

【００３７】上述したように、本実施例によれば、イン
ダクタをビアホール１８ａ及び１８ｂとマイクロストリ
ップライン１７ａ及び１７ｂとで構成する回路のため、
従来の回路と比較して、インダクタ、コンデンサの素子
値を大きくすることができ、１．５ＧＨｚ以上の周波数
に用いたとき、素子構成の自由度が増す。

【００３８】また、インダクタをビアホール１８ａ及び
１８ｂとマイクロストリップライン１７ａ及び１７ｂと
で構成するため、フィルタの挿入特性及び減衰特性が向
上する。

【００３９】さらに、インダクタをビアホール１８ａ及
び１８ｂとマイクロストリップライン１７ａ及び１７ｂ
とで構成することで、従来の直線パターンと比較して、
インダクタンス成分が大きくなるため、フィルタを小形
化することが可能である。

【００４０】また、インダクタをマイクロストリップラ
イン１７ａ及び１７ｂで構成することにより、同じ形状
のストリップラインと比較して、線幅が大きくなるた
め、線路抵抗が小さくなる。従って、フィルタの挿入損
失が小さくなる。

【００４１】また、磁気結合度Ｍで磁気結合されるイン
ダクタが、ビアホール１８ａ及び１８ｂからなるため、
従来のスクリーン印刷に比べ、間隔を狭くすることがで
きる。従って、従来に比べ、磁気結合度Ｍを小さくする
ことができるため、帯域幅＝中心周波数×磁気結合度Ｍ
から帯域幅を狭くすることが可能である。

【００４２】図６は本発明の第２の実施例に係るフィル
タを示す平面図である。このフィルタ１０ａは、フィル
タ１０（図１及び図２）と比較して、マイクロストリッ
プライン２１ａ及び２１ｂがミアンダラインにて形成さ
れている点で異なる。

【００４３】この場合には、ミアンダラインにて形成さ
れたマイクロストリップライン２１ａ及び２１ｂによ
り、インダクタンス成分をさらに大きくすることが可能
である。従って、フィルタ１０（図１及び図２）と同様
の効果が得られるうえ、フィルタをさらに小形化するこ
とが可能である。

【００４４】図７及び図８はそれぞれ本発明の第３の実
施例に係るフィルタを示す断面図及び平面図である。こ
のフィルタ１０ｂは、フィルタ１０（図１及び図２）と
比較してマイクロストリップライン１７ａ及び１７ｂを
有していない点で異なり、保護層１４の上に、グランド
電極１３、第１の層１１、入出力電極１２ａ及び１２
ｂ、第２の層１５、コンデンサ電極１６ａ及び１６ｂ、
第２の保護層１９が、順次積層的に形成される。そし
て、第２の層１５の上面の略中央部に位置するコンデン
サ電極１６ａ及び１６ｂの端部とグランド電極１３との
間には、第１の層１１及び第２の層１５を貫くように、
ビアホール１８ａ及び１８ｂが形成され、導電材１８１
ａ及び１８１ｂが充填される。

【００４５】また、フィルタ１０ｂは、フィルタ１０と
同様に、その一方側面に、入力用端子２０ａ、その他方
側面に、出力用端子２０ｂが形成され、その他の側面
に、それぞれグランド端子２０ｃ及び２０ｄが形成され
る。

【００４６】本実施例によれば、グランド電極１３と第
１の層１１と入出力電極１２ａ及び１２ｂとで、コンデ
ンサＣ２及びＣ４（図３）が構成され、コンデンサ電極
１６ａ及び１６ｂと第２の層１５と入出力電極１２ａ及
び１２ｂとで、コンデンサＣ１及びＣ３（図３）が構成
され、ビアホール１８ａ及び１８ｂで、インダクタＬ１
及びＬ２（図３）が構成される。そして、ビアホール１
８ａ及び１８ｂからなるインダクタＬ１及びＬ２が、磁
気結合度Ｍで結合される。

【００４７】この場合には、フィルタをビアホールとコ
ンデンサで構成し、ビアホールはほとんどインダクタン
ス成分であり、コンデンサもほとんどキャパシタンス成
分である。従って、ＬＣＲの集中定数回路の構成に近い
ものになるため、フィルタ１０（図１及び図２）と同様
の効果が得られるうえ、スプリアスのないフィルタを作
製することが可能である。

【００４８】図９及び図１０はそれぞれ本発明の第４の
実施例に係るフィルタを示す断面図及び平面図である。
このフィルタ１０ｃは、フィルタ１０（図１及び図２）
と比較して、インダクタＳＬ１及びＳＬ２（図３）とコ
ンデンサＣ１及びＣ３（図３）との接続にビアホール２
２ａ及び２２ｂを使用する点で異なり、第１の保護層１
４の上に、グランド電極１３、第１の層１１、入出力電
極１２ａ及び１２ｂ、第２の層１５、コンデンサ電極１
６ａ及び１６ｂ、第３の層２３、マイクロストリップラ
イン１７ａ及び１７ｂ、第２の保護層１９が、順次積層
的に形成される。そして、コンデンサ電極１６ａ及び１
６ｂとマイクロストリップライン１７ａ及び１７ｂの一
端１７１ａ及び１７１ｂとの間に第３の層２３を貫くよ
うに、ビアホール２２ａ、２２ｂが形成され、グランド
電極１３とマイクロストリップライン１７ａ及び１７ｂ
の他端１７２ａ及び１７２ｂとの間には、第１の層１
１、第２の層１５及び第３の層２３を貫くように、ビア
ホール１８ａ及び１８ｂが形成され、導電材１８１ａ及
び１８１ｂが充填される。

【００４９】ここで、第３の層２３は、本実施例では多
数の誘電体層を積層することによって形成されるが、例
えば１枚の誘電体層のみで形成されてもよい。

【００５０】また、フィルタ１０ｃは、フィルタ１０と
同様に、その一方側面に、入力用端子２０ａ、その他方
側面に、出力用端子２０ｂが形成され、その他の側面
に、それぞれグランド端子２０ｃ及び２０ｄが形成され
る。

【００５１】本実施例によれば、グランド電極１３と第
１の層１１と入出力電極１２ａ及び１２ｂとで、コンデ
ンサＣ２及びＣ４（図３）が構成され、コンデンサ電極
１６ａ及び１６ｂと第２の層１５と入出力電極１２ａ及
び１２ｂとで、コンデンサＣ１及びＣ３（図３）が構成
され、ビアホール１８ａ及び１８ｂで、インダクタＬ１
及びＬ２（図３）が構成され、マイクロストリップライ
ン１７ａ及び１７ｂで、インダクタＳＬ１及びＳＬ２
（図３）が構成される。そして、ビアホール１８ａ及び
１８ｂからなるインダクタＬ１及びＬ２が、磁気結合度
Ｍで結合される。

【００５２】この場合には、インダクタＳＬ１及びＳＬ
２とコンデンサＣ１及びＣ３との接続にビアホール２２
ａ、２２ｂを使用するため、コンデンサ電極１６ａ及び
１６ｂとグランド電極１３との間隔を狭くすることがで
きるため、コンデンサ電極１６ａ及び１６ｂとグランド
電極１３との間に発生するインダクタンス成分を小さく
することができる。従って、フィルタ１０（図１及び図
２）と同様の効果が得られるうえ、スプリアス特性の良
いフィルタを作製することが可能である。

【００５３】図１１及び図１２はそれぞれ本発明の第５
の実施例に係るフィルタを示す断面図及び平面図であ
る。このフィルタ１０ｄは、フィルタ１０（図１及び図
２）と比較して、マイクロストリップラインからなるイ
ンダクタが磁気結合される点で異なり、例えば誘電体か
らなる矩形シート状の第１の層１１を含む。

【００５４】第１の層１１の一方主面の一方端部近傍に
は、入出力電極１２ａ及び１２ｂが形成されている。そ
して、それぞれ第１の層１１の端部に延びる引出部１２
１ａ及び１２１ｂを有している。

【００５５】また、第１の層１１の他方主面における縁
部を除いた部分には、グランド電極１３が形成される。
そして、グランド電極１３の相対する端部の略中央部か
らは、第１の層１１の他方主面の端部に向け、それぞれ
引出部１３１ａ及び１３１ｂが延びその、引出部１３１
ａ及び１３１ｂはそれぞれ平面的に見て、入出力電極１
２ａ及び１２ｂの引出部１２１ａ及び１２１ｂに対し
て、垂直に位置している。

【００５６】ここで、グランド電極１３は、平面的に見
て入出力電極１２ａ及び１２ｂに対向する。従って、グ
ランド電極１３と第１の層１１と入出力電極１２ａ及び
１２ｂとで、２つの共振器Ｑ１及びＱ２のコンデンサＣ
２及びＣ５（図１１）が構成される。

【００５７】さらに、第１の層１１の他方主面には、グ
ランド電極１３を挟むようにして、例えば誘電体からな
る第１の保護層１４が形成される。

【００５８】一方、第１の層１１の一方主面には、入出
力電極１２ａ及び１２ｂを挟むようにして、例えば誘電
体からなる第２の層１５が形成される。

【００５９】第２の層１５の上面の一方端部近傍には、
コンデンサ電極１６ａ及び１６ｂが形成される。そし
て、コンデンサ電極１６ａ及び１６ｂは、平面的に見
て、入出力電極１２ａ及び１２ｂと同一の端部側に位置
している。

【００６０】ここで、コンデンサ電極１６ａ及び１６ｂ
は、平面的に見て入出力電極１２ａ及び１２ｂに対向す
る。従って、コンデンサ電極１６ａ及び１６ｂと第２の
層１５と入出力電極１２ａ及び１２ｂとで、２つの共振
器Ｑ１及びＱ２のコンデンサＣ２及びＣ５（図１３）が
構成される。

【００６１】また、第２の層１５の上面には、コンデン
サ電極１６ａ及び１６ｂを挟むようにして、例えば誘電
体からなる第３の層２３が形成される。

【００６２】第３の層２３の上面の一方端部近傍の略中
央部には、コンデンサ電極２４が形成される。そして、
コンデンサ電極２４は、平面的に見て、入出力電極１２
ａ及び１２ｂと同一の端部側に位置し、一部がコンデン
サ電極１６ａ及び１６ｂと重なっている。

【００６３】ここで、コンデンサ電極２４は、平面的に
見てグランド電極１３に対向する。従って、コンデンサ
電極２４と第１の層１１と第２の層１５と第３の層２３
とグランド電極１３とで、共振器Ｑ１と共振器Ｑ２との
間のコンデンサＣ３（図１３）が構成される。

【００６４】また、第３の層２３の上面には、コンデン
サ電極２４を挟むようにして、例えば誘電体からなる第
４の層２５が形成される。

【００６５】第４の層２４の上面には、一端１７１ａ及
び１７１ｂが入出力電極１２ａ及び１２ｂと同一の端部
側に位置し、他端１７２ａ及び１７２ｂが相対する端部
側に位置するように、マイクロストリップライン１７ａ
及び１７ｂが形成される。

【００６６】また、コンデンサ電極１６ａ及び１６ｂと
マイクロストリップライン１７ａ及び１７ｂの一端１７
１ａ及び１７１ｂとの間には、第３の層２３及び第４の
層２５を貫くように、ビアホール２２ａ及び２２ｂが形
成され、グランド電極１３とマイクロストリップライン
１７ａ及び１７ｂの他端１７２ａ及び１７２ｂとの間に
は、第１の層１１、第２の層１５、第３の層２３及び第
４の層２５を貫くように、ビアホール１８ａ及び１８ｂ
が形成され、それぞれのビアホール１８ａ、１８ｂ、２
２ａ及び２２ｂには導電材１８１ａ、１８１ｂ、２２１
ａ及び２２１ｂが充填される。

【００６７】そして、マイクロストリップライン１７ａ
及び１７ｂで、２つの共振器Ｑ１及びＱ２のインダクタ
ＳＬ１及びＳＬ２（図１３）が構成され、ビアホール２
２ａ及び２２ｂで、２つの共振器Ｑ１及びＱ２のインダ
クタＬ１及びＬ２（図１３）が構成され、ビアホール１
８ａ及び１８ｂで、２つの共振器Ｑ１及びＱ２のインダ
クタＬ３及びＬ４（図１３）が構成される。

【００６８】さらに、第４の層２５の上面には、マイク
ロストリップライン１７ａ及び１７ｂを挟むようにし
て、例えば誘電体からなる第２の保護層１９が形成され
る。

【００６９】また、このフィルタ１０ｄには、その一方
側面に、入出力用端子２０ａ及び２０ｂが形成され、そ
の他の側面に、それぞれグランド端子２０ｃ及び２０ｄ
が形成される。

【００７０】ここで、第４の層２５は、本実施例では多
数の誘電体層を積層することによって形成されるが、例
えば１枚の誘電体層のみで形成されてもよい。

【００７１】このフィルタ１０ｄは、図１３に示す等価
回路となる。すなわち、このフィルタ１０ｄは、２つの
共振器Ｑ１及びＱ２を有する。

【００７２】一方の共振器Ｑ１は、直列に接続されるイ
ンダクタＬ１、Ｌ３及びＳＬ１と、コンデンサＣ２が並
列に接続されている。また、他方の共振器Ｑ２も、同様
に、直列に接続されるインダクタＬ２、Ｌ４及びＳＬ２
と、コンデンサＣ５が並列に接続されている。さらに、
インダクタＳＬ１とＳＬ２との間には、コンデンサＣ３
が接続されている。

【００７３】ここで、共振器Ｑ１及びＱ２のマイクロス
トリップライン１７ａ及び１７ｂからなるインダクタＳ
Ｌ１及びＳＬ２が、磁気結合度Ｍで結合される。

【００７４】そして、２つの共振器Ｑ１及びＱ２の一端
が、コンデンサＣ１及びＣ４を介して、入出力用端子２
０ａ及び２０ｂに接続され、２つの共振器Ｑ１及びＱ２
の他端がグランド端子２０ｃ及び２０ｄに接続される。

【００７５】さらに、２つの共振器Ｑ１及びＱ２の他端
とグランド端子２０ｃ及び２０ｄとの間には、グランド
電極１３で形成されるインダクタＬ５が発生する。

【００７６】図１３に示す回路において、インダクタＬ
１、Ｌ２、Ｌ３、Ｌ４及びＬ５のインダクタンスをそれ
ぞれ０．８、０．８、０．０５、０．０５及び０．０８
（ｎＨ）とし、コンデンサをＣ１、Ｃ２、Ｃ３、Ｃ４及
びＣ５の静電容量をそれぞれ０．５５、１．３、０．
６、０．５５及び１．３（ｐＦ）とし、マイクロストリ
ップラインＳＬ１及びＳＬ２の寸法をそれぞれ２．２×
０．１５（ｍｍ）（長さ×幅）とし、グランドギャップ
を１．０（ｍｍ）とする場合の反射係数と通過係数の周
波数特性を図１４に、反射係数のスミスチャートを図１
５に示す。

【００７７】図１４及び図１５からフィルタの挿入特性
及び減衰特性が向上していることが分かる。

【００７８】また、図１３は、下側ポールのみの回路で
あるが、両側にポールを作る場合には、図１６に示した
ように、共振器Ｑ１及びＱ２の一端の間に、ポール形成
用コンデンサＣ６を接続した回路を用いれば良い。この
ポール形成用コンデンサＣ６は、入出力端子２０ａ及び
２０ｂ間に生じる浮遊容量で構成される。従って、ポー
ル形成用コンデンサＣ６のみを形成するための電極など
は不要である。

【００７９】上述したように、本実施例によれば、イン
ダクタＳＬ１及びＳＬ２とコンデンサＣ２及びＣ５との
接続にビアホール２２ａ、２２ｂを使用することによ
り、コンデンサ電極１６ａ及び１６ｂとグランド電極１
３との間隔を狭くすることができるため、コンデンサ電
極１６ａ及び１６ｂとグランド電極１３との間に発生す
るインダクタンス成分を小さくすることができる。従っ
て、スプリアス特性の良いフィルタを作製することが可
能である。

【００８０】また、インダクタを、ビアホール１８ａ及
び１８ｂとマイクロストリップライン１７ａ及び１７ｂ
とで構成する回路のため、従来の回路と比較して、イン
ダクタ、コンデンサの素子値を大きくすることができ、
１．５ＧＨｚ以上の周波数に用いたとき、素子構成の自
由度が増す。

【００８１】さらに、インダクタをビアホールとマイク
ロストリップラインとで構成することで、従来の直線パ
ターンと比較して、インダクタンス成分が大きくなるた
め、フィルタを小形化することが可能である。

【００８２】また、インダクタをマイクロストリップラ
インで構成することにより、同じ形状のストリップライ
ンと比較して、損失が小さくなるため、素子特性が向上
する。

【００８３】図１７は本発明の第７の実施例に係るフィ
ルタを示す平面図である。このフィルタ１０ｅは、フィ
ルタ１０ｄと比較して、マイクロストリップライン２１
ａ及び２１ｂがミアンダラインにて形成されている点で
異なる。

【００８４】この場合には、ミアンダラインにて形成さ
れたマイクロストリップライン２１ａ及び２１ｂによ
り、インダクタンス成分をさらに大きくすることが可能
である。従って、フィルタ１０ｄ（図１１及び図１２）
と同様の効果が得られるうえ、フィルタをさらに小形化
することが可能である。

【００８５】

【発明の効果】請求項１に記載のフィルタによれば、イ
ンダクタを少なくともビアホールで構成する回路のた
め、従来の回路と比較して、インダクタ及びコンデンサ
の素子値を大きくすることができる。従って、１．５Ｇ
Ｈｚ以上の周波数に用いたとき、素子構成の自由度が増
す。

【００８６】また、インダクタを少なくともビアホール
で構成するため、フィルタの挿入特性及び減衰特性が向
上する。

【００８７】さらに、インダクタを少なくともビアホー
ルで構成することで、従来の直線パターンと比較して、
インダクタンス成分が大きくなるため、フィルタを小形
化することが可能である。

【００８８】また、磁気結合度Ｍで磁気結合されるイン
ダクタが、ビアホールからなるため、従来のスクリーン
印刷に比べ、間隔を狭くすることができる。従って、従
来に比べて、磁気結合度Ｍを小さくすることができるた
め、帯域幅＝中心周波数×磁気結合度Ｍから帯域幅を狭
くすることが可能である。

【００８９】さらに、フィルタをビアホールとコンデン
サで構成し、ビアホールはほとんどインダクタンス成分
であり、コンデンサもキャパシタンス成分である。従っ
て、ＬＣＲの集中定数回路の構成に近いものになるた
め、スプリアスのないフィルタを作製することが可能で
ある。

【００９０】請求項２に記載のフィルタによれば、マイ
クロストリップラインで構成されているインダクタとコ
ンデンサを誘電体基板内部にて接続していることによ
り、コンデンサ電極とグランド電極との間隔を狭くする
ことができるため、コンデンサ電極とグランド電極との
間に発生するインダクタンス成分を小さくすることがで
きる。従って、スプリアス特性の良いフィルタを作製す
ることが可能である。

【００９１】また、インダクタをマイクロストリップラ
インで構成することにより、同じ形状のストリップライ
ンと比較して、線幅が大きくなるため、線路抵抗が小さ
くなる。従って、フィルタの挿入損失が小さくなる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るフィルタを示す断
面図である。

【図２】図１に示すフィルタの透視平面図である。

【図３】図１に示すフィルタの等価回路図である。

【図４】図１に示すフィルタの周波数特性を示すグラフ
である。

【図５】図１に示すフィルタのスミスチャートである。

【図６】本発明の第２の実施例に係るフィルタを示す透
視平面図である。

【図７】本発明の第３の実施例に係るフィルタを示す断
面図である。

【図８】図７に示すフィルタの透視平面図である。

【図９】本発明の第４の実施例に係るフィルタを示す断
面図である。

【図１０】図９に示すフィルタの透視平面図である。

【図１１】本発明の第５の実施例に係るフィルタを示す
断面図である。

【図１２】図１１に示すフィルタの透視平面図である。

【図１３】図１１に示すフィルタの等価回路図である。

【図１４】図１１に示すフィルタの周波数特性を示すグ
ラフである。

【図１５】図１１に示すフィルタのスミスチャートであ
る。

【図１６】本発明の第６の実施例に係るフィルタを示す
等価回路図である。

【図１７】本発明の第７の実施例に係るフィルタを示す
透視平面図である。

【図１８】従来のフィルタを示す断面図である。

【図１９】図１８に示すフィルタの透視平面図である。

【図２０】図１８に示すフィルタの等価回路図である。

【符号の説明】

１０、１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ
フィルタ １２ａ、１２ｂ 入出力電極 １３ グランド電極 １６ａ、１６ｂ、２４ コンデンサ電極 １７ａ、１７ｂ、２１ａ、２１ｂ マイクロストリ
ップライン １８ａ、１８ｂ、２２ａ、２２ｂ ビアホール Ｌ１、Ｌ２、Ｌ３、Ｌ４、Ｌ５、ＳＬ１、ＳＬ２
インダクタ Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６ コンデンサ Ｑ１、Ｑ２ 共振器

───────────────────────────────────────────────────── フロントページの続き (72)発明者 朝倉 健二 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 誘電体からなる基板内部に形成されたイ
   ンダクタ及びコンデンサが並列に接続され、前記インダ
   クタが磁気結合される２つの共振器を含み、前記２つの
   共振器のそれぞれの一端が入出力端子に接続され、前記
   ２つの共振器のそれぞれの他端がグランド電極に接続さ
   れてなるフィルタにおいて、 前記インダクタが少なくともビアホールで構成されてい
   ることを特徴とするフィルタ。
2. 【請求項２】 前記インダクタがビアホールとマイクロ
   ストリップラインとで構成され、前記基板内部に形成さ
   れた前記マイクロストリップラインと前記コンデンサの
   両者が、前記基板内部にて接続されていることを特徴と
   する請求項１に記載のフィルタ。