[go: up one dir, main page]

CN112992929A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112992929A
CN112992929A CN202011484111.6A CN202011484111A CN112992929A CN 112992929 A CN112992929 A CN 112992929A CN 202011484111 A CN202011484111 A CN 202011484111A CN 112992929 A CN112992929 A CN 112992929A
Authority
CN
China
Prior art keywords
layer
semiconductor
pattern
light absorbing
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011484111.6A
Other languages
English (en)
Inventor
珍·琼格曼
布莱恩·阿斯匹灵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fleck Innabur Technology Co ltd
Original Assignee
Flex Inca
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Flex Inca filed Critical Flex Inca
Publication of CN112992929A publication Critical patent/CN112992929A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种方法，包括：在支撑衬底上原位形成：第一金属层；在所述第一金属层之后的光吸收层；在所述光吸收层之后的导体图案；以及在所述导体图案之后的半导体层；使用抗蚀剂掩模图案化所述半导体层以形成半导体图案，所述半导体图案限定一个或多个半导体装置的一个或多个半导体沟道；以及使用所述抗蚀剂掩模和所述导体图案图案化所述光吸收层，以便在由至少一个所述抗蚀剂掩模和所述导体图案中占据的区域中选择性地保留所述光吸收层。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
一些半导体材料对白光敏感，并且包括这种材料的半导体装置的设计可以涉及在装置内并入元件以保护半导体沟道免受白光的影响。
半导体装置阵列能由支撑衬底上的导体、半导体和绝缘体层的堆叠来限定，并且一种保护半导体沟道免受白光影响的技术涉及在支撑衬底和半导体层之间的叠层内包括图案化金属层，图案化金属层的主要功能是通过反射从与所述层的堆叠的相对侧入射到支撑衬底上的白光来保护半导体沟道。
本申请的发明人已经对保护半导体沟道免受白光的影响进行了进一步的研究。
发明内容
由此提供了一种方法，包括：在支撑衬底上原位形成：第一金属层；在所述第一金属层之后的光吸收层；在所述光吸收层之后的导体图案；以及在所述导体图案之后的半导体层；使用抗蚀剂掩模图案化所述半导体层以形成半导体图案，所述半导体图案限定一个或多个半导体装置的一个或多个半导体沟道；以及使用所述抗蚀剂掩模和所述导体图案图案化所述光吸收层，以便在由至少一个所述抗蚀剂掩模和所述导体图案中占据的区域中选择性地保留所述光吸收层。
根据一个实施例，所述光吸收层表现出至少约1的白光光学密度(在基本上垂直于所述支撑衬底的平面的方向上)和不大于约10％的白光总反射率。
根据一个实施例，所述光吸收层包括绝缘体材料，优选地具有大于1MOhm/square的薄膜电阻。
根据一个实施例，所述光吸收层与所述半导体层分开不大于约500nm的距离(在基本上垂直于所述支撑衬底的平面的方向上)。
根据一个实施例，所述光吸收层界面接合于(interfaces with)所述一个或多个半导体沟道。
根据一个实施例，所述第一金属层是遮光金属图案。
根据一个实施例，所述一个或多个半导体装置形成用于液晶单元的控制部件半单元的一部分，所述液晶单元包括在所述控制部件半单元与另一半单元之间的液晶材料，所述另一半单元包括黑矩阵中的滤色器阵列。
由此还提供了一种装置，包括：限定一个或多个半导体装置的层的堆叠；所述堆叠包括：半导体层，所述半导体层限定所述一个或多个半导体装置的一个或多个半导体沟道；在所述半导体层下方的第一金属层以及在所述半导体层上方的第二金属层；在所述第一金属层和所述半导体层之间的导体图案；以及在所述第一金属层和所述导体图案之间的光吸收图案；所述光吸收图案具有与所述导体图案的边缘对准的边缘。
根据一个实施例，所述光吸收图案表现出至少约1的白光光学密度(在基本上垂直于所述叠堆的平面的方向上)，以及不超过约10％的白光总反射率。
根据一个实施例，所述光吸收图案包括绝缘体材料，优选地具有大于1MOhm/square的薄膜电阻。
根据一个实施例，所述光吸收图案与所述半导体层分开不大于约500nm的距离(在基本上垂直于所述堆叠的平面的方向上)。
根据一个实施例，所述光吸收图案界面接合于所述一个或多个半导体沟道。
根据一个实施例，所述第一金属层包括遮光金属图案。
根据一个实施例，所述一个或多个半导体装置形成用于液晶单元的控制部件半单元的一部分，所述液晶单元包括在所述控制部件半单元与另一半单元之间的液晶材料，所述另一半单元包括黑矩阵中的滤色器阵列。
由此还提供了一种装置，包括：限定一个或多个晶体管装置的层的堆叠；所述堆叠包括：半导体层，所述半导体层限定所述一个或多个晶体管装置的一个或多个半导体沟道；在所述半导体层上的金属层；以及在所述半导体层和所述金属层之间的光吸收图案。
根据一个实施例，所述光吸收图案表现出至少约1的白光光学密度(在基本上垂直于所述堆叠的平面的方向上)，以及不超过约10％的白光总反射率。
根据一个实施例，所述光吸收图案包括绝缘体材料，优选地具有大于1MOhm/square的薄膜电阻。
根据一个实施例，所述金属层限定用于所述一个或多个晶体管装置的栅极迹线。
根据一个实施例，所述一个或多个晶体管装置形成用于液晶单元的控制部件半单元的一部分，所述液晶单元包括在所述控制部件半单元和另一个半单元之间的液晶材料，所述另一个半单元包括黑矩阵中的滤色器阵列。
由此还提供了一种装置，包括：限定了一个或多个半导体装置的层的堆叠；其中所述堆叠包括：限定所述一个或多个半导体装置的一个或多个半导体沟道的半导体层；在所述半导体层上方和下方的金属层；以及在所述金属层之间的一个或多个图案化的光吸收层。
由此还提供了一种方法，包括：在支撑衬底上原位形成限定一个或多个半导体装置的层的堆叠；其中所述堆叠包括：图案化半导体层，所述图案化半导体层限定所述一个或多个半导体装置的一个或多个半导体沟道；在所述半导体层上方和下方的金属层；以及在所述金属层之间的一个或多个图案化的光吸收层；其中所述方法包括使用抗蚀剂掩膜图案化至少一个所述一个或多个图案化的光吸收层，所述抗蚀剂掩膜还用于图案化所述半导体层。
附图说明
下面通过仅为示例的方式参考附图详细描述示例实施例，其中
图1至11示出了根据第一实施例的示例技术；
图12至图16示出了根据第二实施例的示例技术；以及图17示出了通过根据所述第一实施例和所述第二实施例的技术制造的装置的一个示例应用。
具体实施方式
下面描述用于制造有机液晶显示(OLCD)装置的示例实施例，该有机液晶显示装置包括用于控制部件的有机晶体管装置(诸如有机薄膜晶体管(OTFT)装置)。OTFT包括用于半导体沟道的有机半导体(诸如有机聚合物或小分子半导体)。然而，所述技术还可应用于包括光敏半导体的其它种类的装置的制造，诸如其它种类的显示装置(例如，电泳显示(EPD)装置)和非显示装置，诸如自适应透镜和传感器装置。
第一示例实施例
参照图1，根据第一示例实施例的技术的描述开始于工件，该工件包括支撑衬底2(例如光学中性的塑料支撑膜，诸如三乙酸纤维素(TAC)膜)和在支撑衬底2上原位形成的初始层组。该初始层组依次包括：(i)平面化层4，诸如交联有机聚合物层，例如称为SU-8的环氧基聚合物；(ii)第一金属图案6(包括图案化金属层或图案化金属层的子堆叠)，其主要功能是通过反射从支撑衬底的相对侧(图中的底侧)入射到支撑衬底上的白光来保护半导体沟道；(iii)另一平面化层8，例如具有与第一平面化层相同的成分；(iv)导电金属氧化物图案10(例如，氧化铟锡(ITO))，其为该装置提供像素电极阵列；(v)第二金属图案12(包括图案化金属层或图案化金属层的子堆叠)，其至少限定薄膜晶体管(TFT)装置阵列的源极导体和漏极导体；(vi)未图案化的半导体层14(例如有机聚合物半导体层)，其为薄膜晶体管(TFT)装置提供半导体沟道；(vii)界面接合于半导体层的未图案化的栅极介电层16(例如低k、非交联的有机聚合物绝缘体层，或者例如包括低k、非交联的有机聚合物绝缘体子层和上覆的高k有机聚合物绝缘体(交联的或非交联的)子层(k＝介电常数)的堆叠)；(viii)未图案化的导电金属氧化物层18(例如，氧化铟锡(ITO))，其为薄膜晶体管(TFT)装置提供栅极电极(并且，如下文进一步所提及，还充当稍后图案化工艺中的干蚀刻阻挡层)；(ix)光吸收材料20的未图案化层，其主要功能是吸收碰巧在堆叠内沿基本上平行于所述堆叠的平面方向传播的任何散射白光；以及(x)未图案化的光致抗蚀剂层22。
参考图2，如下所述，通过光刻法图案化光致抗蚀剂层22。工件的上表面曝露于所述光致抗蚀剂层所需图案的辐射图像(正性或负性，取决于所使用的光致抗蚀剂的类型)。辐射具有引起光致抗蚀剂材料的溶解度变化的频率。显影所得的潜在溶解性图像以在光致抗蚀剂层中产生物理图案22a。
参照图3，然后对所得工件进行干蚀刻处理(反应离子蚀刻(RIE)处理)，其蚀刻交联聚合物吸收层20的暴露部分。下面的金属氧化物层18是抗所述干蚀刻处理的，且所述蚀刻停止于金属氧化物层18处。
参照图4，然后对所得工件进行湿蚀刻处理，该湿蚀刻处理使用光致抗蚀剂图案22a作为蚀刻掩模来蚀刻ITO层18。下面的栅极介电层16是抗该湿蚀刻处理的；湿蚀刻停止于该层16处。在一个示例变化中，该湿蚀刻处理被干蚀刻处理代替，该干蚀刻处理使用产生等离子体种类的气体，该等离子体种类与ITO层18的化学反应性显著高于与下面的栅极介电层16的化学反应性。
参考图5，对工件进行进一步的干蚀刻(RIE)而不去除光致抗蚀剂图案22a，但是一个替代选择是首先去除光致抗蚀剂图案22a，并且依靠图案化的金属氧化物层18a作为蚀刻掩模以通过干蚀刻图案化有机介电层16和半导体层14。第二金属图案(源极-漏极图案)12、像素电极金属氧化物图案10和上面的平面化层8是抗该干蚀刻的，并且干蚀刻停止于这些图案/层处。因此，在图案化之后，光吸收材料20至少保留在半导体沟道的区域中。
参照图6，然后去除光致抗蚀剂图案22a，并且在工件的工作表面上原位形成有机聚合物绝缘体层24(例如，交联聚合物层)，以便完全覆盖下面的图案。
参照图7，在工件的工作表面上原位形成另一层导电金属氧化物(例如ITO)，并且使用图案化的光致抗蚀剂掩模(未示出)和湿蚀刻对其图案化以提供用于每个像素电极的对立电极(counter electrode)26(COM电极)。下面的有机聚合物绝缘体层24是抗该湿蚀刻的，并且湿蚀刻停止于该有机聚合物绝缘体层24处。之后去除光致抗蚀剂掩模。
参照图8，在工件的工作表面上原位形成新的光致抗蚀剂材料层28，并且对其图案化以产生光致抗蚀剂掩模以用于对下面的绝缘体层24和光吸收层20进行图案化，以至少产生向下至导电金属氧化物、栅极电极岛18a的互连通孔(ICV)。在该示例中，图案化还在向下至由第二金属图案12限定的栅极布线导体(未示出)的有源显示区域外部产生ICV。
参照图9，随后对工件进行干蚀刻(RIE)。金属氧化物岛18a是抗干蚀刻的，并且干蚀刻停止于这些金属氧化物岛18a处，以留下向下到每个TFT的金属氧化物栅极电极18a的ICV。之后去除光致抗蚀剂掩模28。
参照图10和11，在工件的上表面上原位形成第三金属图案32a，以提供用于寻址TFT的栅极电极的迹线。通过例如诸如溅射的气相沉积技术在工件的工作表面上原位形成金属层32(或金属层的子堆叠)。该金属层/子堆叠32经由ICV穿过绝缘体层24和光吸收层20接触金属氧化物栅极电极18a。该金属层/子堆叠32还经由上述有源显示区域外部的额外ICV接触栅极布线导体(未示出)。之后在工件上原位形成光致抗蚀剂材料层(图10)。然后，图案化光致抗蚀剂层，以产生光致抗蚀剂掩模34以用于图案化金属层32；并且对工件进行湿刻蚀处理。湿蚀刻处理蚀刻被光致抗蚀剂掩模暴露的区域中的一个或多个金属层32。有机聚合物绝缘体24和金属氧化物共电极图案18a是抗该湿蚀刻处理的，且湿蚀刻停止于这些层处。这种图案化产生用于寻址金属氧化物栅极电极18a(图11)的导电迹线。之后去除光致抗蚀剂掩模。
在该示例中，导电迹线(用于栅极电极)包括导体线阵列，其各自连接到相应的TFT行的栅极电极、其各自延伸到由像素电极阵列占据的有源区域外部，并且其各自经由有源区域外部的上述ICV中的相应一个ICV而与由第二金属图案限定的相应布线导体(未示出)接触。源极/漏极金属图案还包括源极导体线阵列，其各自提供用于TFT相应列的源极电极并且延伸到由像素电极阵列占据的有源区域外部。每个TFT与源极导体线和栅极迹线导线的相应的、唯一的组合相关联，由此每个像素电极可以经由有源区域外部的导体独立于所有其它像素电极而被寻址。
第二示例实施例
图12至图16示出了根据本发明的技术的第二示例实施例。
参照图12，该第二示例实施例的描述开始于工件，该工件包括：支撑衬底2(例如，光学中性有机聚合物膜，诸如TAC膜)，以及在支撑衬底上原位形成的初始层组。该组初始层依次包括：(i)平面化层4，诸如交联有机聚合物层，例如称为SU-8的环氧基聚合物；(ii)第一金属图案6(包括图案化金属层或图案化金属层的子堆叠)，其主要功能是通过反射从支撑衬底的相对侧(图中的底侧)入射到支撑衬底上的白光来保护半导体沟道；(iii)另一平面化层8，(例如具有与第一平面化层相同的成分)；(iv)未图案化的光吸收材料层50，其主要功能是吸收碰巧在堆叠内沿基本上平行于所述堆叠的平面方向传播的任何散射白光；(v)未图案化的绝缘体材料层52(这里称为背沟道介电层，因为它界面接合于半导体沟道)，诸如与上述平面化层相同的材料层，或另一种有机聚合物绝缘体材料；(vi)第二金属图案12(包括图案化金属层或图案化金属层的子堆叠)，其至少限定薄膜晶体管(TFT)装置阵列的源极导体和漏极导体；(vii)未图案化的半导体层14(例如有机聚合物半导体层)，其为薄膜晶体管(TFT)装置提供半导体沟道；以及(viii)界面接合于半导体层的未图案化的第一栅极介电层16(例如，有机聚合物绝缘体层)。
背沟道介电层52具有不大于约500nm的厚度以便使光吸收层50靠近半导体沟道。背沟道介电层52促进用于光吸收层50的光吸收材料的选择，而不必关注与半导体材料14的导电性或化学相容性。
参照图13，在第一栅极介电层16上方的工件的工作表面上原位形成光致抗蚀剂材料层。使用引起光致抗蚀剂材料的溶解度变化的频率的辐射，使光致抗蚀剂材料层暴露于半导体和第一栅极介电层所需图案的图像(负性或正性，取决于所使用的光致抗蚀剂材料的类型)。显影所得的潜在溶解性图像以在光致抗蚀剂层中产生物理图案70。
参照图14，然后对所得工件进行干蚀刻(RIE)处理。第二金属图案12(限定源极导体和漏极导体)和上面的平面化层8(例如SU-8)是抗干蚀刻的，并且干蚀刻停止于这些层处。因此，背沟道介电层52a和光吸收层50a保留在图案化的光致抗蚀剂70占据和/或被第二金属图案12占据的所有区域中。第一栅极介电层16a和半导体层14a仅保留在图案化的光致抗蚀剂70占据的那些区域中。因此在图案化之后，至少在半导体沟道的区域中保留光吸收材料50a。之后去除光致抗蚀剂掩模70。
参照图15和16，在工件的工作表面上原位形成第二栅极介电层54(例如，交联的有机聚合物层)。之后，在第二栅极介电层54上方的工件上原位形成金属层或金属层32的子堆叠，并且通过湿蚀刻(使用另一图案化的光致抗蚀剂掩模(未示出))对其图案化，以产生限定用于显示装置的栅极导体阵列的第三金属图案32a。第二栅极介电层54是抗湿蚀刻的，并且湿蚀刻停止于第二栅极介电层54处。该工艺依次继续：在工件上原位形成绝缘体(钝化)层56(例如，交联的有机聚合物层)；图案化绝缘体层56和第二栅极介电层54(通过使用另一图案化的光致抗蚀剂掩模的干蚀刻(RIE))，以产生向下至每个漏极导体的互连通孔(ICV)；在工件上原位形成限定像素电极阵列的导电金属氧化物图案58(例如ITO图案)，每个像素电极通过相应的ICV与相应的漏极导体接触；在工件上原位形成另一绝缘体60(钝化)层(例如交联的有机聚合物层)；以及在工件上原位形成位于第二绝缘层上方的另一导电金属氧化物图案62，其限定用于每个像素电极58的共用对立电极(COM电极)。
在本示例中，栅极金属图案32a限定了导体线阵列，其各为相应的TFT行提供栅极电极，并且延伸到由像素电极58的阵列占据的有源区域外部。源极/漏极金属图案12限定了源极导体线的阵列，其各为相应的TFT列提供源极电极并且延伸到由像素电极的阵列占据的有源区域外部。每个TFT与源极导体线和栅极迹线导线的相应的、唯一的组合相关联，由此每个像素电极可以经由有源区域外部的导体独立于所有其它像素电极而被寻址。
对于第一和第二示例实施例两者，该工艺可以包括附加步骤，诸如：在工件上原位形成用于液晶单元的间隔结构的有序阵列；以及此后在工件上原位形成液晶取向层，该液晶取向层提供液晶取向表面以与液晶单元的LC材料接合。
参照图17，所得的控制部件形成用于液晶彩色显示装置的液晶(LC)单元的一个半单元。LC单元的另一个半单元包括支撑衬底108(例如光学中性有机聚合物膜，诸如TAC膜)，以及在支撑衬底上原位形成的层106的堆叠。层106的堆叠限定了黑矩阵中的滤色器阵列，以及界面接合于液晶材料104的液晶取向表面。两个半单元通过粘合剂/密封剂100保持在一起。
在第一和第二示例实施例中，光吸收层20、50在垂直于光吸收层的平面的方向上表现出大于约1的白光光密度。白光光密度定义为(–log10T)，其中T是垂直于光吸收层20、50平面的方向上的白光透光率，并且其本身定义为通过层的白光的比例(即(在层的相对侧上测量的光强度)÷(入射到层上的光强度))。光吸收层20、50还表现出小于约10％的总反射率。总反射率是镜面反射率和漫反射率的总和。可以使用积分球测量光吸收层20、50的总反射率(以及总反射率的镜面反射分量和漫反射分量)。
使用用于彩色显示装置的滤色器阵列的黑矩阵的例如500nm(0.5微米)材料层，可以实现大于1的光密度和小于10％的总反射率。例如，该材料可以包括其中分散有炭黑的环氧丙烯酸酯聚合物。
根据一些实施例，光吸收层20、50包括具有大于1MOhm/sq(即，1x106Ω/sq)的薄膜电阻的绝缘体材料。
在第一和第二示例实施例中，仅提供一个光吸收层20、50，但是可以在半导体沟道的上方和下方提供光吸收层。
如上文所提到的，虽然依据本发明之技术的示例已参考具体制程细节在上文中详细地予以描述，但本技术于本申请的总体教导内可更广泛地应用。此外，且依据本发明的总体教导，依据本发明的技术可包括上文未描述的附加的制程步骤，和/或省略上文所描述的一些制程步骤。
例如，如上所述，该技术也适用于其它种类的显示装置(例如EPD装置)和其它非显示装置的制造；并且其它装置的制造可能涉及其中结合有光吸收层的不同结构。例如，在半导体层和覆盖金属层之间提供图案化的光吸收层的示例技术(如在第一示例实施例中)也可应用于例如其中单个图案化金属层提供TFT阵列的栅极电极和栅极迹线的装置。
除了以上明确提及的任何修改，对于所属领域技术人员而言，在本发明的范围内对所述实施例做多种其他修改是显而易见的。
申请人特此独立揭露本文所述的各个个别特征及两个或更多个此等特征的任何组合，其揭露至此等特征或组合能够基于本案说明书整体内容并依据所述领域技术人员的共同一般知识来实施的程度，而不论此等特征或特征组合是否解决本文所揭露的任何问题，且对权利要求的范围不造成限制。申请人指出本发明之态样可由任何此种个别特征或特征组合组成。

Claims (19)

1.一种方法，其特征在于：包括：
在支撑衬底上原位形成：第一金属层；在所述第一金属层之后的光吸收层；在所述光吸收层之后的导体图案；以及在所述导体图案之后的半导体层；
使用抗蚀剂掩模图案化所述半导体层以形成半导体图案，所述半导体图案限定一个或多个半导体装置的一个或多个半导体沟道；以及
使用所述抗蚀剂掩模和所述导体图案图案化所述光吸收层，以便在由至少一个所述抗蚀剂掩模和所述导体图案占据的区域中选择性地保留所述光吸收层。
2.根据权利要求1所述的方法，其特征在于：所述光吸收层表现出至少约1的白光光学密度(在基本上垂直于所述支撑衬底的平面的方向上)和不大于约10％的白光总反射率。
3.根据权利要求1或权利要求2所述的方法，其特征在于：所述光吸收层包括绝缘体材料，优选地具有大于1MOhm/square的薄膜电阻。
4.根据权利要求1至3中任一权利要求所述的方法，其特征在于：所述光吸收层与所述半导体层分开不大于约500nm的距离(在基本上垂直于所述支撑衬底的平面的方向上)。
5.根据权利要求1至3中任一权利要求所述的方法，其特征在于：所述光吸收层界面接合于所述一个或多个半导体沟道。
6.根据权利要求1至5中任一权利要求所述的方法，其特征在于：所述第一金属层是遮光金属图案。
7.根据权利要求1至6中任一权利要求所述的方法，其特征在于：所述一个或多个半导体装置形成用于液晶单元的控制部件半单元的一部分，所述液晶单元包括在所述控制部件半单元与另一半单元之间的液晶材料，所述另一半单元包括黑矩阵中的滤色器阵列。
8.一种装置，其特征在于：包括：限定一个或多个半导体装置的层的堆叠；所述堆叠包括：半导体层，所述半导体层限定所述一个或多个半导体装置的一个或多个半导体沟道；在所述半导体层下方的第一金属层以及在所述半导体层上方的第二金属层；在所述第一金属层和所述半导体层之间的导体图案；以及在所述第一金属层和所述导体图案之间的光吸收图案；所述光吸收图案具有与所述导体图案的边缘对准的边缘。
9.根据权利要求8所述的装置，其特征在于：所述光吸收图案表现出至少约1的白光光学密度(在基本上垂直于所述堆叠的平面的方向上)，以及不超过约10％的白光总反射率。
10.根据权利要求8或权利要求9所述的装置，其特征在于：所述光吸收图案包括绝缘体材料，优选地具有大于1MOhm/square的薄膜电阻。
11.根据权利要求8至10中任一权利要求所述的装置，其特征在于：所述光吸收图案与所述半导体层分开不大于约500nm的距离(在基本上垂直于所述堆叠的平面的方向上)。
12.根据权利要求8至10中任一权利要求所述的装置，其特征在于：所述光吸收图案界面接合于所述一个或多个半导体沟道。
13.根据权利要求8至12中任一权利要求所述的装置，其特征在于：所述第一金属层包括遮光金属图案。
14.根据权利要求8至13中任一权利要求所述的装置，其特征在于：所述一个或多个半导体装置形成用于液晶单元的控制部件半单元的一部分，所述液晶单元包括在所述控制部件半单元与另一半单元之间的液晶材料，所述另一半单元包括黑矩阵中的滤色器阵列。
15.一种装置，其特征在于：包括：限定一个或多个晶体管装置的层的堆叠；所述堆叠包括：半导体层，所述半导体层限定所述一个或多个晶体管装置的一个或多个半导体沟道；在所述半导体层上的金属层；以及在所述半导体层和所述金属层之间的光吸收图案。
16.根据权利要求15所述的装置，其特征在于：所述光吸收图案表现出至少约1的白光光学密度(在基本上垂直于所述堆叠的平面的方向上)，以及不超过约10％的白光总反射率。
17.根据权利要求15或权利要求16所述的装置，其特征在于：所述光吸收图案包括绝缘体材料，优选地具有大于1MOhm/square的薄膜电阻。
18.根据权利要求15至17中任一权利要求所述的装置，其特征在于：所述金属层限定用于所述一个或多个晶体管装置的栅极迹线。
19.根据权利要求15至18中任一权利要求所述的装置，其特征在于：所述一个或多个晶体管装置形成用于液晶单元的控制部件半单元的一部分，所述液晶单元包括在所述控制部件半单元和另一个半单元之间的液晶材料，所述另一个半单元包括黑矩阵中的滤色器阵列。
CN202011484111.6A 2019-12-17 2020-12-16 半导体装置 Pending CN112992929A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1918631.1 2019-12-17
GB1918631.1A GB2590428B (en) 2019-12-17 2019-12-17 Semiconductor devices

Publications (1)

Publication Number Publication Date
CN112992929A true CN112992929A (zh) 2021-06-18

Family

ID=69186749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011484111.6A Pending CN112992929A (zh) 2019-12-17 2020-12-16 半导体装置

Country Status (4)

Country Link
US (1) US11508923B2 (zh)
CN (1) CN112992929A (zh)
GB (1) GB2590428B (zh)
TW (1) TW202139453A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12288795B2 (en) * 2021-07-31 2025-04-29 Raytheon Company Application and method of integrated bar patterns in detector structures
CN115312540A (zh) * 2022-07-28 2022-11-08 武汉华星光电技术有限公司 阵列基板及显示面板

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020054724A1 (en) * 2000-11-06 2002-05-09 Hitoshi Tada Optical modulator, method for fabricating the same, and photonic semiconductor device
JP2003046243A (ja) * 2001-07-27 2003-02-14 Toppan Printing Co Ltd 高密度多層ビルドアップ配線板の製造方法
JP2008176095A (ja) * 2007-01-19 2008-07-31 Semiconductor Energy Lab Co Ltd パターン形成方法及び薄膜トランジスタの作製方法
US20100012944A1 (en) * 2008-07-17 2010-01-21 An-Thung Cho Thin film transistor substrate and thin film transistor of display panel and method of making the same
US20120188491A1 (en) * 2011-01-21 2012-07-26 Choi Nakcho Reflective display apparatus
KR20130097310A (ko) * 2012-02-24 2013-09-03 엘지디스플레이 주식회사 평판표시장치용 어레이기판 및 이의 제조방법
US20150235967A1 (en) * 2014-02-18 2015-08-20 Wistron Corporation Transistor structure and manufacturing method thereof
CN105374845A (zh) * 2014-08-14 2016-03-02 乐金显示有限公司 包括光吸收层的有机发光显示装置及其制造方法
US20170184915A1 (en) * 2015-12-24 2017-06-29 Samsung Display Co., Ltd. Display device
CN107039500A (zh) * 2016-09-07 2017-08-11 友达光电股份有限公司 显示面板的薄膜晶体管
WO2017215454A1 (zh) * 2016-06-15 2017-12-21 成都捷翼电子科技有限公司 一种具有光稳特性的晶体管及其制造方法
US20190181271A1 (en) * 2017-12-12 2019-06-13 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and display apparatus
GB201908876D0 (en) * 2019-06-20 2019-08-07 Flexenable Ltd Semiconductor devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI261135B (en) * 2002-05-28 2006-09-01 Chi Mei Optoelectronics Corp Method for fabricating thin film transistors of a TFT-LCD
KR20070071179A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 유기 박막트랜지스터의 제조방법
JP4293467B2 (ja) * 2006-09-28 2009-07-08 国立大学法人京都大学 有機材料装置の製造方法
JP2010258118A (ja) * 2009-04-23 2010-11-11 Sony Corp 半導体装置、半導体装置の製造方法、表示装置、および電子機器
CN103646852B (zh) * 2013-12-12 2018-11-23 京东方科技集团股份有限公司 一种基板的制作方法
GB2529620A (en) * 2014-08-18 2016-03-02 Flexenable Ltd Patterning layer stacks for electronic devices
WO2016178547A1 (ko) * 2015-05-06 2016-11-10 주식회사 엘지화학 액정 디스플레이 장치
GB2548357A (en) * 2016-03-14 2017-09-20 Flexenable Ltd Pixel driver circuit
CN105785676B (zh) * 2016-04-29 2018-12-11 武汉华星光电技术有限公司 阵列基板及液晶显示装置
WO2018008619A1 (ja) * 2016-07-06 2018-01-11 シャープ株式会社 タッチパネル付き表示装置
KR20180040005A (ko) * 2016-10-11 2018-04-19 엘지이노텍 주식회사 광변조기 및 이를 포함하는 광모듈
CN108573981B (zh) * 2017-03-10 2021-12-03 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN108447875B (zh) * 2018-03-29 2021-04-27 武汉华星光电技术有限公司 一种触摸显示面板及其制造方法
CN108878449B (zh) * 2018-06-28 2020-07-03 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN109786323A (zh) * 2019-01-16 2019-05-21 深圳市华星光电半导体显示技术有限公司 Tft阵列基板的制备方法及tft阵列基板

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020054724A1 (en) * 2000-11-06 2002-05-09 Hitoshi Tada Optical modulator, method for fabricating the same, and photonic semiconductor device
JP2003046243A (ja) * 2001-07-27 2003-02-14 Toppan Printing Co Ltd 高密度多層ビルドアップ配線板の製造方法
JP2008176095A (ja) * 2007-01-19 2008-07-31 Semiconductor Energy Lab Co Ltd パターン形成方法及び薄膜トランジスタの作製方法
US20100012944A1 (en) * 2008-07-17 2010-01-21 An-Thung Cho Thin film transistor substrate and thin film transistor of display panel and method of making the same
US20120188491A1 (en) * 2011-01-21 2012-07-26 Choi Nakcho Reflective display apparatus
KR20130097310A (ko) * 2012-02-24 2013-09-03 엘지디스플레이 주식회사 평판표시장치용 어레이기판 및 이의 제조방법
US20150235967A1 (en) * 2014-02-18 2015-08-20 Wistron Corporation Transistor structure and manufacturing method thereof
CN105374845A (zh) * 2014-08-14 2016-03-02 乐金显示有限公司 包括光吸收层的有机发光显示装置及其制造方法
US20170184915A1 (en) * 2015-12-24 2017-06-29 Samsung Display Co., Ltd. Display device
WO2017215454A1 (zh) * 2016-06-15 2017-12-21 成都捷翼电子科技有限公司 一种具有光稳特性的晶体管及其制造方法
CN107039500A (zh) * 2016-09-07 2017-08-11 友达光电股份有限公司 显示面板的薄膜晶体管
US20190181271A1 (en) * 2017-12-12 2019-06-13 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and display apparatus
GB201908876D0 (en) * 2019-06-20 2019-08-07 Flexenable Ltd Semiconductor devices

Also Published As

Publication number Publication date
GB2590428A (en) 2021-06-30
US20210184144A1 (en) 2021-06-17
US11508923B2 (en) 2022-11-22
GB2590428A8 (en) 2022-01-12
TW202139453A (zh) 2021-10-16
GB201918631D0 (en) 2020-01-29
GB2590428B (en) 2024-08-14

Similar Documents

Publication Publication Date Title
JP4965853B2 (ja) 薄膜トランジスタアレイ基板およびその製造方法
US6335276B1 (en) Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films
US8507301B2 (en) TFT array substrate and the fabrication method thereof
KR101126396B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
KR100661725B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN109445214B (zh) 阵列基板及制作方法和液晶显示面板
KR20130134448A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
CN106298801B (zh) 掩模、显示装置以及制造显示装置的方法
US10684713B2 (en) Display device and manufacturing method of the same
KR101994974B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN112992929A (zh) 半导体装置
KR20010081859A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20020058270A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20040031370A (ko) 액정표시패널 및 그 제조방법
KR102281844B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100769162B1 (ko) 액정표시소자 및 그 제조방법
KR20010066256A (ko) 액정 표시장치 및 그 제조방법
KR100558716B1 (ko) 액정표시패널 및 그 제조 방법
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
KR100558715B1 (ko) 액정표시패널 및 그 제조 방법
KR101001453B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조 방법
KR101149939B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
KR20040061206A (ko) 액정표시패널 및 그 제조방법
KR20080001990A (ko) 액정표시패널 및 그 제조 방법
KR20080097304A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20230606

Address after: Britain Camb

Applicant after: Fleck Innabur Technology Co.,Ltd.

Address before: Britain Camb

Applicant before: PLASTIC LOGIC LTD.

TA01 Transfer of patent application right