[go: up one dir, main page]

CN107039500A - 显示面板的薄膜晶体管 - Google Patents

显示面板的薄膜晶体管 Download PDF

Info

Publication number
CN107039500A
CN107039500A CN201610944214.3A CN201610944214A CN107039500A CN 107039500 A CN107039500 A CN 107039500A CN 201610944214 A CN201610944214 A CN 201610944214A CN 107039500 A CN107039500 A CN 107039500A
Authority
CN
China
Prior art keywords
patterned
layer
thin film
film transistor
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610944214.3A
Other languages
English (en)
Inventor
杨育鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AUO Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN107039500A publication Critical patent/CN107039500A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种显示面板的薄膜晶体管，其包括图案化光吸收层、图案化半导体层、图案化栅极绝缘层、栅极、源极以及漏极，其中图案化光吸收层设置于透明基板上，图案化半导体层设于图案化光吸收层上，图案化栅极绝缘层设置于图案化半导体层上，栅极设置于图案化栅极绝缘层上，且源极与漏极设置于图案化半导体层上并分别与图案化半导体层电连接。通过实施本发明，可减少来自于透明基板侧的短波长光线照射到图案化半导体层的照射量，以有效降低临界电压偏移量，进而维持薄膜晶体管的开关效果。

Description

显示面板的薄膜晶体管
技术领域
本发明是关于一种显示面板的薄膜晶体管，尤指一种可减少因光照而影响薄膜晶体管的临界电压(threshold voltage)的显示面板的薄膜晶体管。
背景技术
主动矩阵式(active matrix)显示面板包括多个呈矩阵排列的像素结构所构成，且各像素结构主要包括薄膜晶体管、显示元件与储存电容等元件。在现今的技术中，薄膜晶体管中的半导体层的材料常使用不耐光照的材料，然而，薄膜晶体管于显示面板中不论于工艺、封装或是操作时，皆可能直接照射到具有短波长的光线(例如白光、蓝光、紫外光等)，使得半导体层的特性受影响而发生变化，并产生临界电压(threshold voltage)偏移的不良效果，造成薄膜晶体管的开关效果不佳，进而影响显示面板的显示品质。
在一般的显示面板中，是利用底栅型薄膜晶体管(bottom gate thin filmtransistor)或是双栅型薄膜晶体管(dual gate thin film transistor)中的栅极金属遮蔽来自于底部的光线，然而，此两种类型的薄膜晶体管皆具有较大的寄生电容以及不易微小化的缺点，并且双栅型薄膜晶体管的工艺复杂而使得制作成本提升，因此，底栅型薄膜晶体管以及双栅型薄膜晶体管在显示面板的使用上较为不利。
发明内容
本发明的目的之一在于提供一种薄膜晶体管，其通过于薄膜晶体管中设置光吸收层，以减少光线对于半导体层的影响，使得临界电压偏移量降低。
本发明的一实施例提供一种显示面板的薄膜晶体管，其包括图案化光吸收层、图案化半导体层、图案化栅极绝缘层、栅极、源极以及漏极，其中图案化光吸收层设置于透明基板上，图案化半导体层设于图案化光吸收层上，图案化栅极绝缘层设置于图案化半导体层上，栅极设置于图案化栅极绝缘层上，源极设置于图案化半导体层上并与图案化半导体层电连接，漏极设置于图案化半导体层上并与图案化半导体层电连接。
本发明的另一实施例提供一种显示面板的薄膜晶体管的制作方法，包括下列步骤。首先，提供透明基板，并于透明基板上依序形成光吸收层与半导体层。接着，移除部分半导体层与部分光吸收层，以形成图案化光吸收层与图案化半导体层，其中图案化光吸收层的图案范围大于或等于图案化半导体层的图案范围。然后，于图案化半导体层上形成图案化栅极绝缘层与栅极，且图案化栅极绝缘层与栅极依序堆叠于图案化半导体层上。最后，于图案化半导体层之上形成源极与漏极，其中源极与漏极分别与图案化半导体层电连接。
由于本发明的显示面板的薄膜晶体管包括设置于透明基板与图案化半导体层之间的图案化光吸收层，且图案化光吸收层可将来自于透明基板侧的短波长光线吸收，因此，可减少来自于透明基板侧的短波长光线照射到图案化半导体层的照射量，以有效降低临界电压偏移量，进而维持薄膜晶体管的开关效果。
附图说明
图1至图5绘示本发明第一实施例的显示面板的薄膜晶体管的制作方法示意图；
图6绘示本发明对照实施例的显示面板的薄膜晶体管的负偏压照光压力(negative bias illumination stress,NBIS)测试的实验结果；
图7绘示本发明对照实施例的显示面板的薄膜晶体管的正偏压照光压力(positive bias illumination stress,PBIS)测试的实验结果；
图8绘示本发明第一实施例的显示面板的薄膜晶体管的负偏压照光压力测试的实验结果；
图9绘示本发明第一实施例的显示面板的薄膜晶体管的正偏压照光压力测试的实验结果；
图10至图14绘示本发明第二实施例的显示面板的薄膜晶体管的制作方法示意图；
图15绘示本发明第三实施例的显示面板的薄膜晶体管的剖面示意图；
图16绘示本发明第四实施例的显示面板的薄膜晶体管的剖面示意图。
附图标记
100、200、300、400 薄膜晶体管
110 透明基板
120 图案化光吸收层
120’ 光吸收层
130 图案化半导体层
130’ 半导体层
130” 半图案化半导体层
130C 半导体通道
140 介电层
140H 引线孔
310 阻障层
410 缓冲层
D 漏极
G 栅极
GI 图案化栅极绝缘层
PR 图案化光阻层
PR1 第一部分
PR2 第二部分
S 源极
具体实施方式
为使熟悉本发明所属技术领域的技术人员能更进一步了解本发明，下文特列举本发明的较佳实施例，并配合所附图式，详细说明本发明的构成内容及所欲达成的功效。
请参考图1至图5，图1至图5绘示本发明第一实施例的显示面板的薄膜晶体管的制作方法示意图，且图5同时绘示本发明第一实施例的显示面板的薄膜晶体管的剖面示意图。根据本发明第一实施例的显示面板的薄膜晶体管100的制作方法，首先如图1所示，提供透明基板110，并于透明基板110上依序形成光吸收层120’与半导体层130’，其中光吸收层120’位于透明基板110与半导体层130’之间。在本实施例中，透明基板110可为玻璃基板、塑胶基板、石英基板、蓝宝石基板或其它适合的硬质透明基板或可挠式透明基板，光吸收层120’的材料举例包括非晶硅材料或其他适合的材料，例如各种色阻，如黑色色阻、红色色阻、绿色色阻等，半导体层130’的材料可选用包含铟、锌、锡、镓或上述元素组合的金属氧化物半导体材料例如氧化铟镓锌(IGZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)或其它合适的金属氧化物材料，也可选用P型(P-type)或N型(N-type)有机半导体材料、或是非晶硅半导体等，但不以此为限。此外，在本实施例中，光吸收层120’的厚度范围可为约100埃至约3000埃，较佳的厚度范围为约300埃至约1000埃，值得注意的是，当光吸收层120’的厚度范围大于300埃时，因为厚度足够，短波长(例如：紫外光、蓝光或其它波长)吸收效果能明显提升，另外，半导体层130’的厚度范围可为约200埃至约500埃，但不以此为限。
接着，如图2所示，对光吸收层120’以及半导体层130’进行图案化工艺，并移除部分半导体层130’与部分光吸收层120’，以分别形成图案化光吸收层120以及图案化半导体层130。详细而言，在本实施例中，可于半导体层130’上设置光阻层，并利用微影工艺定义出图案化光阻层PR，以遮蔽部分的半导体层130’(示于图1)与部分的光吸收层120’(示于图1)，然后，以图案化光阻层PR当作刻蚀遮罩而对半导体层130’与光吸收层120’进行刻蚀工艺，移除未被图案化光阻层PR遮蔽的部分半导体层130’与部分光吸收层120’，以分别形成图案化光吸收层120以及图案化半导体层130。在本实施例中，图案化光吸收层120之图案范围约等于图案化半导体层130的图案范围，但不以此为限。
接着，如图3所示，将图案化光阻层PR移除，然后于图案化半导体层130上形成图案化栅极绝缘层GI与栅极G，且图案化栅极绝缘层GI与栅极G依序堆叠于图案化半导体层130上，而图案化半导体层130被栅极G所遮蔽的区域定义为半导体通道130C，其中栅极G可为导电电极，其材料包含金属、合金、透明导电材料(例如：氧化铟锌(IZO)、氧化铟锡(ITO)、氧化锌(ZnO)或其它合适的材料)、有机导电材料(例如：聚合物混入导电粒子、聚噻吩(Polythiophene)、聚乙炔(Polyactetylene)、并五苯(Pentacene)或其它合适的材料)、或其它合适的材料、或前述的组合。制作图案化栅极绝缘层GI与栅极G的方式可类似于上述制作图案化光吸收层120以及图案化半导体层130的方法，或利用其他适合的图案化工艺，不在此赘述。于本实施例中，图案化栅极绝缘层GI位于图案化半导体层130垂直投影于透明基板110上的范围内为范例，但不限于此。接着如图4所示，于透明基板110上形成介电层140并覆盖图案化半导体层130以及栅极G，再进行刻蚀工艺以于介电层140中形成多个引线孔(介层洞)140H，且各引线孔140H皆暴露出部分的图案化半导体层130，即各引线孔140H与图案化半导体层130部分重叠。介电层140的材料可包括氮化硅或氧化硅、有机材料或其它合适的材料，但不以此为限。根据本实施例，介电层140可为氢含量高的氮化硅，图案化半导体层130的材料可为金属氧化物，因此，当介电层140与图案化半导体层130接触时，介电层140中的氢会将图案化半导体层130中的金属氧化物还原，使得在图案化半导体层130中，与介电层140的接触部分可具有接近于导体的导电性，进而降低图案化半导体层130中的内电阻。
最后，如图5所示，于图案化半导体层130之上形成源极S与漏极D，精确而言，源极S与漏极D设置于介电层140上，并分别通过引线孔140H与图案化半导体层130电连接，以形成本实施例的薄膜晶体管100。其中，源极S与漏极D皆为导电电极，且相互分隔，其材料包含金属、合金、透明导电材料(例如：氧化铟锌(IZO)、氧化铟锡(ITO)、氧化锌(ZnO)或其它合适的材料)、有机导电材料(例如：聚合物混入导电粒子、聚噻吩(Polythiophene)、聚乙炔(Polyactetylene)、并五苯(Pentacene)或其它合适的材料)、或其它合适的材料、或前述的组合。须说明的是，本实施例所形成的薄膜晶体管100为自我对准的顶栅型薄膜晶体管(self-aligned top gate thin film transistor)，因此，可减少薄膜晶体管100中栅极G、源极S、漏极D之间的重叠区域，以降低寄生电容，并可同时缩小薄膜晶体管100所占有的面积大小，进而达成薄膜晶体管100微小化，例如薄膜晶体管100中的半导体通道130C的长度可小于约5微米(μm)且大于0微米，但不以此为限。换言之，于本实施例中，栅极G、源极S、漏极D皆位于图案化半导体层130垂直投影于透明基板110上的范围内为范例，但不限于此。
请再参考图5，经由上述本发明第一实施例的显示面板的薄膜晶体管100的制作方法所制作出的薄膜晶体管100的结构介绍如下。本实施例的薄膜晶体管100包括图案化光吸收层120、图案化半导体层130、图案化栅极绝缘层GI、栅极G、介电层140、源极S以及漏极D。其中，图案化光吸收层120设置于透明基板110上，图案化半导体层130设于图案化光吸收层120上，图案化栅极绝缘层GI设置于图案化半导体层130上，栅极G设置于图案化栅极绝缘层GI上。于本实施例中，图案化栅极绝缘层GI位于图案化半导体层130垂直投影于透明基板110上的范围内为范例，但不限于此。介电层140设置于栅极G上并同时覆盖栅极G与图案化半导体层130，且介电层140具有多个引线孔140H并暴露出部分的图案化半导体层130，即各引线孔140H与图案化半导体层130部分重叠。源极S与漏极D设置于图案化半导体层130上并分别与图案化半导体层130电连接，其中源极S与漏极D设置于介电层140表面并分别通过不同的引线孔140H与图案化半导体层130电连接，以构成自我对准的顶栅型薄膜晶体管(self-aligned top gate thin film transistor)。换言之，于本实施例中，栅极G、源极S、漏极D皆位于图案化半导体层130垂直投影于透明基板110上的范围内为范例，但不限于此。另外，本实施例的显示面板可为自发光显示面板例如主动有机发光二极管显示面板(AMOLED display panel)或是非自发光显示面板例如液晶显示面板(liquid crystaldisplay panel)，但不以此为限。再者，本实施例的显示面板也可为平面显示面板、曲面显示面板、可挠式显示面板或是其他适合的显示面板。
须说明的是，由于非晶硅具有吸收短波长光线(例如紫外光、蓝光、绿光)的特性，因此，当本实施例的薄膜晶体管100的图案化光吸收层120的材料为非晶硅时，图案化光吸收层120可将来自于透明基板110侧的短波长光线吸收，有效减少来自于透明基板110侧的短波长光线照射到图案化半导体层130的照射量，进而保护半导体通道130C并降低临界电压偏移量，以维持薄膜晶体管100的开关效果。此外，由于本实施例的薄膜晶体管100为顶栅型薄膜晶体管，且栅极G为金属电极，因此图案化半导体层130中的半导体通道130C可通过栅极G的遮蔽而不被来自于另一侧的短波长光线所照射，也就是说，图案化半导体层130中的半导体通道130C可通过图案化光吸收层120以及栅极G的保护而减少短波长光线的照射量。
请参考图6至图9，图6绘示本发明对照实施例的显示面板的薄膜晶体管的负偏压照光压力(NBIS)测试的实验结果，图7绘示本发明对照实施例的显示面板的薄膜晶体管的正偏压照光压力(PBIS)测试的实验结果，图8绘示本发明第一实施例的显示面板的薄膜晶体管的负偏压照光压力(NBIS)测试的实验结果，图9绘示本发明第一实施例的显示面板的薄膜晶体管的正偏压照光压力(PBIS)测试的实验结果，其中本发明对照实施例为未设置图案化光吸收层120于图案化半导体层130下方的顶栅型薄膜晶体管，且光源由透明基板110下方照射。另外，在负偏压照光压力测试中，照光源的亮度为约5000尼特(nits)，受测的薄膜晶体管的栅极电压在0秒到1000秒固定约为－30伏特(V)，源极和漏极固定为0伏特，同时量测元件负偏压照光压力前后的电性，栅极量测范围约由－20伏特到+20伏特，源极电压为约0伏特，漏极电压为约0.1伏特或是约10伏特，以分别测试线性状态(linear)与饱和状态(saturation)中的半导体通道电流，而在正偏压照光压力测试中，照光源的亮度为约5000尼特，受测的薄膜晶体管的栅极电压约在0秒到1000秒固定约为30伏特，源极和漏极固定为约0伏特，同时量测元件正偏压照光压力前后的电性，栅极量测范围约由－20伏特到+20伏特，源极电压为约0伏特，漏极电压为约0.1伏特或是约10伏特，以分别测试线性状态与饱和状态中的半导体通道电流。如图7至图8所示，本发明对照实施例的显示面板的薄膜晶体管不论在负偏压照光压力测试或是正偏压照光压力测试时，在未照光的条件下，其临界电压皆为约0伏特，然而，在图6中，当负偏压照光压力测试的照光时间长达约1000秒时，对照实施例的薄膜晶体管的临界电压偏移了－5.06伏特，而在图7中，当正偏压照光压力测试的照光时间长达约1000秒时，对照实施例的薄膜晶体管的临界电压偏移了－1.33伏特，也就是说，对照实施例的薄膜晶体管照光后，其临界电压开始产生偏移，而当照光时间长达约1000秒时，其临界电压会严重偏移，进而影响薄膜晶体管的操作。相较之下，如图8至图9所示，本发明第一实施例的显示面板的薄膜晶体管100照光时间长达约1000秒时，于负偏压照光压力测试中，本实施例的薄膜晶体管100的临界电压仅偏移了－0.72伏特，而于正偏压照光压力测试中，本实施例的薄膜晶体管100的临界电压仅偏移了0.07伏特，因此，在上述的实验中，可证实图案化光吸收层120的设置可保护薄膜晶体管100的图案化半导体层130，并大幅降低临界电压的偏移量，且维持薄膜晶体管100开关效果。
本发明的显示面板的薄膜晶体管及其制作方法并不以上述实施例为限。下文将依序介绍本发明的其它较佳实施例的显示面板的薄膜晶体管及其制作方法，且为了便于比较各实施例的相异处并简化说明，在下文的各实施例中使用相同的符号标注相同的元件，且主要针对各实施例的相异处进行说明，而不再对重复部分进行赘述。
请参考图10至图14，图10至图14绘示本发明第二实施例的显示面板的薄膜晶体管的制作方法示意图，且图14同时绘示本发明第二实施例的显示面板的薄膜晶体管的剖面示意图。如图10至图14所示，本实施例的显示面板的薄膜晶体管200的制作方法与第一实施例的差异在于图案化光吸收层120与图案化半导体层130的工艺方式，在图11中，当光阻层设置于半导体层130’上之后，利用灰阶掩膜或半色调掩膜进行微影工艺，以在半导体层130’上形成图案化光阻层PR，其中图案化光阻层PR具有第一部分PR1与第二部分PR2，其中第二部分PR2设于第一部分PR1的两侧，且第一部分PR1的厚度大于第二部分PR2的厚度，亦即本实施例的图案化光阻层PR具有两种不同的厚度。接着，如图11所示，移除未被图案化光阻层PR遮蔽的部分半导体层130’与部分光吸收层120’，以分别形成图案化光吸收层120以及半图案化半导体层130”。接着，如图12所示，移除图案化光阻层PR的第二部分PR2，在本实施例中，可利用干刻蚀(dry etching)、电浆刻蚀(plasma etching)、反应性离子刻蚀(reactiveion etching,RIE)或其他适合的刻蚀技术移除图案化光阻层PR，由于图案化光阻层PR具有两种不同的厚度，且第一部分PR1的厚度大于第二部分PR2的厚度，因此，图案化光阻层PR的第二部分PR2在上述刻蚀过程中相较于第一部分PR1会先被移除，也就是说，在图案化光阻层PR刻蚀的过程中，会同时移除部分的第一部分PR1与第二部分PR2，而第一部分PR1的厚度以及第二部分PR2的厚度会随着刻蚀的过程而减少，并于第二部分PR2被移除且仅留下部分第一部分PR1的状况下停止刻蚀，故会使部分的半图案化半导体层130”未被图案化光阻层PR的第一部分PR1所遮蔽。接着，如图13所示，移除未被图案化光阻层PR的第一部分PR1遮蔽的部分半导体中间层130”，以形成图案化半导体层130，再移除剩下的图案化光阻层PR。最后，如图14所示，将图案化栅极绝缘层GI、栅极G、介电层140、源极S与漏极D以相同于第一实施例的工艺方式依序制作，以形成本实施例的薄膜晶体管200。
请再参考图14，本实施例的薄膜晶体管200的结构与第一实施例的差异在于图案化光吸收层120的图案范围(或面积，即垂直投影于透明基板110上的面积)大于图案化半导体层130的图案范围(或面积，即垂直投影于透明基板110上的面积)，由于图案化光吸收层120的图案范围大于图案化半导体层130的图案范围，因此，可更减少来自于透明基板110侧的短波长光线经由侧向照射而照射到图案化半导体层130的照射量，故本实施例的图案化光吸收层120对于薄膜晶体管200的图案化半导体层130可提供更佳的光线防护。
请参考图15，图15绘示本发明第三实施例的显示面板的薄膜晶体管的剖面示意图。如图15所示，本实施例的薄膜晶体管300与第一实施例的差异在于本实施例的薄膜晶体管300另包括阻障层310，其中阻障层310设置于图案化光吸收层120与图案化半导体层130之间。由于图案化光吸收层120的材料可为氢含量高的非晶硅，图案化半导体层130的材料可为金属氧化物、有机半导体、非晶硅半导体等，因此，当阻障层310设置于图案化光吸收层120与图案化半导体层130之间时，可避免图案化光吸收层120中的氢通过与图案化半导体层130接触时将图案化半导体层130中的金属氧化物还原，进而防止图案化半导体层130的半导体通道130C有接近于导体的导电特性，影响薄膜晶体管300的操作。另外，在本实施例中，阻障层310的材料可包括硅氧化物、氧化铝或其他适合的绝缘金属氧化物。另外，在其他实施例中，若选择非晶硅半导体材料当做图案化半导体层130，因为图案化光吸收层120可将大部分的光吸收掉，进一步可保护图案化半导体层130。本实施例的阻障层310亦可使用于本发明第二实施例的显示面板的薄膜晶体管中。
请参考图16，图16绘示本发明第四实施例的显示面板的薄膜晶体管的剖面示意图。如图16所示，本实施例的薄膜晶体管400与第一实施例的差异在于本实施例的薄膜晶体管400另包括缓冲层410，其中缓冲层410设于透明基板110与图案化光吸收层120之间。由于缓冲层410设于透明基板110与图案化光吸收层120之间，因此，缓冲层410可保护透明基板110于工艺过程中不被显影液、去光阻液等化学溶液所伤害，以维持显示面板的良率与品质，特别是利用可挠式透明基板所形成的可挠式显示面板。在本实施例中，缓冲层410的材料可包括氮化硅、氧化硅或其他适合作为缓冲层410的材料，透明基板110的材料可包括聚酰亚胺(Polyimide)或其他适合作为可挠式透明基板的材料。本实施例的缓冲层410亦可使用于本发明第二实施例与第三实施例的显示面板的薄膜晶体管中。
综上所述，本发明的显示面板的薄膜晶体管以顶栅型薄膜晶体管范例，相较于底栅型薄膜晶体管与双栅型薄膜晶体管，本发明的薄膜晶体管可具有更小的尺寸，也可避免寄生电容问题。再者，由于本发明显示面板的薄膜晶体管包含设置于透明基板与图案化半导体层之间的图案化光吸收层，且图案化光吸收层可将来自于透明基板侧的短波长光线吸收，因此，可减少来自于透明基板侧的短波长光线照射到图案化半导体层的照射量，有效降低临界电压偏移量，进而维持薄膜晶体管的开关效果。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (26)

1.一种显示面板的薄膜晶体管，其特征在于，所述薄膜晶体管包括：
一图案化光吸收层，设置于一透明基板上；
一图案化半导体层，设于所述图案化光吸收层上；
一图案化栅极绝缘层，设置于所述图案化半导体层上；
一栅极，设置于所述图案化栅极绝缘层上；
一源极，设置于所述图案化半导体层上并与所述图案化半导体层电连接；以及
一漏极，设置于所述图案化半导体层上并与所述图案化半导体层电连接。
2.根据权利要求1所述的显示面板的薄膜晶体管，其特征在于，所述图案化光吸收层的图案范围大于或等于所述图案化半导体层的图案范围。
3.根据权利要求1所述的显示面板的薄膜晶体管，其特征在于，所述图案化光吸收层为一非晶硅层。
4.根据权利要求1所述的显示面板的薄膜晶体管，其特征在于，所述薄膜晶体管另包括一阻障层，设置于所述图案化光吸收层与所述图案化半导体层之间。
5.根据权利要求4所述的显示面板的薄膜晶体管，其特征在于，所述阻障层的材料包括硅氧化物与金属氧化物的其中之一。
6.根据权利要求1所述的显示面板的薄膜晶体管，其特征在于，所述薄膜晶体管另包括一介电层，设置于所述栅极上。
7.根据权利要求6所述的显示面板的薄膜晶体管，其特征在于，所述源极与所述漏极设置于所述介电层上，且所述源极与所述漏极分别经由所述介电层的一引线孔而与所述图案化半导体层电连接。
8.根据权利要求6所述的显示面板的薄膜晶体管，其特征在于，所述介电层的材料包括氮化硅。
9.根据权利要求1所述的显示面板的薄膜晶体管，其特征在于，所述透明基板为可挠式基板。
10.根据权利要求9所述的显示面板的薄膜晶体管，其特征在于，所述薄膜晶体管另包括一缓冲层设于所述透明基板与所述图案化光吸收层之间。
11.根据权利要求10所述的显示面板的薄膜晶体管，其特征在于，所述透明基板的材料包括聚酰亚胺，且所述缓冲层的材料包括氮化硅或氧化硅。
12.根据权利要求1所述的显示面板的薄膜晶体管，其特征在于，所述图案化半导体层的材料包括金属氧化物半导体材料、非晶硅半导体或有机半导体材料。
13.一种显示面板的薄膜晶体管的制作方法，其特征在于，所述制作方法包括：
提供一透明基板；
于所述透明基板上依序形成一光吸收层与一半导体层；
移除部分所述半导体层与部分所述光吸收层，以形成一图案化光吸收层与一图案化半导体层，其中所述图案化光吸收层的图案范围大于或等于所述图案化半导体层的图案范围；
于所述图案化半导体层上形成一图案化栅极绝缘层与一栅极，且所述图案化栅极绝缘层与所述栅极依序堆叠于所述图案化半导体层上；
于所述图案化半导体层之上形成一源极与一漏极，其中所述源极与所述漏极分别与所述图案化半导体层电连接。
14.根据权利要求13所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述制作方法另包括在移除部分所述半导体层与所述光吸收层之前，利用一灰阶掩膜或一半色调掩膜进行一微影工艺，以在所述半导体层上形成一图案化光阻层，所述图案化光阻层具有一第一部分与一第二部分，其中所述第二部分设于所述第一部分的两侧，且所述第一部分的厚度大于所述第二部分的厚度。
15.根据权利要求14所述的显示面板的薄膜晶体管的制作方法，其特征在于，更包括一刻蚀工艺的步骤，包括：
移除未被所述图案化光阻层遮蔽的部分所述半导体层与部分所述光吸收层；
移除所述图案化光阻层的所述第二部分；以及
移除未被所述图案化光阻层的所述第一部分遮蔽的部分所述半导体层。
16.根据权利要求14所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述图案化光吸收层的图案范围大于所述图案化半导体层的图案范围。
17.根据权利要求13所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述图案化光吸收层为一非晶硅层。
18.根据权利要求13所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述制作方法包括形成一阻障层，设于所述图案化光吸收层与所述图案化半导体层之间。
19.根据权利要求18所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述阻障层的材料包括硅氧化物与金属氧化物的其中之一。
20.根据权利要求13所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述制作方法另包括在所述透明基板上形成一介电层，所述介电层覆盖所述栅极与所述图案化半导体层。
21.根据权利要求20所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述源极与所述漏极形成于所述介电层上，且所述源极与所述漏极分别经由所述介电层的一引线孔而与所述图案化半导体层电连接。
22.根据权利要求20所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述介电层的材料包括氮化硅。
23.根据权利要求13所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述透明基板为可挠式基板。
24.根据权利要求23所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述制作方法另包括在形成所述光吸收层之前，先在所述透明基板上形成一缓冲层。
25.根据权利要求24所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述透明基板的材料包括聚酰亚胺，且所述缓冲层的材料包括氮化硅或氧化硅。
26.根据权利要求13所述的显示面板的薄膜晶体管的制作方法，其特征在于，所述图案化半导体层的材料包括金属氧化物半导体材料、非晶硅半导体或有机半导体材料。
CN201610944214.3A 2016-09-07 2016-11-02 显示面板的薄膜晶体管 Pending CN107039500A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105128841 2016-09-07
TW105128841A TWI608624B (zh) 2016-09-07 2016-09-07 顯示面板之薄膜電晶體及其製作方法

Publications (1)

Publication Number Publication Date
CN107039500A true CN107039500A (zh) 2017-08-11

Family

ID=59533113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610944214.3A Pending CN107039500A (zh) 2016-09-07 2016-11-02 显示面板的薄膜晶体管

Country Status (3)

Country Link
US (1) US20180069127A1 (zh)
CN (1) CN107039500A (zh)
TW (1) TWI608624B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244186A (zh) * 2018-11-29 2020-06-05 中华映管股份有限公司 薄膜晶体管及其制造方法
CN112992929A (zh) * 2019-12-17 2021-06-18 弗莱克英纳宝有限公司 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102584303B1 (ko) 2018-06-25 2023-10-04 삼성디스플레이 주식회사 표시 장치
US11646330B2 (en) 2019-08-20 2023-05-09 Hoon Kim Unit cell of display panel including integrated TFT photodetector
US11233984B2 (en) * 2020-02-28 2022-01-25 Resonance Technology, Inc. Flexible or curved display for MRI bore

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330106A (zh) * 2008-07-28 2008-12-24 友达光电股份有限公司 显示面板的薄膜晶体管基板与薄膜晶体管及其制作方法
US20130328043A1 (en) * 2012-06-07 2013-12-12 Innolux Corporation Thin film transistor substrate and manufacturing method thereof, display
CN103531641A (zh) * 2013-06-27 2014-01-22 友达光电股份有限公司 薄膜晶体管及其制造方法
CN103904128A (zh) * 2012-12-27 2014-07-02 元太科技工业股份有限公司 薄膜晶体管结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW374860B (en) * 1996-04-30 1999-11-21 Matsushita Electric Ind Co Ltd Active matrix liquid crystal display for projection
KR100811640B1 (ko) * 2001-10-18 2008-03-11 엘지.필립스 엘시디 주식회사 액정 표시 장치
TW559896B (en) * 2002-12-17 2003-11-01 Ind Tech Res Inst Method of forming TFT and forming TFT on color filter
JP5442571B2 (ja) * 2010-09-27 2014-03-12 パナソニック株式会社 固体撮像装置及び撮像装置
US9912557B2 (en) * 2013-03-01 2018-03-06 Nec Corporation Node information detection apparatus, node information detection method, and program
CN103309106B (zh) * 2013-07-10 2015-11-11 深圳市华星光电技术有限公司 彩色滤光阵列基板及其制造方法
KR20160049382A (ko) * 2014-10-27 2016-05-09 삼성디스플레이 주식회사 레이저 박리 장치 및 표시 장치의 제조 방법
TW201631367A (zh) * 2015-02-25 2016-09-01 友達光電股份有限公司 顯示面板及其製作方法
CN106388201B (zh) * 2015-07-31 2021-03-23 富泰华工业（深圳）有限公司 保护套

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330106A (zh) * 2008-07-28 2008-12-24 友达光电股份有限公司 显示面板的薄膜晶体管基板与薄膜晶体管及其制作方法
US20130328043A1 (en) * 2012-06-07 2013-12-12 Innolux Corporation Thin film transistor substrate and manufacturing method thereof, display
CN103904128A (zh) * 2012-12-27 2014-07-02 元太科技工业股份有限公司 薄膜晶体管结构
CN103531641A (zh) * 2013-06-27 2014-01-22 友达光电股份有限公司 薄膜晶体管及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244186A (zh) * 2018-11-29 2020-06-05 中华映管股份有限公司 薄膜晶体管及其制造方法
CN112992929A (zh) * 2019-12-17 2021-06-18 弗莱克英纳宝有限公司 半导体装置

Also Published As

Publication number Publication date
TWI608624B (zh) 2017-12-11
US20180069127A1 (en) 2018-03-08
TW201810681A (zh) 2018-03-16

Similar Documents

Publication Publication Date Title
US9911762B2 (en) Display device
US10692951B2 (en) Back plate and manufacturing method thereof
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
US20160005799A1 (en) Thin film transistor, tft array substrate, manufacturing method thereof and display device
US9761617B2 (en) Method for manufacturing array substrate, array substrate and display device
US20180182783A1 (en) Thin film transistors, arrays substrates, and manufacturing methods
KR101813492B1 (ko) 유기발광 표시장치 및 그 제조방법
TWI608624B (zh) 顯示面板之薄膜電晶體及其製作方法
US10141444B2 (en) Oxide thin-film transistor with illuminated OHMIC contact layers, array substrate and methods for manufacturing the same, and display device
US20140009713A1 (en) Semiconductor device, method for manufacturing semiconductor device, and liquid crystal display device
CN108878449A (zh) 阵列基板的制作方法、阵列基板及显示装置
TWI569421B (zh) 畫素結構及其製作方法
KR20240043733A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20150073297A (ko) 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
CN107204309A (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN111146212B (zh) 半导体基板
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
US9741861B2 (en) Display device and method for manufacturing the same
CN102891163B (zh) 有机电激发光显示装置
CN104157609B (zh) Tft基板的制作方法及其结构
TW201503374A (zh) 氧化物半導體薄膜電晶體
CN108039353B (zh) 阵列基板及其制备方法、显示装置
KR102174962B1 (ko) 어레이 기판 및 이의 제조 방법
US9437661B2 (en) Thin film transistor substrate, display device having the same and method of manufacturing the same
TW201605053A (zh) 薄膜電晶體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170811

WD01 Invention patent application deemed withdrawn after publication