[go: up one dir, main page]

KR102281844B1 - 박막 트랜지스터 표시판 및 그 제조 방법 - Google Patents

박막 트랜지스터 표시판 및 그 제조 방법 Download PDF

Info

Publication number
KR102281844B1
KR102281844B1 KR1020150000231A KR20150000231A KR102281844B1 KR 102281844 B1 KR102281844 B1 KR 102281844B1 KR 1020150000231 A KR1020150000231 A KR 1020150000231A KR 20150000231 A KR20150000231 A KR 20150000231A KR 102281844 B1 KR102281844 B1 KR 102281844B1
Authority
KR
South Korea
Prior art keywords
pixel electrode
color filter
thin film
film transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150000231A
Other languages
English (en)
Other versions
KR20160083999A (ko
Inventor
홍필순
박귀현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150000231A priority Critical patent/KR102281844B1/ko
Priority to US14/740,433 priority patent/US9541811B2/en
Publication of KR20160083999A publication Critical patent/KR20160083999A/ko
Application granted granted Critical
Publication of KR102281844B1 publication Critical patent/KR102281844B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H01L29/786—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

본 발명은 기판 상에 절연되어 교차하도록 형성된 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터; 상기 박막 트랜지스터 위에 형성된 제1 컬러 필터; 상기 제1 컬러 필터와 일부 중첩하는 제2 컬러 필터; 상기 제1 컬러 필터 및 상기 제2 컬러 필터를 덮는 보호막; 상기 보호막 위이며, 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 중첩하는 영역에 형성된 제1 화소 전극; 및 상기 제1 화소 전극 위에 형성됨과 아울러 상기 박막트랜지스터의 드레인 전극과 접속한 제2 화소 전극을 포함하는 박막 트랜지스터 표시판에 관한 것으로, 컬러 필터가 박막 트랜지스터 표시판에 형성되는 구조에서 컬러 필터들 간의 단차로 인해 발생되는 컬러 필터 오염 및 패널 얼룩 현상을 방지할 수 있다.

Description

박막 트랜지스터 표시판 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 박막 트랜지스터 표시판과 그 제조 방법에 대한 것이다.
액정 표시 장치는 동작 전압이 낮아 소비 전력이 적고 휴대용으로 쓰일 수 있는 등의 이점으로 노트북 컴퓨터, 모니터, 우주선, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.
액정 표시 장치는 화소 전극과 공통 전극 등 전기장 생성 전극(field generating elelctrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 중에서도 컬러 필터가 박막 트랜지스터 표시판에 형성된 COA(color filter on array) 구조 기반의 액정 표시 장치가 개발되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 컬러 필터가 박막 트랜지스터 표시판에 형성되는 구조에서 컬러 필터들 간의 단차로 인해 발생되는 문제를 해결하기 위한 박막 트랜지스터 표시판 및 그 제조 방법을 제공하고자 한다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 기판 상에 절연되어 교차하도록 형성된 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터; 상기 박막 트랜지스터 위에 형성된 제1 컬러 필터; 상기 제1 컬러 필터와 일부 중첩하는 제2 컬러 필터; 상기 제1 컬러 필터 및 상기 제2 컬러 필터를 덮는 보호막; 상기 보호막 위이며, 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 중첩하는 영역에 형성된 제1 화소 전극; 및 상기 제1 화소 전극 위에 형성됨과 아울러 상기 박막트랜지스터의 드레인 전극과 접속한 제2 화소 전극을 포함한다.
본 발명의 실시예에 따른 상기 제1 화소 전극 및 상기 제2 화소 전극은 동일 물질일 수 있고, 산화인듐아연(IZO)을 이용할 수 있다.
본 발명의 실시예에 따른 상기 제1 화소 전극은 300Å이하의 두께로 형성될 수 있다.
본 발명의 실시예에 따른 상기 제1 컬러 필터 및 상기 제2 컬러 필터 위에는 상기 제1 화소 전극 및 상기 제2 화소 전극이 순차적으로 형성될 수 있다.
본 발명의 실시예에 따른 제2 화소 전극은 상기 박막트랜지스터의 드레인 전극과 물리적으로 연결될 수 있다.
이러한 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 상에 절연되어 교차하도록 형성된 게이트선과 데이터선에 연결된 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터 위에 제1 컬러 필터를 형성하는 단계; 상기 박막 트랜지스터 위에 상기 제1 컬러 필터와 일부 중첩하는 제2 컬러 필터를 형성하는 단계; 상기 제1 컬러 필터 및 상기 제2 컬러 필터를 덮는 보호막을 형성하는 단계; 상기 보호막 위이며, 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 중첩하는 영역에 제1 화소 전극을 형성하는 단계; 및 상기 제1 화소 전극 위이며, 상기 박막 트랜지스터의 드레인 전극과 접속한 제2 화소 전극을 형성하는 단계를 포함한다.
본 발명의 실시예에 따른 상기 보호막을 형성하는 단계는, 상기 제1 컬러 필터 및 상기 제2 컬러 필터를 덮으면서 상기 박막 트랜지스터의 드레인 전극을 덮도록 상기 보호막을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 상기 제1 화소 전극을 형성하는 단계는, 상기 보호막 전면에 제1 화소 전극을 형성하는 단계; 상기 제1 화소 전극 위이며, 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 중첩하는 영역에 감광막을 형성하는 단계; 및 상기 보호막 위에서 상기 박막 트랜지스터의 드레인 전극과 중첩하는 영역에 형성된 상기 제1 화소 전극을 식각하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 상기 제1 화소 전극의 식각 단계는 습식 식각 공정으로 진행할 수 있다.
또한, 본 발명의 실시예에 따른 상기 제1 화소 전극의 식각 단계는 상기 박막트랜지스터의 드레인 전극 위에 형성된 상기 보호막을 식각하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 상기 보호막의 식각 단계는 건식 식각 공정으로 진행할 수 있다.
본 발명의 실시예에 따른 상기 제2 화소 전극을 형성하는 단계는, 상기 제1 화소 전극 위에 형성된 상기 감광막을 박리하는 단계; 및 상기 감광막이 박리된 상기 제1 화소 전극 및 상기 박막트랜지스터의 드레인 전극을 덮는 상기 제2 화소 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 상기 제2 화소 전극을 형성하는 단계는, 상기 보호막 위에 형성된 상기 제1 화소 전극 및 상기 제2 화소 전극에 대해 화소 전극 패터닝을 수행하는 단계를 더 포함할 수 있다.
이상과 같이 본 발명의 실시예에 의하면, 컬러 필터가 박막 트랜지스터 표시판에 형성되는 구조에서 컬러 필터들 간의 단차로 인해 발생되는 컬러 필터 오염 및 패널 얼룩 현상을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.
도 2는 도 3의 Ⅳ-Ⅳ선에 따라 자른 단면도이다.
도 3 내지 도 10은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 단면도이다.
도 11은 본 발명의 실시예와 대비하기 위한 비교예에 따른 박막 트랜지스터 표시판의 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 절단선 Ⅳ-Ⅳ선을 따라 자른 단면도이다.
도 1 및 도 2에 도시한 바와 같이, 본 발명의 실시예에 따른 액정 표시 장치는 박막 트랜지스터 표시판(100) 및 이와 마주하는 공통 전극 표시판(200), 그리고 두 표시판(100, 200) 사이에 있는 액정층(3)을 포함한다.
먼저, 박막 트랜지스터 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(미도시)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(미도시) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 소정의 전압을 인가 받으며, 게이트선(121)과 실질적으로 평행하게 뻗은 줄기선과 이로부터 갈라진 복수 쌍의 제1 및 제2 유지 전극(133a, 133b)을 포함한다. 유지 전극선(131) 각각은 인접한 두 게이트선(121) 사이에 위치하며 줄기선은 두 게이트선(121) 중 아래쪽에 가깝다. 유지 전극(133a, 133b) 각각은 줄기선과 연결된 고정단과 그 반대쪽의 자유단을 가지고 있다. 제1 유지 전극(133a)의 고정단은 면적이 넓으며, 그 자유단은 직선 부분과 굽은 부분의 두 갈래로 갈라진다. 그러나 유지 전극선(131)의 모양 및 배치는 여러 형태로 변형될 수 있다.
게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다. 선형 반도체(151)는 게이트선(121) 및 유지 전극선(131) 부근에서 너비가 넓어져 이들을 폭넓게 덮고 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 또한 유지 전극선(131)과 교차하며 인접한 유지 전극(133a, 133b) 집합 사이를 달린다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(미도시)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(미도시) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 드레인 전극(175)은 면적이 넓은 한 쪽 끝 부분과 막대형인 다른 쪽 끝 부분을 가지고 있다. 넓은 끝 부분은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다.
반도체(151)는 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 형태이다. 그러나 반도체(151, 154) 는 소스 전극(173)과 드레인 전극(175) 사이에서 노출되어 있다.
게이트선(121) 및 데이터선(171) 위에는 차광 부재(미도시)가 형성되어 있고, 차광 부재가 구획하는 화소 영역 내에 컬러 필터(230R, 230G, 230B) 가 형성되어 있다. 컬러 필터(230R, 230G, 230B) 위에 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180) 및 컬러 필터(230R, 230G, 230B)에는 드레인 전극(175)을 드러내는 접촉구(contact hole)(185)가 형성되어 있다.
보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.
보호막(180) 위에는 본 발명의 실시예에 따른 제1 화소 전극(187) 및 제2 화소 전극(191)이 순차적으로 형성된다. 제1 화소 전극(187)은 보호막(180) 위에서 컬러 필터(230R, 230G, 230B)와 중첩하는 영역에 형성되고 제2 화소 전극(191)을 통해 드레인 전극(175)과 전기적으로 연결되어 데이터 전압을 인가받는다. 제2 화소 전극(191)은 제1 화소 전극(187) 바로 위에 형성되고, 접촉구(185)를 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 제1 화소 전극(187)과 제2 화소 전극(191)은 투명한 도전 물질로 형성되며, 제2 화소 전극(191)과 제1 화소 전극(187)이 접촉되어 동일한 전압이 전달된다. 그 결과 제1 화소 전극(187) 및 제2 화소 전극(191)은 동일한 하나의 화소 전극과 같은 역할을 수행한다.
이때, 본 발명의 실시예에 따른 제1 화소 전극(187)은 박막 트랜지스터 표시판 제조 과정의 접촉구(185)를 통해 노출되는 드레인 전극(175) 위의 보호막(180)을 제거하는 단계에서 컬러 필터(230R, 230G, 230B) 중첩부의 보호막(180)이 식각되는 것을 저지하는 식각저지막(etch stopper) 역할도 수행한다.
제1 화소 전극(187) 및 제2 화소 전극(191)은 동일한 물질을 사용할 수 있다. 제1 화소 전극(187)을 제2 화소 전극(191)과 동일한 물질로 사용하게 되면, 이후 접촉구(185)를 통한 드레인 전극(175)에서 식각 공정시 동일 물질에 따른 동일한 식각특성으로 식각 특성 제어를 용이하게 할 수 있다. 즉, 제1 화소 전극(187)을 제2 화소 전극(191)과 동일한 물질로 사용하게 되면, 후속 픽셀 패터닝 공정시 발생하는 변화율을 최소화할 수 있다.
본 발명의 실시예에 따른 제1 화소 전극(187) 및 제2 화소 전극(191)에 사용되는 투명 전극 물질로는 산화인듐아연(IZO)을 이용할 수 있다. 산화인듐아연은 In 물질과 Zinc 물질이 일반적인 건식 식각 가스에 의해 휘발성 물질을 만들기 어렵기 때문에 보호막 식각시 건식 식각 내성이 우수하기 때문이다.
공통 전극 표시판(200)은 박막 트랜지스터 표시판(100)과 마주 보며, 기판(210)과 그 위에 형성되어 있는 공통 전극(common voltage)(270)을 포함한다. 그러나 공통 전극(270)은 박막 트랜지스터 표시판(100)에 형성될 수도 있다. 공통 전극 표시판(200)과 박막 트랜지스터 표시판(100) 사이에는 액정층(3)이 위치한다.
데이터 전압이 인가된 제2 화소 전극(191)은 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(미도시)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극(270)은 축전기[이하 "액정 축전기(liquid crystal capacitor)"라 함]를 이루어 박막 트랜지스터가 턴 오프(turn-off)된 후에도 인가된 전압을 유지한다.
제1 화소 전극(187)은 유지 전극(133a, 133b)과 중첩하고, 제2 화소 전극(191)은 유지 전극(133a, 133b)을 비롯한 유지 전극선(131)과 중첩한다. 제2 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다.
공통 전극 표시판(200)과 박막 트랜지스터 표시판(100) 사이에는 액정층(3)이 위치한다.
그러면, 도 1 및 도 2에 도시한 액정 표시장치의 박막 트랜지스터 표시판의 제조 방법에 대하여 도 3 내지 도 10을 참고하여 상세하게 설명한다.
도 3 내지 도 10은 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법을 차례로 도시한 단면도이다.
먼저 도 3에 도시한 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은 절연 기판(110) 위에 금속층을 스퍼터링 등으로 적층하고 사진 식각하여 게이트 전극(124) 및 끝부분(129)을 포함하는 복수의 게이트선(121)과 유지 전극(133a, 133b)를 포함하는 복수의 유지 전극선(131)을 형성한다.
그리고, 게이트 절연막(140)을 적층하고, 그 위에 돌출부(154)를 포함하는 선형 진성 반도체(151), 복수의 저항성 접촉 부재(161, 165), 소스 전극(173) 및 끝 부분(179)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다.
이어서, 차광 부재(미도시)에 의해 구획된 각 영역에 컬러 필터(230R, 230G, 230B)를 형성한다. 이때, 컬러 필터는 적색(230R), 녹색(230G) 및 청색(230B)을 순차적으로 코팅, 노광, 현상하는 과정을 통해 적층하며, 녹색 컬러 필터(230G)가 적색 컬러 필터(230R)와의 경계 지점에서 중첩되고, 청색 컬러 필터(230B)가 녹색 컬러 필터(230G)와의 경계 지점에서 중첩되면서 단차가 발생하게 된다.
이후, 컬러 필터(230R, 230G, 230B) 및 화소 전극과 연결되는 일정 영역의 드레인 전극(175) 전면에 보호막(180)을 형성한다. 보호막(180)은 도 3에 도시된 바와 같이 컬러 필터(230R, 230G, 230B) 및 화소 전극과 연결되는 일정 영역의 드레인 전극(175)의 표면에 일정 두께로 형성된다.
다음으로, 도 4에 도시한 바와 같이, 보호막(180)의 전면에 제1 화소 전극(187)을 형성한다. 이에 따라, 컬러 필터(230R) 내에서 노출되는 일정 영역의 드레인 전극(175) 위에는 보호막(180) 및 제1 화소 전극 (187)이 순차적으로 형성된다.
이때, 제1 화소 전극 (187)은 제1 화소 전극(187) 위에 형성되며 액정층(3)에 맞닿는 제2 화소 전극(191)과 동일한 투명 전극 물질을 사용할 수 있다.
제1 화소 전극(187)을 제2 화소 전극(191)과 동일한 물질로 사용하게 되면, 습식 식각 공정시 동일 물질에 따른 동일한 식각특성으로 식각 제어를 용이하게 할 수 있다. 즉, 제1 화소 전극(187)을 제2 화소 전극(191)과 동일한 물질로 사용하게 되면, 후속 픽셀 패터닝 공정시 발생하는 변화율을 최소화할 수 있다.
다음으로, 도 5에 도시한 바와 같이, 제1 화소 전극(187) 위에 평탄화한 감광막(189)을 형성하고, 노광 및 현상을 통해 드레인 전극(175) 위에 화소 전극이 형성될 영역을 패터닝한다.
이에 따라, 컬러 필터 중첩부에 형성된 감광막(189)의 두께는 컬러 필터간의 단차로 인해 다른 평탄한 컬러 필터 위에 형성된 감광막(189)에 비하여 얇은 두께로 형성된다. 예컨대, 컬러 필터 중첩부에 형성된 감광막(189)의 초기 두께는 0.6~1.0㎛로 다양하게 형성될 수 있다.
이때, 화소 전극과 연결되는 일정 영역의 드레인 전극(175) 위에 형성된 감광막(189)은 접촉구 패터닝을 통해 제거한다.
다음으로, 도 6에 도시한 바와 같이, 화소 전극과 연결되는 일정 영역의 드레인 전극(175) 위에 형성된 제1 화소 전극(187)을 제거하는 1차 식각 공정을 진행한다. 일정 영역의 제1 화소 전극 (187) 제거를 위한 1차 식각 공정으로는 습식 식각(wet etch)을 이용할 수 있다. 습식 식각 이용시, 컬러 필터(230R, 230G, 230B) 위에 형성된 감광막(189)은 식각되지 않고 유지될 수 있다. 이에 따라, 화소 전극과 연결되는 일정 영역의 드레인 전극(175) 위에는 보호막(180)이 노출된 상태가 된다.
다음으로, 도 7에 도시한 바와 같이, 화소 전극과 연결되는 일정 영역의 드레인 전극(175) 위에 형성된 보호막(180)을 제거하는 2차 식각 공정을 진행한다. 2차 식각 공정으로는 플라즈마 건식 식각(dry etch)을 이용할 수 있다. 건식 식각 방식의 2차 식각 공정에서는드레인 전극(175) 위에 형성된 보호막(180)뿐만 아니라 컬러 필터(230R, 230G, 230B) 전면에 형성된 감광막(189)도 식각될 수 있다.
따라서, 해당 영역에 형성된 보호막(180)의 두께에 따라 식각 속도 및 식각 소요 시간이 달라지고, 컬러 필터(230R, 230G, 230B) 전면에 형성된 감광막(189)이 식각되는 두께가 달라지게 되고, 경우에 따라서는 컬러 필터 중첩부에서의 감광막(189)이 완전히 제거되어 제1 화소 전극 (187)이 노출될 수 있다.
예컨대, 2차 식각 공정에서 드레인 전극(175) 위에 형성된 감광막(189)의 식각량은 평균 0.8~1.0㎛인데 비하여 컬러 필터 중첩부에 형성된 감광막(189)의 초기 두께는 0.6~1.0㎛로 형성됨에 따라 2차 식각 공정 후 컬러 필터 중첩부에서 제1 화소 전극 (187) 또는 보호막(180)이 노출될 수 있다.
다만, 컬러 필터(230R, 230G, 230B) 중첩부 위에 형성된 제1 화소 전극(187)이 형성된 두께만큼 2차 식각 공정에서 식각저지막 역할을 수행함에 따라 해당 영역의 감광막이 건식 식각 공정에서 완전히 식각되더라도 하부의 컬러 필터가 식각되는 것을 방지할 수 있다.
다음으로, 도 9에 도시한 바와 같이, 제1 화소 전극(187) 위에 형성된 감광막(189)을 제거하는 감광막 박리 공정을 수행한다.
다음으로, 도 10에 도시한 바와 같이, 제1 화소 전극(187) 위에 접촉구(185)를 통하여 드레인 전극(175)과 연결되는 제2 화소 전극 (191)을 형성하고, 도 11에 도시한 바와 같이 화소 전극 패터닝을 수행하여 박막 트랜지스터를 완성한다.
상술한 본 발명의 실시예에 따르면, 컬러 필터(230R, 230G, 230B) 위에 제2 화소 전극(191)과 동일한 투명 전극 물질로 제1 화소 전극 (187)을 형성하게 된다. 이에 따라, 드레인 전극(175) 위에 형성된 화소 전극은 제2 화소 전극(191)으로 구성되는 반면, 컬러 필터(230R, 230G, 230B) 위에 형성된 화소 전극은 제1 화소 전극(187) 및 제2 화소 전극(191)을 포함한다.
또한, 본 발명의 실시예에 따른 제1 화소 전극(187) 형성 과정 및 제2 화소 전극과 연결되는 일정 영역의 드레인 전극(175) 위에 형성된 제1 화소 전극(187) 제거 과정에 소요되는 시간을 최소화하기 위하여, 제1 화소 전극(187)의 증착 두께를 300Å이하로 할 수 있다.
한편, 도 11은 본 발명의 실시예와 대비하기 위한 비교예에 따른 박막 트랜지스터 표시판의 단면도이다.
도 11을 참조하면, 도시된 박막 트랜지스터 표시판은 컬러 필터(230R, 230G, 230B) 위에 제2 화소 전극(191) 및 보호막(180)만 형성되어 있다. 컬러필터 중첩부의 단차로 인해 국부적으로 코팅 두께가 얇아지는 영역이 존재함에 따라, 접촉구(185) 형성 과정에서 도 11에 도시된 바와 같이 컬러 필터 중첩부의 보호막(180)이 식각되어 컬러 필터(230R, 230G, 230B)가 노출될 수 있다.
이에 따라, 해당 영역에서는 패널 동작시 컬러 필터(230R, 230G, 230B)가 직접 액정층(3)과 접촉하여 오염을 일으키는 등 다양한 얼룩 불량을 유발시키는 문제를 초래할 수 있다. 또한, 이러한 문제는 지속적인 고 개구율 제품의 요구에 따라 향후 차광막 크기가 축소되고 컬러 필터 중첩부의 폭이 좁아지면서 컬러 필터간의 단차가 더욱 심화될 수 있다는 점에서 액정 표시 장치의 화질을 저해하는 요소로 심화될 수 있다.
따라서, 본 발명의 실시예에 따르면, 컬러 필터 중첩부에서 제1 화소 전극(187)을 식각저지막으로 이용함에 따라, COA 공정에서 발생하는 컬러 필터 단차에 의한 보호막 손실 및 액정 오염에 따른 패널 얼룩 문제를 해결할 수 있다.
또한, 본 발명의 실시예에 따르면, 감광막을 얇게 도포하더라도 드레인 전극 위에 형성된 보호막을 제거하는 건식 식각 공정시 컬러 필터 중첩부에서 감광막 식각에 따른 보호막 손실 현상을 방지할 수 있어 박막 트랜지스터 표시판의 생산성도 향상시킬 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층
81, 82: 접촉 보조 부재
83: 연결 다리
100: 박막 트랜지스터 표시판
110: 기판
121: 게이트선
124, 124a, 124b: 게이트 전극
131: 유지 전극선
133a, 133b: 유지 전극
140: 게이트 절연막
151, 154: (진성) 반도체
171, 179: 데이터선
175: 드레인 전극
180: 보호막
185: 접촉구
191: 화소 전극
200: 공통 전극 표시판
220: 차광 부재
230R, 230G, 230B: 색 필터
270: 공통 전극

Claims (16)

  1. 기판 상에 절연되어 교차하도록 형성된 게이트선 및 데이터선에 연결되어 있는 박막 트랜지스터;
    상기 박막 트랜지스터 위에 형성된 제1 컬러 필터;
    상기 제1 컬러 필터와 일부 중첩하는 제2 컬러 필터;
    상기 제1 컬러 필터 및 상기 제2 컬러 필터를 덮는 보호막;
    상기 보호막 위이며, 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 중첩하는 영역에 형성된 제1 화소 전극; 및
    상기 제1 화소 전극 위에 형성됨과 아울러 상기 박막트랜지스터의 드레인 전극과 접속한 제2 화소 전극을 포함하고,
    상기 제1 화소 전극은 상기 드레인 전극과 직접적으로 접촉하지 않는, 박막 트랜지스터 표시판.
  2. 제1항에 있어서,
    상기 제1 화소 전극 및 상기 제2 화소 전극은 동일 물질인, 박막 트랜지스터 표시판.
  3. 제2항에 있어서,
    상기 제1 화소 전극 및 상기 제2 화소 전극은 산화인듐아연(IZO)을 이용하는, 박막 트랜지스터 표시판.
  4. 제1항에 있어서,
    상기 제1 화소 전극은 300Å이하의 두께로 형성되는, 박막 트랜지스터 표시판.
  5. 제1항에 있어서,
    상기 제1 컬러 필터 및 상기 제2 컬러 필터 위에는 상기 제1 화소 전극 및 상기 제2 화소 전극이 순차적으로 형성된, 박막 트랜지스터 표시판.
  6. 제1항에 있어서,
    상기 제2 화소 전극은 상기 박막트랜지스터의 드레인 전극과 물리적으로 연결된, 박막 트랜지스터 표시판.
  7. 기판 상에 절연되어 교차하도록 형성된 게이트선과 데이터선에 연결된 박막 트랜지스터를 형성하는 단계;
    상기 박막 트랜지스터 위에 제1 컬러 필터를 형성하는 단계;
    상기 박막 트랜지스터 위에 상기 제1 컬러 필터와 일부 중첩하는 제2 컬러 필터를 형성하는 단계;
    상기 제1 컬러 필터 및 상기 제2 컬러 필터를 덮는 보호막을 형성하는 단계;
    상기 보호막 위이며, 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 중첩하는 영역에 제1 화소 전극을 형성하는 단계; 및
    상기 제1 화소 전극 위이며, 상기 박막 트랜지스터의 드레인 전극과 접속한 제2 화소 전극을 형성하는 단계를 포함하고,
    상기 제1 화소 전극을 형성하는 단계는,
    상기 보호막 전면에 제1 화소 전극을 형성하는 단계;
    상기 제1 화소 전극 위에 감광막을 형성하는 단계;
    상기 감광막에서 상기 박막 트랜지스터의 드레인 전극과 중첩하는 일정 영역을 식각하는 단계; 및
    상기 보호막 위에서 상기 박막 트랜지스터의 드레인 전극과 중첩하는 영역에 형성된 상기 제1 화소 전극을 식각하는 단계를 포함하는, 박막 트랜지스터 표시판의 제조 방법.
  8. 삭제
  9. 제7항에 있어서,
    상기 제1 화소 전극의 식각 단계는 습식 식각 공정으로 진행하는, 박막 트랜지스터 표시판의 제조 방법.
  10. 제7항에 있어서,
    상기 박막트랜지스터의 드레인 전극 위에 형성된 상기 보호막을 식각하는 단계를 더 포함하는, 박막 트랜지스터 표시판의 제조 방법.
  11. 제10항에 있어서,
    상기 보호막의 식각 단계는 건식 식각 공정으로 진행하는, 박막 트랜지스터 표시판의 제조 방법.
  12. 제10항에 있어서,
    상기 제2 화소 전극을 형성하는 단계는,
    상기 제1 화소 전극 위에 형성된 상기 감광막을 박리하는 단계; 및
    상기 감광막이 박리된 상기 제1 화소 전극 및 상기 박막트랜지스터의 드레인 전극을 덮는 상기 제2 화소 전극을 형성하는 단계를 포함하는, 박막 트랜지스터 표시판의 제조 방법.
  13. 제12항에 있어서,
    상기 보호막 위에 형성된 상기 제1 화소 전극 및 상기 제2 화소 전극에 대해 화소 전극 패터닝을 수행하는 단계를 더 포함하는, 박막 트랜지스터 표시판의 제조 방법.
  14. 제7항에 있어서,
    상기 제1 화소 전극 및 상기 제2 화소 전극은 동일 물질인, 박막 트랜지스터 표시판의 제조 방법.
  15. 제14항에 있어서,
    상기 제1 화소 전극 및 상기 제2 화소 전극은 산화인듐아연(IZO)을 이용하는, 박막 트랜지스터 표시판의 제조 방법.
  16. 제7항에 있어서,
    상기 제1 화소 전극을 형성하는 단계는 상기 보호막 위에 상기 제1 화소 전극의 두께를 300Å이하로 형성하는, 박막 트랜지스터 표시판의 제조 방법.
KR1020150000231A 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법 Active KR102281844B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150000231A KR102281844B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법
US14/740,433 US9541811B2 (en) 2015-01-02 2015-06-16 Thin film transistor array panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150000231A KR102281844B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160083999A KR20160083999A (ko) 2016-07-13
KR102281844B1 true KR102281844B1 (ko) 2021-07-26

Family

ID=56286411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150000231A Active KR102281844B1 (ko) 2015-01-02 2015-01-02 박막 트랜지스터 표시판 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9541811B2 (ko)
KR (1) KR102281844B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104882453B (zh) * 2015-06-11 2017-12-15 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR20170031620A (ko) * 2015-09-11 2017-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
JP6500945B2 (ja) 2017-07-31 2019-04-17 セイコーエプソン株式会社 電気光学装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532081B1 (ko) * 2001-05-14 2005-11-30 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시소자의 인듐 틴 옥사이드 재생방법
JP2002341363A (ja) 2001-05-15 2002-11-27 Matsushita Electric Ind Co Ltd アクティブマトリックス基板およびその製造方法
KR100949495B1 (ko) * 2003-06-28 2010-03-24 엘지디스플레이 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
KR101006436B1 (ko) * 2003-11-18 2011-01-06 삼성전자주식회사 표시 장치용 박막 트랜지스터 표시판
JP2007256795A (ja) 2006-03-24 2007-10-04 Toshiba Matsushita Display Technology Co Ltd カラーフィルタ基板の製造方法
KR20080093515A (ko) 2007-04-17 2008-10-22 삼성전자주식회사 어레이 기판 및 이의 제조 방법
KR101490477B1 (ko) * 2008-03-07 2015-02-05 삼성디스플레이 주식회사 표시 장치
KR101499229B1 (ko) * 2008-04-07 2015-03-05 삼성디스플레이 주식회사 색필터를 포함하는 표시 장치
KR101541542B1 (ko) 2008-08-19 2015-08-04 동우 화인켐 주식회사 착색 감광성 수지 조성물, 컬러필터, 이를 구비한 액정표시장치
KR101669238B1 (ko) * 2010-03-05 2016-10-26 삼성디스플레이 주식회사 액정 표시 장치
KR101799492B1 (ko) * 2011-08-04 2017-11-21 엘지디스플레이 주식회사 액정표시장치
KR102009477B1 (ko) 2012-12-28 2019-08-09 엘지디스플레이 주식회사 액정 디스플레이 장치의 제조방법
KR102149345B1 (ko) * 2013-12-30 2020-08-31 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US9541811B2 (en) 2017-01-10
US20160195746A1 (en) 2016-07-07
KR20160083999A (ko) 2016-07-13

Similar Documents

Publication Publication Date Title
KR102248645B1 (ko) 금속 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법
US10056414B2 (en) Thin film transistor array substrate having black matrix formed in non-display zone and common electrode formed in display zone
CN100444005C (zh) 薄膜晶体管阵列面板及其制造方法
US7602452B2 (en) Liquid crystal display device and method for manufacturing the same
US7265799B2 (en) Thin film transistor array panel and manufacturing method thereof
US6927420B2 (en) Thin film transistor array panel and manufacturing method thereof
KR101900170B1 (ko) 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스
US8987049B2 (en) Gate insulator loss free etch-stop oxide thin film transistor
CN105867692B (zh) 阵列基板、制造方法以及显示面板和电子装置
WO2015027632A1 (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
KR20100005454A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
KR20040031370A (ko) 액정표시패널 및 그 제조방법
US20140110715A1 (en) Thin Film Transistor Array Panel and Manufacturing Method Thereof
KR102281844B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20150221732A1 (en) Display device
US9891495B2 (en) Array substrate and fabricating method thereof, and display panel
TWI581317B (zh) 薄膜電晶體基板及具備該薄膜電晶體基板之顯示面板
KR100997963B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101980752B1 (ko) 박막트랜지스터, 액정표시소자 및 그 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP6621188B2 (ja) アレイ基板及びその製作方法
KR102035004B1 (ko) 액정표시장치용 어레이 기판 및 이의 제조방법
KR100980019B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150102

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20200102

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20150102

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20210126

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210419

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210720

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210720

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240625

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20250625

Start annual number: 5

End annual number: 5