[go: up one dir, main page]

CN111435294B - 随机码产生器 - Google Patents

随机码产生器 Download PDF

Info

Publication number
CN111435294B
CN111435294B CN201910990114.8A CN201910990114A CN111435294B CN 111435294 B CN111435294 B CN 111435294B CN 201910990114 A CN201910990114 A CN 201910990114A CN 111435294 B CN111435294 B CN 111435294B
Authority
CN
China
Prior art keywords
signal
transistor
memory cell
random code
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910990114.8A
Other languages
English (en)
Other versions
CN111435294A (zh
Inventor
邵启意
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN111435294A publication Critical patent/CN111435294A/zh
Application granted granted Critical
Publication of CN111435294B publication Critical patent/CN111435294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
    • Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
    • Y04S40/00—Systems for electrical power generation, transmission, distribution or end-user application management characterised by the use of communication or information technologies, or communication or information technology specific aspects supporting them
    • Y04S40/20—Information technology specific aspects, e.g. CAD, simulation, modelling, system security

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开一种随机码产生器，包括一控制电路、一高电压供应器、一存储器模块与一计数器。控制电路产生一控制信号与一致能信号。在一编程周期时，控制电路可动作该致能信号。高电压供应器接收该致能信号，并产生一编程电压。当该致能信号动作时，该高电压供应器输出该编程电压。存储器模块接收该控制信号用以决定该存储器模块中的一选定存储器胞。在该编程周期，该选定存储器胞接收该编程电压。在该编程周期时，该计数器计数该振荡信号的脉冲数目并获得一计数值，且该控制电路根据该计数值来决定一随机码。

Description

随机码产生器
技术领域
本发明涉及一种随机码产生器，且特别涉及一种由非易失性存储器(non-volatile memory)所组成的随机码产生器。
背景技术
物理不可复制技术(physically unclonable function，简称PUF技术)是一种创新的方式用来保护半导体芯片内部的数据，防止半导体芯片的内部数据被窃取。根据PUF技术，半导体芯片能够提供一随机码(random code)。此随机码可作为半导体芯片(semiconductor chip)上特有的身份码(ID code)，用来保护内部的数据。
一般来说，PUF技术是利用半导体芯片的制造变异(manufacturing variation)来获得独特的随机码。此制造变异包括半导体的工艺变异(process variation)。亦即，就算有精确的工艺步骤可以制作出半导体芯片，但是其随机码几乎不可能被复制(duplicate)。因此，具有PUF技术的半导体芯片通常被运用于高安全防护的应用(applications withhigh security requirements)。
美国专利US 9，613，714提出一种用于PUF技术的一次编程存储器胞与存储器胞阵列以及相关随机码产生方法。该专利利用半导体的制造变异所设计出的一次编程存储器胞(one time programmable memory cell)与存储器胞阵列，在编程动作进行后，即具有独特的随机码。
发明内容
本发明涉及一种随机码产生器，包括一控制电路，产生一控制信号与一致能信号，其中该致能信号动作的期间定义为一编程周期；一高电压供应器，接收该致能信号；其中，该高电压供应器产生一编程电压，当该致能信号动作时，该高电压供应器输出该编程电压，且在该致能信号不动作时，该高电压供应器停止输出该编程电压；一存储器模块，接收该控制信号用以决定该存储器模块中的一选定存储器胞；其中，在该编程周期，该选定存储器胞接收该编程电压；以及一计数器，接收该振荡信号与该致能信号，其中在该编程周期时，该计数器计数该振荡信号的脉冲数目并获得一计数值，且该控制电路根据该计数值来决定一随机码。
为了对本发明的上述及其他方面有更佳的了解，下文特举优选实施例，并配合附图，作详细说明如下：
附图说明
图1为非易失性存储器示意图；
图2A为编程动作时非易失性存储器的运作示意图；
图2B为编程动作时选定存储器胞的状态变化以及电荷泵的运作关系示意图；
图3为本发明的随机码产生器；
图4A为编程动作时随机码产生器的运作示意图；
图4B为编程动作时选定存储器胞的状态变化、电荷泵以及计数器的运作关系示意图；以及
图5A至图5C为可运用于本发明的其他存储器胞范例。
【符号说明】
100：非易失性存储器
110、310：存储器胞阵列
120：驱动器
130：解码器
140、340：存储器模块
150：高电压供应器
160、360：控制电路
210：电压调整器
211：时钟信号选择器
212：电荷泵
216：分压电路
217：比较器
218：反馈检测器
220：电源开关
250、330：选定存储器胞
300：随机码产生器
312：备用区
314：数据区
350：计数器
362：暂存器
510、520、530：存储器胞
具体实施方式
请参照图1其所绘示为非易失性存储器示意图。非易失性存储器100包括一存储器模块(memory module)140、一高电压供应器(high voltage supply)150与一控制电路(control circuit)160。再者，存储器模块140包括一存储器胞阵列(memory cell array)110、一驱动器(driver)120与一解码器(decoder)130。
驱动器120与存储器胞阵列110之间连接多条字线(word line)WL1～WLm，解码器130与存储器胞阵列110之间连接多条位线(bit line)BL1～BLn。当然，由于存储器胞的结构不同，驱动器120与存储器胞阵列110之间也可以连接更多的信号线，例如选择线(selectline)。
控制电路160连接至高电压供应器150、驱动器120以及解码器130。控制电路160提供控制信号Ctrl至存储器模块140中的驱动器120与解码器130。因此，驱动器120根据控制信号Ctrl来动作字线WL1～WLm其中之一，且解码器130根据控制信号Ctrl来动作位线BL1～BLn其中之一。换句话说，控制电路160利用控制信号Ctrl在存储器胞阵列110中决定一选定存储器胞，并且对选定存储器胞进行编程动作或读取动作。
另外，控制电路160提供致能信号En至高电压供应器150。当控制电路160对选定存储器胞进行编程动作时，高电压供应器150根据致能信号En来输出编程电压(programvoltage)Vpgm，经由驱动器120传递至选定存储器胞以完成编程动作。
以下以一次编程存储器胞(one time programmable memory cell，简称OTP存储器胞)组成存储器胞阵列110为例来说明非易失性存储器100的编程动作。
请参照图2A，其所绘示为编程动作时非易失性存储器的运作示意图。当编程动作开始时，控制电路160产生控制信号Ctrl并动作致能信号En。再者，驱动器(未绘示)根据控制信号Ctrl来动作字线WLx，且解码器(未绘示)根据控制信号Ctrl来将位线BLy连接至接地端GND，因此存储器胞阵列中的存储器胞250即为选定存储器胞。换句话说，存储器模块140接收控制信号Ctrl并决定存储器胞阵列中的一选定存储器胞250。
选定存储器胞250为一OTP存储器胞，包括一反熔丝晶体管(antifusetransistor)Maf与一开关晶体管(switch transistor)Msw。反熔丝晶体管Maf的第一源/漏端浮接(floating)，反熔丝晶体管Maf的栅极端连接至高电压线(high voltage line)HVL，反熔丝晶体管Maf的第二源/漏端连接至开关晶体管Msw的第一源/漏端，开关晶体管Msw的栅极端连接至字线WLx，开关晶体管Msw的第二源/漏端连接至位线BLy。其中，当反熔丝晶体管Maf的栅极氧化层未破裂时，其为高电阻状态；当反熔丝晶体管Maf的栅极氧化层破裂时，其为低电阻状态。因此，反熔丝晶体管Maf的高电阻状态与低电阻状态即可视为OTP存储器胞的二种存储状态。
再者，高电压供应器150包括：一电源开关(power switch)220与一电压调整器(voltage regulator)210。电压调整器210输出端可输出编程电压Vpgm。电源开关220的一端连接至电压调整器210输出端，电源开关220的另一端连接至高电压线HVL，电源开关220的控制端接收致能信号En。
再者，电压调整器210包括：时钟信号选择器(clock signal selector)211、电荷泵(charge pump)212与反馈检测器(feedback detector)218。
电荷泵212接收一振荡信号(oscillation signal，Osc)并产生一编程电压Vpgm。当振荡信号Osc维持在固定的电平没有变化时，编程电压Vpgm会逐渐下降；反之，当振荡信号Osc持续在高低电平变化时，即可使编程电压Vpgm逐渐上升。
反馈检测器218包括由电阻R1与电阻R2串接的分压电路(voltage dividingcircuit)216与比较器(comparator)217。分压电路216接收编程电压Vpgm，且电阻R1与电阻R2连接的节点产生反馈信号Vfb；比较器217的负输入端接收反馈信号Vfb，正输入端接收参考电压Vref，输出端产生泵控制信号(pump control signal)Pump。
再者，时钟选择器211为一与非门，其一端接收时钟信号CLK，另一端接收泵控制信号Pump，输出端产生振荡信号Osc。换句话说，时钟选择器211根据泵控制信号Pump来产生振荡信号Osc。举例来说，当反馈信号Vfb大于参考电压Vref时，泵控制信号Pump为低电平使得时钟选择器211不动作，振荡信号Osc维持在固定的电平(高电平)，造成编程电压Vpgm逐渐下降。反之，当反馈信号Vfb小于参考电压Vref时，泵控制信号Pump为高电平使得时钟选择器211将时钟信号CLK转换为振荡信号Osc。此时，振荡信号Osc产生多个脉冲(pulse)，并使得编程电压Vpgm逐渐上升。
基本上，编程电压Vpgm上升时，反馈信号Vfb也会上升；编程电压Vpgm下降时，反馈信号Vfb也会下降。当电压调整器210的输出电流较大时，代表负载较高(heavy load)。此时，反馈检测器218利用泵控制信号Pump来控制时钟选择器211产生较多脉冲(pulse)的振荡信号Osc至电荷泵212。反之，当电压调整器210的输出电流较小时，代表负载较低(lightload)。此时，反馈检测器218利用泵控制信号Pump来控制时钟选择器211产生较少脉冲的振荡信号Osc至电荷泵212。如此，当电压调整器210到达稳态时，编程电压Vpgm会维持在一目标电压(target voltage)附近，而此目标电压为Vref×(1+R1/R2)。
另外，当编程动作开始时，控制电路160动作致能信号En使得电源开关220为闭合状态(close state)，所以编程电压Vpgm传递至反熔丝晶体管Maf栅极。由于选定存储器胞250中，字线WLx动作使得开关晶体管Msw开启(turn on)，因此反熔丝晶体管Maf的栅极端与第二源/漏端之间承受的电压应力(voltage stress)为编程电压Vpgm，造成反熔丝晶体管Maf的栅极氧化层破裂。
经过一预设的编程周期(program cycle)之后，控制电路160不动作致能信号En使得电源开关220为打开状态(open state)以结束编程动作。举例来说，编程周期可为10μs。
请参照图2B，其所绘示为编程动作时，选定存储器胞的状态变化以及电荷泵的运作关系示意图。假设编程周期为10μs，因此控制电路160输出高电平的致能信号En并维持10μs，代表动作致能信号En。之后，控制电路160输出低电平的致能信号En，代表不动作致能信号En。亦即，致能信号En动作的期间定义为编程周期。
在编程动作的初期，时间点t1之前，选定存储器胞250中反熔丝晶体管Maf的栅极氧化层尚未破裂，亦即高电阻状态，所以编程电流(program current)Ipgm很小。此时，振荡信号Osc的频率较低，电荷泵212输出的编程电压Vpgm即可维持在目标电压(例如12V)。
在编程动作的中期，时间点t1至时间点t2之间，选定存储器胞250中反熔丝晶体管Maf的栅极氧化层逐渐破裂，亦即由高电阻状态转变成低电阻状态，所以编程电流Ipgm开始增加。为了要让电荷泵212输出的编程电压Vpgm维持在目标电压，反馈检测器218利用泵控制信号Pump操作时钟选择器211，使得振荡信号Osc的频率升高。
同理，在时间点t2至10μs，选定存储器胞250中反熔丝晶体管Maf的栅极氧化层已经破裂，亦即低电阻状态，所以编程电流Ipgm很高。反馈检测器218利用泵控制信号Pump操作时钟选择器211，使得振荡信号Osc的维持在较高的频率，使得电荷泵212输出的编程电压Vpgm维持在目标电压。
一般来说，由于半导体工艺必定会有变异。不论利用如何精确的制作流程来制作出的OTP存储器胞，OTP存储器胞之间一定会存在随机的微小差异。因此，在进行编程动作时，并无法确实得知反熔丝晶体管Maf的栅极氧化层开始破裂的时间点t1以及完全破裂的时间点t2。也就是说，由于振荡信号Osc在反熔丝晶体管Maf的栅极氧化层破裂或不破裂时的振荡频率并不相同。因此，将使得振荡信号Osc产生的脉冲数目完全无法预测。
因应于非易失性存储器的特性，本发明利用非易失性存储器的结构修改成为一种随机码产生器。请参照图3其所绘示为本发明的随机码产生器。随机码产生器300包括一存储器模块340、一高电压供应器150、一计数器(counter)350与一控制电路360。
再者，存储器模块340包括一存储器胞阵列310、一驱动器120与一解码器130。另外，存储器胞阵列310被规划为备用区(spare area)与数据区(data area)314。其中，备用区与数据区皆有多个存储器胞。
驱动器120与存储器胞阵列310之间连接多条字线(word line)WL1～WLm，解码器130与存储器胞阵列310之间连接多条位线(bit line)BL1～BLn。当然，由于存储器胞的结构不同，驱动器120与存储器胞阵列310之间也可以连接更多的信号线，例如选择线(selectline)。
控制电路360连接至高电压供应器150、计数器350、驱动器120以及解码器130。控制电路360提供控制信号Ctrl至存储器模块340中的驱动器120与解码器130。因此，驱动器120根据控制信号Ctrl来动作字线WL1～WLm其中之一，且解码器130动作位线BL1～BLn其中之一。换句话说，控制电路360利用控制信号Ctrl在存储器胞阵列310的备用区或数据区中决定任一个存储器胞作为选定存储器胞，并且对选定存储器胞进行编程动作或读取动作。
另外，控制电路360提供致能信号En至高电压供应器150与计数器350。当控制电路360对选定存储器胞进行编程动作时，高电压供应器150根据致能信号En来输出编程电压(program voltage)Vpgm，经由驱动器120传递至选定存储器胞以完成编程动作。
再者，计数器350的致能端EN接收控制电路360的致能信号En，计数器350的输入端接收振荡信号Osc，计数器350的输出端产生计数值Count。
根据本发明的实施例，控制电路360对选定存储器胞330进行编程动作时，控制电路360发出的致能信号En同时控制电源开关220以及计数器350，使得电源开关220呈现闭合状态，且计数器350开始计数振荡信号Osc的脉冲数目。
换句话说，在编程周期中，计数器350会计数振荡信号Osc的脉冲数目。在编程周期结束后，控制电路360会接收计数器350输出的计数值Count。并且，控制电路360根据计数值Count来决定一随机码。
以下以OTP存储器胞所组成存储器胞阵列310为例来说明随机码产生器300的运作原理。其中，高电压供应器150以及选定存储器胞330的结构类似于图2A的高电压供应器150与选定存储器胞250，此处不再赘述。
请参照图4A，其所绘示为编程动作时随机码产生器的运作示意图。当编程动作开始时，控制电路360产生控制信号Ctrl并动作致能信号En。再者，驱动器(未绘示)根据控制信号Ctrl来动作字线WLx，且解码器(未绘示)根据控制信号Ctrl来将位线BLy连接至接地端GND，因此存储器胞阵列中的存储器胞330即为选定存储器胞。换句话说，存储器模块340接收控制信号Ctrl并决定存储器胞阵列中的一选定存储器胞330。
根据本发明的实施例，当控制电路360对选定存储器胞进行编程动作时，高电压供应器150根据致能信号En来输出编程电压(program voltage)Vpgm，经由驱动器120传递至选定存储器胞330以完成编程动作。
而在编程周期中，计数器350根据动作的致能信号En来计数振荡信号Osc的脉冲数目。当编程周期结束后，控制电路360会接收计数器350的计数值Count。并且，控制电路360根据计数值Count来决定一随机码。
请参照图4B，其所绘示为编程动作时，选定存储器胞的状态变化、电荷泵以及计数器的运作关系示意图。假设编程周期为10μs，因此控制电路360输出高电平的致能信号En并维持10μs，代表动作致能信号En。之后，控制电路360输出低电平的致能信号En，代表不动作致能信号En。
在编程动作的初期，时间点t1之前，选定存储器胞330中反熔丝晶体管Maf的栅极氧化层尚未破裂，亦即高电阻状态，所以编程电流(program current)Ipgm很小。此时，振荡信号Osc的频率较低，电荷泵212输出的编程电压Vpgm即可维持在目标电压(例如12V)。
在编程动作的中期，时间点t1至时间点t2之间，选定存储器胞330中反熔丝晶体管Maf的栅极氧化层逐渐破裂，亦即由高电阻状态转变成低电阻状态，所以编程电流Ipgm开始增加。为了要让电荷泵212输出的编程电压Vpgm维持在目标电压，反馈检测器218利用泵控制信号Pump操作时钟选择器211，使得振荡信号Osc的频率升高。
同理，在时间点t2至10μs，选定存储器胞330中反熔丝晶体管Maf的栅极氧化层已经破裂，亦即低电阻状态，所以编程电流Ipgm很高。反馈检测器218利用泵控制信号Pump操作时钟选择器211，使得振荡信号Osc的维持在较高的频率，使得电荷泵212输出的编程电压Vpgm维持在目标电压。
再者，本发明的随机码产生器300更利用计数器350来计数编程周期中振荡信号Osc的脉冲数目。当编程周期结束后，计数器350输出计数值Count至控制电路360，使得控制电路360根据计数值Count来决定一随机码。
根据本发明的实施例，计数器350可为一位计数器(one bit counter)，其提供一位的计数值Count至控制电路360，使得控制电路360将计数值作为一位的随机码。
当然本发明并不限定于一位计数器，控制电路360也可以根据计数值Count来作为一位的随机码。举例来说，假设计数器350的计数值Count为奇数，则控制电路360决定一位的随机码为逻辑数值"1"。另外，假设计数器350的计数值Count为偶数，则控制电路360决定一位的随机码逻辑数值为"0"。
由于半导体工艺必定会有变异。不论利用如何精确的制作流程来制作出的OTP存储器胞，OTP存储器胞之间一定会存在随机地微小差异。因此，在进行编程动作时，并无法确实得知反熔丝晶体管Maf的栅极氧化层开始破裂的时间点t1以及完全破裂的时间点t2。因此，也无法预测(unpredictable)出计数器350输出的计数值，所以控制电路360可根据计数器350的计数值来决定一位的随机码。
当然，根据上述的内容，本发明的随机码产生器也可以产生多个位的随机码。说明如下：
由于存储器胞阵列310中的备用区312包括多个OTP存储器胞。因此，控制电路360可以依序选定备用区312中的多个OTP存储器胞，并依序对这些OTP存储器胞进行编程动作。
举例来说，控制电路360由备用区312中选择第一选定OTP存储器胞，并对第一选定OTP存储器胞进行编程动作后，控制电路360将计数器350的计数值作为随机码的第一个位，并暂存在暂存器362中。
接着，控制电路360由备用区312中选择第二选定OTP存储器胞，并对第二选定OTP存储器胞进行编程动作后，控制电路360将计数器350的计数值作为随机码的第二个位，并暂存在暂存器362中。
同理，当控制电路360由备用区312中选择八个选定OTP存储器胞，并依序进行编程动作后，控制电路360将可以获得一个字节(byte)的随机码，并暂存在暂存器362中。
之后，经由控制电路360的运作，暂存器362中该一个字节的随机码更可以写入存储器胞阵列310的数据区。当外部电路(未绘示)要求(request)该随机码时，随机码产生器300可以读取数据区中的该笔随机码并输出至外部电路。
由以上的说明可知，本发明提出一种随机码产生器。利用存储器胞在进行编程动作时的不确定性，并利用电荷泵212所接收的振荡信号Osc来产生随机码。
再者，本发明的存储器胞并不限定于OTP存储器胞，任何需要高电压(编程电压)来进行编程动作的其他存储器胞皆可用来达成本发明的目的。举例来说，如图5A至图5C所示的存储器胞皆可以运用于本发明。
如图5A所示，存储器胞510包括浮动栅晶体管(floating gate transistor)Mf与开关晶体管Msw。浮动栅晶体管Mf的第一源/漏端连接至高电压线HVL，浮动栅晶体管Mf的第二源/漏端连接至开关晶体管Msw的第一源/漏端，开关晶体管Msw的栅极端连接至字线WLx，开关晶体管Msw的第二源/漏端连接至位线BLy。在编程动作时，高电压线HVL接收编程电压、字源线WLx动作，位线BLy连接至接地端。因此，当开关晶体管Msw开启(turn on)后，热载子(hot carrier)，例如电子，即可注入浮动栅晶体管Mf的栅极并完成编程动作。
如图5B所示，存储器胞520包括浮动栅晶体管Mf、选择晶体管Msel与开关晶体管Msw。浮动栅晶体管Mf的第一源/漏端连接至高电压线HVL，浮动栅晶体管Mf的第二源/漏端连接至选择晶体管Msel的第一源/漏端，选择晶体管Msel的栅极端连接至选择线Selz，选择晶体管Msel的第二源/漏端连接至开关晶体管Msw的第一源/漏端，开关晶体管Msw的栅极端连接至字线WLx，开关晶体管Msw的第二源/漏端连接至位线BLy。在编程动作时，高电压线HVL接收编程电压、字源线WLx与选择线Selz动作，位线BLy连接至接地端。因此，当开关晶体管Msw与选择晶体管Msel开启(turn on)后，热载子(hot carrier)，例如电子，即可注入浮动栅晶体管Mf的栅极并完成编程动作。
如图5C所示，存储器胞530包括反熔丝晶体管Maf、选择晶体管Msel与开关晶体管Msw。反熔丝晶体管Maf的第一源/漏端浮接，反熔丝晶体管Maf的栅极端接至高电压线HVL，反熔丝晶体管Maf的第二源/漏端连接至选择晶体管Msel的第一源/漏端，选择晶体管Msel的栅极端连接至选择线Selz，选择晶体管Msel的第二源/漏端连接至开关晶体管Msw的第一源/漏端，开关晶体管Msw的栅极端连接至字线WLx，开关晶体管Msw的第二源/漏端连接至位线BLy。在编程动作时，高电压线HVL接收编程电压、字源线WLx与选择线Selz动作，位线BLy连接至接地端。因此，当开关晶体管Msw与选择晶体管Msel开启(turn on)后，浮动栅晶体管Maf承受电压应力造成栅极氧化层破裂并完成编程动作。
综上所述，虽然本发明已以优选实施例公开如上，然其并非用以限定本发明。本发明所属领域技术人员在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视所附权利要求书界定范围为准。

Claims (15)

1.一种随机码产生器，包括：
控制电路，产生控制信号与致能信号，其中该致能信号动作的期间定义为编程周期；
高电压供应器，接收该致能信号并产生编程电压，其中当该致能信号动作时，该高电压供应器输出该编程电压，且在该致能信号不动作时，该高电压供应器停止输出该编程电压；
存储器模块，接收该控制信号用以决定该存储器模块中的选定存储器胞；其中，在该编程周期，该选定存储器胞接收该编程电压；以及
计数器，接收振荡信号与该致能信号，其中在该编程周期时，该计数器计数该振荡信号的脉冲数目并获得计数值，且该控制电路根据该计数值来决定随机码；
其中，该高电压供应器包括：
电压调整器，接收时钟信号并转换成该振荡信号，且该电压调整器根据该振荡信号产生该编程电压，其中在该编程周期，该振荡信号维持在固定电平或者该振荡信号在高低电平变化；以及
电源开关，具有第一端接收该编程电压，第二端连接至该选定存储器胞以及控制端接收该致能信号，其中当该致能信号动作时，该电源开关为闭合状态，该电压调整器输出该编程电压至该选定存储器胞。
2.如权利要求1所述的随机码产生器，其中该
电压调整器，包括：电荷泵、时钟选择器与反馈检测器；其中，该电荷泵根据该振荡信号产生该编程电压，该反馈检测器根据该编程电压产生泵控制信号，该时钟选择器接收该时钟信号与该泵控制信号，并产生该振荡信号。
3.如权利要求2所述的随机码产生器，其中该电压调整器包括：
该电荷泵，具有一输入端接收该振荡信号，以及一输出端产生该编程电压；
该反馈检测器，包括分压电路，连接至该电荷泵的该输出端，并产生反馈信号；以及，比较器，具有第一输入端接收该反馈信号，第二输入端接收参考电压，以及一输出端产生该泵控制信号；以及
该时钟选择器接收该时钟信号与该泵控制信号，并产生该振荡信号；
其中，当该反馈信号大于该参考电压时，该泵控制信号控制该时钟选择器产生该固定电平的该振荡信号；以及，当该反馈信号小于该参考电压时，该泵控制信号控制该时钟选择器将该时钟信号转换为该振荡信号。
4.如权利要求3所述的随机码产生器，其中该分压电路包括：第一电阻与第二电阻串接于该电荷泵输出端与接地端之间，且该第一电阻与该第二电阻连接的节点产生该反馈信号。
5.如权利要求3所述的随机码产生器，其中该时钟选择器为与非门，该与非门的二个输入端分别接收该时钟信号与该泵控制信号，该与非门的输出端产生该振荡信号。
6.如权利要求1所述的随机码产生器，其中该存储器模块包括：
存储器胞阵列，连接至多条字线与多条位线；其中该存储器胞阵列被规划为备用区与数据区，且该备用区与该数据区皆有多个存储器胞；
驱动器，连接至这些字线，并接收该控制信号用以动作这些字线中的特定字线；以及
解码器，连接至这些位线，并接收该控制信号用以动作这些位线中的特定位线；其中，根据该特定字线与该特定位线可决定该存储器胞阵列中该备用区内的该选定存储器胞。
7.如权利要求6所述的随机码产生器，其中该选定存储器胞包括：反熔丝晶体管与开关晶体管，其中，该反熔丝晶体管的第一源/漏端浮接，该反熔丝晶体管的栅极端接至高电压线以接收该编程电压，该反熔丝晶体管的第二源/漏端连接至该开关晶体管的第一源/漏端，该开关晶体管的栅极端连接至该特定字线，该开关晶体管的第二源/漏端连接至特定位线。
8.如权利要求6所述的随机码产生器，其中该选定存储器胞包括：浮动栅晶体管与开关晶体管，其中，该浮动栅晶体管的第一源/漏端接至高电压线以接收该编程电压，该浮动栅晶体管的第二源/漏端连接至该开关晶体管的第一源/漏端，该开关晶体管的栅极端连接至该特定字线，该开关晶体管的第二源/漏端连接至特定位线。
9.如权利要求6所述的随机码产生器，其中该控制电路将该随机码写入该存储器胞阵列的该数据区。
10.如权利要求9所述的随机码产生器，其中该控制电路包括暂存器用以暂存该随机码，并将该随机码由该暂存器写入该存储器胞阵列的该数据区。
11.如权利要求1所述的随机码产生器，其中该存储器模块包括：
存储器胞阵列，连接至多条字线、多条选择线与多条位线；其中该存储器胞阵列被规划为备用区与数据区，且该备用区与该数据区皆有多个存储器胞；
驱动器，连接至这些字线与这些选择线，并接收该控制信号用以动作这些字线中的特定字线以及动作这些选择线中的特定选择线；以及
解码器，连接至这些位线，并接收该控制信号用以动作这些位线中的特定位线；其中，根据该特定字线、该特定选择线与该特定位线可决定该存储器胞阵列中该备用区内的该选定存储器胞。
12.如权利要求11所述的随机码产生器，其中该选定存储器胞包括：反熔丝晶体管、选择晶体管与开关晶体管，其中，该反熔丝晶体管的第一源/漏端浮接，该反熔丝晶体管的栅极端接至高电压线以接收该编程电压，该反熔丝晶体管的第二源/漏端连接至该选择晶体管的第一源/漏端，该选择晶体管的栅极端连接至该特定选择线，该选择晶体管的第二源/漏端连接至该开关晶体管的第一源/漏端，该开关晶体管的栅极端连接至该特定字线，该开关晶体管的第二源/漏端连接至特定位线。
13.如权利要求11所述的随机码产生器，其中该选定存储器胞包括：浮动栅晶体管、选择晶体管与开关晶体管，其中，该浮动栅晶体管的第一源/漏端接至高电压线以接收该编程电压，该浮动栅晶体管的第二源/漏端连接至该选择晶体管的第一源/漏端，该选择晶体管的栅极端连接至该特定选择线，该选择晶体管的第二源/漏端连接至该开关晶体管的第一源/漏端，该开关晶体管的栅极端连接至该特定字线，该开关晶体管的第二源/漏端连接至特定位线。
14.如权利要求1所述的随机码产生器，其中该计数器为一一位计数器，该控制电路将该计数器获得的该计数值作为该随机码。
15.如权利要求1所述的随机码产生器，其中当该计数器的计数值为奇数时，该控制电路决定第一逻辑数值为该随机码；以及，当该计数器的计数值为偶数时，该控制电路决定第二逻辑数值为该随机码。
CN201910990114.8A 2019-01-13 2019-10-17 随机码产生器 Active CN111435294B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962791870P 2019-01-13 2019-01-13
US62/791,870 2019-01-13
US16/542,671 2019-08-16
US16/542,671 US10748591B2 (en) 2019-01-13 2019-08-16 Random code generator

Publications (2)

Publication Number Publication Date
CN111435294A CN111435294A (zh) 2020-07-21
CN111435294B true CN111435294B (zh) 2022-07-19

Family

ID=68136180

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910990114.8A Active CN111435294B (zh) 2019-01-13 2019-10-17 随机码产生器

Country Status (4)

Country Link
US (1) US10748591B2 (zh)
EP (1) EP3680905B1 (zh)
CN (1) CN111435294B (zh)
TW (1) TWI735966B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11081156B2 (en) * 2019-07-05 2021-08-03 Arm Limited Voltage regulation circuitry
CN114329646B (zh) * 2020-09-28 2024-08-20 京东方科技集团股份有限公司 数字指纹生成器及数字指纹生成方法
US11450395B2 (en) 2021-02-12 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory circuit and method
US20240121113A1 (en) * 2022-10-11 2024-04-11 Analog Devices International Unlimited Company Resistor based physical unclonable function
TWI862321B (zh) * 2023-12-06 2024-11-11 新唐科技股份有限公司 用以輸出隨機數的電子裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136249A (zh) * 2006-08-29 2008-03-05 三星电子株式会社 能够基于操作模式产生不同电压的电压产生电路
CN101290566A (zh) * 2003-06-24 2008-10-22 株式会社瑞萨科技 具备环形振荡电路的随机数产生装置
CN202133996U (zh) * 2011-01-28 2012-02-01 中国科学院西安光学精密机械研究所 一种真随机数产生装置
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
CN107562409A (zh) * 2017-07-28 2018-01-09 深圳和而泰小家电智能科技有限公司 随机种子生成方法及装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06282985A (ja) * 1993-03-30 1994-10-07 Hitachi Ltd ダイナミック型ｒａｍ
TW200717527A (en) 2005-08-10 2007-05-01 Seiko Epson Corp Semiconductor memory device
KR100729353B1 (ko) * 2005-11-22 2007-06-15 삼성전자주식회사 통합된 레귤레이터/펌프 구조를 갖는 플래시 메모리 장치
JP2007242068A (ja) 2006-03-03 2007-09-20 Sony Corp 不揮発性メモリシステムおよび不揮発性メモリ制御方法
KR101046241B1 (ko) * 2009-05-22 2011-07-04 주식회사 하이닉스반도체 리프레시 주기 신호 생성 회로 및 이를 이용한 반도체 집적회로
TWI496075B (zh) 2010-06-03 2015-08-11 Univ Michigan 隨機化數值之產生
JP5589787B2 (ja) * 2010-11-12 2014-09-17 富士通セミコンダクター株式会社 半導体装置
CN102290101B (zh) * 2011-07-04 2016-02-24 上海华虹宏力半导体制造有限公司 源线偏置电路及存储器
JP2013149079A (ja) * 2012-01-19 2013-08-01 Makita Corp 乱数発生装置
JP6380804B2 (ja) * 2014-04-16 2018-08-29 パナソニックＩｐマネジメント株式会社 乱数処理装置および乱数処理方法
WO2016182783A1 (en) * 2015-05-14 2016-11-17 Adesto Technologies Corporation Concurrent read and reconfigured write operations in a memory device
US10032521B2 (en) 2016-01-08 2018-07-24 Synopsys, Inc. PUF value generation using an anti-fuse memory array
US10097348B2 (en) 2016-03-24 2018-10-09 Samsung Electronics Co., Ltd. Device bound encrypted data
JP2017182854A (ja) * 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
CN108958650B (zh) 2017-05-22 2021-06-15 旺宏电子股份有限公司 电子系统及其操作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290566A (zh) * 2003-06-24 2008-10-22 株式会社瑞萨科技 具备环形振荡电路的随机数产生装置
CN101136249A (zh) * 2006-08-29 2008-03-05 三星电子株式会社 能够基于操作模式产生不同电压的电压产生电路
CN202133996U (zh) * 2011-01-28 2012-02-01 中国科学院西安光学精密机械研究所 一种真随机数产生装置
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
CN107562409A (zh) * 2017-07-28 2018-01-09 深圳和而泰小家电智能科技有限公司 随机种子生成方法及装置

Also Published As

Publication number Publication date
US20200227103A1 (en) 2020-07-16
US10748591B2 (en) 2020-08-18
EP3680905A1 (en) 2020-07-15
TWI735966B (zh) 2021-08-11
TW202044047A (zh) 2020-12-01
CN111435294A (zh) 2020-07-21
EP3680905B1 (en) 2023-04-12

Similar Documents

Publication Publication Date Title
CN111435294B (zh) 随机码产生器
KR100634172B1 (ko) 불 휘발성 메모리 장치 및 그것의 프로그램 방법
US7064986B2 (en) Non-volatile semiconductor memory device using differential start programming voltage and programming method thereof
CN110544500B (zh) 随机码产生器及相关随机码产生方法
US9123423B2 (en) Programming operations in a memory device
CN103733263B (zh) 非易失性存储器中的位扫描电路和方法
TW201903767A (zh) 半導體記憶體裝置
US6307783B1 (en) Descending staircase read technique for a multilevel cell NAND flash memory device
KR100634412B1 (ko) 향상된 프로그램 특성을 갖는 불 휘발성 메모리 장치
US20120230132A1 (en) Data processing device and method of reading trimming data
CN111813373B (zh) 具有浮动栅极晶体管类型存储单元的随机码产生器
JP2014157650A (ja) 半導体記憶装置
US8593864B2 (en) Nonvolatile memory device and method of programming the same
JP5931236B1 (ja) 半導体装置の制御回路及び方法、並びに半導体装置
US8406061B2 (en) Semiconductor memory apparatus
US10930357B2 (en) Semiconductor storage device having a temperature sensor that generates a temperature signal based on which applied voltages are generated
KR100626379B1 (ko) 비트 스캐닝 프로그램을 수행하는 불휘발성 메모리 장치
JPH0660674A (ja) 不揮発性半導体記憶装置
US6781878B2 (en) Dynamic sub-array group selection scheme
KR100568117B1 (ko) 가속화된 비트 스캐닝 프로그램을 수행하는 불휘발성메모리 장치
EP1303044A1 (en) Diode-based multiplexer
US20250006263A1 (en) Address counter using asynchronous input and operating method thereof
JP2004247042A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant